KR20090052681A - 불량품의 표시가 용이한 반도체 패키지용 회로기판과, 이를이용한 불량품 표시방법 및 불량품 표시물 - Google Patents

불량품의 표시가 용이한 반도체 패키지용 회로기판과, 이를이용한 불량품 표시방법 및 불량품 표시물 Download PDF

Info

Publication number
KR20090052681A
KR20090052681A KR1020070119300A KR20070119300A KR20090052681A KR 20090052681 A KR20090052681 A KR 20090052681A KR 1020070119300 A KR1020070119300 A KR 1020070119300A KR 20070119300 A KR20070119300 A KR 20070119300A KR 20090052681 A KR20090052681 A KR 20090052681A
Authority
KR
South Korea
Prior art keywords
circuit board
defective
display
unit
semiconductor package
Prior art date
Application number
KR1020070119300A
Other languages
English (en)
Inventor
채가은
이왕재
정용진
송근호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070119300A priority Critical patent/KR20090052681A/ko
Priority to US12/270,591 priority patent/US20090126979A1/en
Publication of KR20090052681A publication Critical patent/KR20090052681A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09927—Machine readable code, e.g. bar code
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 불량품의 표시가 용이한 반도체 패키지용 회로기판과, 이를 이용한 불량품 표시방법 및 불량품 표시물에 관한 것으로서, 본 발명의 불량품의 표시가 용이한 반도체 패키지용 회로기판은, 반도체 패키지용 회로기판을 구성함에 있어서, n행 m열로 매트릭스 배치되는 복수개의 회로기판 유닛들; 및 상기 회로기판 유닛들 중에서 확인된 불량 유닛의 위치를 1:1로 대응하여 표시할 수 있도록 n행 m열로 매트릭스 배열된 마킹 영역을 갖는 표시부;를 포함하여 이루어지는 것을 특징으로 하기 때문에 작업자의 직관적인 불량 마크 표시가 가능하여 표시 혼동을 방지하고, 작업자 또는 센서의 불량 마크의 인식이 매우 용이하며, 회로기판 내부에 위치하는 표시부로 인해 회로기판의 집적도를 높여 생산성을 크게 향상시킬 수 있으며, 센서의 이동 거리를 단축시켜서 센서 이동 중에 발생할 수 있는 간섭 형상을 방지하고, 이동 시간을 단축할 수 있는 효과를 갖는다.
Figure P1020070119300
더미 유닛, 불량 유닛, 표시부, 공백영역, 더미 마크, 불량 마크

Description

불량품의 표시가 용이한 반도체 패키지용 회로기판과, 이를 이용한 불량품 표시방법 및 불량품 표시물{Circuit board for easily marking inferior goods of semiconductor package, its marking method and its marker}
본 발명은 불량품의 표시가 용이한 반도체 패키지용 회로기판과, 이를 이용한 불량품 표시방법 및 불량품 표시물에 관한 것으로서, 더욱 상세하게는 불량 유닛의 위치를 표시할 수 있게 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판과, 이를 이용한 불량품 표시방법 및 불량품 표시물에 관한 것이다.
일반적으로 반도체 패키지용 회로기판은, 반도체 칩을 탑재하고 이를 지지하는 역할을 하는 것으로서, 반도체 칩에서 처리된 전기적인 신호가 외부로 전달될 수 있도록 일면 또는 양면에 볼, 핀, 리드 등 각종 전기전달 부재가 부착되는 반도체 패키지의 구성 요소들 중 하나이다.
통상적으로 반도체 패키지용 회로기판은, 제작시 및 부품 실장시 일괄적인 작업이 가능하도록 n행 m열로 매트릭스(Matrix) 배치된다.
이러한 반도체 패키지용 회로기판의 여러 가지 제조 방법들 중 하나를 설명하면, 에폭시 수지층이나, 필름, 테이프 등으로 수지층을 형성하고, 상기 수지층의 일면 또는 양면에 금속박막을 입힌 후, 포토 공법이나 에칭 공법을 이용하여 도전성 회로 패턴을 형성하고, 상기 회로 패턴을 보호 코팅층으로 코팅하여 보호한다.
이렇게 제작된 반도체 패키지용 회로기판들은 외형 검사 또는 기능 검사 등을 통해 불량 여부를 판별하게 되고, 불량으로 판별된 불량 유닛의 위치를 잉크 등으로 표시한다.
따라서, 불량 유닛으로 판별된 회로기판의 경우, 후속 공정을 수행하는 장비가 표시된 잉크를 판독하여 불필요한 불량 유닛의 가공을 생략할 수 있는 것이다.
본 발명의 목적은, 회로기판들과 1:1로 매트릭스 대응되는 n행 m열의 마킹 영역을 구비하여 작업자로 하여금 불량 마크의 직관적인 표시를 가능하게 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판과, 이를 이용한 불량품 표시방법 및 불량품 표시물을 제공함에 있다.
본 발명의 다른 목적은, 매트릭스로 배치된 회로기판들 중에 위치하는 더미 유닛 또는 불량으로 판별된 불량 유닛에 표시부를 형성하여 매트릭스 외부에 표시부를 설치하는 것 보다 회로기판의 집적도를 높이고, 생산성을 크게 향상시킬 수 있게 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판과, 이를 이용한 불량품 표시방법 및 불량품 표시물을 제공함에 있다.
본 발명의 또 다른 목적은, 표시부를 인식하는 센서의 이동거리를 최소화하여 이동 중에 발생할 수 있는 간섭 현상을 방지하고, 이동 시간을 단축할 수 있게 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판과, 이를 이용한 불량품 표시방법 및 불량품 표시물을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 불량품의 표시가 용이한 반도체 패키지용 회로기판은, 반도체 패키지용 회로기판을 구성함에 있어서, n행 m열로 매트릭스 배치되는 복수개의 회로기판 유닛들; 및 상기 회로기판 유닛들 중에서 확인된 불량 유닛의 위치를 1:1로 대응하여 표시할 수 있도록 n행 m열로 매트릭스 배치된 마킹 영역을 갖는 표시부;를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따르면, 상기 표시부는, 그 크기가 상기 회로기판 유닛의 크기 이하이고, 상기 회로기판 유닛들 중 a행과 b열에 고정적으로 배치되는 더미(Dummy) 유닛에 설치되거나, 상기 회로기판 유닛들 중에서 확인된 불량 유닛들 중 어느 하나의 위치에 배치될 수 있는 것이다.
또한, 본 발명에 따르면, 상기 마킹 영역은, 마킹 도구에 의한 불량 마크의 표시가 가능하도록 다수 개로 분할된 공백 영역으로 이루어지고, 상기 공백 영역은 빛의 반사가 용이한 반사표면을 갖으며, 상기 공백 영역의 반사표면은, 상기 회로기판 유닛의 금속 회로층 제작시 함께 제작될 수 있도록 상기 회로층의 재질과 동일한 금속재질인 것이 바람직하다.
또한, 본 발명에 따르면, 상기 표시부는, 상기 공백 영역을 제외한 나머지 부분에 불투명 코팅층이 형성될 수 있다.
또한, 본 발명에 따르면, 상기 표시부는, 일면에 마킹 영역이 표시되고, 이 면에 접착층이 형성되는 것이 가능하다.
한편, 상기 목적을 달성하기 위한 본 발명의 불량품의 표시가 용이한 반도체 패키지용 회로기판의 불량품 표시방법은, 반도체 패키지용 회로기판에 불량품을 표시하는 표시방법에 있어서, n행 m열로 복수개의 회로기판 유닛들을 매트릭스 배치하는 단계; 및 n행 m열로 매트릭스 배치된 마킹 영역을 갖는 표시부에 상기 회로기판 유닛들 중에서 확인된 불량 유닛의 위치를 상기 회로기판 유닛과 대응하여 불량 표시하는 단계;를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따르면, 상기 표시부는 상기 회로기판 유닛들의 제작시 함께 제작되거나, 상기 표시부를 상기 회로기판 유닛들 중 불량 유닛에 부착시킬 수 있는 것이다.
한편, 상기 목적을 달성하기 위한 본 발명의 불량품 표시물은, 일면에 불량 회로기판 유닛의 위치를 표시할 수 있도록 n행 m열로 매트릭스 배치되는 복수개의 반도체 패키지용 회로기판 유닛들과 대응하여 n행 m열로 매트릭스 배치된 마킹 영역을 포함하여 이루어지는 것을 특징으로 한다.
이상에서와 같이 본 발명의 적층형 반도체 패키지 장치 및 이의 제작 방법에 의하면, 작업자의 직관적인 불량 마크 표시가 가능하여 표시 혼동을 방지하고, 작업자 또는 센서의 불량 마크의 인식이 매우 용이하며, 회로기판 내부에 위치하는 표시부로 인해 회로기판의 집적도를 높여 생산성을 크게 향상시킬 수 있으며, 센서의 이동 거리를 단축시켜서 센서 이동 중에 발생할 수 있는 간섭 형상을 방지하고, 이동시간을 단축할 수 있는 효과를 갖는 것이다.
이하, 본 발명의 바람직한 여러 실시예들에 따른 불량품의 표시가 용이한 반도체 패키지용 회로기판과, 이를 이용한 불량품 표시방법 및 불량품 표시물을 도면을 참조하여 상세히 설명한다.
먼저, 도 1에 도시된 바와 같이, 본 발명의 바람직한 일 실시예에 따른 불량품의 표시가 용이한 반도체 패키지용 회로기판은, n행 m열로 매트릭스 배치되는 복수개의 회로기판 유닛(10)들로 이루어지고, 이러한 회로기판 유닛(10)들 사이에 별도의 더미(Dummy) 유닛(11)을 배치하며, 상기 더미 유닛(11)에 표시부(30)를 설치하여 이루어지는 구성이다.
여기서, 이러한 상기 더미 유닛(11)은 상기 회로기판 유닛(10)들 중 특정한 a행과 특정한 b열에 고정적으로 배치되는 것이 바람직하다.
즉, 예를 들어, 도 1에 예시된 바와 같이, 35개의 회로기판 유닛(10) 및 1개의 더미 유닛(11)을 와이어링 등을 수행하는 장비의 1차 작업 구역(S)으로 정하는 경우, 상기 더미 유닛(11)은 상기 회로기판 유닛(10)들 중 특정한 a행과 특정한 b열에 항상 고정적으로 배치되기 때문에, 상기 표시부(30)를 확인하는 장비의 센서(도시하지 않음) 위치는 특정한 a행과 특정한 b열에 대응되도록 고정 설치될 수 있는 것이다.
따라서, 이러한 장비의 고정식 센서로 인해 센서의 이동을 방지하여 센서의 이동 중에 발생할 수 있는 간섭 현상이나 이동 시간을 절약할 수 있는 것이다.
한편, 상기 표시부(30)는, 도 1에 도시된 바와 같이, 상기 회로기판 유닛(10)들 중에서 확인된 불량 유닛(20)의 위치를 1:1로 대응하여 표시할 수 있도록 n행 m열로 매트릭스 배열된 마킹 영역(31)을 갖는다.
도 1 및 도 2에서 상기 회로기판 유닛(10)에 표시된 1부터 35까지의 숫자들과, 상기 표시부(30)에 표시된 1부터 35까지의 숫자들은 상기 회로기판 유닛(10)들의 매트릭스 배치와 상기 표시부(30)의 마킹 영역(31)의 매트릭스 배치가 서로 1:1로 대응되고, 동일한 n행 m열(도 1 및 도 2에서는 6행 6열)로 배치된다는 것을 보여주는 것으로서, 이해하기 쉽도록 표시한 것이다.
실제로, 작업자의 혼동을 방지하기 위하여 이러한 숫자가 상기 회로기판 유닛(10)이나 상기 표시부(30)의 마킹 영역(31)에 표시되거나, 숫자 이외에도 각종 기호가 표시되는 것도 가능하다.
하지만, 이러한 숫자나 기호가 표시되지 않는다 하더라도 상기 회로기판 유닛(10)들의 매트릭스 배치와 상기 표시부(30)의 마킹 영역(31)의 매트릭스 배치가 서로 1:1로 대응되어 예를 들어, 불량 유닛의 위치를 "2번 줄, 2번 칸"이란 식으로 기억한 작업자가 마킹 영역(31)의 "2번 줄, 2번 칸"에 직관적으로 매우 용이하게 표시하는 것이 가능하다.
한편, 상기 표시부(30)는, 도 1 및 도 2에 도시된 바와 같이, 상기 회로기판 유닛(10)과 동일한 크기로 제작되는 상기 더미 유닛(11) 안에, 또는 도 5의 불량 유닛(20)안에 설치될 수 있도록 그 크기가 상기 회로기판 유닛(10)의 크기 이하인 것이 바람직하다.
물론, 상기 표시부(30)를 상기 회로기판 유닛(10)의 크기 이상으로 제작하거나, 상기 표시부(30)의 위치를 상기 회로기판의 뒷면, 또는 상기 회로기판을 운반하도록 제작된 별도의 캐리어 프레임(도시하지 않음) 등에 설치하는 것도 가능하나, 이러한 경우에는 한정된 장비의 작업 구역(S)안에 일괄 가공이 가능한 회로기판 유닛(10)들의 개수가 제한되어 생산성이 떨어질 수 있다.
상기 표시부(30)가 더미 유닛(11)에 설치되는 경우, 도 1 및 도 2에 도시된 바와 같이, 상기 표시부(30)는, 상기 마킹 영역(31)의 a행과 b열에 더미 마크(32)가 표시되어, 후속 공정을 수행하는 장비가 더미 유닛(11)에 대한 가공을 생략하게 한다.
한편, 도 3에 도시된 바와 같이, 상기 표시부(30)의 마킹 영역(31)은, 잉크 표시 등이 가능한 마킹 도구에 의한 불량 마크(33)의 표시가 가능하도록 다수 개로 분할된 공백 영역(34)으로 이루어지는 것이 바람직하다.
여기서, 이러한 상기 공백 영역(34)은 빛의 반사가 용이한 반사표면을 갖는 것으로서, 상기 회로기판 유닛(10)의 금속 회로층 제작시 함께 제작될 수 있도록 상기 회로층의 재질과 동일한 금속재질, 예를 들어, 알루미늄, 금, 은, 구리, 니켈 및 이들의 합금 등이 사용될 수 있다.
이렇게 회로기판의 회로층 제작시 상기 공백 영역(34)이 함께 제작되는 경우, 회로층 패턴 형성시 공백 영역(34)도 함께 제작할 수 있어서 제작비용을 크게 절감할 수 있다.
이외에도 상기 공백 영역(34)은 예를 들어, 흰색이나 노란색이나 형광색을 띠는 밝은 표면을 갖는 것도 가능하다.
또한, 상기 표시부(30)는, 상기 공백 영역(34)을 제외한 나머지 부분에 어두운 불투명 코팅층(40)이 형성될 수 있다.
여기서, 상기 표시부(30)의 불투명 코팅층(40)은 회로기판용 표면 보호 코팅층의 재질과 동일한 것을 적용하는 것이 가능하여 상기 회로기판 유닛(10)의 표면 보호 코팅층 제작시 함께 제작되어 제작비용을 크게 절감할 수 있다.
따라서, 도 3에 도시된 바와 같이, 작업자는 외형 검사 또는 기능 검사 등을 통해 판별된 불량 유닛(20)(도 3에서 X자로 표시된 11번 및 27번)의 위치를 예를 들어, ""2번 줄, 2번 칸", "4번 줄, 5번 칸" 등으로 기억한 후, 직관적으로 상기 표시부(30)의 공백 영역(34)에 마킹 도구로 불량 마크 2개를 찍어 표시할 수 있는 것이다.
이 때, 상기 불량 마크(33)는 상기 더미 마크(32)와 함께 표시되는 것으로서, 후속 공정을 수행하는 장비가 불량 마크(33)와 대응하는 불량 유닛(20) 및 더미 마크(32)와 대응하는 더미 유닛(11)에 대한 가공을 생략하게 한다.
한편, 도 4 내지 도 6에 도시된 바와 같이, 상기 표시부(30)는, 일면에 마킹 영역(31)이 표시되고, 이면에 접착층(50)이 형성되어 상기 회로기판 유닛(10)들 중에서 확인된 불량 유닛(20)들 중 어느 하나의 위치에 배치되는 것이 가능하다.
이러한 경우에는 별도의 더미 유닛(11)을 제작할 필요가 없고, 만약, 불량 유닛(20)이 없을 경우에는, 상기 표시부(30)를 생략하는 것도 가능하다.
한편, 본 발명의 바람직한 일 실시예에 따른 불량품 표시물은, 도 6에 도시 된 바와 같이, 일면에 불량 회로기판 유닛(10)의 위치를 표시할 수 있도록 n행 m열로 매트릭스 배치되는 복수개의 반도체 패키지용 회로기판 유닛(10)들과 대응하여 n행 m열로 매트릭스 배치된 마킹 영역(31)을 포함하여 이루어지는 것이다.
즉, 상기 마킹 영역(31)은 밝은 명부(35)를 포함하고, 상기 마킹 영역(31)을 제외한 나머지부분에 어두운 암부(36)가 형성되는 것으로서, 장비의 센서가 밝은 명부(35)에 표시된 어두운 잉크를 식별하는 것이 가능하다.
이 외에도, 도시하진 않았지만, 역으로 상기 마킹 영역(31)은 어두운 암부를 포함하고, 상기 마킹 영역(31)을 제외한 나머지부분에 밝은 명부를 형성하여 장비의 센서가 어두운 암부에 표시된 밝은 잉크를 식별하는 것도 가능하다.
또한, 본 발명의 불량품 표시물은, 일면에 마킹 영역(31)이 인쇄되고, 이면에 접착층(50)이 형성되어 작업자가 휴대하고 다니다가 불량 유닛(20) 위에 부착시킬 수 있는 것이다.
한편, 본 발명의 반도체 패키지용 회로기판에 불량품을 표시하는 표시방법은, n행 m열로 복수개의 회로기판 유닛(10)들을 매트릭스 배치하는 단계 및 n행 m열로 매트릭스 배치된 마킹 영역(31)을 갖는 표시부(30)에 상기 회로기판 유닛(10)들 중에서 확인된 불량 유닛(20)의 위치를 상기 회로기판 유닛(10)과 대응하여 불량 표시하는 단계;를 포함하여 이루어지는 것이다.
여기서, 상기 표시부(30)는 상기 회로기판 유닛(10)들의 제작시 함께 제작되거나, 상기 회로기판 유닛(10)들의 제작 후, 상기 표시부(30)를 상기 회로기판 유닛(10)들 중 불량 유닛(20)에 부착시킬 수 있는 것이다.
한편, 상기 표시부(30)를 상기 회로기판 유닛(10) 이외의 다른 장소, 즉 상기 회로기판을 운반하도록 제작된 별도의 캐리어 프레임(도시하지 않음) 등에 설치하는 것도 가능하다.
본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 사상을 해치지 않는 범위 내에서 당업자에 의한 변형이 가능함은 물론이다.
따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 후술되는 청구범위와 이의 기술적 사상에 의해 한정될 것이다.
도 1은 본 발명의 바람직한 일 실시예에 따른 불량품의 표시가 용이한 반도체 패키지용 회로기판의 더미 마크 표시 상태를 나타내는 사시도이다.
도 2는 도 1의 평면도이다.
도 3은 도 2의 더미 마크 및 불량 마크 표시 상태를 나타내는 평면도이다.
도 4는 본 발명의 바람직한 일 실시예에 따른 반도체 패키지용 회로기판의 불량품 표시물 미부착 상태를 나타내는 평면도이다.
도 5는 도 4의 반도체 패키지용 회로기판의 불량품 표시물 부착 상태를 나타내는 평면도이다.
도 6은 본 발명의 바람직한 다른 실시예에 따른 불량품 표시물 및 불량품의 표시가 용이한 반도체 패키지용 회로기판의 불량품 표시방법을 나타내는 사용 상태 사시도이다.
(도면의 주요한 부호에 대한 설명)
10: 회로기판 유닛 20: 불량 유닛
30: 표시부 31: 마킹 영역
11: 더미 유닛 32: 더미 마크
33: 불량 마크 34: 공백 영역
35: 명부 36: 암부
40: 불투명 코팅층 50: 접착층
S: 작업 구역

Claims (19)

  1. 반도체 패키지용 회로기판을 구성함에 있어서,
    n행 m열로 매트릭스 배치되는 복수개의 회로기판 유닛들; 및
    상기 회로기판 유닛들 중에서 확인된 불량 유닛의 위치를 1:1로 대응하여 표시할 수 있도록 n행 m열로 매트릭스 배열된 마킹 영역을 갖는 표시부;
    를 포함하여 이루어지는 것을 특징으로 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판.
  2. 제 1항에 있어서,
    상기 표시부는,
    그 크기가 상기 회로기판 유닛의 크기 이하인 것을 특징으로 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판.
  3. 제 1항에 있어서,
    상기 표시부는,
    상기 회로기판 유닛들 중 a행과 b열에 고정적으로 배치되는 더미(Dummy) 유닛에 설치되는 것을 특징으로 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판.
  4. 제 3항에 있어서,
    상기 표시부는,
    상기 마킹 영역의 a행과 b열에 더미 마크가 표시되는 것을 특징으로 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판.
  5. 제 1항에 있어서,
    상기 표시부는,
    상기 회로기판 유닛들 중에서 확인된 불량 유닛들 중 어느 하나의 위치에 배치되는 것을 특징으로 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판.
  6. 제 1항에 있어서,
    상기 마킹 영역은,
    마킹 도구에 의한 불량 마크의 표시가 가능하도록 다수 개로 분할된 공백 영역으로 이루어지는 것을 특징으로 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판.
  7. 제 6항에 있어서,
    상기 공백 영역은 빛의 반사가 용이한 반사표면을 갖는 것을 특징으로 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판.
  8. 제 7항에 있어서,
    상기 공백 영역의 반사표면은, 상기 회로기판 유닛의 금속 회로층 제작시 함께 제작될 수 있도록 상기 회로층의 재질과 동일한 금속재질인 것을 특징으로 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판.
  9. 제 6항에 있어서,
    상기 공백 영역은 밝은 표면을 갖는 것을 특징으로 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판.
  10. 제 6항에 있어서,
    상기 표시부는,
    상기 공백 영역을 제외한 나머지 부분에 어두운 불투명 코팅층이 형성되는 것을 특징으로 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판.
  11. 제 10항에 있어서,
    상기 표시부의 불투명 코팅층은 상기 회로기판 유닛의 표면 보호 코팅층 제작시 함께 제작될 수 있도록 상기 표면 보호 코팅층의 재질과 동일한 것을 특징으로 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판.
  12. 제 1항에 있어서,
    상기 표시부는,
    일면에 마킹 영역이 표시되고, 이면에 접착층이 형성되는 것을 특징으로 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판.
  13. 반도체 패키지용 회로기판에 불량품을 표시하는 표시방법에 있어서,
    n행 m열로 복수개의 회로기판 유닛들을 매트릭스 배치하는 단계; 및
    n행 m열로 매트릭스 배치된 마킹 영역을 갖는 표시부에 상기 회로기판 유닛들 중에서 확인된 불량 유닛의 위치를 상기 회로기판 유닛과 대응하여 불량 표시하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판의 불량품 표시방법.
  14. 제 13항에 있어서,
    상기 표시부는 상기 회로기판 유닛들의 제작시 함께 제작되는 것을 특징으로 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판의 불량품 표시방법.
  15. 제 13항에 있어서,
    상기 표시부를 상기 회로기판 유닛들 중 불량 유닛에 부착시키는 단계;를 더 포함하여 이루어지는 것을 특징으로 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판의 불량품 표시방법.
  16. 제 13항에 있어서,
    상기 표시부를 상기 회로기판 유닛과 인접한 부분에 부착시키는 단계;를 더 포함하여 이루어지는 것을 특징으로 하는 불량품의 표시가 용이한 반도체 패키지용 회로기판의 불량품 표시방법.
  17. 일면에 불량 회로기판 유닛의 위치를 표시할 수 있도록 n행 m열로 매트릭스 배치되는 복수개의 반도체 패키지용 회로기판 유닛들과 대응하여 n행 m열로 매트릭스 배치된 마킹 영역을 포함하여 이루어지는 것을 특징으로 하는 불량품 표시물.
  18. 제 17항에 있어서,
    상기 마킹 영역은 밝은 명부를 포함하고, 상기 마킹 영역을 제외한 나머지부분에 어두운 암부가 형성되는 것을 특징으로 하는 불량품 표시물.
  19. 제 17항에 있어서,
    일면에 마킹 영역이 인쇄되고, 이면에 접착층이 형성되는 것을 특징으로 하는 불량품 표시물.
KR1020070119300A 2007-11-21 2007-11-21 불량품의 표시가 용이한 반도체 패키지용 회로기판과, 이를이용한 불량품 표시방법 및 불량품 표시물 KR20090052681A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070119300A KR20090052681A (ko) 2007-11-21 2007-11-21 불량품의 표시가 용이한 반도체 패키지용 회로기판과, 이를이용한 불량품 표시방법 및 불량품 표시물
US12/270,591 US20090126979A1 (en) 2007-11-21 2008-11-13 Semiconductor package circuit board and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070119300A KR20090052681A (ko) 2007-11-21 2007-11-21 불량품의 표시가 용이한 반도체 패키지용 회로기판과, 이를이용한 불량품 표시방법 및 불량품 표시물

Publications (1)

Publication Number Publication Date
KR20090052681A true KR20090052681A (ko) 2009-05-26

Family

ID=40640738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070119300A KR20090052681A (ko) 2007-11-21 2007-11-21 불량품의 표시가 용이한 반도체 패키지용 회로기판과, 이를이용한 불량품 표시방법 및 불량품 표시물

Country Status (2)

Country Link
US (1) US20090126979A1 (ko)
KR (1) KR20090052681A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101251852B1 (ko) * 2011-12-27 2013-04-10 삼성전기주식회사 다층인쇄회로기판 불량 검사 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5285441B2 (ja) * 2009-01-09 2013-09-11 日東電工株式会社 配線回路基板集合体シート
KR20120036446A (ko) * 2010-10-08 2012-04-18 삼성전자주식회사 보드 온 칩 패키지용 인쇄회로기판, 이를 포함하는 보드 온 칩 패키지 및 이의 제조 방법
US10825337B2 (en) * 2018-04-12 2020-11-03 Carrier Corporation Autonomous commissioning and inspection of alarm systems
CN117790349A (zh) * 2023-12-27 2024-03-29 上海感图网络科技有限公司 Pcs电测不良缺陷显示方法、装置、设备及存储介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512712A (en) * 1993-10-14 1996-04-30 Ibiden Co., Ltd. Printed wiring board having indications thereon covered by insulation
JP4268587B2 (ja) * 2003-03-13 2009-05-27 富士通マイクロエレクトロニクス株式会社 ダミーパターンを有する半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101251852B1 (ko) * 2011-12-27 2013-04-10 삼성전기주식회사 다층인쇄회로기판 불량 검사 방법

Also Published As

Publication number Publication date
US20090126979A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
US20020109775A1 (en) Back-lighted fiducial recognition system and method of use
KR20090052681A (ko) 불량품의 표시가 용이한 반도체 패키지용 회로기판과, 이를이용한 불량품 표시방법 및 불량품 표시물
US20060243711A1 (en) System and method for aligning a wafer processing system in a laser marking system
KR20010105343A (ko) 인쇄 회로 기판 상의 소자의 극성, 존재, 정렬 및 단락회로의 확인 방법
US6392289B1 (en) Integrated circuit substrate having through hole markings to indicate defective/non-defective status of same
US20200015396A1 (en) Component mounting system and adhesive inspection device
TWI829951B (zh) 半導體晶粒轉移的橋設備和方法
KR20190110026A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JPH07321442A (ja) プリント配線基板の部品番号表示方法
US20170092593A1 (en) Display apparatus
CN1750740B (zh) 印刷电路衬底的部件安装方法
JPH11238762A (ja) フリップチップボンディング方法及び装置
KR100818107B1 (ko) 반도체 패키지의 마킹 자동 측정 장치 및 이를 이용한 마킹자동 측정 방법
CN111795974A (zh) 一种多幅面金属外壳检测装置
KR102302345B1 (ko) 전자 부품에 대한 캐리어의 위치 결정 방법 및 그러한 방법으로 제조된 전자 부품
EP1478022A1 (en) Integrated circuit package marked with product tracking information
US11510353B2 (en) Mounting accuracy measurement chip and mounting accuracy measurement kit
KR20020052573A (ko) 반도체패키지용 회로기판의 스트립 마킹 구조 및 방법
GB2182207A (en) Electrical circuit identification
JP5308464B2 (ja) 半導体装置の製造方法
KR20010010860A (ko) 몰딩후 불량 반도체 패키지 검출 방법
JP2007201103A (ja) 実装位置検査方法
JP2006303517A (ja) 半導体装置の製造方法
JPH08250825A (ja) 印刷配線板の位置基準マーク
US8164168B2 (en) Semiconductor package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid