KR20090047982A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20090047982A
KR20090047982A KR1020070114132A KR20070114132A KR20090047982A KR 20090047982 A KR20090047982 A KR 20090047982A KR 1020070114132 A KR1020070114132 A KR 1020070114132A KR 20070114132 A KR20070114132 A KR 20070114132A KR 20090047982 A KR20090047982 A KR 20090047982A
Authority
KR
South Korea
Prior art keywords
signal
power
output
level
normal
Prior art date
Application number
KR1020070114132A
Other languages
English (en)
Other versions
KR100897283B1 (ko
Inventor
강길옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070114132A priority Critical patent/KR100897283B1/ko
Publication of KR20090047982A publication Critical patent/KR20090047982A/ko
Application granted granted Critical
Publication of KR100897283B1 publication Critical patent/KR100897283B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명의 반도체 메모리 장치는, 외부 공급전원의 레벨을 감지하여 노멀 파워 업 신호를 생성하는 노멀 파워 업 신호 생성 수단; 상기 노멀 파워 업 신호에 응답하여 동작을 개시하는 노멀 회로; 출력용 외부 전원의 레벨을 감지하여 출력 파워 업 신호를 생성하는 출력용 파워 업 신호 생성 수단; 및 상기 출력용 파워 업 신호에 응답하여 동작을 개시하는 데이터 출력 회로;를 포함하는 것을 특징으로 한다.
반도체 메모리 장치, 파워 업, 출력용 외부 전원

Description

반도체 메모리 장치{Semiconductor Memory Apparatus}
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는 전원을 공급 받아 파워 업 신호를 생성하여 파워 업 동작을 수행하는 반도체 메모리 장치에 관한 것이다.
일반적으로 반도체 메모리 장치의 동작 초기에는 주변회로 동작전압(Vperi), 코어회로 동작전압(Vcore) 및 승압 전압(VPP) 등의 내부 전압들이 생성 단계에 있으므로 원하는 레벨에 도달하지 못한 상태에 있게 된다. 이 때 상기 내부 전압들을 각 회로 영역의 동작에 사용하게 되면 반도체 집적 회로가 오동작할 우려가 있다. 이와 같은 오동작을 방지하기 위해, 반도체 메모리 장치는 파워 업 신호를 생성하여 상기 파워 업 신호의 인에이블 이후에 상기 내부 전압들을 사용하는 기술을 적용함으로써, 초기 동작을 안정화시킨다. 상기 파워 업 신호는 상기 내부 전압들을 생성하기 위한 외부 공급전원(VDD)이 기 설정된 레벨을 초과하게 되면 인에이블 되어, 반도체 메모리 장치 내의 각 회로 영역의 동작이 개시되도록 한다.
반도체 메모리 장치는 일반적으로 상기 외부 공급전원 이외에도 데이터 출력 회로의 전원 전압으로 사용되는 출력용 외부 전원(VDDQ)을 공급 받는다. 여기에서 상기 데이터 출력 회로란, 로컬 입출력 라인(LIO)으로부터 전달되는 데이터를 증폭하여 글로벌 입출력 라인(GIO)에 전달하는 입출력 센스 앰프로부터 데이터 출력 패드에 이르기까지의 데이터 출력 경로에 존재하는 회로 구성을 이르는 표현이다. 이하, 상기 데이터 출력 회로 이외의 회로는 노멀(Normal) 회로라 이르기로 한다. 즉, 반도체 메모리 장치의 데이터 출력 회로에 포함되는 각 구성 요소들은 상기 출력용 외부 전원을 전원 전압으로 사용하고, 상기 노멀 회로에 포함되는 각 구성 요소들을 상기 외부 공급전원을 전원 전압으로 사용한다.
반도체 메모리 장치의 동작 초기에 상기 외부 공급전원과 상기 출력용 외부 전원은 각각 그 레벨이 상승하는 속도가 같지 않다. 그런데, 상기 파워 업 신호는 상기 외부 공급전원의 레벨이 기 설정된 레벨에 도달하면 인에이블 된다. 이처럼 상기 출력용 외부 전원은 아직 상기 설정된 레벨에 도달하지 못한 상태에서도, 상기 외부 공급전원이 상기 설정된 레벨에 도달하게 되면, 상기 파워 업 신호가 인에이블 되어 상기 노멀 회로와 상기 데이터 출력 회로의 동작의 개시를 지시하게 된다.
이와 같은 경우의 각 전원의 초기 상태 변화를 도 1에 나타내었다.
도 1은 외부 공급전원(VDD)이 출력용 외부 전원(VDDQ)보다 더 빠른 속도로 레벨 상승하는 것을 예시적으로 보여준다. 파워 업 신호(pwrup)는 상기 외부 공급전원(VDD)이 점선으로 표시한 제 1 레벨에 도달하면 상기 외부 공급전원(VDD)과 같은 레벨로 인에이블 된다. 상기 파워 업 신호(pwrup)가 인에이블 되는 시점에 상기 출력용 외부 전원(VDDQ)은 아직 상기 제 1 레벨에 이르지 못하였다.
이처럼, 종래의 반도체 메모리 장치에서는 출력용 외부 전원이 목표한 레벨에 도달하지 못한 상황에도 파워 업 신호가 인에이블 되는 상황이 발생하게 된다. 그러나 이처럼 출력용 외부 전원이 목표한 레벨보다 낮은 상황에 상기 파워 업 신호가 인에이블 되어 데이터 출력 회로의 동작이 개시되면, 상기 데이터 출력 회로는 오동작할 가능성이 높아지게 된다. 이와 같이, 종래의 반도체 메모리 장치는 동작 초기의 외부 공급전원과 출력용 외부 전원의 레벨이 상승하는 속도가 다름에도 상기 외부 공급전원의 레벨만을 감지하여 파워 업 신호를 생성하였으므로, 오동작의 가능성을 가지고 있었고, 이에 따라 반도체 메모리 장치의 파워 업 동작의 안정성이 저하되었다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 초기 동작시 안정적인 파워 업 동작을 수행하는 반도체 메모리 장치를 제공하는 데에 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 메모리 장치는, 외부 공급전원의 레벨을 감지하여 노멀 파워 업 신호를 생성하는 노멀 파워 업 신호 생성 수단; 상기 노멀 파워 업 신호에 응답하여 동작을 개시하는 노멀 회로; 출력용 외부 전원의 레벨을 감지하여 출력 파워 업 신호를 생성하는 출력용 파워 업 신호 생성 수단; 및 상기 출력용 파워 업 신호에 응답하여 동작을 개시하는 데이터 출력 회로;를 포함하는 것을 특징으로 한다.
본 발명의 반도체 메모리 장치는, 노멀 회로를 동작시키기 위한 파워 업 신호와 데이터 출력 회로를 동작시키기 위한 파워 업 신호를 분리하여 생성함으로써, 동작 초기에 외부 공급전원과 출력용 외부 전원의 레벨 상승 속도의 차이로 인한 오동작을 방지하여 안정적인 파워 업 동작을 수행하는 효과가 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 구성을 나타낸 블록도이다.
도시한 것과 같이, 본 발명의 일 실시예에 따른 반도체 메모리 장치는, 외부 공급전원(VDD)의 레벨을 감지하여 노멀 파워 업 신호(n_pwrup)를 생성하는 노멀 파워 업 신호 생성 수단(10); 상기 노멀 파워 업 신호(n_pwrup)에 응답하여 동작을 개시하는 노멀 회로(20); 출력용 외부 전원(VDDQ)의 레벨을 감지하여 출력용 파워 업 신호(o_pwrup)를 생성하는 출력용 파워 업 신호 생성 수단(30); 및 상기 출력용 파워 업 신호(o_pwrup)에 응답하여 동작을 개시하는 데이터 출력 회로(40);를 포함한다.
앞서 언급한 바와 같이, 상기 데이터 출력 회로(40)는 입출력 센스 앰프로부터 데이터 출력 패드에 이르기까지의 데이터 출력 경로에 존재하는 회로 구성을 이르는 표현이다. 그리고 상기 노멀 회로(20)는 상기 데이터 출력 회로(40) 이외의 회로 구성을 이르는 말이다.
상기 노멀 파워 업 신호 생성 수단(10)은 상기 반도체 메모리 장치의 동작 초기에 상기 외부 공급전원(VDD)이 제 1 레벨에 도달하는 것이 감지되면, 상기 노멀 파워 업 신호(n_pwrup)를 인에이블 시킨다. 마찬가지로, 상기 출력용 파워 업 신호 생성 수단(30)은 상기 출력용 외부 전원(VDDQ)이 상기 제 1 레벨에 도달하는 것이 감지되면, 상기 출력용 파워 업 신호(o_pwrup)를 인에이블 시킨다.
이와 같은 구성 및 동작에 의해, 본 발명의 반도체 메모리 장치는 동작 초기에 외부 공급전원(VDD)과 출력용 외부 전원(VDDQ)의 레벨 상승 속도의 차이로 인한 오동작을 방지하여 안정적인 파워 업 동작을 수행할 수 있다.
도 3은 도 2에 도시한 노멀 파워 업 신호 생성 수단의 상세 구성도이다.
도시한 바와 같이, 상기 노멀 파워 업 신호 생성 수단(10)은, 상기 외부 공급전원(VDD)을 소정의 비율로 분배하여 제 1 분배 전압(Vdiv1)을 생성하는 제 1 전압 분배부(110); 상기 제 1 분배 전압(Vdiv1)의 레벨을 감지하여 제 1 감지 신호(det1)를 생성하는 제 1 전압 감지부(120); 및 상기 제 1 감지 신호(det1)를 구동하여 상기 노멀 파워 업 신호(n_pwrup)를 생성하는 제 1 구동부(130);를 포함한다.
상기 제 1 전압 분배부(110)는, 상기 제 1 분배 전압(Vdiv1)이 인가되는 제 1 노드(N1); 상기 외부 공급전원(VDD)의 공급단과 상기 제 1 노드(N1) 사이에 구비되는 제 1 저항(R1); 및 상기 제 1 노드(N1)와 접지단 사이에 구비되는 제 2 저항(R2);을 포함한다.
상기 제 1 전압 감지부(120)는, 상기 제 1 감지 신호(det1)를 출력하는 제 2 노드(N2); 게이트 단에 그라운드 전원(VSS)이 인가되고 소스 단에 상기 외부 공급전원(VDD)이 인가되며 드레인 단이 상기 제 2 노드(N2)에 접속되는 제 1 트랜지스터(TR1); 및 게이트 단에 상기 제 1 분배 전압(Vdiv1)이 인가되고 드레인 단이 상기 제 2 노드(N2)에 접속되며 소스 단이 접지되는 제 2 트랜지스터(TR2);를 포함한다.
상기 제 1 구동부(130)는, 상기 제 1 감지 신호(det1)를 입력 받아 상기 노멀 파워 업 신호(n_pwrup)를 출력하는 제 1 인버터(IV1);를 포함한다.
상기 제 1 분배 전압(Vdiv1)은 상기 제 1 전압 분배부(110)의 상기 제 1 저항(R1)과 상기 제 2 저항(R2)의 저항비에 따라 결정된다. 설계자는 상기 제 1 전압 감지부(120)의 상기 제 2 트랜지스터(TR2)의 문턱 전압값을 고려하여 상기 제 1 저항(R1)과 상기 제 2 저항(R2)의 저항비를 설정함으로써, 상기 제 1 분배 전압(Vdiv1)의 레벨을 결정한다.
상기 반도체 메모리 장치의 동작 초기에 상기 외부 공급전원(VDD)의 레벨이 상승하면 상기 제 1 분배 전압(Vdiv1)의 레벨 또한 상승하게 된다. 이후, 상기 외부 공급전원(VDD)의 레벨이 상기 제 1 레벨에 도달하면, 상기 제 2 트랜지스터(TR2)가 턴 온(Turn On) 되고, 이에 따라 상기 제 2 노드(N2)의 전위가 로우 레벨(Low Level)로 싱크(Sink) 된다. 상기 제 1 구동부(130)는 이처럼 로우 레벨의 전위를 갖는 상기 제 1 감지 신호(det1)를 반전 구동하여 하이 레벨(High Level)로 인에이블 된 상기 노멀 파워 업 신호(n_pwrup)를 출력한다.
도 4는 도 2에 도시한 출력용 파워 업 신호 생성 수단의 상세 구성도이다.
도시한 바와 같이, 상기 출력용 파워 업 신호 생성 수단(30)은, 상기 출력용 외부 전원(VDDQ)을 소정의 비율로 분배하여 제 2 분배 전압(Vdiv2)을 생성하는 제 2 전압 분배부(310); 상기 제 2 분배 전압(Vdiv2)의 레벨을 감지하여 제 2 감지 신호(det2)를 생성하는 제 2 전압 감지부(320); 및 상기 제 2 감지 신호(det2)를 구동하여 상기 출력용 파워 업 신호(o_pwrup)를 생성하는 제 2 구동부(330);를 포함한다.
상기 제 2 전압 분배부(310)는, 상기 제 2 분배 전압(Vdiv2)이 인가되는 제 3 노드(N3); 상기 출력용 외부 전원(VDDQ)의 공급단과 상기 제 3 노드(N3) 사이에 구비되는 제 3 저항(R3); 및 상기 제 3 노드(N3)와 접지단 사이에 구비되는 제 4 저항(R4);을 포함한다.
상기 제 2 전압 감지부(320)는, 상기 제 2 감지 신호(det2)를 출력하는 제 4 노드(N4); 게이트 단에 그라운드 전원(VSS)이 인가되고 소스 단에 상기 출력용 외부 전원(VDDQ)이 인가되며 드레인 단이 상기 제 4 노드(N4)에 접속되는 제 3 트랜지스터(TR3); 및 게이트 단에 상기 제 2 분배 전압(Vdiv2)이 인가되고 드레인 단이 상기 제 4 노드(N4)에 접속되며 소스 단이 접지되는 제 4 트랜지스터(TR4);를 포함한다.
상기 제 2 구동부(330)는, 상기 제 2 감지 신호(det2)를 입력 받아 상기 출력용 파워 업 신호(o_pwrup)를 출력하는 제 2 인버터(IV2);를 포함한다.
상기 출력용 파워 업 신호 생성 수단(30)의 동작은 상기 노멀 파워 업 신호 생성 수단(10)의 동작과 유사하다. 그러나 상기 노멀 파워 업 신호 생성 수단(10)과는 달리, 전원 전압으로 상기 출력용 외부 전원(VDDQ)이 공급된다. 따라서, 상기 반도체 메모리 장치의 동작 초기시 상기 제 2 분배 전압(Vdiv2)의 레벨이 상승하는 속도가 상기 제 1 분배 전압(Vdiv1)의 상승 속도에 비해 느릴 수 있다. 이 경우, 상기 제 2 감지 신호(det2)의 레벨 천이 타이밍이 상기 제 1 감지 신호(det1)의 레벨 천이 타이밍에 비해 늦어지게 되고, 상기 출력용 파워 업 신호(o_pwrup)의 인에이블 타이밍이 상기 노멀 파워 업 신호(n_pwrup)의 인에이블 타이밍에 비해 늦어지게 된다.
이와 같은 상기 노멀 파워 업 신호(n_pwrup)의 인에이블 타이밍과 상기 출력용 파워 업 신호(o_pwrup)의 인에이블 타이밍의 차이는 이하의 도 5를 통해 보다 용이하게 이해할 수 있다.
도 5는 상기 외부 공급전원(VDD)이 상기 출력용 외부 전원(VDDQ)보다 더 빠른 속도로 레벨 상승하는 것을 예시적으로 보여준다. 도 5를 참조하면, 상기 외부 공급전원(VDD)이 점선으로 표시한 상기 제 1 레벨에 도달하면 상기 노멀 파워 업 신호(n_pwrup)가 인에이블 된다는 것을 확인할 수 있다. 또한, 상기 출력용 외부 전원(VDDQ)이 상기 제 1 레벨에 도달하면 상기 출력용 파워 업 신호(o_pwrup)가 인에이블 된다는 것을 볼 수 있다.
이처럼, 본 발명의 일 실시예에 따른 반도체 메모리 장치는, 상기 외부 공급전원(VDD)의 레벨을 감지하여 상기 노멀 파워 업 신호(n_pwrup)를 생성하고, 상기 출력용 외부 전원(VDDQ)의 레벨을 감지하여 상기 출력용 파워 업 신호(o_pwrup)를 생성한다. 따라서, 상기 외부 공급전원(VDD)이 안정적인 레벨을 갖게 된 후, 상기 노멀 회로(20)에 전달되는 상기 노멀 파워 업 신호(n_pwrup)가 인에이블 되고, 상기 출력용 외부 전원(VDDQ)이 안정적인 레벨을 갖게 된 후, 상기 데이터 출력 회로(40)에 전달되는 상기 출력용 파워 업 신호(o_pwrup)가 인에이블 되므로, 각각의 회로가 보다 안정적인 동작을 수행할 수 있다.
즉, 본 발명의 반도체 메모리 장치는 노멀 회로를 동작시키기 위한 파워 업 신호와 데이터 출력 회로를 동작시키기 위한 파워 업 신호를 분리하여 생성함으로 써, 동작 초기에 외부 공급전원과 출력용 외부 전원의 레벨 상승 속도의 차이로 인한 오동작을 방지하여 안정적인 파워 업 동작을 수행할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래의 반도체 메모리 장치의 파워 업 동작을 설명하기 위한 그래프,
도 2는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 구성을 나타낸 블록도,
도 3은 도 2에 도시한 노멀 파워 업 신호 생성 수단의 상세 구성도,
도 4는 도 2에 도시한 출력용 파워 업 신호 생성 수단의 상세 구성도,
도 5는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 파워 업 동작을 설명하기 위한 그래프이다.
<도면의 주요 부분에 대한 부호 설명>
10 : 노멀 파워 업 신호 생성 수단
20 : 노멀 회로
30 : 출력용 파워 업 신호 생성 수단
40 : 데이터 출력 회로

Claims (7)

  1. 외부 공급전원의 레벨을 감지하여 노멀 파워 업 신호를 생성하는 노멀 파워 업 신호 생성 수단;
    상기 노멀 파워 업 신호에 응답하여 동작을 개시하는 노멀 회로;
    출력용 외부 전원의 레벨을 감지하여 출력 파워 업 신호를 생성하는 출력용 파워 업 신호 생성 수단; 및
    상기 출력용 파워 업 신호에 응답하여 동작을 개시하는 데이터 출력 회로;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 노멀 파워 업 신호 생성 수단은, 동작 초기시 상기 외부 공급전원이 제 1 레벨에 도달하는 것이 감지되면, 상기 노멀 파워 업 신호를 인에이블 시키도록 구성됨을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 노멀 파워 업 신호 생성 수단은,
    상기 외부 공급전원을 소정의 비율로 분배하여 분배 전압을 생성하는 전압 분배부;
    상기 분배 전압의 레벨을 감지하여 감지 신호를 생성하는 전압 감지부; 및
    상기 감지 신호를 구동하여 상기 노멀 파워 업 신호를 생성하는 구동부;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 2 항에 있어서,
    상기 출력용 파워 업 신호 생성 수단은, 동작 초기시 상기 출력용 외부 전원이 상기 제 1 레벨에 도달하는 것이 감지되면, 상기 출력용 파워 업 신호를 인에이블 시키도록 구성됨을 특징으로 하는 반도체 메모리 장치.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 출력용 파워 업 신호 생성 수단은,
    상기 출력용 외부 전원을 소정의 비율로 분배하여 분배 전압을 생성하는 전압 분배부;
    상기 분배 전압의 레벨을 감지하여 감지 신호를 생성하는 전압 감지부; 및
    상기 감지 신호를 구동하여 상기 출력용 파워 업 신호를 생성하는 구동부;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 1 항에 있어서,
    상기 데이터 출력 회로는 입출력 센스 앰프로부터 데이터 출력 패드까지의 데이터 출력 경로에 존재하는 회로 구성을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 노멀 회로는 상기 데이터 출력 회로를 제외한 회로 구성을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020070114132A 2007-11-09 2007-11-09 반도체 메모리 장치 KR100897283B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070114132A KR100897283B1 (ko) 2007-11-09 2007-11-09 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070114132A KR100897283B1 (ko) 2007-11-09 2007-11-09 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20090047982A true KR20090047982A (ko) 2009-05-13
KR100897283B1 KR100897283B1 (ko) 2009-05-14

Family

ID=40857235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070114132A KR100897283B1 (ko) 2007-11-09 2007-11-09 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100897283B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012162031A3 (en) * 2011-05-26 2013-02-28 Micron Technology Inc Devices and systems including enabling circuits

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648857B1 (ko) * 2005-03-31 2006-11-24 주식회사 하이닉스반도체 파워업 신호 발생 장치 및 그 생성 방법
KR100670655B1 (ko) * 2005-06-10 2007-01-17 주식회사 하이닉스반도체 파워-업 신호 발생 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012162031A3 (en) * 2011-05-26 2013-02-28 Micron Technology Inc Devices and systems including enabling circuits
US8675420B2 (en) 2011-05-26 2014-03-18 Micron Technology, Inc. Devices and systems including enabling circuits
US9401188B2 (en) 2011-05-26 2016-07-26 Micron Technology, Inc. Devices and systems including enabling circuits

Also Published As

Publication number Publication date
KR100897283B1 (ko) 2009-05-14

Similar Documents

Publication Publication Date Title
JP2006148858A (ja) パワーオンリセット回路
US20050035796A1 (en) Power-on reset circuit, semiconductor integrated circuit device including the same and method for generating a power-on reset signal
KR100648857B1 (ko) 파워업 신호 발생 장치 및 그 생성 방법
JP2010147979A (ja) 半導体装置およびパワーオンリセット回路の調整方法
KR100691358B1 (ko) 모드 레지스터 세트의 신호를 이용하는 반도체 메모리장치의 승압소자 구동신호 발생회로 및 발생방법
US9557788B2 (en) Semiconductor memory device including array e-fuse
KR100757919B1 (ko) 반도체 메모리 장치의 내부 전압 생성 회로 및 방법
KR100791075B1 (ko) 파워 업 리셋 회로 및 이를 구비한 반도체 장치
KR100897283B1 (ko) 반도체 메모리 장치
US7928777B2 (en) Semiconductor device and method of supplying internal power to semiconductor device
JP5727211B2 (ja) 半導体装置
KR100757918B1 (ko) 반도체 메모리 장치의 내부 전압 생성 회로 및 방법
KR100897295B1 (ko) 반도체 메모리 장치의 벌크 바이어스 전압 생성 회로
KR20120004017A (ko) 동적 전압 조정 모드 판별 장치와 방법 및 이를 이용한 펌핑 전압 감지 장치와 방법
KR100502663B1 (ko) 반도체 장치의 클럭인에이블 버퍼
KR20080108871A (ko) 반도체 집적 회로의 파워 업 신호 생성 장치
KR20150071936A (ko) 초기화신호생성회로 및 이를 포함하는 반도체장치
KR100979353B1 (ko) 반도체 메모리 소자의 파워-업 신호 발생 장치
KR100728903B1 (ko) 반도체 메모리 장치의 내부 전압 제어 회로
KR100596864B1 (ko) 전원공급 제어장치
KR19990006009A (ko) 반도체 메모리 소자의 파워업 장치
KR100845798B1 (ko) 전압 생성 회로 및 이를 이용한 반도체 메모리 장치
KR20080065069A (ko) 반도체 메모리 장치 및 그 파워 업 신호 공급 방법
KR101003129B1 (ko) 반도체 메모리 장치의 내부 전압 생성 회로
KR100812605B1 (ko) 파워업신호 생성장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee