KR20090046842A - 모듈러 전력 관리를 위한 시스템들 및 방법들 - Google Patents

모듈러 전력 관리를 위한 시스템들 및 방법들 Download PDF

Info

Publication number
KR20090046842A
KR20090046842A KR1020097003314A KR20097003314A KR20090046842A KR 20090046842 A KR20090046842 A KR 20090046842A KR 1020097003314 A KR1020097003314 A KR 1020097003314A KR 20097003314 A KR20097003314 A KR 20097003314A KR 20090046842 A KR20090046842 A KR 20090046842A
Authority
KR
South Korea
Prior art keywords
power
power management
interface
management system
controller
Prior art date
Application number
KR1020097003314A
Other languages
English (en)
Other versions
KR101271543B1 (ko
Inventor
리차드 로쉬메이어
스티븐 이. 스트라우스
타츠야 사카이
Original Assignee
에이저 시스템즈 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 인크 filed Critical 에이저 시스템즈 인크
Publication of KR20090046842A publication Critical patent/KR20090046842A/ko
Application granted granted Critical
Publication of KR101271543B1 publication Critical patent/KR101271543B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)

Abstract

모듈러, 적응형 전력 관리 시스템은 하드 디스크 드라이브 제어기, 판독 채널 모듈, 호스트 인터페이스 제어기 및 전력 관리 시스템을 포함한다. 하드 디스크 제어기는 프로세서 실행 펌웨어를 포함하고, 호스트 인터페이스 제어기는 호스트 인터페이스를 통해 호스트 액세스를 제공한다. 시스템은 전력 아일랜드 레지스터와 발진 제어 레지스터를 포함한다. 두 레지스터들은 펌웨어와 호스트 인터페이스를 통해 기록할 수 있다. 하드 디스크 제어기, 인터페이스 제어기, 판독 채널 모듈 및 전력 관리 시스템은 2개 이상의 별개의 전력 아일랜드들에 걸쳐서 구현되고 2개 이상의 별개의 클럭들을 이용한다. 2개 이상의 별개의 전력 아일랜드들로의 전력은 전력 아일랜드 레지스터를 통해 전력 관리 시스템에 의해 적어도 부분적으로 제어되고, 2개 이상의 별개의 클럭들은 발진 제어 레지스터를 통해 전력 관리 시스템에 의해 각각 제어된다.
Figure P1020097003314
적응형 전력 관리 시스템, 하드 디스크 제어기, 인터페이스 제어기, 판독 채널 모듈, 발진 제어 레지스터, 전력 아일랜드 레지스터, 호스트 인터페이스

Description

모듈러 전력 관리를 위한 시스템들 및 방법들{SYSTEMS AND METHODS FOR MODULAR POWER MANAGEMENT}
본 발명은 전기 시스템들에서 전력 손실을 관리하기 위한 시스템들과 방법들에 관한 것으로, 특히 하드 디스크 드라이브 시스템의 전력 소비를 관리하기 위한 시스템들과 방법들에 관한 것이다.
하드 디스크 드라이브는 전력 장치(power concerns)와 열 손실 방출(heat dissipation issues)로 인해 더 복잡한 전기적-기계적인 시스템이다. 이들 전력 장치와 열 손실 방출은 저전력 어플리케이션 특정 반도체 설계(low power application specific semiconductor design), 또는 클럭 속도를 감소시키기 위한 하드웨어, 펌웨어, 또는 소프트웨어 중 하나의 이용을 포함하는 다양한 개별적인 관점들로부터 해결되었다. 하나의 예로서, 몇몇 하드 디스크 드라이브는 전력 손실을 관리하기 위해 호스트로부터의 소프트웨어 명령들에 의존한다. 이러한 호스트 명령들은 전형적으로 ATA 버스를 통해 전달되고 현실적으로 매우 조잡하다. 이러한 정교함의 부족은 드라이브 동작의 수용가능한 레벨을 유지하면서 하드 디스크 드라이브에서 전력을 효과적으로 관리할 수 없는 결과를 야기한다.
따라서, 적어도 전술한 이유들을 위해, 전력 관리를 위한 진보된 첨단 시스 템들과 방법들을 위한 기술이 필요하다.
본 발명은 전기 시스템들 내에서 전력 손실을 관리하기 위한 시스템들과 방법들에 관한 것으로, 특히 디스크 드라이브의 전력 소비를 관리하기 위한 시스템들과 방법들에 관한 것이다.
본 발명의 다양한 실시예들은 모듈러, 적응형 전력 관리 시스템들을 제공한다. 이러한 모듈러, 적응형 전력 관리 시스템들은 하드 디스크 드라이브 제어기, 판독 채널 모듈, 호스트 인터페이스 제어기 및 전력 관리 시스템을 포함한다. 하드 디스크 제어기는 프로세서 실행 펌웨어를 포함하고, 호스트 인터페이스 제어기는 호스트 인터페이스를 통해 호스트 액세스를 제공한다. 호스트 또는 변환기 인터페이스는, 예를 들어, ATA 인터페이스, SATA 인터페이스, 및/또는 MMC, CE-ATA 또는 SDIO와 같은 기타 이머징 직렬 인터페이스일 수 있다. 전력 관리 시스템은 전력 아일랜드 레지스터와 발진 제어 레지스터를 포함한다. 전력 아일랜드 레지스터와 발진 제어 레지스터는 각각 펌웨어 및/또는 호스트 인터페이스를 통해 적어도 간접적으로 기록할 수 있다. 하드 디스크 제어기, 인터페이스 제어기, 판독 채널 모듈 및 전력 관리 시스템은 2개 이상의 별개의 전력 아일랜드들에 걸쳐서 구현되고 2개 이상의 별개의 클럭들을 이용한다. 2개 이상의 별개의 전력 아일랜드들로의 전력은 전력 아일랜드 레지스터를 통해 전력 관리 시스템에 의해 적어도 부분적으로 제어되며, 2개 이상의 별개의 클럭들은 발진 제어 레지스터를 통해 전력 관리 시스템에 의해 각각 제어된다.
본 발명의 다른 실시예들은 다양한 시스템들에서 이용하기 위한 재이용가능한, 모듈러 전력 관리 회로들을 제공한다. 이러한 전력 관리 회로들은 전력 아일랜드 제어 레지스터와 발진 제어 레지스터를 포함한다. 전력 아일랜드 제어 레지스터는 다수의 전력 아일랜드 제어 비트들과 연관되고, 각각의 전력 아일랜드 제어 비트들은 소정의 전력 아일랜드로의 전력을 디스에이블하도록 동작할 수 있다. 발진 제어 레지스터는 다수의 발진 제어 비트들과 연관되고, 각각의 발진 제어 비트들은 소정의 클럭을 디스에이블하도록 동작할 수 있다. 회로들은 변환기 인터페이스를 더 포함한다. 변환기 인터페이스는 표준 전력 관리 명령을 수신하고 표준 전력 관리 명령을 전력 아일랜드 제어 레지스터와 발진 제어 레지스터로의 기록으로 변환하기 위해 동작할 수 있다. 전력 아일랜드 제어 레지스터와 발진 제어 레지스터로의 기록은 표준 전력 관리 명령와 관련된 맞추어진 전력 관리 체계를 구현한다. 몇몇 경우들에 있어서, 표준 전력 관리 명령은 ATA 또는 SATA 명령, 또는 MMC, CE-ATA 또는 SDIO와 같은 이머징 직렬 인터페이스들 중 하나와 연관된 명령이다.
본 발명의 전술한 실시예들의 몇몇 예들에 있어서, 회로들은 임베디드 프로세서 실행 펌웨어를 더 포함한다. 이러한 내장 프로세서는 변환기 인터페이스의 동작을 적어도 부분적으로 제어할 수 있다. 몇몇 경우들에 있어서, 펌웨어는 업그레이드가 가능하다. 본 발명의 전술한 실시예들 중 하나의 특별한 경우에 있어서, 발진 제어 비트들중 하나는 발진기를 디스에이블하도록 동작할 수 있으며, 발진 제어 비트들중 다른 하나는 발진기로부터 유도된 모든 클럭들을 게이트하도록 동작할 수 있으며, 발진 제어 비트들 중 나머지는 발진기로부터 유도된 모든 클럭들 보다 적은 클럭을 게이트하도록 동작할 수 있다.
본 발명의 또 다른 실시예들은 하드 디스크 제어기, 인터페이스 제어기, 판독 채널 모듈 및 전력 관리 시스템을 포함하는 하드 디스크 드라이브 시스템을 제공한다. 하드 디스크 제어기, 인터페이스 제어기, 판독 채널 모듈 및 전력 관리 시스템은 2개 이상의 별개의 전력 아일랜드들에 걸쳐서 구현되며, 2개 이상의 별개의 전력 아일랜드들로의 전력은 전력 관리 시스템에 의해 적어도 부분적으로 제어된다. 몇몇 경우들에 있어서, 하드 디스크 제어기, 인터페이스 제어기, 판독 채널 모듈 및 전력 관리 시스템은 2개 이상의 별개의 클럭들을 사용하며, 2개 이상의 별개의 클럭들은 각각 전력 관리 시스템에 의해 제어된다. 몇몇 경우들에 있어서, 인터페이스 제어기는, 예를 들어, ATA 인터페이스, SATA 인터페이스, 및/또는 MMC, CE-ATA 또는 SDIO와 같은 기타 이머징 직렬 인터페이스들과 같은 호스트 인터페이스를 제공하기 위해 동작할 수 있다. 다양한 경우들에 있어서, 하드 디스크 드라이브 시스템은 프로세서 실행 펌웨어를 더 포함한다. 이러한 경우들에 있어서, 펌웨어는 전력 관리 시스템을 통해 적응형 전력 관리 체계를 구현하기 위해 동작할 수 있다. 특별한 경우들에 있어서, 인터페이스 제어기는 선택된 전력 모드가 전력 관리 시스템을 통해 구현될 수 있도록 야기하는 호스트 명령을 수신하기 위해 동작할 수 있다.
본 발명의 또 다른 실시예들은 전력 아일랜드 제어기와 발진 제어기를 포함하는 모듈러, 적응형 전력 관리 시스템들을 제공한다. 발진 제어기와 전력 아일랜드 제어기는 모듈러 전력 관리 회로내에 구현된다. 몇몇 경우들에 있어서, 전력 관리 시스템은 전력 관리 시스템을 동작하도록 실행가능한 펌웨어를 갖는 프로세서를 포함한다. 더욱이, 몇몇 경우들에 있어서, 전력 관리 시스템은 2개 이상의 전력 아일랜드들을 포함하는 디바이스와 관련하여 배치된다. 이러한 경우들에 있어서, 전력 아일랜드 제어기는 펌웨어에 의해 기록할 수 있고 전력 아일랜드들 중 하나로의 전력을 디스에이블할 수 있는 하나의 레지스터 비트와 펌웨어에 의해 기록할 수 있고 전력 아일랜드들 중 다른 하나로의 전력을 디스에이블할 수 있는 다른 하나의 레지스터 비트를 포함한다. 몇몇 경우들에서, 펌웨어는 적응형 전력 관리 체계를 구현하도록 동작가능하다.
전술한 실시예들 중 또 다른 경우들에 있어서, 전력 관리 시스템은 호스트 인터페이스를 더 포함한다. 이러한 경우들에 있어서, 전술한 레지스터 비트들은 호스트 인터페이스를 통해 기록할 수 있다. 특별한 경우들에 있어서, 호스트 인터페이스를 통해 통신하는 호스트는 정밀하지 않은 전력 관리 체계의 구현을 명령한다. 이러한 경우들에 있어서, 펌웨어는 정밀한 적응형 전력 관리 체계를 구현하기 위해 동작할 수 있다. 몇몇 경우들에 있어서, 전력 관리 시스템은 레지스터 기반이고 다양한 호스트 시스템들과 관련하여 배치할 수 있다.
이러한 요약은 본 발명에 따른 몇몇 실시예들의 일반적인 개요만을 제공한다. 본 발명의 많은 다른 목적들, 특징들, 장점들과 다른 실시예들은 다음의 상세한 설명, 첨부된 청구항들과 첨부되는 도면들로부터 보다 분명해질 것이다.
본 발명의 다양한 실시예들의 이해는 명세서의 나머지 부분들에 기술되는 도면들에 대한 참조에 의해 실현될 수 있다. 도면들에서, 유사한 참조 번호들은 유사한 구성요소들을 언급하기 위해 여러 도면들에 걸쳐서 이용된다. 몇몇 예들에 있어서, 소문자로 구성된 서브-라벨(a sub-label)은 다수의 유사한 구성요소들 중 하나를 표시하기 위해 참조번호와 연관된다. 참조가 기존의 서브-라벨에 대해 상세한 설명이 없이 참조번호가 주어질 때, 이것은 모든 이러한 다수의 유사한 구성요소들을 언급하기 위함이다.
도 1은 본 발명의 다양한 실시예들에 따른 모듈러, 적응형 전력 관리 모듈을 포함하는 하드 디스크 드라이브 시스템을 도시하는 도면.
도 2는 본 발명의 하나 이상의 실시예들에 따른 능동 상태에서 상이한 전력 레벨들간의 예시적인 적응 전이(an exemplary adaptive transition)를 도시하는 그래프.
도 3은 본 발명의 다양한 실시예들에 따른 전력 관리 시스템의 제어하의 전력 아일랜드들을 포함하는 상이한 시스템들을 도시하는 도면.
도 4는 본 발명의 하나 이상의 실시예들에 따른 레지스터 기반 모듈러 관리 시스템을 도시하는 도면.
도 5는 본 발명의 하나 이상의 실시예들에 따른 재이용가능한 모듈러 전력 관리 회로를 도시하는 도면.
본 발명은 전기 시스템들에서 전력 손실을 관리하기 위한 시스템들과 방법들에 관한 것으로, 특히 하드 디스크 드라이브 시스템의 전력 소비를 관리하기 위한 시스템들과 방법들에 관한 것이다.
다수의 컴퓨터 디바이스들이 하드 디스크 드라이브들을 채용한다. 예를 들어, 하드 디스크 드라이브들은 데스크탑과 랩탑 컴퓨터들 모두를 포함하는 퍼스널 컴퓨터들내에 공통적으로 내장된다. 또한, 다수의 소비자 전자 디바이스들은 디바이스의 저장 용량을 증가시키기 위한 메카니즘으로서 하드 디스크 드라이브를 내장하고 있다. 예를 들어, 디지털 비디오 카메라들, 디지털 스틸 카메라들, 개인 휴대정보 단말기들, 셀룰러 전화 등이 하드 디스크 드라이브들을 내장하는 것이 일반적으로 되고 있다. 디바이스들은 종종 매우 높은 클럭 속도들에서 동작되며 연관된 하드 디스크 드라이브로부터 데이터를 위해 비교적 낮은 액세스 시간들을 요구한다. 고속 하드 디스크 드라이브들은 데이터 운반 플래터들이 판독/기록 헤드 어셈블리와 관련하여 회전되는 레이트를 증가시킴으로써 구현될 수 있다. 이들 플래터들이 회전 스핀들에 접속됨에 따라서, 플래터가 회전하는 속도는 종종 스핀들 속도로서 언급된다. 스핀들 속도를 증가시키는 것은 데이터가 연속 액세스 동안 플래터로부터 액세스될 수 있는 레이트를 증가시킬 뿐만 아니라, 랜덤 데이터 액세스를 수행하기 위해 요구되는 평균 시간내에서 감소를 야기하는 회전 레이턴시를 감소시킨다. 증가된 스핀들 속도의 장점들 때문에, 스핀들 속도를 더욱더 증가시키도록 지속적인 요구가 존재한다.
스핀들 속도를 증가시키는 것은 하드 디스크 드라이브의 동작에 좋지않은 영향을 끼치는 진동 에너지와 열 에너지를 각각 증가시키는 결과를 가져온다. 효과적인 전력 관리를 도입함으로써, 열 에너지의 증가는 하드 디스크 드라이브의 증가된 성능을 허용할 만큼 완화될 수 있다. 비록 전력 관리가 이동 소비자 전자 디바이스들내 배치될 하드 디스크 드라이브들에서 가장 중요하다고 하더라도, 전력 관리는 또한 랩탑 퍼스널 컴퓨터들과 심지어 기업형 어플리케이션들과 같은 보다 크고, 작은 이동 디바이스들내에 배치될 하드 디스크 드라이브들을 위해 상당히 중요하다.
본 발명의 다양한 실시예들은 동일한 시간에 원하는 성능 레벨을 제공하면서 전력 손실을 제한할 수 있는 정밀하게 맞추어진 전력 관리를 얻기 위해 하드 디스크 드라이브의 능동 전력을 적응적으로 제어하기 위해 기존의 기법들과 조화롭게 동작한다. 본 발명의 이러한 실시예들은, 예를 들어, 표준 ATA 버스를 통해 전달된 호스트 명령들로부터의 제어를 통해 제공되지 않는 수준의 정밀함을 가지고 보다 낮은 전력 손실 모드들로부터 보다 높은 전력 손실 모드들로 및/또는 보다 높은 전력 손실 모드들로부터 보다 낮은 전력 손실 모드들로의 적응 전이를 포함할 수 있다. 본 발명의 몇몇 실시예들에 있어서, 전술한 적응형 전력 관리 시스템들은 전용 전력 관리 제어기들로서 구현된다. 이러한 전용 전력 관리 제어기는 다양한 하드 디스크 드라이브 설계들 및/또는 다른 시스템 설계들을 위해 맞추어지고 배치될 수 있도록 모듈러 일 수 있다.
본 발명의 다양한 실시예들은 모듈러, 적응형 전력 관리 시스템들을 제공한다. 이러한 모듈러, 적응형 전력 관리 시스템들은 하드 디스크 드라이브 제어기, 판독 채널 모듈, 호스트 인터페이스 제어기와 전력 관리 시스템을 포함한다. 하드 디스크 제어기는 프로세서 실행 펌웨어를 포함하고, 호스트 인터페이스 제어기는 호스트 인터페이스를 통해 호스트 액세스를 제공한다. 호스트 또는 변환기 인터페 이스는, 예를 들어, ATA 인터페이스, SATA 인터페이스, 및/또는 MMC, CE-ATA 또는 SDIO와 같은 기타 이머징 직렬 인터페이스들일 수 있다. 전력 관리 시스템은 전력 아일랜드 레지스터와 발진 제어 레지스터를 포함한다. 본 명세서에서 이용된 바와 같이, 용어 "레지스터"는 임의의 메모리 소자를 의미하기 위해 가장 넓은 의미로 이용된다. 따라서, 몇몇 경우들에 있어서, 레지스터는 싱글 플립-플롭이거나 래치, 플립-플롭들 또는 래치들의 그룹, 또는 다른 어드레스가능한 메모리 소자일 수 있다. "레지스터"는 소정의 어드레스 또는 메모리 어드레스에서 기록 및/또는 판독될 수 있는 개별적인 레지스터 비트들의 서브세트 또는 슈퍼세트를 포함할 수 있다. 전력 아일랜드 레지스터와 발진 제어 레지스터 모두는 각각 펌웨어 및/또는 호스트 인터페이스를 통해 적어도 간접적으로 기록될 수 있다. 하드 디스크 제어기, 인터페이스 제어기, 판독 채널 모듈 및 전력 관리 시스템은 2개 이상의 별개의 전력 아일랜드들에 걸쳐서 구현되고 2개 이상의 별개의 클럭들을 이용한다. 본 명세서에서 이용된 바와 같이, 문구 "전력 아일랜드"는 전원에 의해 공급되고 소정의 시스템의 기타 영역들과 구별하여 제어할 수 있는 임의의 영역을 의미하기 위해 가장 넓은 의미로 이용된다. 2개 이상의 별개의 전력 아일랜드들로의 전력은 전력 아일랜드 레지스터를 통해 전력 관리 시스템에 의해 적어도 부분적으로 제어되고, 2개 이상의 별개의 클럭들은 발진 제어 레지스터를 통해 전력 관리 시스템에 의해 각각 제어된다.
도 1을 참조하면, 본 발명의 하나 이상의 실시예들에 따른 모듈러, 적응형 전력 관리 모듈(110)을 포함하는 하드 디스크 드라이브 시스템(100)이 도시된다. 본 발명의 몇몇 실시예들에 있어서, 모듈러, 적응형 전력 관리 모듈(110)은 다수의 상이한 디바이스들내에 배치 및/또는 하나 이상의 디바이스들내에서 동작을 위해 커스터마이즈(customized)될 수 있는 모듈러 설계로서 구현된다. 본 발명의 다른 실시예들에 있어서, 모듈러, 적응형 전력 관리 모듈(110)은 하나 이상의 펌웨어 제어하에 호스트 명령된 전력 관리, 적응형 전력 관리, 및/또는 하드와이어드 적응형 전력 관리를 제공할 수 있다. 본 발명의 또 다른 실시예들에 있어서, 모듈러, 적응형 전력 관리 모듈(110)은 설계의 모듈방식과 적응형 전력 관리 모두를 제공한다. 본 발명의 또 다른 실시예들에 있어서, 모듈러, 적응형 전력 관리 모듈(110)은 설계의 모듈방식, 적응형 전력 관리, 그리고 호스트 명령된 전력 관리를 제공한다. 모듈러, 적응형 전력 관리 모듈(110)에 더하여, 하드 디스크 드라이브 시스템(100)은 인터페이스 제어기(120), 판독 채널 모듈(130), 하드 디스크 제어기(140), 모터 제어기(150), 프리앰프(preamp)(160), 스핀들 모터(170), 판독/기록 헤드 어셈블리(180), 및 디스크 플래터(190)를 포함한다.
인터페이스 제어기(120)는 명령들이 호스트 제어기로 및/또는 호스트 제어기로부터 통과하도록 허용하기 위해 맞추어진 임의의 인터페이스일 수 있다. 따라서, 호스트 인터페이스 제어기는 ATA 인터페이스 제어기, SATA 인터페이스 제어기, MMC 인터페이스 제어기, CE-ATA 인터페이스 제어기, 또는 SDIO 인터페이스 제어기일 수 있으며, 이에 제한되지 않는다. 본 명세서에 제공된 설명에 기초하여, 당업자는 본 발명의 하나 이상의 실시예들과 관련하여 구현될 수 있는 다양한 인터페이스 제어기들을 생각해낼 것이다.
디스크 플래터(190) 상의 데이터는 어셈블리가 디스크 플래터(190) 위에 적절히 위치될 때 상기 판독/기록 헤드 어셈블리(180)에 의해 검출될 수 있는 자기 신호들(magnetic signals)의 그룹으로 구성된다. 전형적인 판독 동작에 있어서, 판독/기록 헤드 어셈블리(180)는 모터 제어기에 의해 디스크 플래터(190) 상의 원하는 데이터 트랙 위에 정확히 위치된다. 모터 제어기(150)는 디스크 플래터(190)와 관련하여 판독/기록 헤드 어셈블리(180)를 위치시키고 하드 디스크 제어기(140)의 지시 하에 디스크 플래터(190) 상의 적절한 데이터 트랙으로 판독/기록 헤드 어셈블리를 이동시킴으로써 스핀들 모터(170)를 구동한다. 스핀들 모터(170)는 정해진 스핀 레이트(RPM)로 디스크 플래터(190)를 회전시킨다.
일단 판독/기록 헤드 어셈블리(190)가 적절한 데이터 트랙에 인접하여 위치되면, 디스크 플래터(190) 상의 데이터를 나타내는 자기 신호들은 디스크 플래터(190)가 스핀들 모터(170)에 의해 회전됨에 따라서 판독/기록 헤드 어셈블리(180)에 의해 감지된다. 상기 감지된 자기 신호들은 디스크 플래터(190) 상의 상기 자기 데이터를 나타내는 연속적이고, 미세한 아날로그 신호로서 제공된다. 이러한 미세한 아날로그 신호는 프리앰프(160)를 통해 판독/기록 헤드 어셈블리(180)로부터 판독 채널 모듈(130)로 전달된다. 프리앰프(160)는 디스크 플래터(190)로부터 액세스된 미세한 아날로그 신호들을 증폭할 수 있다. 또한, 프리앰프(160)는 디스크 플래터(190)에 기록될 판독 채널 모듈(130)로부터의 데이터를 증폭하도록 동작할 수 있다. 이어서, 판독 채널 모듈(130)은 디스크 플래터(190)에 본래 기록된 디지털 데이터를 재현하기(recreate) 위해 수신된 아날로그 신호를 디지털화한다. 디 지털화된 데이터는 인터페이스 제어기(120)를 통해 하드 디스크 드라이브 시스템(100)을 관리하는 호스트 컴퓨터 또는 디바이스로 제공된다.
기록 동작은 인터페이스 제어기(120)를 통해 호스트로부터 수신되는 디지털 데이터의 앞선 판독 동작과 실질적으로 반대이다. 디지털 데이터는 판독 채널 모듈(130)과 하드 디스크 제어기(140)에 제공된다. 하드 디스크 제어기(140)는 디스크 플래터(190) 상의 특정 데이터 트랙에 인접한 판독/기록 헤드 어셈블리(180)의 적절한 위치와 모터 제어기(150)를 통해 디스크 플래터(190)의 원하는 회전 속도를 명령한다. 일단 전술한 명령들이 구현되면, 디지털 데이터는 판독 채널 모듈(130)에 의해 아날로그 데이터 스트림으로 변환되어 프리앰프(160)를 통해 판독/기록 헤드 어셈블리로 제공된다. 이어서, 판독/기록 헤드 어셈블리(180)는 데이터를 디스크 플래터(190)에 기록한다.
다양한 경우들에 있어서, 전술한 판독 및 기록 동작들은 연속적으로 사용되지 않으며, 따라서 전력 관리를 위한 기회가 존재한다. 모듈러, 적응형 전력 관리 모듈(110)은 이러한 전력 관리를 하드 디스크 드라이브 시스템(100)에 제공한다. 본 발명의 몇몇 특별한 실시예들에 있어서, 모듈러, 적응형 전력 관리 모듈(110)은 원하는 시스템 성능을 만족시키는 동시에 보다 큰 드라이브 에너지 효율을 제공하기 위해 프로그램가능한 전력 관리를 제공한다.
앞서 제시한 바와 같이, 본 발명의 하나 이상의 실시예들에 있어서, 모듈러, 적응형 전력 관리 모듈(110)은 클럭들을 배분하기 위해 작용하고 하드 디스크 드라이브 시스템(100)내 기타 메이저 서브-블록들을 인에이블하는 독립형 회로이다. 본 발명의 몇몇 실시예들에 있어서, 모듈러, 적응형 전력 관리 모듈(110)은 하드 디스크 드라이브 시스템(100)의 다양한 다른 회로로의 전력 배분을 제어하기 위해 하드 디스크 제어기(140)에서 펌웨어 실행을 허용하는 다수의 레지스터들을 지원한다. 모듈러, 적응형 전력 관리 모듈(110)은 하드 디스크 드라이브 시스템(100)의 전체 전력 손실을 제어하기 위해 다수의 전력 관리 기법들을 사용할 수 있다. 본 발명의 하나의 특별한 실시예에 있어서, 모듈러, 적응형 전력 관리 모듈(110)은 하드 디스크 드라이브 시스템(100)의 동작과 동기화하는 전체 시스템 클럭을 인에이블 및 디스에이블할 수 있는 능력을 포함한다. 하나의 특별한 경우에 있어서, 이러한 능력은 전체 시스템 클럭을 게이트함으로써 제공될 수 있는 반면에, 다른 경우들에 있어서 전술한 능력은 상기 전체 시스템 클럭을 발생하는 발진기 회로로부터 전력을 제거함으로써 제공될 수 있다.
또한, 모듈러, 적응형 전력 관리 모듈(110)은 전체 시스템 클럭의 서브-클럭들을 인에이블 및 디스에이블할 수 있는 능력을 포함할 수 있다. 따라서, 예를 들어, 모듈러, 적응형 전력 관리 모듈(110)은 판독 채널 모듈(130)에 제공된 클럭을 디스에이블할 수 있고, 인터페이스 제어기(120)에 제공된 클럭을 동시에 인에이블할 수 있는 능력을 포함할 수 있다. 모듈러, 적응형 전력 관리 모듈(110)이 하드 디스크 드라이브 시스템(100)의 다른 소자들과 같이 동일한 실리콘 부품 상에 구현될 수 있거나, 또는 실리콘의 다른 부품 및/또는 상이한 패키지 상에 하나 이상의 다른 소자들과 별개로 구현될 수 있다는 것을 주목해야 한다.
클럭 게이팅 및/또는 클럭 턴-오프의 전술한 해결책들은 CMOS 회로에서 손실 된 동적 전력의 양을 급격히 감소시키기 위해 이용될 수 있다. 소정의 회로내 상기 동적 전력 손실이 정적 전력(예를 들어, 누설 전류) 손실의 양의 수 배일 수 있기 때문에 이것은 전형적으로 충분하다. 그러나, 누설 전류를 추가적으로 제어하는 것이 유리할 수 있다. 따라서, 본 발명의 몇몇 실시예들은 또한 누설 전류를 제한할 수 있는 능력을 제공한다. 특히, 본 발명의 몇몇 실시예들에 있어서, 모듈러, 적응형 전력 관리 모듈(110)은 하드 디스크 드라이브 시스템(100)의 개별적인 부분으로의 전력을 차단할 수 있는 능력을 포함한다. 이러한 경우들에 있어서, 개별적인 설계 부분들은 전력 아일랜드들 또는 다양한 회로가 회로의 다른 영역들과 구분되는 공통 전원을 공유하는 영역들 내에 배열될 수 있다. 따라서, 예를 들어, 판독 채널 모듈(130)과 인터페이스 제어기(120)는 이들이 전체 파워 서플라이(power supply)로부터 전력을 수신하지만, 각각의 판독 채널 모듈(130)과 인터페이스 제어기(120)로의 전력이 별개로 디스에이블 및 인에이블될 수 있도록 구현될 수 있다. 따라서, 판독 모듈(130)로의 전력을 디스에이블하고 인터페이스 제어기(120)로의 전력을 인에이블함으로써, 판독 채널 모듈(130)에 의한 동적 전력 손실과 정적 전력 손실 모두가 제거되지만, 인터페이스 제어기(120)의 기능성은 유지된다.
이러한 멀티-전압 아일랜드 토폴로지는 설계들이 상이한 기술들을 통해 계속적으로 전이됨에 따라서 중요성이 증가되고 있다. 예를 들어, 하나의 기술에 있어서, 동적 전력 손실은 어떠한 정적 전력 손실을 작게 할 수 있다. 그러나, 다른 기술에 있어서, 정적 전력 손실은 동적 전력 손실에 비해 아주 클 수 있다. 특히, 몇몇 기술들에 있어서 누설 발생은 어떠한 전체 전력 손실에 대한 주요한 원인일 수 있다. 자신의 전원을 제거함으로써 이용하지 않는 로직을 완전히 차단하는 것은 이러한 누설 파라미터를 제거함으로써 대기 및 절전 모드 동작에서 전반적인 시스템 전력 소비를 보다 적게 한다.
본 발명의 몇몇 특별한 실시예들에 있어서, 모듈러, 적응형 전력 관리 모듈(110)은 본 발명의 몇몇 실시예들에 있어서 호스트 제어기로부터 전력 관리 명령들을 수신하기 위해 하드 디스크 드라이브 시스템(100)에 의해 이용되는 인터페이스 제어기(120)로의 인터페이스를 포함한다. 따라서, 많은 예들 중 단지 하나의 예로서, 호스트는 3단계 동작, 활성(awake), 대기(standby) 및 절전(sleep)을 명령할 수 있다. 전술한 판독 및 기록 명령들과 같은 미디어 액세스 명령이 수신될 때, 어떠한 모드가 선택되더라도 문제가 되지 않으며, 하드 디스크 드라이브 시스템(100)은 수신된 명령을 서비스하기 위해 동작들을 개시하여야 한다. 하드 디스크 드라이브(100)가 현재 동작하는 모드에 따라서, 수신된 명령을 서비스하기 위한 개시 동작들은 상이한 시간을 취할 수 있다. 따라서, 응답 시간과 전력 손실 간에 트레이드 오프(trade off)가 존재한다. 이러한 트레이드 오프는 디바이스가 현재 얼마만큼 이용되고 있는지에 따라서 변할 수 있고 응답 시간이 얼마나 빠른지는 소정의 어플리케이션에 의해 요구된다. 따라서, 예를 들어, 전력이 비싼(premium) 포터블 디바이스들에 있어서, 응답 시간은 전력 손실을 최소화하기 위해 희생될 수 있다. 대조적으로, 무제한의 전원을 갖는 고정 디바이스에 대해, 응답 시간이 보다 중요할 수 있으며 덜 적극적인 전력 관리 체계가 구현될 수 있다.
특히, 활성 모드에서 동작하도록 명령될 때, 모듈러, 적응형 전력 관리 모 듈(110)은 단지 최소의 지연으로 요구들을 판독하고 기록하도록 응답하기에 충분한 전력 배분을 보장할 것이다. 대조적으로, 대기 모드에서 동작하도록 명령될 때, 모듈러, 적응형 전력 관리 모듈(110)은 판독 또는 기록 요구 수신시 전력의 완전한 배분을 허용할 미리결정된 지연 응답 시간을 동시에 제공하는 동안 전력 손실을 최소화할 것이다. 또 다른 대조로서, 절전 모드에서 동작하도록 명령될 때, 모듈러, 적응형 전력 관리 모듈(110)은 상당한 지연이 수신된 판독 또는 기록 요구에 응답할 필요가 있는 어느 시간에 발생될 수 있도록 전력 배분을 급격히 줄일 것이다. 몇몇 경우들에 있어서, 이러한 절전 모드는 하드 디스크 드라이브 시스템(100)으로부터 전력의 거의 완전한 제거를 포함할 수 있다. 이러한 완전한 전력의 제거는 극적인 전력 절감을 제공하고 실질적인 캐싱이 호스트 컴퓨터 또는 디바이스에 의해 제공되는 몇몇 경우들에 있어서, 이러한 전력 다운의 부정적인 효과들은 제한된다. 한 예로서, MP3 디바이스는 오디오 데이터의 실질적인 양이 시스템 캐시 내에 유지되는 매우 낮은 전력 높은 레이턴시 해결책을 사용할 수 있다. 본 발명의 몇몇 실시예들에 있어서, 프로그램능력이 모듈러, 적응형 전력 관리 모듈(110)내에 제공되어 적극적인 전력 관리 체계 또는 덜 적극적인 전력 관리 체계가 구현될 곳에서 이용되도록 한다. 이러한 프로그램능력은 프로세서 실행 펌웨어를 통해 액세스가능하고 하드 디스크 제어기(140)의 일부로서 구현되는 모듈러, 적응형 전력 관리 모듈(110) 내에 포함된 다수의 제어 레지스터들을 통해 구현될 수 있다. 이것은 모듈러, 적응형 전력 관리 모듈(110)이 재이용되고 다수의 설계들 및/또는 어플리케이션 스페이스들에 걸쳐서 영향을 미치도록 한다. 사용자는 특별한 어플리케이션 요 구조건들에 따라 응답 시간과 전력 손실 간의 트레이드오프를 맞출 수 있다.
다양한 호스트 인터페이스가 하드 디스크 드라이브 시스템(100)과 통신하기 위해 존재한다. 이러한 호스트 인터페이스들은 전형적으로 특정 하드 디스크 드라이브 시스템(100)과 최적으로 동작하거나 동작하지 않을 수 있는 미리 결정된 전력 관리 전략을 포함한다. 예를 들어, ATA 인터페이스는 잘 알려져 있으며 산업이 설계할 수 있도록 안정된 인터페이스 표준을 제공한다. 그러나, 표준의 안정성은 최적 전력 관리에 적용하기 어렵게 만든다. ATA 표준의 부분으로서 제공되는 전력 관리 명령들은 통칭적인 것이며 ATA 버스 인터페이스를 통해 통신하는 임의의 유형의 디바이스에 적용한다. 이러한 추상적 개념은 정밀하지 않은 전력 관리만을 제공하고 특정 하드 디스크 드라이브 구현들을 위해 맞추어지지 않는다. 더욱이, 많은 경우들에 있어서, 특정 호스트는 매우 적극적인 전력 관리 체계를 구현하지 않을 수도 있다.
본 발명의 몇몇 실시예들은 호스트 명령들에 부가하여 동작하는 자기-관리 또는 적응형 전력 관리 체계를 제공한다. 몇몇 경우들에 있어서, 호스트 명령된 전력 관리는 정밀하지 않은 전력 관리로서 동작하고 자기 관리는 전술한 정밀하지 않은 제어내에서 정밀한 제어로서 동작한다. 적응형 전력 관리가 호스트 명령된 전력 관리에 더하여 제공되는 실시예들에 있어서, 이러한 적응형 전력 관리는 호스트에 의해 명령된 범위내에서 동작할 수 있다. 따라서, 예를 들어, 호스트 명령들이 활성 모드에서 동작하면, 적응형 전력 관리는 활성 모드의 상단과 대기 모드의 상단간의 범위에서 적응적으로 변하는 전력 손실을 제공하기 위해 구현될 수 있다. 유 사하게, 호스트 명령들이 대기 모드에서 동작하면, 적응형 전력 관리는 대기 모드의 상단과 절전 모드의 상단간의 범위에서 적응적으로 변하는 전력 손실을 제공하기 위해 구현될 수 있다.
도 2를 참조하면, 활성 상태에서 상이한 전력 레벨들간의 예시적인 적응 전이를 도시하는 그래프(200)가 도시된다. 그래프(200)는 전력 축(210)과 시간 축(220)을 포함한다. 초기에, 블럭(225)으로서 도시된 바와 같이, 하드 디스크 드라이브 시스템(100)은 판독 또는 기록 명령을 능동적으로 처리하고 있다. 이러한 주기 동안 하드 디스크 드라이브 시스템(100)은 완전히 동작하고 이에 의한 전력 손실은 최대이다. 일단 명령(들)이 프로세싱을 마치면, 하드 디스크 드라이브 시스템(100)은 블럭(235)으로 표시된 고성능 아이들 상태로 전이된다. 이러한 상태에서 하드 디스크 드라이브 시스템은 여전히 실질적으로 동작하고 전력에 있어서 적은 감소만 이용가능하다. 더욱이, 이러한 상태에서 후속적인 명령을 수용하고 처리함에 있어서 이해할 수 없는 지연이 발생 된다. 일례로서, 3 상태 버스들은 이러한 상태동안 3 상태 조건에 놓여 질 수 있는 반면에 다른 로직은 완전히 인에이블로 유지된다.
사전설정된 비활동 주기 후, 하드 디스크 드라이브 시스템(100)은 블럭(245)으로 표시된 고속 아이들 상태로 전이된다. 고속 아이들 상태에서 전력 손실의 추가적인 통로가 후속적인 착신 명령에 응답하여 추가된 레이턴시의 대가를 치르고 제거된다. 유사하게, 추가적인 미리 결정된 시간의 주기 후, 하드 디스크 드라이브 시스템(100)은 블럭(255)으로 표시된 저전력 아이들 상태로 전이된다. 저전력 아이 들 상태에서 전력 손실의 또 다른 통로는 후속적인 착신 명령에 응답하여 추가된 대기시간의 대가를 치르고 제거된다. 궁극적으로, 몇몇 추가적인 지연 후, 하드 디스크 드라이브(100)는 대기 전력 상태로 전이된다. 따라서, 비록 호스트 버스가 정밀하지 않은 전력 상태들(예를 들어, 활성, 대기 및 절전)을 명령하기 위해 이용될 수 있으며, 적응형 전력 관리는 호스트 명령된 정밀하지 않은 레벨들간의 보다 정밀한 레벨에서 전력 이용법을 수정하기 위해 채용될 수 있다. 대안으로, 호스트 명령을 이용할 수 없으면, 대기 상태가 적응형 전력 관리 전이들을 통해서 다른 전력 상태로 고려될 수 있다.
도 3을 참조하면, MMC 인터페이스와 함께 이용하기 위해 맞추어진 시스템(300)과 SATA 인터페이스와 함께 이용하기 위해 맞추어진 다른 시스템(301)이 도시된다. 주목해야 할 것은 두 시스템들은 단지 예시적이라는 것이며 본 명세서에 제공된 설명에 기초하여, 당업자는 본 발명의 하나 이상의 실시예들에 따른 전력 관리가 전개될 수 있는 다양한 시스템들을 생각해 낼 것이다. 특히, 시스템(300)은 모터 제어기(320), 저장 플래터(322)와 판독/기록 헤드 어셈블리(324)를 포함하는 표준 제어가능 저장 시스템(310)을 포함한다. 모터 제어기(320)는 스위칭 레귤레이터(318), 스위칭 커패시터(312), 스핀들 드라이버(314) 및 음성 코일 모터 드라이버(316)를 포함한다. 주목해야 할 것은 제어가능 저장 시스템(310)은 해당 기술에 잘 알려져 있으며 당업자는 본 발명의 설명을 읽자마자 제어가능 저장 시스템(310)을 본 발명의 하나 이상의 실시예들에 따른 전력 관리가 적용될 수 있는 다른 알려진 시스템들로 대체할 수 있을 것이라는 것이다. 모터 제어기(320)는 LC 필터(326) 를 통해 레귤레이팅된(regulated) 전원에 전기적으로 결합 된다. 본 명세서에 제공된 설명에 기초하여, 당업자는 본 발명의 어플리케이션과 관련하여 이용될 수 있는 다른 필터들을 생각해 낼 것이다.
시스템(300)은 MMC 전력(332), MMC 클럭(336)과 MMC 신호(338)가 클럭 버퍼(348)와 3 상태 버퍼(344)를 통해 MMC 호스트 인터페이스 회로(360)에 제공되는 MMC 인터페이스(330)를 더 포함한다. 또한, 시스템(300)은 MMC 전력(332)으로부터 1.2V 전원을 발생할 수 있는 미니-전압 레귤레이터(342)를 포함한다. 시스템(300)은 또한 크리스탈 발진기(352)와 연관된 발진기 회로(350)를 포함한다. 더욱이, 시스템(300)은 본 발명의 실시예들에 따른 프로세서 및/또는 다른 제어 로직(390)과 전력 관리 회로(380)를 포함한다. 시스템(300)은 추가적으로 클럭 발생 회로(372)와 판독 채널 디지털 회로(396)를 포함한다.
전력 관리 회로(380)는 시스템(300)의 다양한 부분들로 별개의 클럭들을 제공하는 것과 마찬가지로 시스템(300)내 다양한 전력 아일랜드들(340, 370, 392, 및 394)로의 전력을 제어한다. 전력 관리 회로(380)는 각각의 부분들에 연관된 동적 전력 손실을 제거하기 위해 하나 이상의 클럭들을 케이팅 하고, 각각의 아일랜드들과 연관된 동적 및 정적 전력 손실 모두를 제거하기 위해 하나 이상의 전력 아일랜드들(340, 370, 392, 및 394)로의 전력을 턴오프하는 책임이 있다. 몇몇 경우들에 있어서, 전력 관리 회로(380) 및/또는 인터페이스 회로(360)는 활성 클럭의 이용없이 구동되는 ATA/ATAPI에 대한 응답을 지원한다. 이러한 실시예들에 있어서, 발진기 회로(350)는 턴오프될 수 있으며 게다가 시스템(300)은 호스트 명령을 이용하여 회복될 수 있다.
시스템(300)은 인접한 점선들내에 도시된 회로를 각각 포함하는 별개의 전력 아일랜드들(340, 370, 392, 및 394)에 배열된다. 예를 들어, 전력 관리 회로(380)에 의해 제어되는 스위치(374)는 전력이 전력 아일랜드(370)로부터 제거되도록 오픈될 수 있다. 이렇게 함으로써, 클럭 발생 회로(372)로의 모든 전력은 동적 전력 손실뿐 아니라, 정적 전력 손실을 제거함으로써 제거된다. 유사하게, 전력 관리 회로(380)에 의해 제어되는 스위치(398)는 전력이 전력 아일랜드(394)로부터 제거되도록 오픈될 수 있다. 이렇게 함으로써, 판독 채널 디지털 회로(396)로의 모든 전력은 동적 전력 손실뿐 아니라, 정적 전력 손실을 제거함으로써 제거된다. 비록 도시되지 않았지만, 스위치들은 또한 특정 전력 아일랜드들과 연관된 회로에 제공된 전력이 전력 관리 회로(380)의 제어하에 스위치 오프 및 온될 수 있도록 전력 아일랜드(340) 및 전력 아일랜드(392)와 관련하여 배치될 수 있다. 본 발명의 몇몇 실시예들에 있어서, 전술한 스위치들은 스위치들 중 하나 이상에 할당된 레지스터 비트들을 통해 제어된다. 따라서, 예를 들어, 스위치(398)는 전력 관리 회로(380)내의 특정 레지스터 비트와 연관될 수 있다. 레지스터 비트가 로직 '1'로 기록될 때, 스위치(398)는 오픈될 수 있으며, 레지스터 비트가 로직 '0'으로 기록될 때, 스위치(398)는 폐쇄될 수 있다. 이러한 레지스터 비트들의 추가 논의는 도 4와 관련하여 이하 제공된다. 더욱이, 본 명세서에 제공된 설명에 기초하여, 당업자는 전력 아일랜드들(340, 370, 392, 및 394)중 하나 이상으로 전력을 게이트하기 위해 이용될 수 있는 다양한 제어들을 생각해 낼 것이다.
시스템(300)은 간헐적으로만 전력이 공급될 필요가 있을 수 있는 시스템(300)의 다른 부분들로부터 분리되도록 연속적으로 전력이 공급되어야 하는 시스템(300)의 다양한 부분들을 허용하기 위해 전력 아일랜드들로 파티셔닝된다. 연속적인 전력은 웨이크-업 조건에 시스템(300)이 민감하도록 하고 시스템의 파워-온 시퀀스를 제어하기 위해 필요한 시스템(300)의 부분들을 위해 유지된다. 이러한 연속적으로 전력이 공급되는 부분들은 "항상-온(always-on)"이고 몇몇 경우들에 있어서 시스템(300)에 임베딩된 선형 레귤레이팅 소자에 의해 전력이 공급되는 전력 아일랜드내에 포함될 수 있다. 본 발명의 설명을 읽는 즉시 당업자에 의해 이해될 바와 같이, 다양한 전력 아일랜드들은 공통 전원에 의해 전력이 공급될 수 있지만, 서로 절연된다.
유사하게, 전력은 AWAKE 신호(328)를 통해 제어가능 저장 시스템(310)으로 제어된다. 본 발명의 도시된 실시예에 있어서, 전력 발생은 모터 제어기(320)내로 집적된다. AWAKE 신호(328)가 로직 '0'일 때, 전력이 발생된다. 대안으로, AWAKE 신호(328)가 로직 '1'일 때, 전력이 발생되지 않는다. AWAKE 신호(328)는 또한 전력을 셧다운 할 수 있으며, 예를 들어, 스핀들 모터와 음성 코일 모터를 포함하는 특정 하드 디스크 드라이브 시스템에서 이용가능한 다양한 모터들을 제어할 수 있다. 이들 모터들을 셧다운하고 헤드들을 파킹하는 것은 주요한 시스템-레벨 전력 절감을 나타내며, 마찬가지로 이들 전자-기계적인 인터페이스들은 전형적으로 하드 디스크 드라이브 시스템내 시스템 전류의 대부분을 소모한다. 본 발명의 몇몇 실시예들에 있어서, AWAKE 신호(328)는 전력 관리 회로(380)의 부분으로서 유지되는 하 나 이상의 레지스터 비트들을 통해 제어된다. 이러한 레지스터 비트들의 추가 논의는 도 4와 관련하여 아래에 제공된다. 본 명세서에 제공된 설명에 기초하여, 당업자는 제어가능 저장 시스템(310)으로의 전력을 게이트하기 위해 이용될 수 있는 다양한 제어들을 생각해 낼 것이다.
본 발명의 몇몇 실시예들에 있어서, 하나 이상의 프로그램가능한 이산 I/O는 시스템(300)의 동작을 제어하기 위해 전력 관리 회로(380)에 의해 제공된다. 예를 들어, AWAKE 신호(328)는 제어가능 저장 시스템(310)의 전력 발생 회로를 제어한다. 다른 신호들은 모든 아날로그 회로, 발진기 회로, 및/또는 모든 비핵심 디지털 회로를 셧다운 하기 위해 포함될 수 있다. 본 명세서에 제공된 설명에 기초하여, 당업자는 다양한 다른 기능성을 제어하기 위해 포함될 수 있는 다른 I/O를 생각해낼 것이다.
본 발명의 하나의 특별한 실시예에 있어서, 다음의 예시적인 파워 업 시퀀스는 저전력 상태에서 보다 높은 전력 상태로 이동할 때 시스템(300)내에 구현된다:
(1) MMC 클럭(336)은 호스트 인터페이스에서 활동을 검출하기 위해 모니터된다;
(2) 일단 호스트 인터페이스 회로(360)가 MMC 인터페이스(330)의 활동을 검출하면, 전력 관리 회로(380)가 통지된다;
(3) 호스트 인터페이스(360)가 펌웨어 제어가 시스템(300) 소생을 위해 필요하다고 판단하면, 전력 관리(380)는 펌웨어를 동작시키기 위해 필요한 모든 회로를 턴온하도록 명령된다. 몇몇 경우들에 있어서, 이것은 도 4와 관련하여 이하 추가 설명되는 바와 같이 자살 비트(suicide bit)를 리셋하는 단계를 포함한다;
(4) 전력 관리 시스템(380)은 내부 시스템 클럭을 호스트 인터페이스(360)로 인에이블시킨다;
(5) 전력 관리 시스템(380)은 시스템(300)의 적절한 소생을 야기하도록 설계된 다양한 레지스터 비트들을 설정하기 위해 펌웨어에 의한 상호작용을 기다린다;
(6) 전력 관리(380)는 전력 관리 시스템(380)의 레지스터 비트들을 통해 펌웨어로부터 수신된 명령들을 구현한다.
주목해야 할 것은 본 발명의 다양한 실시예들이 다중동작 모드들을 지원하도록 설계될 수 있다는 것이다. 각각의 동작 모드들에 있어서, 호스트 인터페이스(360)와 전력 관리 시스템(380)간의 상호작용은 약간 변할 수 있다. 그러나, 동일한 전력 관리 시스템(380)이 전력 관리 시스템(380)과 상호작용하는 펌웨어를 단순히 변화시킴으로써 상이한 의도된 동작 모드를 지원하도록 배치될 수 있다.
예를 들어, ATA 동작 모드는 본 발명의 하나 이상의 실시예들에 따라서 구현될 수 있다. 이러한 경우에 있어서, 호스트는 일반적으로 호스트 인터페이스(360)를 통해 동작 모드들의 전력 다운 시퀀싱을 제어한다. 그러나, 전력 관리 시스템(380)은 추가적이고, 시스템 전력을 보다 더 잘 관리하기 위해 시스템(300)의 구조내에서 이용될 수 있는 보다 적극적인 전력 관리 특징들을 포함할 수 있다. 특히, 호스트 명령된 전력 관리에 더하여 적응형 전력 관리가 클럭들을 게이트시키고 전원들을 스위칭하기 위해 채용될 수 있다. 이것은 표준 SLEEP 및 STANDBY 모드에 더하여 ATA 버스에 의해 제공될 수 있다. STANDBY에서 클럭들은 선택적으로 셧다운 되지만 전력은 시스템(300)의 핵심 전압 도메인으로부터 제거되지 않는다. 그러나, 전자-기계적인 인터페이스들 모두가 셧다운될 수 있다. 호스트가 드라이브에 SLEEP으로 들어가도록 요청할 때, 시스템(300)으로의 전력이 급격히 감소되는 동작의 SUICIDE 모드가 개시된다.
다른 예로서, 동작의 MMC/CE-ATA 모드가 임베딩된 어플리케이션들을 타겟으로 구현될 수 있다. 이러한 모드는 지배적인 ATA 명령 세트를 갖는 연속 물리적 인터페이스를 제공한다. 이러한 모드에 있어서, 호스트는 제공중인 파워 다운에 어떠한 지원이 있는지를 거의 제공하지 않는다. 본 발명의 이러한 실시예에 있어서, 호스트 인터페이스(360)는 MMC 클럭(336)을 이용하여 몇몇 경우들에 있어서 외부적으로 클럭하도록 수정된다. 시스템(300)의 소생이 이러한 외부 클럭을 이용해 호출되면, 내부 클럭은 전력 관리 회로(380)와 소생 절차의 진행을 통해 인에이블 된다. 대조적으로, 호스트 인터페이스(360)가 소생을 필요로 하지 않는다고 판단하면, 시스템(300)은 자신의 저전력 상태로 유지된다. 몇몇 경우들에 있어서, 시스템(300)은 다중 모드 동작을 동시에 지원하기 위해 수정될 수 있다. 예를 들어, MMC/CE-ATA 모드와 ATA 모드는 동일한 실리콘 부품 상에 동시에 구현될 수 있다.
도 3b를 참조하면, SATA 모드 동작을 위해 맞추어진 시스템(301)이 도시된다. 시스템(301)은 제어가능 저장 시스템(310)이 모터 제어기(313) 및 연관된 스위칭 레귤레이터(315)로 구성된 제어가능 회로(311)로 대체되는 것을 제외하고 앞서 기술된 시스템(300)과 실질적으로 유사하다. 또한, 호스트 전원(333)과 SATA 신호(339)를 포함하는 호스트 인터페이스(331)는 시스템(300)의 호스트 인터페이 스(330)를 대체한다. 더욱이, 호스트 인터페이스(360)와 시스템(300)의 연관된 I/O는 인터페이스 회로(345,347,349,355,357,359,361,363 및 365)를 갖는 SATA PHY 레이어(367)에 의해 대체된다.
시스템(301)이 SATA PHY 레이어(367)를 포함하기 때문에, 특별한 고려가 SATA PHY 레이어(367)와 전력 관리 회로(380)간의 상호작용에 제공된다. 표준 SATA 인터페이스는 3가지 관심 전력 상태들, ACTIVE(SATA PHY 레이어가 준비되고, 완전히 전력이 공급되고 전송과 수신 모두가 인에이블된다), PARTIAL(10마이크로초(㎲) 미만에서 동작을 재개할 수 있는 감소된 전력), SLUMBER(10밀리초(ms) 미만에서 동작을 재개할 수 있는 감소된 전력)를 포함한다. 따라서, 본 발명의 전술한 실시예들과 대조적으로, 규정된 전력 상태들은 전력 관리 회로(380)의 어느 동작에서 설명되어야 하는 사전설정된 과도 응답을 요구한다.
도 3에 도시된 것들과 같이 본 발명의 실시예들은 시스템 전력 시퀀싱, 시스템 클럭킹 및 시스템 리셋 발생을 적응적으로 제어하는 하나 이상의 유익한 특징들을 제공하지만, 이에 제한되지 않는다. 몇몇 경우들에 있어서, 추가적인 전력이 동작 요구조건들을 만족시키기 위해 요구됨에 따라서 최소 요구된 블럭들만이 활성화된다. 특히, 전력 아일랜드 제어와 내부 클럭킹 제어의 조합은 전력 손실 관계를 관리하기 위한 효과적인 능력을 제공한다. 더욱이, 몇몇 경우들에 있어서, "항상-온"인 전력 아일랜드는 누설 전류를 관리하기 위해 미니-레귤레이터(342)를 이용해 전력이 공급된다.
도 4를 참조하면, 모듈러, 적응형 전력 관리 모듈(110)을 대신하여 이용될 수 있는 전력 관리 시스템(400)이(점선으로) 도시된다. 전력 관리 시스템(400)은 변환기 모듈(410), 레지스터 세트(420), 적응 제어기(430), 전력 아일랜드 제어기(440), 및 발진 제어기(450)를 포함한다. 변환기(410)는 하드 디스크 드라이브 시스템의 부분으로서 임베딩된 호스트 디바이스 또는 펌웨어(474) 상에서 실행되는 하나 이상의 소프트웨어(472)로부터의 명령들을 포맷할 수 있는 인터페이스(476)로부터 통신들을 수신한다. 전력 아일랜드 제어기(440)와 발진 제어기(450)는 다양한 시스템 회로(480)로 제어 출력들을 제공한다. 본 발명의 몇몇 실시예들에 있어서, 전력 관리 시스템(400)은 단지 펌웨어(474)로부터의 명령들을 수신할 수 있다. 이러한 경우들에 있어서, 펌웨어(474)는 호스트로부터의 어떠한 명령들을 전력 관리 시스템(400)에 의해 구현하기 위해 맞추어진 명령들로 변환할 수 있다. 따라서, 예를 들어, 호스트 제어기 실행 소프트웨어(472)가 대기 모드에서 동작을 요구하면, 펌웨어(474)는 수신된 명령을 전력 관리 시스템(400)으로 하여금 요구된 대기 모드의 해석에서 동작하도록 맞추어진 명령으로 변환한다. 또한, 적응형 전력 관리 체계가 구현되면, 펌웨어(474)는 인터페이스(476)를 통해 변환기(410)로 하나 이상의 명령들을 제공함으로써 체계의 실행을 제어한다. 전술한 경우들에 있어서, 변환기(410)는 레지스터 세트(420)내 적절한 레지스터들에 명령을 기록하기 위한 메카니즘만을 제공함으로써 상대적으로 간단하다.
대안으로, 본 발명의 몇몇 실시예들에 있어서 펌웨어 제어는 포함되지 않는다. 이러한 실시예들에 있어서, 변환기(410)는 소프트웨어(472)로부터 호스트 명령들을 직접 수신하기 위해 수정될 수 있다. 이러한 경우에 있어서, 변환기(410)는, 예를 들어, 활성, 대기 및 절전과 같은 동작 레벨을 표시하기 위한 명령들과 같은 하나 이상의 명령들을 인식하도록 설계될 수 있다. 특정 명령을 인식하자 마자, 변환기는 전력 관리 시스템(400)이 배치되는 시스템을 위해 특별히 맞추어지는 각각의 명령들의 해석을 획득하기 위해 레지스터 세트(420)내에 하나 이상의 레지스터들을 설정한다.
레지스터 세트(420)는 전력 관리 시스템(400)의 동작을 제어하기 위한 값들로 설정될 수 있는 다수의 레지스터들을 포함한다. 본 발명의 한 특별한 실시예에 있어서, 레지스터 세트(420)는 전력 모드 레지스터(223), 클럭 제어 레지스터(224), 및 저전력 제어 레지스터(225)를 포함한다. 전력 모드 레지스터(223)는 전력 관리 시스템(400)이 동작중인 전력 모드를 규정의하도록 전용된 다수의 비트들을 포함한다. 특히, 본 발명의 일 실시예는 아래의 테이블 1에 설명된 9개의 레지스터 비트들을 포함한다.
Bit(s) Name R/W
8:5 Power State R
4 Cartridge Wake R/W
3 Processor Wake R/W
2 Suicide R/W
1 Sleep R/W
0 Standby R/W
테이블 1 -- 예시적인 전력 모드 레지스터
4개의 전력 상태(Power State) 비트들은 판독 전용 비트들이고 전력 관리 시스템(400)이 배치되는 시스템의 전력 상태를 반영하기 위해 연속적으로 업데이트된다. 이들 레지스터 비트들은 항상 온 파워 도메인(on power domain) 내에 유지되고 따라서 펌웨어 또는 호스트를 통해 항상 액세스할 수 있다. 동작에 있어서, 이들 4 개의 전력 상태 비트들은 적응 제어기(430)에 의해 표시되는 다가오는 전력 상태를 통신하기 위해 이용될 수 있다. 펌웨어에 의해 프로브될 때, 이들 전력 상태 비트들은 다가오는 적응형 전력 상태를 선택하기 위한 원동력으로서 이용될 수 있다. 로직 '1'로 설정될 때 카트리지 웨이크(Cartridge Wake) 비트는 전력 관리 시스템(400)이 대기 또는 절전 모드에서 동작중일 때 웨이크-업 명령으로서 동작하도록 규정된 외부 비트를 인에이블시킨다. 유사하게, 로직 '1'로 설정될 때 프로세서 웨이크(Processor Wake) 비트는 전력 관리 시스템(400)이 대기 또는 절전 모드에서 동작중일 때 프로세서 실행 펌웨어를 위한 웨이크-업 명령으로서 동작하도록 규정된 외부 비트를 인에이블시킨다.
로직 '1'로 설정될 때 자살(Suicide) 비트는 전력 관리 시스템(400)로 하여금 전력 관리 시스템(400)이 배치되는 시스템의 동작을 소생시키는데 필요한 모듈들을 제외한 모든 모듈들을 디스에이블하도록 한다. 더욱이, 몇몇 경우들에 있어서, 자살 비트를 설정하는 것은 모든 비핵심 전력 아일랜드들로부터 전력의 제거를 야기한다. 따라서, 자살 비트는 시스템 동작을 완전히 셧다운하기 위해 이용될 수 있는 단일 기록가능한 비트를 제공한다. 몇몇 실시예들에 있어서, 다중 "자살" 비트들은 전력 관리 시스템(400)이 배치되는 시스템의 하나 이상의 부분들의 전력 소비를 감소시키기 위해 맞추어지는 각각에 의해 제공된다. 예를 들어, 모든 비핵심 전력 아일랜드들로부터 전력을 제거할 수 있는 전력 아일랜드 자살 비트는 모든 비핵심 클럭들을 게이트하도록 동작할 수 있는 클럭 자살 비트에 더하여 제공될 수 있다. 이러한 해결책은 소정의 시스템에서 전력 관리시 추가적인 유연성을 제공한 다. 이러한 유연성은, 예를 들어, 다양한 전력 아일랜드들로의 전력을 동시에 유지하는 반면에 모든 비핵심 클럭들을 제거하기 위해 이용될 수 있다. 이것은 전력 아일랜드들과 연관된 회로에 의해 소비되는 누설 전류를 희생하면서 소정의 전력 상태로부터 보다 신속히 복귀하는 것을 보장한다.
절전 모드가 호스트에 의해 명령될 때에는 언제나 절전(Sleep) 비트는 로직 '1'로 설정된다. 주목해야 할 것은 이러한 레지스터 비트는 호스트가 표준 ATA 버스와 일치하는 명령 전력 모드들인 곳에서 이용하기 위해 맞추어진다는 것이다. 본 발명의 다른 실시예들에 있어서, 이것은 다른 비트들이 다른 표준 버스에 특정한 전력 모드들을 명령하기 위해 구현된다는 것일 수 있다. 몇몇 경우들에 있어서, 이러한 비트는 전력 관리 시스템(400)이 펌웨어 제어하에서 배타적으로 동작중일 때 설정되지 않는다. 이러한 비트가 로직 '1'로 설정될 때, 클럭들은 전력 관리 시스템(400)이 배치되는 시스템의 모든 부분들로부터 제거된다. 이처럼, 시스템을 활성화시키는 것은 전형적으로 동작을 소생시킬 수 있는 설계의 제한된 부분에만 제공된 외부 클럭에 전형적으로 의지한다. 대안으로 또는 부가적으로, 동작은 리셋이 수신될 때 소생될 수 있다. 더욱이, 이러한 비트가 설정될 때, 전력은 모든 비핵심 전력 아일랜드들로부터 제거된다. 비록 전력이 클럭들을 재설정하기에 앞서 다소의 시간을 설정할 수 있다 하더라도, 전력은 클럭들을 회복시키기 위해 이용되는 동일한 조건들하에서 회복된다.
대기 모드가 호스트에 의해 명령될 때에는 언제나, 이러한 대기(Standby) 비트는 로직 '1'로 설정된다. 절전 비트와 유사하게, 주목해야 할 것은 이러한 레지 스터 비트는 호스트가 표준 ATA 버스와 일치하는 명령 전력 모드들일 때 이용하기 위해 맞추어진다는 것이다. 본 발명의 다른 실시예들에 있어서, 다른 비트들은 다른 표준 버스들에 특정한 전력 모드들을 명령하기 위해 구현된다. 몇몇 경우들에 있어서, 이러한 비트는 전력 관리 시스템(400)이 펌웨어 제어하에서 배타적으로 동작할 때 설정되지 않는다. 이러한 비트가 설정될 때, 클럭들은 전력 관리 시스템(400)이 배치되는 시스템의 실질적인 부분들로부터 제거된다. 클럭들은 전력 관리를 관리하고 및/또는 실질적인 재부트 시간(reboot time)을 요구하는 부분들에 걸쳐서 유지된다. 시스템은 호스트 또는 펌웨어 제어로부터 명령이 수신되는 언제든지 이러한 상태로부터 활성화된다.
단지 몇몇 예들로서, 저전력 모드에 진입될 곳에서, 자살 비트(들)은 펌웨어 제어하에서 설정된다. 자살 비트의 설정 시, 전력 관리 시스템(400)은 전력 관리 시스템(400)이 배치되는 시스템의 모든 비핵심 모듈들로부터 모든 클럭들(그리고 몇몇 경우들에 있어서 제거될 전력)을 강제한다. 클럭들을 셧다운시키는 것은 전형적으로 시스템 레벨에서 상당한 양의 전력을 제거하는 것이다(그리고 전력을 셧다운하는 것은 모든 전력 소비를 더 감소시킬 수 있다).
파워 온 리셋시, 모든 개별 I/O는 인에이블되고 전술한 레지스터 비트들은 그들의 각각의 디폴트 상태들에서 초기화된다. 따라서, 자살 비트(들)는 비활성(즉, 로직 '0') 상태로 초기화된다. 더욱이, 이 때, 전력은 모든 전력 아일랜드들로 제공되고 모든 클럭들은 활성이다. 이러한 파워 온 상태는 전력 모드 레지스터(223)의 전력 상태 비트들에 의해 표시된다.
전력 관리 시스템(400)이 설정되는 시스템이 적응적으로 또는 펌웨어 제어하에 자살 비트(들)를 이용하여 성취할 수 있는 전력 모드로 될 때, 펌웨어는 원하는 전력 상태에 따라서 자살 비트(들)를 설정한다. 전력 모드 레지스터(223)내에 자살 비트(들)를 기록하는 것은 전력 관리 시스템(400)으로 하여금, 예를 들어, 하드 디스크 드라이브 시스템(100)에서 다음의 행동들을 개시하도록 허용한다. 첫째, 예를 들어, 하드 디스크 드라이브 시스템내 다양한 모듈들로의 클럭들은 디스에이블된다. 이것은 펌웨어가 실행되는 임베디드 프로세서로의 클럭을 디스에이블하는 단계를 포함한다. 이것은 임베디드 프로세서를 효과적으로 정지시키고 모든 펌웨어 활동을 종료시킨다. 둘째, 전력 관리 시스템(400)은 동작의 명령 상태를 반영하고 구현하기 위해 레지스터 세트(420)내 모든 레지스터 비트들을 설정할 것이다. 이것은 모든 클럭킹의 소스이고, 단지 하나 이상의 클럭들을 게이트하고, 및/또는 하나 이상의 전력 아일랜드들로부터 전력을 제거하는 발진기를 셧오프하는 단계를 포함할 수 있다. 셋째, 전력 관리 시스템(400)은 결정된 명령이 시스템 동작을 회복하도록 허용할 비트를 설정할 수 있다. 이것은, 예를 들어, 기초적인 호스트 명령을 통해 및/또는 미리 결정된 시간 주기 후 영구 비트의 설정 시 시스템 회복을 야기하는 단계를 포함할 수 있다.
클럭 제어 레지스터(224)는 전력 관리 시스템(400)과 관련하여 채용될 수 있는 다양한 클럭 제어 체계들 규정하는 다수의 비트들을 포함한다. 클럭 제어 레지스터(224)의 각각의 비트들은 전력 관리 시스템(400)이 연관되는 회로의 특정 부분의 케이팅을 제어한다. 예를 들어, 전력 관리 시스템(400)이 하드 디스크 드라이브 시스템(100)과 관련하여 배치되는 곳에서, 하나의 클럭 제어 비트는 판독 채널 모듈(130)과 연관되고 나머지는 하드 디스크 제어기(140)와 연관된다. 이것은 판독 채널 모듈(130)로의 클럭으로 하여금 게이트되도록 허용하며, 동시에 하드 디스크 드라이버(140)로의 클럭은 활성을 유지한다. 또한, 클럭 제어 레지스터(224)는 전체 시스템 클럭을 게이트하고 이에 의해 모든 클럭들을 게이트하는 비트를 포함할 수 있다. 더욱이, 클럭 제어 레지스터(224)는 설정시 발진기로부터 전력을 완전히 제거하는 비트를 포함한다. 주목해야 할 것은 클럭 제어 레지스터(224)가 각각 개별적으로 어드레스가능하고, 판독가능하며 기록가능한 다수의 단어들을 포함할 수 있다는 것이다.
저전력 제어 레지스터(225)는 전력 관리 시스템(400)에 의해 제어되는 하나 이상의 버스들과 연관된 풀-업 또는 풀-다운 레지스터들(pull-up or pull-down resistors)의 그룹을 디스에이블하는 다수의 비트를 갖는다. 따라서, 예를 들어, 하나의 모듈로 데이터를 공급하는 버스와 연관된 풀-업 레지스터들은 다른 모듈로 데이터를 공급하는 다른 버스와 연관된 풀-업 레지스터들의 그룹으로부터 별개로 제어될 수 있다. 이것은 소정의 설계에서 다양한 풀-업과 풀-다운 레지스터들에 관련된 전력 손실의 유연한 제어를 허용한다. 또한, 저전력 제어 레지스터(225)는 전력 관리 시스템(400)의 제어하에 하나 이상의 전력 아일랜드들로의 전력의 어플리케이션을 별개로 제어하기 위해 설계된 다수의 비트들을 포함한다. 따라서, 소정의 설계의 각각의 개별적인 전력 아일랜드들로의 전력은 별개로 제어될 수 있다. 저전력 제어 레지스터(225)의 다른 비트들은 3-상태 신호 출력들의 그룹을 디스에이블 하는 책임이 있다. 이러한 방법으로, 다양한 3-상태 신호 출력들과 연관된 전력 손실은 최소화될 수 있다. 더욱이, 저전력 제어 레지스터(225)는 전력 모드 레지스터(223)의 자살 비트를 설정함으로써 개시된 조건으로부터 모든 연관된 시스템들을 활성화시킬 수 있는 비트를 포함할 수 있다. 추가적으로, 저전력 제어 레지스터(225)는 호스트 인터페이스를 동작시키기 위해 내부적으로 발생된 클럭 또는 외부적으로 발생된 클럭을 선택할 수 있는 비트를 포함한다. 주목해야 할 것은 저전력 제어 레지스터(225)는 각각 개별적으로 어드레스가능하고, 판독가능하며 기록가능한 다수의 워드를 포함할 수 있다는 것이다.
적응 제어기(430)는 임의의 펌웨어 제어와 별개로 하드와이어드 적응형 전력 관리 체계를 제공하기 위해 동작한다. 따라서, 예를 들어, 본 발명의 하나 이상의 실시예들은 프로세서 실행 펌웨어의 도움없이 구현될 수 있다. 대안으로, 적응 제어기(430)는 펌웨어에서 기타 구현될 몇몇 기능성을 구현하기 위판 펌웨어를 실행하는 프로세서를 포함하는 시스템과 관련하여 이용될 수 있다. 다른 대안으로서, 전력 관리 시스템(400)은 하드와이어드 적응 제어기(430) 없이 구현될 수 있다. 몇몇 경우들에 있어서, 하드와이어드 적응 제어기(430)는 전력 관리 시스템(400)이 특정 전력 상태에서 동작되는 지속 시간(duration)을 표시하고 저전력 상태로의 입장하도록 하는 하드웨어 타이머들의 그룹을 포함한다. 본 명세서에 제공된 설명에 기초하여, 당업자는 하드와이어드 적응 제어기(430)를 통해 적응 제어를 구현하는데 이용될 수 있는 다양한 회로들을 이해할 것이다.
또한, 전력 관리 시스템(400)은 전력 아일랜드 제어기(440)와 발진 제어 기(450)를 포함한다. 각각의 전력 아일랜드 제어기(440)와 발진 제어기(450)는 다양한 원하는 전력 상태들을 구현하는 시스템 회로(480)로 신호들을 제공한다. 특히, 전력 아일랜드 제어기(440)는 전력 관리 시스템(400)이 배치되는 시스템에서 하나 이상의 전력 아일랜드들로 전력을 인에이블 및 디스에이블시키는 시스템 회로(480)로 신호들을 제공할 수 있다. 몇몇 경우들에 있어서, 전력 아일랜드 제어기(440)는 단지 레지스터 세트(420)내에 포함된 레지스터 비트들의 (버퍼 또는 버퍼되지 않은) 통과지점이다. 다른 실시예들에 있어서, 전력 아일랜드 제어기(440)는 하나 이상의 전력 아일랜드들로의 전력을 제어하기 위해 하드와이어드 적응 제어기(430)로부터의 입력에 더하여 레지스터 세트로부터의 레지스터 비트들을 이용할 수 있다. 본 명세서에 제공된 설명에 기초하여, 당업자는 전력 아일랜드 제어기(440)의 전술한 기능성을 구현하기 위해 배치될 수 있는 다양한 회로를 생각해낼 것이다. 발진 제어기(450)는 시스템 회로(480)로 클럭 신호들 또는 클럭 인에이블 신호들을 제공할 수 있다. 이것은 전력 관리 시스템(400)이 배치되는 시스템내에서 다양한 회로들을 동기화시키기 위해 이용된 하나 이상의 클럭들을 턴오프 또는 디스에이블할 수 있는 능력을 갖는 전력 관리 시스템(400)을 제공한다. 몇몇 경우들에 있어서, 발진 제어기(450)는 단지 레지스터 세트(420) 내에 포함된 레지스터 비트들의 (버퍼 또는 버퍼되지 않은) 통과 지점이다. 다른 실시예들에 있어서, 발진 제어기(450)는 하나 이상의 클럭들을 인에이블 및/또는 디스에이블시키기 위해 하드와이어드 적응 제어기(430)로부터의 입력에 더하여 레지스터 세트(420)로부터의 레지스터 비트들을 이용할 수 있다. 본 명세서에 제공된 설명에 기초하여, 당업자 는 발진 제어기(450)의 전술한 기능성을 구현하기 위해 배치될 수 있는 다양한 회로를 생각해낼 것이다.
도 5를 참조하면, 본 발명의 하나 이상의 실시예에 따른 재이용가능한 모듈러 전력 관리 회로(500)가 도시된다. 모듈러 전력 관리 회로(500)는 호스트 또는 호스트 인터페이스(580)를 통해 명령들을 수신할 수 있는 변환기 인터페이스(510)를 포함한다. 따라서, 예를 들어, 호스트가 ATA 하드 디스크 드라이브 시스템일 때, 다양한 ATA 명령들은 변환기 인터페이스(510)를 통해 모듈러 전력 관리 회로(500)로 제공될 수 있다. 이어서, 변환기 인터페이스(510)는 호스트 인터페이스(580)로부터의 표준화된 명령을 모듈러 전력 관리 회로(500)가 배치되는 시스템으로 고도로 맞추어지는 전력 관리 체계를 구현하기 위해 맞추어지는 전력 관리 명령으로 변환한다. 몇몇 경우들에 있어서, 변환기 인터페이스(510)는 변환 기능의 몇몇 또는 전부를 수행할 수 있는 임베디드 프로세서(520)를 통해 구현되거나 또는 임베디드 프로세서(520)에 통신 가능하게 결합된다. 임베디드 프로세서(520)는 펌웨어 업데이트 인터페이스(530)를 통해 업데이트될 수 있는 펌웨어(530)를 실행한다. 이처럼, 모듈러 전력 관리 회로(500)를 통해 구현된 전력 관리는 특정 최종 사용자의 필요에 따라서 상이한 전력 관리 체계를 제공하기 위해 다음 배치가 수정될 수 있다.
동작에 있어서, 변환기 인터페이스(510)는 호스트(580)로부터 명령들을 수신하고 명령들을 레지스터 기록들로 변환한다. 특히, 변환기 인터페이스(510)는 전력 아일랜드 레지스터(540)와 발진 제어 레지스터(550)를 기록한다. 전력 아일랜드 레 지스터(540)의 각각의 비트(545)는 전력 아일랜드 I/O 버퍼(560)의 각각의 비트와 연관되고, 발진 제어 레지스터의 각각의 비트(555)는 발진 제어 I/O 버퍼(570)의 각각의 비트와 연관된다. 전력 아일랜드 I/O 버퍼(560)는 전력 아일랜드 제어들 1-N(591-594)을 포함하는 다수의 전력 아일랜드 제어 신호들을 구동한다. 설계자는 모듈러 전력 관리 회로(500)가 배치되는 시스템 내에 형성된 다양한 전력 아일랜드들로의 전력을 게이팅하는 각각의 스위치들을 구동하기 위해 각각의 전력 아일랜드 제어 신호들(591-594)을 사용할 수 있다. 유사하게, 발진 제어 I/O 버퍼(570)는 발진 제어 신호들 1-N(596-599)을 포함하는 다수의 발진 제어 신호들(595)을 구동한다. 설계자는 발진기들을 턴오프하거나 모듈러 전력 관리 회로(500)가 배치되는 시스템내에서 이용된 클럭들을 게이팅하는 각각의 회로를 구동하기 위해 각각의 발진 제어 신호들(596-599)을 사용할 수 있다. 따라서, 특별한 예로서, 발진 제어 신호들(596-599) 중 하나는 특정 발진기를 셧다운할 수 있으며, 발진 제어 신호들(596-599)중 다른 하나는 상기 특정 발진기로부터 유도된 모든 클럭들을 게이트할 수 있고, 발진 제어 신호들(596-599) 중 또 다른 하나는 상기 특정 발진기로부터 유도된 클럭들의 일부(전부는 아님)를 게이트할 수 있다. 이들 3개의 별개의 발진 제어들은 상이한 레벨의 전력 관리를 구현하고 및/또는 어떠한 레벨의 전력 관리내에서 전력 관리의 적극성을 증가시키거나 감소시키는데 도움이 된다. 본 명세서에 제공된 설명에 기초하여, 당업자는 본 발명의 실시예들에 따른 모듈러 전력 관리 회로를 이용하여 구현될 수 있는 수많은 전력 관리 제어를 이해할 것이다.
모듈러 전력 관리 회로(500)의 동작의 단지 한 특별한 예로서, 변환기 인터 페이스(510)는 호스트(580)로부터 ATA 절전 모드 명령을 수신할 수 있다. 이어서, 변환기 인터페이스(510)는 수신된 명령을 하나 이상의 전력 아일랜드들이 셧다운되도록 하고, 하나 이상의 클럭들을 턴오프 또는 게이트되도록 하는 레지스터 기록으로 변환할 수 있다. 이처럼, 모듈러 전력 관리 회로(500)는 설계자로 하여금 표준 전력 관리 명령들과 상호작용하는 주문형 전력 관리 체계를 쉽게 구현할 수 있도록 하는 모듈러 플랫폼을 제공한다. 따라서, 전력 관리 정교함을 증가시키는 것은 재이용가능한 회로를 통해 가능하다.
결론적으로, 본 발명은 전력 관리를 위한 신규 시스템들, 디바이스들, 방법들 및 구성들을 제공한다. 비록 본 발명의 하나 이상의 실시예들의 상세한 설명들이 앞서 제공되었지만, 다양한 대안들, 변경들, 그리고 등가물들이 본 발명의 사상을 벗어남이 없이 당업자에게 분명할 것이다. 따라서, 전술한 설명은 본 발명의 범주를 제한하는 것으로 간주되지 않으며, 첨부된 청구항들에 의해 정의된다.

Claims (24)

  1. 모듈러, 적응형 전력 관리 시스템(modular, adaptive power management system)에 있어서, 상기 전력 관리 시스템은
    전력 아일랜드 제어기(power island controller);
    발진 제어기를 포함하고,
    상기 발진 제어기와 상기 전력 아일랜드 제어기는 모듈러 전력 관리 회로내에 구현되는, 전력 관리 시스템.
  2. 제 1 항에 있어서,
    상기 전력 관리 시스템은 프로세서를 더 포함하고, 상기 프로세서는 상기 전력 관리 시스템을 동작하기 위해 실행가능한 펌웨어를 포함하는, 전력 관리 시스템.
  3. 제 2 항에 있어서,
    상기 전력 관리 시스템은 디바이스와 관련하여 배치되며, 상기 디바이스는 제 1 전력 아일랜드와 제 2 전력 아일랜드를 포함하고, 상기 전력 아일랜드 제어기는 상기 펌웨어에 의해 기록가능하고 상기 제 1 전력 아일랜드로의 전력을 디스에이블하도록 동작가능한 제 1 레지스터 비트와 상기 펌웨어에 의해 기록가능하고 상기 제 2 전력 아일랜드로의 전력을 디스에이블하도록 동작가능한 제 2 레지스터 비 트를 포함하는, 전력 관리 시스템.
  4. 제 3 항에 있어서,
    상기 펌웨어는 적응형 전력 관리 체계를 구현하도록 동작가능한, 전력 관리 시스템.
  5. 제 3 항에 있어서,
    상기 전력 관리 시스템은 변환기 인터페이스(translator interface)를 더 포함하고, 상기 제 1 레지스터 비트와 상기 제 2 레지스터 비트는 상기 변환기 인터페이스를 통해 기록할 수 있는, 전력 관리 시스템.
  6. 제 5 항에 있어서,
    호스트는 정밀하지 않은 전력 관리 체계(coarse power management scheme)를 구현하도록 동작할 수 있으며, 상기 전력 관리 시스템은 상기 변환기 인터페이스를 통해 상기 호스트에 액세스할 수 있으며, 상기 펌웨어는 더 정밀한 적응형 전력 관리 체계(finer adaptive power management scheme)를 구현하도록 동작할 수 있는, 전력 관리 시스템.
  7. 제 2 항에 있어서,
    상기 전력 관리 시스템은 디바이스와 관련하여 배치되며, 상기 디바이스는 제 1 회로부와 제 2 회로부를 포함하고, 상기 발진 제어기는 상기 펌웨어에 의해 기록가능하고 상기 제 1 회로부로의 제 1 클럭을 디스에이블하도록 동작가능한 제 1 레지스터 비트와 상기 펌웨어에 의해 기록가능하고 상기 제 2 전력 아일랜드로의 제 2 클럭을 디스에이블하도록 동작가능한 제 2 레지스터 비트를 포함하는, 전력 관리 시스템.
  8. 제 2 항에 있어서,
    상기 전력 관리 시스템은 디바이스와 관련하여 배치되고, 상기 디바이스는 제 1 회로부와 제 2 회로부를 포함하고, 상기 발진 제어기는 상기 펌웨어에 의해 기록가능하고 상기 제 1 회로부로의 제 1 클럭과 상기 제 2 전력 아일랜드로의 제 2 클럭을 모두 디스에이블하도록 동작가능한 레지스터 비트를 포함하는, 전력 관리 시스템.
  9. 제 8 항에 있어서,
    상기 레지스터 비트는 상기 제 1 클럭과 상기 제 2 클럭이 유도되는 발진기를 디스에이블하도록 또한 동작가능한, 전력 관리 시스템.
  10. 제 1 항에 있어서,
    상기 전력 관리 시스템은 변환기 인터페이스를 더 포함하며, 상기 변환기 인터페이스는 상기 전력 아일랜드 제어기와 상기 발진 제어기의 동작을 적어도 부분 적으로 제어하도록 동작가능한, 전력 관리 시스템.
  11. 제 10 항에 있어서,
    상기 변환기 인터페이스는 ATA 인터페이스, SATA 인터페이스, MMC 인터페이스, CE-ATA 인터페이스, 그리고 SDIO 인터페이스로 이루어진 그룹으로부터 선택되는, 전력 관리 시스템.
  12. 제 10 항에 있어서,
    상기 전력 관리 시스템은 프로세서를 더 포함하며, 상기 프로세서는 상기 전력 관리 시스템을 동작시킬 수 있는 펌웨어를 포함하는, 전력 관리 시스템.
  13. 제 1 항에 있어서,
    상기 전력 관리 시스템은 레지스터 기반이고, 상기 전력 관리 시스템은 다양한 호스트 시스템들과 관련하여 배치할 수 있는, 전력 관리 시스템.
  14. 제 13 항에 있어서,
    상기 다양한 호스트 시스템들 중 하나는 하드 디스크 드라이브 시스템인, 전력 관리 시스템.
  15. 다양한 시스템들에서 이용하기 위한 재이용가능한, 모듈러 전력 관리 회로에 있어서, 상기 전력 관리 회로는
    전력 아일랜드 제어 레지스터로서, 상기 전력 아일랜드 제어 레지스터는 복수의 전력 아일랜드 제어 비트들과 연관되고, 각각의 상기 복수의 전력 아일랜드 제어 비트들은 소정의 전력 아일랜드로의 전력을 디스에이블하도록 동작가능한, 상기 전력 아일랜드 제어 레지스터;
    발진 제어 레지스터로서, 상기 발진 제어 레지스터는 복수의 발진 제어 비트들과 연관되고, 각각의 상기 복수의 발진 제어 비트들은 소정의 클럭을 디스에이블하도록 동작가능한, 상기 발진 제어 레지스터; 및
    변환기 인터페이스로서, 상기 변환기 인터페이스는 표준 전력 관리 명령을 수신하고 상기 표준 전력 관리 명령을 상기 전력 아일랜드 제어 레지스터와 상기 발진 제어 레지스터로의 기록으로 변환하도록 동작할 수 있으며, 상기 전력 아일랜드 제어 레지스터와 상기 발진 제어 레지스터로의 상기 기록은 상기 표준 전력 관리 명령에 관련된 맞추어진 전력 관리 체계(tailored power management scheme)를 구현하는, 상기 변환기 인터페이스를 포함하는, 전력 관리 회로.
  16. 제 15 항에 있어서,
    상기 회로는 임베디드 프로세서 실행 펌웨어(embedded processor executing firmware)를 더 포함하고, 상기 펌웨어는 변환기 인터페이스의 동작을 적어도 부분적으로 제어하는, 전력 관리 회로.
  17. 제 16 항에 있어서,
    상기 펌웨어는 업그레이드가 가능한, 전력 관리 회로.
  18. 제 15 항에 있어서,
    상기 복수의 발진 제어 비트들 중 제 1 비트는 발진기를 디스에이블하도록 동작가능하고, 상기 발진 제어 비트들 중 제 2 비트는 상기 발진기로부터 유도된 모든 클럭들을 게이트(gate)하기 위해 동작할 수 있으며, 상기 발진 제어 비트들 중 제 3 비트는 상기 발진기로부터 유도된 모든 클럭들보다 적은 클럭들을 게이트하기 위해 동작할 수 있는, 전력 관리 회로.
  19. 제 15 항에 있어서,
    상기 표준 명령은 ATA 명령와 SATA 명령로 이루어진 그룹으로부터 선택되는, 전력 관리 회로.
  20. 하드 디스크 드라이브 시스템에 있어서,
    하드 디스크 제어기;
    인터페이스 제어기;
    판독 채널 모듈; 및
    전력 관리 시스템(power manager system)을 포함하고,
    상기 하드 디스크 제어기, 상기 인터페이스 제어기, 상기 판독 채널 모듈 및 상기 전력 관리 시스템은 2개 이상의 별개의 전력 아일랜드들에 걸쳐서 구현되며, 상기 2개 이상의 별개의 전력 아일랜드들로의 전력은 상기 전력 관리 시스템에 의해 적어도 부분적으로 제어되는, 하드 디스크 드라이브 시스템.
  21. 제 20 항에 있어서,
    상기 하드 디스크 제어기, 상기 인터페이스 제어기, 상기 판독 채널 모듈 및 상기 전력 관리 시스템은 2개 이상의 별개의 클럭들을 사용하고, 상기 2개 이상의 별개의 클럭들은 상기 전력 관리 시스템에 의해 각각 제어되는, 하드 디스크 드라이브 시스템.
  22. 제 20 항에 있어서,
    상기 인터페이스 제어기는 ATA 인터페이스, SATA 인터페이스, MMC 인터페이스, CE-ATA 인터페이스, 그리고 SDIO 인터페이스로 이루어진 그룹으로부터 선택된 변환기 인터페이스를 제공하기 위해 동작할 수 있는, 하드 디스크 드라이브 시스템.
  23. 제 20 항에 있어서,
    펌웨어를 실행하는 프로세서를 더 포함하고, 상기 펌웨어는 상기 전력 관리 시스템을 통해 적응형 전력 관리 체계를 구현하기 위해 동작할 수 있는, 하드 디스크 드라이브 시스템.
  24. 제 23 항에 있어서,
    상기 인터페이스 제어기는 변환기 인터페이스를 제공하기 위해 동작할 수 있고, 상기 변환기 인터페이스는 선택된 전력 모드가 상기 전력 관리 시스템을 통해 구현되도록 하는 호스트 명령을 수신하기 위해 동작할 수 있는, 하드 디스크 드라이브 시스템.
KR1020097003314A 2006-07-18 2006-07-18 모듈러 전력 관리를 위한 시스템들 및 방법들 KR101271543B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2006/027931 WO2008010795A1 (en) 2006-07-18 2006-07-18 Systems and methods for modular power management

Publications (2)

Publication Number Publication Date
KR20090046842A true KR20090046842A (ko) 2009-05-11
KR101271543B1 KR101271543B1 (ko) 2013-06-07

Family

ID=38957044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097003314A KR101271543B1 (ko) 2006-07-18 2006-07-18 모듈러 전력 관리를 위한 시스템들 및 방법들

Country Status (6)

Country Link
US (1) US8291251B2 (ko)
EP (1) EP2080078A4 (ko)
JP (1) JP5431930B2 (ko)
KR (1) KR101271543B1 (ko)
CN (1) CN101449225B (ko)
WO (1) WO2008010795A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7739533B2 (en) * 2006-09-22 2010-06-15 Agere Systems Inc. Systems and methods for operational power management
US9146600B2 (en) * 2006-10-11 2015-09-29 Texas Instruments Incorporated Array and peripheral power control decoded from circuitry and registers
US20080174448A1 (en) * 2006-10-31 2008-07-24 Edison Hudson Modular Controller
US8015420B2 (en) * 2007-11-21 2011-09-06 Dell Products L.P. System and method for power management of a storage enclosure
US20100268917A1 (en) * 2009-04-17 2010-10-21 Lsi Corporation Systems and Methods for Ramped Power State Control in a Semiconductor Device
US8239700B2 (en) * 2009-04-17 2012-08-07 Lsi Corporation Systems and methods for power dissipation control in a semiconductor device
US20100318824A1 (en) * 2009-06-10 2010-12-16 Seagate Technology Llc Storage device with advanced power management
US8433937B1 (en) 2010-06-30 2013-04-30 Western Digital Technologies, Inc. Automated transitions power modes while continuously powering a power controller and powering down a media controller for at least one of the power modes
EP2424067A1 (en) * 2010-08-26 2012-02-29 ST-Ericsson SA Power management circuit for a portable electronic device including USB functionality and method for doing the same
US8417979B2 (en) 2010-12-23 2013-04-09 Western Digital Technologies, Inc. Method and system for progressive power reduction of inactive device while maintaining ready status with host
KR101747797B1 (ko) 2011-01-26 2017-06-15 삼성전자주식회사 사타 인터페이스 및 그것의 전원 관리 방법
US9213392B2 (en) 2011-09-08 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for governing power usage in an iterative decoding system
US8856575B2 (en) * 2011-10-28 2014-10-07 Lsi Corporation Systems and methods for power measurement in a data processing system
US20130151755A1 (en) 2011-12-12 2013-06-13 Reuven Elhamias Non-Volatile Storage Systems with Go To Sleep Adaption
US8839009B2 (en) 2011-12-29 2014-09-16 Lsi Corporation Systems and methods for decimation based over-current control
US8972761B2 (en) 2012-02-01 2015-03-03 Lsi Corporation Systems and methods for idle clock insertion based power control
US9128717B2 (en) 2012-03-02 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Data processing system with thermal control
JP2014023232A (ja) * 2012-07-17 2014-02-03 Toshiba Corp エネルギ管理装置、エネルギ管理方法及びエネルギ管理プログラム
US8959374B2 (en) * 2012-07-31 2015-02-17 Hewlett-Packard Development Company, L.P. Power management for devices in a data storage fabric
US9323315B2 (en) * 2012-08-15 2016-04-26 Nvidia Corporation Method and system for automatic clock-gating of a clock grid at a clock source
US20140095896A1 (en) * 2012-09-28 2014-04-03 Nicholas P. Carter Exposing control of power and clock gating for software
US9411394B2 (en) 2013-03-15 2016-08-09 Seagate Technology Llc PHY based wake up from low power mode operation
US9335809B2 (en) 2013-03-15 2016-05-10 Seagate Technology Llc Volatile memory storing system data during low power mode operation and monitoring the voltage supplied to the memory during low power mode
US8766707B1 (en) 2013-03-15 2014-07-01 Seagate Technology Llc Integrated always on power island for low power mode operation
US20140324227A1 (en) 2013-04-30 2014-10-30 Honeywell International Inc. Hvac controller having a fixed segment display with an interactive message center
US10242652B2 (en) * 2013-06-13 2019-03-26 Intel Corporation Reconfigurable graphics processor for performance improvement
US9058834B1 (en) 2013-11-08 2015-06-16 Western Digital Technologies, Inc. Power architecture for low power modes in storage devices
US9411721B2 (en) 2013-11-15 2016-08-09 Sandisk Technologies Llc Detecting access sequences for data compression on non-volatile memory devices
US11093019B2 (en) 2019-07-29 2021-08-17 Microsoft Technology Licensing, Llc Integrated circuit power domains segregated among power supply phases

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US571567A (en) * 1896-11-17 Casimir roger jouve
US4980836A (en) 1988-10-14 1990-12-25 Compaq Computer Corporation Apparatus for reducing computer system power consumption
JPH06152288A (ja) * 1992-11-06 1994-05-31 Oki Electric Ind Co Ltd 電力制御装置
JP3142414B2 (ja) * 1993-05-06 2001-03-07 株式会社東芝 消費電流削減機能を有する半導体集積回路
US5452277A (en) * 1993-12-30 1995-09-19 International Business Machines Corporation Adaptive system for optimizing disk drive power consumption
US5715467A (en) 1996-04-04 1998-02-03 Vlsi Technology, Inc. Event driven power management control circuit and method therefor
US6233690B1 (en) * 1998-09-17 2001-05-15 Intel Corporation Mechanism for saving power on long latency stalls
JP2001222346A (ja) * 2000-02-10 2001-08-17 Toshiba Corp コンピュータ、コンピュータシステム、および省電力制御方法
US6396137B1 (en) * 2000-03-15 2002-05-28 Kevin Mark Klughart Integrated voltage/current/power regulator/switch system and method
JP3878431B2 (ja) 2000-06-16 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置
JP5034139B2 (ja) * 2001-02-07 2012-09-26 富士通セミコンダクター株式会社 電圧発生回路および半導体記憶装置
US6720673B2 (en) * 2001-04-11 2004-04-13 International Business Machines Corporation Voltage island fencing
JP2003099148A (ja) * 2001-09-19 2003-04-04 Sanyo Electric Co Ltd データ処理装置とこれに利用可能なシステム制御装置およびデータ変換方法
JP4870292B2 (ja) 2001-09-27 2012-02-08 ラピスセミコンダクタ株式会社 割り込み処理可能な情報処理装置
US7036032B2 (en) * 2002-01-04 2006-04-25 Ati Technologies, Inc. System for reduced power consumption by phase locked loop and method thereof
US6983389B1 (en) 2002-02-01 2006-01-03 Advanced Micro Devices, Inc. Clock control of functional units in an integrated circuit based on monitoring unit signals to predict inactivity
US7089438B2 (en) * 2002-06-25 2006-08-08 Micron Technology, Inc. Circuit, system and method for selectively turning off internal clock drivers
US20040120353A1 (en) 2002-09-06 2004-06-24 Ook Kim Method and apparatus for double data rate serial ATA phy interface
JP2004118240A (ja) * 2002-09-20 2004-04-15 Ricoh Co Ltd ネットワークプリンタシステム
JP4061492B2 (ja) * 2003-02-10 2008-03-19 ソニー株式会社 情報処理装置および消費電力制御方法
US7203857B2 (en) 2003-03-28 2007-04-10 Elliptic Semiconductor Inc. On-demand clock switching
US7500204B2 (en) * 2003-06-10 2009-03-03 Nxp B.V. Real-time adaptive control for best IC performance
US7254732B2 (en) * 2003-06-25 2007-08-07 Lsi Corporation Method and apparatus of automatic power management control for serial ATA device directly attached to SAS/SATA host controller
US20050144491A1 (en) * 2003-12-24 2005-06-30 Matsushita Electric Industrial Co., Ltd. Variable power consumption levels in a hard disk drive
US7055117B2 (en) 2003-12-29 2006-05-30 Agere Systems, Inc. System and method for debugging system-on-chips using single or n-cycle stepping
US7049771B2 (en) 2004-01-27 2006-05-23 Nippon Yusoki Co., Ltd. Multi-phase carrier signal generator and multi-phase carrier signal generation method
US7227383B2 (en) * 2004-02-19 2007-06-05 Mosaid Delaware, Inc. Low leakage and data retention circuitry
US7026785B1 (en) * 2004-07-07 2006-04-11 Rt Patent Company, Inc. Motor controller
US7529958B2 (en) * 2004-11-15 2009-05-05 Charles Roth Programmable power transition counter
US7739533B2 (en) 2006-09-22 2010-06-15 Agere Systems Inc. Systems and methods for operational power management

Also Published As

Publication number Publication date
JP2009544097A (ja) 2009-12-10
EP2080078A1 (en) 2009-07-22
US8291251B2 (en) 2012-10-16
CN101449225A (zh) 2009-06-03
KR101271543B1 (ko) 2013-06-07
JP5431930B2 (ja) 2014-03-05
WO2008010795A1 (en) 2008-01-24
US20100205462A1 (en) 2010-08-12
EP2080078A4 (en) 2011-05-25
CN101449225B (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
KR101271543B1 (ko) 모듈러 전력 관리를 위한 시스템들 및 방법들
US7739533B2 (en) Systems and methods for operational power management
US8443221B2 (en) Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices
KR101379493B1 (ko) Ｕｓｂ 애플리케이션에서의 모바일 드라이브를 위한 최저 파워 모드
US8924641B2 (en) Selectively depowering portion of a controller to facilitate hard disk drive safeguard operations
US10365704B2 (en) Discrete power control of components within a computer system
EP1325402B1 (en) Processor power mode transition
KR0184626B1 (ko) 컴퓨터 시스템에 착탈식으로 장착되는 확장 디바이스와 상기 확장 디바이스의 제어방법과 상기 확장디바이스를 갖는 컴퓨터 시스템의 제어방법
US7039755B1 (en) Method and apparatus for powering down the CPU/memory controller complex while preserving the self refresh state of memory in the system
US20080082845A1 (en) Information processing apparatus and system state control method
US8766707B1 (en) Integrated always on power island for low power mode operation
JP2010146630A (ja) ディスク・ドライブ及びディスク・アレイ・システム
US20050174678A1 (en) Stepping power consumption levels in a hard disk drive to maximize performance while minimizing power consumption
US20130073889A1 (en) Systems and Methods for Modular Power Management
US8898379B2 (en) Digital component power savings in a host device and method
JP2005031729A (ja) ディスク制御装置、ディスク装置、ディスク制御方法、ディスク制御プログラム
JP2011258306A (ja) モジュール式電力管理のシステム及び方法
WO2008151167A1 (en) Disk drive with multiple level power reduction during write
US9058834B1 (en) Power architecture for low power modes in storage devices
KR20150020843A (ko) 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
JP2006185352A (ja) 外部記憶制御装置およびそのためのプログラム
JP2001014108A (ja) ディスク記憶装置及びディスク制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee