CN101449225B - 用于模块化功率管理的系统和方法 - Google Patents

用于模块化功率管理的系统和方法 Download PDF

Info

Publication number
CN101449225B
CN101449225B CN2006800546813A CN200680054681A CN101449225B CN 101449225 B CN101449225 B CN 101449225B CN 2006800546813 A CN2006800546813 A CN 2006800546813A CN 200680054681 A CN200680054681 A CN 200680054681A CN 101449225 B CN101449225 B CN 101449225B
Authority
CN
China
Prior art keywords
power
power management
island
management system
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800546813A
Other languages
English (en)
Other versions
CN101449225A (zh
Inventor
R·劳舍梅尔
S·E·斯特劳斯
酒井龙也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of CN101449225A publication Critical patent/CN101449225A/zh
Application granted granted Critical
Publication of CN101449225B publication Critical patent/CN101449225B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)

Abstract

一种模块化、适应性的功率管理系统，包括硬盘驱动器控制器、读通道模块、主机接口控制器和功率管理器系统。所述硬盘控制器包括执行固件的处理器，并且所述主机接口控制器提供通过主机接口的主机存取。所述系统包括功率岛寄存器和振荡控制寄存器。两个寄存器都是经由所述固件和经由所述主机接口可写的。所述硬盘控制器、所述接口控制器、所述读通道模块和所述功率管理器系统在两个或多个不同的功率岛上实现，并使用两个或多个不同的时钟。到所述两个或多个不同功率岛的功率至少部分地由所述功率管理器系统通过功率岛寄存器来控制，并且所述两个或多个不同的时钟分别由所述功率管理器系统通过所述振荡控制寄存器来控制。

Description

用于模块化功率管理的系统和方法
技术领域
本发明涉及用于管理电气系统中的功率消耗的系统和方法，尤其涉及用于管理硬盘驱动器系统的功耗的系统和方法。
背景技术
硬盘驱动器是复杂的机电气系统，其由于功率方面和热消散问题而更加复杂。这些功率方面和热消散问题已经从各个方面被解决，包括低功率应用专用半导体设计；或使用硬件、固件或软件之一来降低时钟速率。作为一个例子，某些硬盘驱动器依靠来自主机的软件命令来管理功率消耗。这类主机命令通常经由ATA总线来传送，并且实际上非常粗略。对精细的缺乏导致在维持可接受的驱动器工作水平的同时，不能有效管理硬盘驱动器中的功率。
因此，至少出于前述的原因，本领域中需要用于功率管理的先进系统和方法。
发明内容
本发明涉及用于管理电气系统中的功率消耗的系统和方法，尤其涉及用于管理盘驱动器的功耗的系统和方法。
本发明的各个实施例提供模块化、适应性的功率管理系统。这类模块化、适应性的功率管理系统包括硬盘驱动器控制器、读通道模块、主机接口控制器和功率管理器系统。所述硬盘驱动器控制器包括执行固件的处理器，并且所述主机接口控制器提供通过主机接口的主机访问。主机或转换器(translator)接口可以是例如ATA接口、SATA接口和/或诸如MMC、CE-ATA或SDIO之类的其它新兴的串行接口。所述功率管理器系统包括功率岛(power island)寄存器和振荡控制寄存器。所述功率岛寄存器和所述振荡控制寄存器的每一个都经由所述固件和/或经由所述主机接口至少间接可写。所述硬盘控制器、所述接口控制器、所述读通道模块和所述功率管理器系统在两个或多个不同的功率岛上实现，并使用两个或多个不同的时钟。提供给所述两个或多个不同功率岛的功率至少部分地由所述功率管理器系统通过所述功率岛寄存器来控制，并且所述两个或多个不同的时钟分别由所述功率管理器系统通过所述振荡控制寄存器来控制。
本发明的其他实施例提供用在多种系统中的可重用的、模块化功率管理电路。这类功率管理电路包括功率岛控制寄存器和振荡控制寄存器。所述功率岛控制寄存器与多个功率岛控制比特相关联，并且所述功率岛控制比特中的每一个都可操作用于禁用到给定功率岛的功率。所述振荡控制寄存器与多个振荡控制比特相关联，并且所述振荡控制比特中的每一个都可操作用于禁用给定的时钟。所述电路还包括转换器接口。所述转换器接口可操作用于接收标准功率管理命令，并将所述标准功率管理命令转换成对所述功率岛控制寄存器和所述振荡控制寄存器的写入。所述对所述功率岛控制寄存器和所述振荡控制寄存器的写入实现与所述标准功率管理命令有关的调整(tailor)功率管理方案。在某些情况下，所述标准功率管理命令是ATA或SATA命令，或者与诸如MMC、CE-ATA或SDIO之类的新兴的串行接口之一相关联的命令。
在本发明的前述实施例的某些例子中，所述电路还包括执行固件的嵌入式处理器。这样的嵌入式处理器至少部分地控制所述转换器接口的操作。在某些情况下，所述固件是可升级的。在本发明的前述实施例的一个特定情况中，所述振荡控制比特中的一个可操作用于禁用振荡器，所述振荡控制比特中的另一个可操作用于选通从所述振荡器获得的所有时钟，并且所述振荡控制比特中的又一个可操作用于选通从所述振荡器获得的少于全部时钟的时钟。
本发明的另一实施例提供硬盘驱动器系统，其包括硬盘控制器、接口控制器、读通道模块和功率管理器系统。所述硬盘控制器、所述接口控制器、所述读通道模块和所述功率管理器系统在两个或多个不同的功率岛上实现，并且到所述两个或多个不同的功率岛的功率至少部分地由所述功率管理器系统来控制。在某些情况下，所述硬盘控制器、所述接口控制器、所述读通道模块和所述功率管理器系统利用两个或多个不同的时钟，并且所述两个或多个不同的时钟的每一个都由所述功率管理器系统控制。在某些情况下，所述接口控制器可操作用于提供主机接口，诸如例如ATA接口、SATA接口和/或诸如MMC接口、CE-ATA接口以及SDIO接口之类的其它新兴的串行接口。在各种情况下，所述硬盘驱动器系统还包括执行固件的处理器。在这样的情况下，所述固件可操作用于经由所述功率管理器系统实现适应性的功率管理方案。在特定情况下，所述接口控制器可操作用于提供转换器接口，其中所述转换器接口可操作用于接收主机命令，其中所述主机命令使得所选择的功率模式经由所述功率管理器系统而被实现。
本发明的再一实施例提供模块化、适应性的功率管理系统，所述功率管理系统包括功率岛控制器和振荡控制器。所述振荡控制器和所述功率岛控制器被实现在模块化的功率管理电路中。在某些情况下，所述功率管理系统还包括处理器，其中所述处理器具有可执行以操作所述功率管理系统的固件。而且，在某些情况下，所述功率管理系统根据包括两个或多个功率岛的设备来配置。在这样的情况下，所述功率岛控制器包括一个寄存器比特，其可由所述固件写入并可操作用于禁用到一个所述功率岛的功率，还包括另一个寄存器比特，其可由所述固件写入并可操作用于禁用到另一个所述功率岛的功率。在某些情况下，所述固件可操作用于实现适应性的功率管理方案。
在前述实施例的其它情况中，所述功率管理系统还包括主机接口。在这样的情况下，前述寄存器比特通过所述主机接口可写。在特定的情况下，经由所述主机接口通信的主机命令粗略功率管理方案的实现。在这样的情况下，所述固件可操作用于实现更精细的适应性功率管理方案。在某些情况下，所述功率管理系统是基于寄存器的，并且所述功率管理系统可根据多种主机系统来配置。
所述发明内容仅仅提供根据本发明的某些实施例的一般概述。本发明的许多其他目的、特征、优点和其他实施例将从以下详细描述、所附权利要求和附图中变得更加完全清楚。
附图说明
可通过参考在本说明书余下部分中所描述的附图，来进一步理解本发明的各种实施例。在所有附图中，类似的参考标记用于表示类似的组件。在某些情况中，由小写字母组成的子标签与参考标记相关联，以表示多个相似组件中的一个。当提及参考标记而不指明是已有的子标签时，意欲指所有这些多个相似组件。
图1描绘了根据本发明的各种实施例的、结合了模块化、适应性的功率管理模块的硬盘驱动器系统；
图2是示出根据本发明的一个或多个实施例的、在活动状态中不同功率电平之间的示例性的适应性转换的图；
图3说明根据本发明的各种实施例的、在功率管理器系统的控制下的包括功率岛的不同系统；
图4说明根据本发明的一个或多个实施例的、基于寄存器的模块化功率管理系统；以及
图5描绘了根据本发明的一个或多个实施例的、可重用的模块化功率管理电路。
具体实施方式
本发明涉及用于管理电气系统中的功率消耗的系统和方法，尤其涉及用于管理硬盘驱动器系统的功耗的系统和方法。
大量计算机设备采用硬盘驱动器。例如，硬盘驱动器通常被结合到包括台式机和膝上型计算机的个人计算机中。此外，大量的消费电子设备开始结合硬盘驱动器作为用于增加设备的存储容量的机制。例如，在数码摄像机、数码照相机、个人数字助理、手机等中结合硬盘驱动器正在变得普遍。这些设备通常以非常高的时钟速度工作，并需要相对低的从相关联的硬盘驱动器中存取数据的次数。高速硬盘驱动器可通过增加数据承载盘片(data carrying platter)关于读/写头组件的旋转速率来实现。由于这些盘片被连接到旋转轴，盘片的旋转速度通常指的是轴速度。提高轴速度不仅仅增加了在顺序存取期间可从盘片存取数据的速率，而且减小了导致执行随机数据存取所需的平均时间减小的旋转等待时间。由于提高轴速度具有这些优点，因此需要继续进一步提高轴速度。
提高轴速度导致振动能量和热能的增加，这两者中的每一个对于硬盘驱动器的工作都是有害的。通过引入有效的功率管理，可以减少热能的增加，使得硬盘驱动器的性能提高。虽然在以移动消费电子设备中的配置为目的的硬盘驱动器中功率管理是极为重要的，但是对于以在较大的、移动性较低的设备——诸如膝上型个人电脑，甚至企业应用——中的配置为目的的硬盘驱动器，功率管理也非常重要。
本发明的各种实施例与现有技术合作工作，从而适应性地控制硬盘驱动器的有功功率，以获得能够在提供所希望的性能水平的同时限制功率消耗的精细调整的功率管理。本发明的这些实施例可包括从较低的功率消耗模式到较高的功率消耗模式和/或从较高的功率消耗模式到较低的功率消耗模式的适应性转换，其具有无法由例如通过标准ATA总线传送的主机命令的控制所提供的精细级别。在本发明的某些实施例中，前述的适应性功率管理系统被实现为专用功率管理控制器。这种专用功率管理控制器可被模块化，从而可根据多种硬盘驱动器设计和/或其它系统设计而对其进行调整和配置。
本发明的各种实施例提供模块化、适应性的功率管理系统。这类模块化、适应性的功率管理系统包括硬盘驱动器控制器、读通道(readchannel)模块、主机接口控制器和功率管理器系统。硬盘控制器包括执行固件的处理器，主机接口控制器提供通过主机接口的主机存取。主机或转换器接口可以是例如ATA接口、SATA接口和/或诸如MMC、CE-ATA或SDIO之类的其它新兴的串行接口。功率管理器系统包括功率岛寄存器和振荡控制寄存器。在意指任何存储元件的其最广泛的意义上使用这里所用的术语“寄存器”。因而，在某些情况下，寄存器可以是单个触发器或锁存器、一组触发器或锁存器、或者某些其它可寻址的存储元件。应当注意，“寄存器”可包括可在给定的地址或存储地址写和/或读的单独寄存器比特的子集或超集。功率岛寄存器和振荡控制寄存器二者的每一个都经由固件和/或经由主机接口至少间接可写。硬盘控制器、接口控制器、读通道模块和功率管理器系统在两个或多个不同的功率岛上实现，并利用两个或多个不同的时钟。在意指由电源提供的并可与给定系统的其它区域分开控制的任何区域的其最广泛的意义上使用这里所用的短语“功率岛”。提供给两个或多个不同功率岛的功率至少部分地由功率管理器系统通过功率岛寄存器来控制，并且两个或多个不同的时钟分别由功率管理器系统通过振荡控制寄存器来控制。
转向图1，描述了根据本发明的一个或多个实施例的、包括模块化、适应性的功率管理模块110的硬盘驱动器系统100。在本发明的某些实施例中，模块化、适应性的功率管理模块110被实现为可在许多不同设备中配置和/或为在一个或多个设备中运行而定制的模块化设计。在本发明的其它实施例中，模块化、适应性的功率管理模块110可提供一个或多个由主机命令的功率管理、由固件控制的适应性功率管理，和/或硬连线的适应性功率管理。在本发明的另一些实施例中，模块化、适应性的功率管理模块110提供设计模块化和适应性功率管理这两者。在本发明的又一些实施例中，模块化、适应性的功率管理模块110提供设计模块化、适应性功率管理、以及由主机命令的功率管理。除了模块化、适应性的功率管理模块110，硬盘驱动器系统100还包括接口控制器120、读通道模块130、硬盘控制器140、马达控制器150、前置放大器160、轴马达170、读/写头组件180和盘片(disk platter)190。
接口控制器120可以是被调整以使命令可被传送给主机控制器和/或从主机控制器传送来的任何接口。因而，主机接口控制器可以是但不限于ATA接口控制器、SATA接口控制器、MMC接口控制器、CE-ATA接口控制器、或SDIO接口控制器。基于这里所提供的公开内容，本领域技术人员将认识到可根据本发明的一个或多个实施例来实现的各种接口控制器。
盘片190上的数据包括当读/写头组件180被适当地定位在盘片190上时，该组件可检测的磁信号集合。在典型的读操作中，读/写头组件180由马达控制器150精确定位在所期望的盘片190上的数据轨道(data track)上。马达控制器150将读/写头组件180相对于盘片190定位，并且通过在硬盘控制器140的指导下将读/写头组件180移动到盘片190上的适当数据轨道上来驱动轴马达170。轴马达170以一确定的转速(RPM)来旋转盘片190。
一旦读/写头组件190被定位到适当数据轨道附近，当轴马达170旋转盘片190时，读/写头组件180就感测代表盘片190上的数据的磁信号。所感测的磁信号被提供作为连续的微小(minute)模拟信号，该模拟信号代表盘片190上的磁数据。该微小模拟信号从读/写头组件180经由前置放大器160被传送到读通道模块130。前置放大器160操作用于放大从盘片190获取的微小模拟信号。此外，前置放大器160用于放大来自读通道模块130、将要写到盘片190上的数据。然后，读通道模块130将接收到的模拟信号数字化，以重新创建原先写入盘片190的数字数据。数字化的数据经由接口控制器120被提供给管理硬盘驱动器系统100的操作的主计算机或设备。
写操作基本上是前述读操作的相反过程，在写操作中经由接口控制器120从主机接收数字数据。数字数据被提供给读通道模块130和硬盘控制器140。硬盘控制器140命令读/写头组件180使之被适当定位在数据盘片190的特定数据轨道的附近，并且经由马达控制器150来命令所期望的盘片190的转速。一旦实现了前述控制，数字数据通过读通道模块130被转换成模拟数据流，并经由前置放大器160被提供给读/写头组件180。然后，读/写头组件180将数据写到盘片190。
在各种情况下，前述的读写操作不是连续使用的，因而存在功率管理的机会。模块化、适应性的功率管理模块110提供这样的功率管理给硬盘驱动器系统100。在本发明的某些特定实施例中，模块化、适应性的功率管理模块110提供可编程的功率管理以提供更高的驱动器能量效率，同时满足所期望的系统性能。
如同前面所提到的那样，在本发明的一个或多个实施例中，模块化、适应性的功率管理模块110是单独的电路，用于分配时钟，并使时钟能够被分配给硬盘驱动器系统100内的其它主要子块。在本发明的某些实施例中，模块化、适应性的功率管理模块110支持若干寄存器，该寄存器允许在硬盘控制器140上执行的固件控制到硬盘驱动器系统100的各种其它电路的功率分配。模块化、适应性的功率管理模块110可协调使用多种功率管理技术，以控制硬盘驱动器系统100的整体功率消耗。在本发明的一个特定实施例中，模块化、适应性的功率管理模块110包括启用和禁用同步硬盘驱动器系统100的操作的整体系统时钟的能力。在一种特定的情况下，可通过选通(gate)整体系统时钟来提供这种能力，而在其它情况下，可通过去掉负责生成整体系统时钟的振荡电路的功率来提供上述能力。
此外，模块化、适应性的功率管理模块110可包括启用和禁用整体系统时钟的子时钟的能力。因此，例如，模块化、适应性的功率管理模块110可包括禁用提供给读通道模块130的时钟并同时启用提供给接口控制器120的时钟的能力。应当注意，模块化、适应性的功率管理模块110可与硬盘驱动器系统100的其它元件在同一块硅片上实现，或者在不同的硅片上和/或在不同的封装上与一个或多个所述其它元件分开实现。
上述时钟选通和/或时钟关断方法可用于动态减小在CMOS电路中消耗的动态功率量。这通常就足够了，因为给定电路中的动态功率消耗可为静态功率(即，漏电流)的许多倍。但是，还控制漏电流可以是有利的。因而，本发明的某些实施例还提供限制漏电流的能力。特别地，在本发明的某些实施例中，模块化、适应性的功率管理模块110包括切断到硬盘驱动器系统100的各个部分的功率的能力。在这些情况下，各个设计部分可被安排在功率岛或区域中，在所述功率岛或区域中，各种电路共享与其它电路区域不同的公共电源。因此，例如，读通道模块130和接口控制器120可被实现为使它们从整体电源接收功率，但是可单独禁用和启用给读通道模块130和接口控制器120中每一个的功率。因此，通过禁用给读通道模块130的功率和启用给接口控制器120的功率，读通道模块130的动态和静态功率消耗都被消除，而接口控制器120的功能得以维持。
这种多电压岛拓扑在设计在不同技术间持续转变时而变得越来越重要。例如，在一种技术中，动态功率消耗可把任何静态功率消耗比下去。但是，在另一种技术中，与动态功率消耗相比，静态功率消耗可能是非常大的。特别地，在某些技术中，泄漏问题可能是任何整体功率消耗的主要原因。在待机和休眠操作模式中，通过去除不使用逻辑的电源来将该不使用逻辑完全关闭可以去除这个泄漏参数并从而降低整体系统功耗。
在本发明的某些特定实施例中，模块化、适应性的功率管理模块110包括用于接口控制器120的接口，在本发明的某些实施例中，硬盘驱动器系统100使用该接口来从主机控制器接收功率管理命令。因而，仅以许多例子中的一个为例，主机可命令三种操作级别：苏醒(awake)、待机(standby)和休眠(sleep)。无论选择哪种模式，当诸如前面描述的读和写命令之类的介质存取命令被接收时，硬盘驱动器系统100必须启动操作以服务于所接收到的命令。取决于硬盘驱动器系统100当前以何种模式操作，启动操作以服务于所接收到的命令可花费不同的时间量。因此，在响应时间和功率消耗之间存在折衷。该折衷可以随着设备当前被使用多少和给定应用要求响应时间有多快而不同。因此，例如，在功率非常宝贵的便携式设备中，可牺牲响应时间以便最小化功率消耗。与之对比，对于具有不受限制的电源的固定设备，响应时间可以更重要并且可实施较不积极(less aggressive)的功率管理方案。
特别地，当被命令以苏醒模式操作时，模块化、适应性的功率管理模块110将保证足够仅以最小的延迟来响应读和写请求的功率分配。与之对比，当被命令以待机模式操作时，模块化、适应性的功率管理模块110将在最小化功率消耗的同时提供预定延迟的响应时间，该响应时间将使得在接收到读或写请求后能够完全分配功率。作为另一对比，当被命令以休眠模式操作时，模块化、适应性的功率管理模块110将彻底缩减功率分配，从而在需要响应接收到的读或写请求的任何时候都发生显著的延迟。在某些情况下，这种休眠模式可包括从硬盘驱动器系统100几乎完全去除功率。这种功率的完全去除提供了显著的功率节约，并且在主计算机或设备提供大量高速缓存的某些情况下，这种断电的副作用会得到限制。作为一个例子，MP3设备可使用非常低功率高等待时间的方法，其中大量音频数据被保存在系统高速缓存中。在本发明的某些实施例中，模块化、适应性的功率管理模块110中提供了可编程性，以使得在实施积极的功率管理方案或较不积极的功率管理方案时都能使用该模块。这种可编程性可通过包括在模块化、适应性的功率管理模块110中的多个控制寄存器来实现，这些寄存器可通过执行固件的处理器来存取并且可实现为硬盘控制器140的一部分。这使得模块化、适应性的功率管理模块110能够在多个设计和/或应用空间上被重用并被调节(leverage)。用户可根据特定应用的要求而调整在响应时间和功率消耗之间的折衷。
存在各种主机接口用于与硬盘驱动器系统100通信。这类主机接口通常包括预定的功率管理策略，该策略可能是或可能不是最优地与特定硬盘驱动器系统100一起工作。例如，ATA接口是众所周知的，并且提供工业界可设计的稳定接口标准。但是，标准的稳定性使其难以适用于最佳的功率管理。作为ATA标准一部分而提供的功率管理命令是一般化的，并且应用于经ATA总线接口而通信的任何类型的设备。这种抽象仅提供粗略的功率管理，并且几乎不能为特定的硬盘驱动器实现而被调整。而且，在很多情况下，特定的主机可能不能实现非常积极的功率管理方案。
本发明的某些实施例除主机命令之外提供操作的自管理的(self-management)或适应性的功率管理方案。在某些情况下，主机命令的功率管理作为粗略功率管理而操作，而自管理方案作为在前述粗略控制之内的精细控制而操作。在除了主机命令的功率管理以外还提供适应性功率管理的实施例中，这样的适应性功率管理可在主机所命令的范围内操作。因而，例如当主机命令以苏醒模式操作时，可实施适应性功率管理以在苏醒模式的上端(upper end)到待机模式的上端之间的范围内适应性地改变功率消耗。类似地，当主机命令以待机模式操作时，可实施适应性功率管理以在待机模式的上端到休眠模式的上端之间的范围内适应性地改变功率消耗。
转向图2，图200示出在活动状态下的不同功率电平之间的示例性的适应性转换。图200包括功率轴210和时间轴220。一开始，如块225所示，硬盘驱动器系统100正活跃地处理读或写命令。在这期间，硬盘驱动器系统100是完全运行的，因而消耗的功率处于其最大值。一旦对一个或多个命令的处理完成，硬盘驱动器系统100转换到块235所表示的高性能空闲状态。在这个状态，硬盘驱动器系统实质上仍然是可操作的，并且仅可获得少量的功率减小。而且，在这个状态，在接受和处理随后的命令时不会发生可察觉的延迟。作为一个例子，在这个状态期间可将三态总线置于三态条件中，而其余的逻辑保持完全启用。
在一预定的不活动(inactivity)时期之后，硬盘驱动器系统100转变到块245所表示的快速空闲状态。在该快速空闲状态中，响应于随后到来的命令，以增加等待时间为代价，引起功率消耗的其它途径被消除。类似地，在另一预定的时间段之后，硬盘驱动器系统100转换到块255所表示的低功率空闲状态。在该低功率空闲状态中，响应于随后到来的命令，以增加等待时间为代价，引起功率消耗的进一步的途径被消除。最终，在某个附加延迟之后，硬盘驱动器系统100转换到待机功率状态。因此，主机总线可用来命令粗略功率状态(例如，活动、待机和休眠)，而适应性功率管理可用来在主机命令的粗略级别之间以较精细的级别来修改功率的使用。可替换地，当不能获得主机命令时，待机状态可被认为只是适应性功率管理转变过程中的另一个功率状态。
现在转向图3，示出被调整以与MMC接口一起使用的系统300，和被调整以与SATA接口一起使用的另一系统301。应当注意，这两个系统仅仅是示例性的并且基于这里所提供的公开内容，本领域技术人员应该认识到其中可配置根据本发明的一个或多个实施例的功率管理的各种系统。特别地，系统300包括标准可控存储系统310，所述标准可控存储系统310包括马达控制器320、存储盘片322和读/写头组件324。马达控制320包括开关调节器(switching regulator)318、开关电容312、轴驱动器314和音圈马达驱动器316。应当注意，可控存储系统310是本领域众所周知的，阅读本公开后本领域技术人员将能用可将根据本发明的一个或多个实施例的功率管理应用于其中的其他已知的系统来替代可控存储系统310。马达控制器320通过LC滤波器326被电耦接到稳压电源。基于这里提供的公开内容，本领域技术人员将认识到可根据本应用而使用的其他滤波器。
系统300还包括MMC接口330，该接口将MMC功率332、MMC时钟336和MMC信号338经由时钟缓冲器348和三态缓冲器344提供给MMC主机接口电路360。另外，系统300还包括小型电压调节器342，其可操作用于从MMC功率332产生1.2V电源。系统300还包括与晶体振荡器352相关联的振荡器电路350。此外，系统300还包括处理器和/或其他控制逻辑390，以及根据本发明的实施例的功率管理器电路380。系统300还包括时钟生成电路372和读通道数字电路396。
功率管理器电路380用于控制给系统300中的各个功率岛340、370、392和394的功率，以及给系统300的各个部分提供不同的时钟。功率管理器电路380负责选通一个或多个时钟以消除与各个部分相关联的动态功率消耗，并负责关闭到功率岛340、370、392和394的一个或多个的功率以消除与各个岛相关联的动态和静态功率消耗。在某些情况下，功率管理器电路380和/或接口电路360支持响应于ATA/ATAPI命令的运行，而无需使用活动时钟。在这样的实施例中，可关闭振荡器电路350，而可利用主机命令来唤醒系统300。
系统300被安排成各个功率岛340、370、392和394，每个功率岛分别包括在相邻的虚线内所示的电路。例如，功率管理器电路380所控制的开关374可以断开，使得去除功率岛370的功率。这样，所有到时钟生成电路372的功率都被去除，不仅消除了动态功率消耗，而且消除了静态功率消耗。类似地，功率管理器电路380所控制的开关398可以断开，使得去除功率岛394的功率。这样，所有到读通道数字电路396的功率都被去除，不仅消除了动态功率消耗，而且消除了静态功率消耗。虽然没有示出，但是也可配置关于功率岛340和功率岛392的开关，使得提供给与所述特定功率岛相关联的电路的功率在功率管理器电路380的控制下被切断和接通。在本发明的某些实施例中，通过被分配给一个或多个上述开关的寄存器比特来控制上述开关。因而，例如，开关398可以与功率管理器电路380内的特定寄存器比特相关联。当该寄存器比特被写为逻辑“1”时，开关398断开，而当该寄存器比特被写为逻辑“0”时，开关398闭合。将在下面关于图4提供这类寄存器比特的进一步讨论。而且，基于这里提供的公开内容，本领域技术人员将认识到可用于选通到功率岛340、370、392和394的一个或多个的功率的各种控制。
系统300被划分成功率岛，以使得系统300的必须持续供电的各种部分与系统300的可能仅需要间歇供电的其他部分分隔开。为系统300的各部分维持持续功率，所述各部分是将系统300激活到觉醒(wake-up)状态并控制系统的加电定序所需要的。这样被持续供电的部分可被包括在“始终开启”的功率岛中，而且在某些情况下，由嵌入在系统300中的线性调节元件来供电。如同阅读了本公开的本领域技术人员将理解的，各种功率岛可由公共电源供电，但是彼此分隔开。
类似地，通过“苏醒(AWAKE)”信号328来控制到可控存储系统310的功率。在本发明所描绘的实施例中，功率产生被集成到马达控制器320中。当“苏醒”信号328为逻辑“0”时，产生功率。可替换地，当“苏醒”信号328为逻辑“1”时，不产生功率。“苏醒”信号328还可关闭到在包括例如轴马达和音圈马达的特定硬盘驱动器系统中可用的各个马达的功率和控制。关闭这些马达以及停放(park)所述头意味着主要的系统级功率节约，因为这些机电接口通常消耗硬盘驱动器系统中的大部分系统电流。在本发明的某些实施例中，经由作为功率管理器电路380一部分维持的一个或多个寄存器比特来控制“苏醒”信号328。下面根据图4提供这类寄存器比特的进一步讨论。基于这里所提供的公开内容，本领域技术人员将认识到可用于选通到可控存储系统310的功率的多种控制。
在本发明的某些实施例中，功率管理器电路380提供一个或多个可编程离散I/O来控制系统300的操作。例如，提供“苏醒”信号328，该信号用以控制可控存储系统310的功率产生电路。可包括其他信号，以关闭所有模拟电路、关闭振荡器电路、和/或关闭所有非基本(non-essential)数字电路。基于这里提供的公开内容，本领域技术人员将认识到可被包括以控制各种其他功能的其他I/O。
在本发明的一个特定实施例中，当从低功率状态移到较高功率状态时，在系统300中实施下面的示例性加电顺序：
监控MMC时钟336以检测在主机接口处的活动；
一旦主机接口电路360检测到在MMC接口330上的活动，就通知功率管理器电路380；
如果主机接口360确定固件控制对于唤醒系统300是必要的，则命令功率管理器电路380开启所有操作固件所需的电路。在某些情况下，这包括复位一个自杀比特(Suicide bit)，如同下面根据图4将进一步解释的那样；
功率管理器系统380启用到主机接口360的内部系统时钟；
功率管理器系统380等待由固件进行的交互，以设置被设计来引起系统300的适当苏醒的各个寄存器比特；以及
功率管理器380通过功率管理器系统380的寄存器比特来执行从固件接收到的命令。
应当注意，本发明的各种实施例可被设计成支持多种操作模式。在每种操作模式中，主机接口360和功率管理器系统380之间的交互可轻微改变。但是，相同的功率管理器系统380可被配置成简单地通过改变与功率管理器系统380交互的固件来支持不同意图的操作模式。
例如，根据本发明的一个或多个实施例可执行ATA操作模式。在这种情况下，主机通常经由主机接口360控制断电操作模式的定序。但是，功率管理器系统380可包括附加的、更积极的功率管理特征，其可用在系统300的架构中以更好地管理系统功率。特别地，除主机命令的功率管理之外，可采用适应性功率管理来选通时钟和开关电源。这可作为对由ATA总线所提供的标准休眠和待机模式的补充。在待机模式中，时钟被选择性地关闭，但是并未从系统300的核心电压域中去除功率。但是所有机电接口都可被关闭。当主机要求驱动器进入休眠模式时，然后可启动自杀操作模式，该模式中，给系统300的功率急剧减小。
作为另一个例子，可实施作为嵌入式应用的目标的MMC/CE-ATA操作模式。这样的模式提供具有支配性(overriding)ATA命令集的串行化物理接口。在这样的模式中，主机在提供断电方面提供很少的支持，如果有的话。在这样的本发明实施例中，在某些情况下利用MMC时钟336，将主机接口360修改为外部定时。如果系统300的唤醒被调用以利用这样的外部时钟，则通过功率管理器电路380来启用内部时钟，并进行唤醒过程。与之相比，如果主机接口360确定不需要唤醒，则系统300被保持在其低功率状态中。在某些情况下，系统300可被修改为同时支持多种操作模式。例如，可在相同硅片上同时实现MMC/CE-ATA模式和ATA模式。
转到图3B，其描绘了被调整用于SATA操作模式的系统301。系统301基本上与前面描述的系统300类似，除了可控存储系统310被可控电路311替代，该可控电路311包括马达控制器313和相关联的开关调节器315。另外，包括主机电源333和SATA信号339的主机接口331代替系统300的主机接口330。而且，系统300的主机接口360和相关联的I/O被具有接口电路345、347、349、355、357、359、361、363和365的SATAPHY层367所代替。
因为系统301包括SATA PHY层367，专门考虑SATA PHY层367和功率管理器电路380之间的交互。标准SATA接口包括三种所关心的功率状态：ACTIVE(SATA PHY层准备就绪，完全加电，并且启用发送和接收)；PARTIAL(能够在少于10微秒内恢复操作的降低的功率)；SLUMBER(能够在少于10毫秒内恢复操作的降低的功率)。因此，与本发明的前述实施例相比，所定义的功率状态需要一预定的瞬时响应，该瞬时响应在功率管理器电路380的任何操作中都必须被解决。
诸如图3描述的那些之类的本发明的实施例提供一个或多个有利的特征，包括但不限于适应性地控制系统功率定序、系统定时和系统复位产生。在某些情况下，当需要附加功率以满足操作要求时，仅仅激活最少的所需模块。特别地，功率岛控制和内部定时控制的组合提供有效的管理功率消耗问题的能力。而且，在某些情况下，利用小型调节器342来给“始终开启”功率岛供电，以管理漏电流。
转向图4，功率管理系统400(虚线所示)可用于替代模块化、适应性的功率管理模块110。功率管理系统400包括转换器模块410、寄存器组420、适应性控制器430、功率岛控制器440和振荡控制器450。转换器410从接口476接收通信，接口476可操作用于格式化来自在嵌入作为硬盘驱动器系统一部分的主机设备或固件474上执行的一个或两个软件472的命令。功率岛控制器440和振荡控制器450提供控制输出给各个系统电路480。在本发明的某些实施例中，功率管理系统400仅仅可操作用于从固件474接收命令。在这样的情况下，固件474可将来自主机的任何命令转换成被调整用于由功率管理系统400的实施的命令。因此，例如，如果主机控制器执行的软件472请求以待机模式操作，则固件474将所接收到的命令转换成被调整用于使功率管理系统400按照所请求的待机模式的解释(interpretation)来运行的命令。而且，如果实施了适应性功率管理方案，则固件474通过经由接口476提供一个或多个命令给转换器410来控制该方案的执行。在前面提到的情况中，转换器410相对简单地仅仅提供用于将命令写到寄存器组420之内的适当寄存器的机制。
可替换地，在本发明的某些实施例中不包括固件控制。在这种实施例中，转换器410可被修改成直接从软件472接收主机命令。在这种情况下，转换器410可被设计成识别一个或多个主机命令，诸如用于指示诸如苏醒、待机和休眠之类的操作级别的命令。识别出特定命令后，转换器就设置寄存器组420中的一个或多个寄存器，以获得被特定调整用于其中配置有功率管理系统400的系统的每个命令的解释。
寄存器组420包括若干寄存器，其可被设置有用于控制功率管理系统400的操作的值。在本发明的一个特定实施例中，寄存器组420包括功率模式寄存器423、时钟控制寄存器424以及低功率控制寄存器425。功率模式寄存器423包括若干比特，其专用于定义功率管理系统400正按其操作的功率模式。特别地，本发明的一个实施例包括9个寄存器比特，如以下表1所示。
 
比特(一个或多个) 名称 R/W
8:5 功率状态 R
4 释热元件(cartridge)唤醒 R/W
3 处理器唤醒 R/W
2 自杀 R/W
1 休眠 R/W
0 待机 R/W
表1-示例性功率模式寄存器
4个功率状态比特是只读比特，并且被持续更新以反映其中配置有功率管理系统400的系统的功率状态。这些寄存器比特被维持在始终开启的功率域，从而始终可经由固件或由主机来访问。在操作中，这4个功率状态比特可用来发送由适应性控制器430指示的即将到来的功率状态。当被固件探测到时，这些功率状态比特可以用作为用于选择即将到来的适应性功率状态的促进。释热元件唤醒比特在被设置为逻辑“1”时，使得当功率管理系统400以待机或休眠模式操作时定义的外部比特能够作为唤醒命令运行。类似地，处理器唤醒比特在被设置为逻辑“1”时，使得当功率管理系统400以待机或休眠模式操作时定义的外部比特能够作为用于执行固件的处理器的唤醒命令运行。
自杀比特在被设置为逻辑“1”时，迫使功率管理系统400禁用除了那些唤醒其中配置有功率管理系统400的系统的操作所必需的时钟之外的、到所有模块的时钟。而且，在某些情况下，设置自杀比特导致所有非基本功率岛的功率被去除。因而，自杀比特提供可用于完全关闭系统操作的单个可写比特。在某些实施例中，提供多个“自杀”比特，其中每一个被调整以降低其中配置有功率管理系统400的系统的一个或多个部分的功耗。例如，除了可操作用于选通所有非基本时钟的时钟自杀比特之外，还可提供可操作用于去除所有非基本功率岛的功率的功率岛自杀比特。这样的方法在管理给定系统中的功率时提供额外的灵活度。这种灵活度可用于例如去除所有非基本时钟，同时保持到各个功率岛的功率。这以与功率岛相关的电路消耗的漏电流为代价，保证从给定的功率状态更快返回。
只要主机命令了休眠模式，休眠比特就设置为逻辑“1”。应当注意，该寄存器比特被调整用于主机在命令与标准ATA总线一致的功率模式的情况中。在本发明的其他实施例中，可实施其他比特来命令特定于另一个标准总线的功率模式。在某些情况下，当功率管理系统400仅仅在固件控制下操作时，不设置该比特。当该比特被设置为逻辑“1”时，从其中配置有功率管理系统400的系统的所有部分去除时钟。这样，唤醒系统通常依靠仅提供给能够唤醒操作的设计的有限部分的外部时钟。可替换地或者此外，当接收到复位时，可唤醒操作。另外，当设置了该比特时，从所有非基本功率岛去除功率。尽管可在重新建立时钟之前的一定时间时建立功率，但是在用于恢复时钟的相同条件下，功率得到恢复。
只要主机命令待机模式，待机比特就设置为逻辑“1”。类似于休眠比特，应当注意，该寄存器比特被调整用于主机在命令与标准ATA总线一致的功率模式的情况中。在本发明的其他实施例中，可实施其他比特来命令特定于另一个标准总线的功率模式。在某些情况下，当功率管理系统400仅仅在固件控制下操作时，不设置该比特。当该比特被设置时，从其中配置有功率管理系统400的系统的基本部分去除时钟。在操纵功率管理和/或需要基本重新引导时间的各部分上维持时钟。任何时候从主机或从固件控制接收到命令，系统就从该状态苏醒。
作为一些例子，在要进入低功率模式的情况下，在固件控制下设置一个或多个自杀比特。设置了自杀比特后，功率管理系统400就迫使从其中配置有功率管理系统400的系统的所有非基本模块中去除所有时钟(某些情况下去除的是功率)。关闭时钟通常在系统级别上去除相当多的功率量(并且关闭功率可进一步减小任何功耗)。
将功率复位之后，所有离散I/O就被启用，并且前述的寄存器比特被初始化为它们各自的缺省状态。因而，一个或多个自杀比特被初始化为不活动(即逻辑“0”)状态。而且，这时，功率被提供给所有功率岛，并且所有时钟为活动的。这样的通电状态由功率模式寄存器423的功率状态比特来指示。
当其中配置有功率管理系统400的系统被设置进入适应性地或者在固件控制下利用一个或多个自杀比特可实现的功率模式时，固件根据所期望的功率状态来设置所述一个或多个自杀比特。将所述一个或多个自杀比特写入功率模式寄存器423使得功率管理系统400能够启动在例如硬盘驱动器系统100中的下列动作。首先，禁用到例如硬盘驱动器系统100中的各种模块的时钟。这包括禁用到固件在其上执行的嵌入式处理器的时钟。这有效地停止了嵌入式处理器并终止所有固件活动。第二，功率管理器系统400将设置寄存器组420内的所有寄存器比特，以反映并实施所命令的操作状态。这可包括关闭作为所有定时源的振荡器、仅仅选通一个或多个时钟、和/或从一个或多个功率岛去除功率。第三，功率管理器系统400可设置将允许所确定的命令恢复系统操作的比特。这可包括例如一旦设置永久(eternal)比特，就通过基本的主机命令和/或在一预定时间段之后，使系统恢复。
时钟控制寄存器424包括若干比特，其专用于定义与功率管理器系统400有关的可采用的各种时钟控制方案。时钟控制寄存器424的这些比特中的每一个控制功率管理系统400与之相关联的电路的一个特定部分的选通。例如，在与硬盘驱动器系统100相关地配置功率管理器系统400时，一个时钟控制比特可以与读通道模块130相关联，另一个比特可与硬盘控制器140相关联。这允许到读通道模块130的时钟被选通，同时到硬盘控制器140的时钟保持活动。此外，时钟控制寄存器424可包括一个比特，其选通整体系统时钟并从而选通所有时钟。再进一步地，时钟控制寄存器424包括一个比特，其被设置时，完全去除振荡器的功率。应当注意，时钟控制寄存器424可包括若干字，每个字可单独寻址、读和写。
低功率控制寄存器425具有若干比特，其用于禁用与由功率管理器系统400控制的一个或多个总线相关联的多组上拉或下拉电阻器。因而，例如，与提供数据给一个模块的总线相关联的上拉电阻器可与提供数据给另一个模块的另一个总线相关联的一组上拉电阻器分开控制。这允许灵活地控制与给定设计中的各个上拉和下拉电阻器有关的功率消耗。此外，低功率控制寄存器425包括若干比特，其被设计用于在功率管理器系统400的控制下，分别控制到一个或多个功率岛的功率的施加。因而，到给定设计的各个功率岛中的每一个的功率可被分别控制。低功率控制寄存器425的其余比特负责禁用三态信号输出组。以这种方式，可最小化与各种三态信号输出相关联的功率消耗。而且，低功率控制寄存器425可包括一个比特，其可操作用于将任何相关联的系统从通过设置功率模式寄存器423的自杀比特而启动的状态中唤醒。此外，低功率控制寄存器425包括一个比特，其可操作用于选择内部生成的时钟或外部生成的时钟来操作主机接口。应当注意，低功率控制寄存器425可包括若干字，每个字可被单独寻址、读并写。
适应性控制器430操作以提供与任何固件控制分离且独立的硬连线的适应性功率管理方案。因此，例如，本发明的一个或多个实施例可无需执行固件的处理器的帮助而实现。可替换地，适应性控制器430可与包括执行固件的处理器以实现否则将以固件实现的某些功能的系统相关地使用。作为另一个替换，功率管理系统400可无需硬连线的适应性控制器430而实现。在某些情况下，硬连线的适应性控制器430包含一组硬件计时器，该计时器可操作以指示功率管理系统400已经以特定功率状态操作的持续时间并使其进入低功率状态。基于这里提供的公开内容，本领域技术人员将理解可用于通过硬连线的适应性控制器430来实施适应性控制的多种电路。
另外，功率管理器系统400包括功率岛控制器440和振荡控制器450。功率岛控制器440和振荡控制器450中的每一个提供信号给用于实现各种所期望的功率状态的系统电路480。特别地，功率岛控制器440可操作用于提供信号给用于启用并禁用到其中配置有功率管理器系统400的系统的一个或多个功率岛的功率的系统电路480。在某些情况下，功率岛控制器440仅仅是包括在寄存器组420中的寄存器比特的通道(或者缓冲或者不缓冲)。在其他实施例中，功率岛控制器440可操作用于除了来自硬连线的适应性控制器430的输入之外，还使用来自寄存器组420的寄存器比特，以控制到所述一个或多个功率岛的功率。基于这里提供的公开内容，本领域技术人员将认识到可配置用于实施前述功率岛控制器440的功能的多种电路。振荡控制器450可操作以提供时钟信号或时钟使能信号给系统电路480。这提供给功率管理器系统400以关闭或禁用用于同步其中配置有功率管理器系统400的系统的各种电路的一个或多个时钟的能力。在某些情况下，振荡控制器450仅仅是包括在寄存器组420中的寄存器比特的通道(或者缓冲或者不缓冲)。在其他实施例中，振荡控制器450可操作用于除了来自硬连线的适应性控制器430的输入之外，还使用来自寄存器组420的寄存器比特，以启用和/或禁用一个或多个时钟。基于这里提供的公开内容，本领域技术人员将认识到可配置用于实施前述振荡控制器450的功能的多种电路。
转向图5，描绘了根据本发明的一个或多个实施例的可重用的模块化功率管理电路500。模块化功率管理电路500包括转换器接口510，其可经由主机或主机接口580来接收命令。因而，例如，在主机是ATA硬盘驱动器系统的情况下，各种ATA命令可通过转换器接口510而被提供给模块化的功率管理电路500。随后，转换器接口510将来自主机接口580的标准化命令转换成功率管理命令，该功率管理命令被调整用于实现功率管理方案，该方案被调整成适合其中配置有功率管理电路500的系统。在某些情况下，转换器接口510经由或可通信地耦接到能够执行部分或所有该转换功能的嵌入式处理器520来实现。嵌入式处理器520执行能够通过固件更新接口530被更新的固件530。这样，通过模块化功率管理电路500实现的功率管理可在配置之后进行修改，以根据特定终端用户的需求提供不同的功率管理方案。
在操作中，转换器接口510从主机580接收命令，并将命令转换成寄存器写。特别地，转换器接口510写功率岛寄存器540和振荡控制寄存器550。功率岛寄存器540的每个比特(545)与功率岛I/O缓冲器560的相应比特相关联，振荡控制寄存器550的每个比特(555)与振荡控制I/O缓冲器570的相应比特相关联。功率岛I/O缓冲器560驱动包括功率岛控制1-N(591-594)的若干功率岛控制信号590。设计者可利用功率岛控制信号591-594中的每一个来驱动相应的开关，该开关选通到在其中配置有模块化的功率管理电路500的系统中形成的各个功率岛的功率。类似地，振荡控制I/O缓冲器570驱动包括振荡控制信号1-N(596-599)的若干振荡控制信号595。设计者可利用振荡控制信号596-599中的每一个来驱动相应的电路，该电路关闭振荡器或选通在其中配置有模块化的功率管理电路500的系统中所使用的时钟。因而，作为特定的例子，振荡控制信号596-599中的一个可关闭特定的振荡器，振荡控制信号596-599中的另一个可选通从该特定振荡器获得的所有时钟，而振荡控制信号596-599中的另外一个可选通从该特定振荡器获得的部分但不是全部时钟。这三个不同的振荡控制帮助实现不同级别的功率管理，和/或增加或减小在任一级功率管理内的功率管理的积极性(aggressiveness)。基于这里提供的公开内容，本领域技术人员将理解可利用根据本发明的实施例的模块化功率管理电路来实现的无数的功率管理控制。
作为模块化功率管理电路500的操作的一个特定例子，转换器接口510可从主机580接收ATA休眠模式命令。随后，转换器接口510可将所接收到的命令转换成使得一个或多个功率岛被关闭和一个或多个时钟被关闭或选通的寄存器写。这样，模块化功率管理电路500提供模块化平台，该平台允许设计者容易地实施与标准功率管理命令交互的自定义的功率管理方案。因而，通过可重用的电路而增加功率管理完善度是可能的。
总之，本发明提供用于功率管理的新颖的系统、设备、方法和配置。尽管对本发明的一个或多个实施例的详细描述已经在上面详细给出，但是不背离本发明的精神的各种替换物、修改和等价物对于本领域技术人员将是显而易见的。因此，上述说明不应当被认为是限制本发明的范围，本发明的范围由所附的权利要求来限定。

Claims (21)

1.一种用于多种系统中的可重用的模块化的功率管理电路，所述功率管理电路包括：
功率岛控制寄存器，其中所述功率岛控制寄存器与多个功率岛控制比特相关联，并且所述多个功率岛控制比特中的每一个都可操作用于禁用到给定功率岛的功率；
振荡控制寄存器，其中所述振荡控制寄存器与多个振荡控制比特相关联，并且所述多个振荡控制比特中的每一个都可操作用于独立于是否向特定功率岛施加了功率，禁用与所述特定功率岛相关联的时钟；以及
转换器接口，其中所述转换器接口可操作用于接收标准功率管理命令，并将所述标准功率管理命令转换成到所述功率岛控制寄存器和所述振荡控制寄存器的写入，并且所述到所述功率岛控制寄存器和所述振荡控制寄存器的写入实现与所述标准功率管理命令相关的经调整的功率管理方案。
2.如权利要求1所述的功率管理电路，所述电路还包括：
执行固件的嵌入式处理器，其中所述嵌入式处理器至少部分地控制所述转换器接口的操作。
3.如权利要求2所述的功率管理电路，其中所述固件是可升级的。
4.如权利要求1所述的功率管理电路，其中所述多个振荡控制比特中的第一比特可操作用于禁用振荡器，所述多个振荡控制比特中的第二比特可操作用于选通从所述振荡器获得的所有时钟，并且所述多个振荡控制比特中的第三比特可操作用于选通从所述振荡器获得的少于全部的时钟。
5.如权利要求1所述的功率管理电路，其中所述标准命令是从包括以下命令的组中选择的：ATA命令和SATA命令。
6.一种功率管理系统，所述功率管理系统包括：
第一功率岛和第二功率岛；
功率岛控制器，其中所述功率岛控制器选择性地控制到所述第一功率岛和所述第二功率岛中的每一个的功率；以及
振荡控制器，其中所述振荡控制器选择性地管理提供给所述第一功率岛的第一时钟和提供给所述第二功率岛的第二时钟。
7.如权利要求6所述的功率管理系统，其中所述功率管理系统还包括处理器，并且所述处理器可操作以执行用于操作所述功率管理系统的指令。
8.如权利要求7所述的功率管理系统，其中与包括所述第一功率岛和所述第二功率岛的设备相关地配置所述功率管理系统，并且其中所述功率岛控制器包括第一寄存器比特和第二寄存器比特，其中所述第一寄存器比特可由所述处理器写入并可操作用于禁用到所述第一功率岛的功率，而所述第二寄存器比特可由所述处理器写入并可操作用于禁用到所述第二功率岛的功率。
9.如权利要求6所述的功率管理系统，其中所述振荡控制器可操作用于禁用所述第一时钟，而所述功率岛控制器指导功率到所述第一功率岛的施加。
10.如权利要求6所述的功率管理系统，其中与包括所述第一功率岛和所述第二功率岛的设备相关地配置所述功率管理系统，并且其中所述振荡控制器包括寄存器比特，所述寄存器比特可由所述处理器写入并可操作用于禁用到所述第一功率岛的所述第一时钟，同时所述功率岛控制器指导功率到所述第一功率岛的施加。
11.如权利要求6所述的功率管理系统，其中所述功率管理系统可操作用于在第一功率状态和第二功率状态之间进行选择以用于所述第一功率岛，其中所述功率管理系统包括适应性的功率管理控制，并且所述适应性的功率管理控制可操作用于选择用于所述第一功率岛的所述第一功率状态和所述第二功率状态之间的中间功率状态。
12.如权利要求11所述的功率管理系统，其中通过主机接口选择所述第一功率状态，并且在所述功率管理系统的内部适应性地选择所述中间功率状态。
13.如权利要求7所述的功率管理系统，其中所述固件可操作用于实现适应性的功率管理方案。
14.如权利要求8所述的功率管理系统，其中所述功率管理系统还包括转换器接口，并且所述第一寄存器比特和所述第二寄存器比特是经由所述转换器接口可写的。
15.如权利要求14所述的功率管理系统，其中主机可操作用于实现粗略的功率管理方案，其中所述功率管理系统可由所述主机通过所述转换器接口访问，并且所述处理器可操作用于实现更精细的适应性功率管理方案。
16.如权利要求10所述的功率管理系统，其中所述寄存器比特还可操作用于禁用从其获得所述第一时钟和所述第二时钟的振荡器。
17.如权利要求6所述的功率管理系统，其中所述功率管理系统还包括转换器接口，其中所述转换器接口可操作用于至少部分地控制所述功率岛控制器和所述振荡控制器的操作。
18.如权利要求17所述的功率管理系统，其中所述转换器接口从包括以下接口的组中选择：ATA接口、SATA接口、MMC接口、CE-ATA接口以及SDIO接口。
19.如权利要求6所述的功率管理系统，其中所述功率管理系统是基于寄存器的，并且所述功率管理系统可与多种主机系统相关地配置。
20.根据权利要求19所述的功率管理系统，其中所述多种主机系统中的一种是硬盘驱动器系统。
21.一种硬盘驱动器系统，其中所述硬盘驱动器系统包括：
硬盘控制器；
接口控制器；
读通道模块，其中所述硬盘控制器、所述接口控制器和所述读通道模块被实现在至少第一电路部分和第二电路部分上；
功率管理系统，包括：
功率岛控制器，其中所述功率岛控制器选择性地控制到所述第一电路部分和所述第二电路部分中的每一个的功率；以及
振荡控制器，其中所述振荡控制器选择性地管理提供给所述第一电路部分的第一时钟和提供给所述第二电路部分的第二时钟。
CN2006800546813A 2006-07-18 2006-07-18 用于模块化功率管理的系统和方法 Expired - Fee Related CN101449225B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2006/027931 WO2008010795A1 (en) 2006-07-18 2006-07-18 Systems and methods for modular power management

Publications (2)

Publication Number Publication Date
CN101449225A CN101449225A (zh) 2009-06-03
CN101449225B true CN101449225B (zh) 2010-10-13

Family

ID=38957044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800546813A Expired - Fee Related CN101449225B (zh) 2006-07-18 2006-07-18 用于模块化功率管理的系统和方法

Country Status (6)

Country Link
US (1) US8291251B2 (zh)
EP (1) EP2080078A4 (zh)
JP (1) JP5431930B2 (zh)
KR (1) KR101271543B1 (zh)
CN (1) CN101449225B (zh)
WO (1) WO2008010795A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7739533B2 (en) 2006-09-22 2010-06-15 Agere Systems Inc. Systems and methods for operational power management
US9146600B2 (en) 2006-10-11 2015-09-29 Texas Instruments Incorporated Array and peripheral power control decoded from circuitry and registers
US20080174448A1 (en) * 2006-10-31 2008-07-24 Edison Hudson Modular Controller
US8015420B2 (en) * 2007-11-21 2011-09-06 Dell Products L.P. System and method for power management of a storage enclosure
US20100268917A1 (en) * 2009-04-17 2010-10-21 Lsi Corporation Systems and Methods for Ramped Power State Control in a Semiconductor Device
US8239700B2 (en) * 2009-04-17 2012-08-07 Lsi Corporation Systems and methods for power dissipation control in a semiconductor device
US20100318824A1 (en) * 2009-06-10 2010-12-16 Seagate Technology Llc Storage device with advanced power management
US8433937B1 (en) 2010-06-30 2013-04-30 Western Digital Technologies, Inc. Automated transitions power modes while continuously powering a power controller and powering down a media controller for at least one of the power modes
EP2424067A1 (en) * 2010-08-26 2012-02-29 ST-Ericsson SA Power management circuit for a portable electronic device including USB functionality and method for doing the same
US8417979B2 (en) 2010-12-23 2013-04-09 Western Digital Technologies, Inc. Method and system for progressive power reduction of inactive device while maintaining ready status with host
KR101747797B1 (ko) 2011-01-26 2017-06-15 삼성전자주식회사 사타 인터페이스 및 그것의 전원 관리 방법
US9213392B2 (en) 2011-09-08 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for governing power usage in an iterative decoding system
US8856575B2 (en) * 2011-10-28 2014-10-07 Lsi Corporation Systems and methods for power measurement in a data processing system
US20130151755A1 (en) 2011-12-12 2013-06-13 Reuven Elhamias Non-Volatile Storage Systems with Go To Sleep Adaption
US8839009B2 (en) 2011-12-29 2014-09-16 Lsi Corporation Systems and methods for decimation based over-current control
US8972761B2 (en) 2012-02-01 2015-03-03 Lsi Corporation Systems and methods for idle clock insertion based power control
US9128717B2 (en) 2012-03-02 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Data processing system with thermal control
JP2014023232A (ja) * 2012-07-17 2014-02-03 Toshiba Corp エネルギ管理装置、エネルギ管理方法及びエネルギ管理プログラム
US8959374B2 (en) * 2012-07-31 2015-02-17 Hewlett-Packard Development Company, L.P. Power management for devices in a data storage fabric
US9323315B2 (en) * 2012-08-15 2016-04-26 Nvidia Corporation Method and system for automatic clock-gating of a clock grid at a clock source
US20140095896A1 (en) * 2012-09-28 2014-04-03 Nicholas P. Carter Exposing control of power and clock gating for software
US9335809B2 (en) 2013-03-15 2016-05-10 Seagate Technology Llc Volatile memory storing system data during low power mode operation and monitoring the voltage supplied to the memory during low power mode
US9411394B2 (en) 2013-03-15 2016-08-09 Seagate Technology Llc PHY based wake up from low power mode operation
US8766707B1 (en) 2013-03-15 2014-07-01 Seagate Technology Llc Integrated always on power island for low power mode operation
US10852025B2 (en) 2013-04-30 2020-12-01 Ademco Inc. HVAC controller with fixed segment display having fixed segment icons and animation
US10242652B2 (en) * 2013-06-13 2019-03-26 Intel Corporation Reconfigurable graphics processor for performance improvement
US9058834B1 (en) 2013-11-08 2015-06-16 Western Digital Technologies, Inc. Power architecture for low power modes in storage devices
US9411721B2 (en) 2013-11-15 2016-08-09 Sandisk Technologies Llc Detecting access sequences for data compression on non-volatile memory devices
US11093019B2 (en) 2019-07-29 2021-08-17 Microsoft Technology Licensing, Llc Integrated circuit power domains segregated among power supply phases

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US571567A (en) * 1896-11-17 Casimir roger jouve
US4980836A (en) 1988-10-14 1990-12-25 Compaq Computer Corporation Apparatus for reducing computer system power consumption
JPH06152288A (ja) * 1992-11-06 1994-05-31 Oki Electric Ind Co Ltd 電力制御装置
JP3142414B2 (ja) * 1993-05-06 2001-03-07 株式会社東芝 消費電流削減機能を有する半導体集積回路
US5452277A (en) * 1993-12-30 1995-09-19 International Business Machines Corporation Adaptive system for optimizing disk drive power consumption
US5715467A (en) * 1996-04-04 1998-02-03 Vlsi Technology, Inc. Event driven power management control circuit and method therefor
US6233690B1 (en) * 1998-09-17 2001-05-15 Intel Corporation Mechanism for saving power on long latency stalls
JP2001222346A (ja) * 2000-02-10 2001-08-17 Toshiba Corp コンピュータ、コンピュータシステム、および省電力制御方法
US6396137B1 (en) * 2000-03-15 2002-05-28 Kevin Mark Klughart Integrated voltage/current/power regulator/switch system and method
JP3878431B2 (ja) * 2000-06-16 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置
JP5034139B2 (ja) * 2001-02-07 2012-09-26 富士通セミコンダクター株式会社 電圧発生回路および半導体記憶装置
US6720673B2 (en) * 2001-04-11 2004-04-13 International Business Machines Corporation Voltage island fencing
JP2003099148A (ja) * 2001-09-19 2003-04-04 Sanyo Electric Co Ltd データ処理装置とこれに利用可能なシステム制御装置およびデータ変換方法
JP4870292B2 (ja) * 2001-09-27 2012-02-08 ラピスセミコンダクタ株式会社 割り込み処理可能な情報処理装置
US7036032B2 (en) * 2002-01-04 2006-04-25 Ati Technologies, Inc. System for reduced power consumption by phase locked loop and method thereof
US6983389B1 (en) * 2002-02-01 2006-01-03 Advanced Micro Devices, Inc. Clock control of functional units in an integrated circuit based on monitoring unit signals to predict inactivity
US7089438B2 (en) * 2002-06-25 2006-08-08 Micron Technology, Inc. Circuit, system and method for selectively turning off internal clock drivers
AU2003270413A1 (en) * 2002-09-06 2004-03-29 Silicon Image, Inc. Method and apparatus for double data rate serial ata phy interface
JP2004118240A (ja) * 2002-09-20 2004-04-15 Ricoh Co Ltd ネットワークプリンタシステム
JP4061492B2 (ja) * 2003-02-10 2008-03-19 ソニー株式会社 情報処理装置および消費電力制御方法
US7203857B2 (en) * 2003-03-28 2007-04-10 Elliptic Semiconductor Inc. On-demand clock switching
EP1636684A2 (en) * 2003-06-10 2006-03-22 Koninklijke Philips Electronics N.V. Real-time adaptive control for best ic performance
US7254732B2 (en) * 2003-06-25 2007-08-07 Lsi Corporation Method and apparatus of automatic power management control for serial ATA device directly attached to SAS/SATA host controller
US20050144491A1 (en) * 2003-12-24 2005-06-30 Matsushita Electric Industrial Co., Ltd. Variable power consumption levels in a hard disk drive
US7055117B2 (en) * 2003-12-29 2006-05-30 Agere Systems, Inc. System and method for debugging system-on-chips using single or n-cycle stepping
US7049771B2 (en) * 2004-01-27 2006-05-23 Nippon Yusoki Co., Ltd. Multi-phase carrier signal generator and multi-phase carrier signal generation method
US7227383B2 (en) * 2004-02-19 2007-06-05 Mosaid Delaware, Inc. Low leakage and data retention circuitry
US7026785B1 (en) * 2004-07-07 2006-04-11 Rt Patent Company, Inc. Motor controller
US7529958B2 (en) * 2004-11-15 2009-05-05 Charles Roth Programmable power transition counter
US7739533B2 (en) * 2006-09-22 2010-06-15 Agere Systems Inc. Systems and methods for operational power management

Also Published As

Publication number Publication date
CN101449225A (zh) 2009-06-03
US20100205462A1 (en) 2010-08-12
JP2009544097A (ja) 2009-12-10
EP2080078A1 (en) 2009-07-22
EP2080078A4 (en) 2011-05-25
KR101271543B1 (ko) 2013-06-07
WO2008010795A1 (en) 2008-01-24
US8291251B2 (en) 2012-10-16
JP5431930B2 (ja) 2014-03-05
KR20090046842A (ko) 2009-05-11

Similar Documents

Publication Publication Date Title
CN101449225B (zh) 用于模块化功率管理的系统和方法
US7739533B2 (en) Systems and methods for operational power management
KR101736384B1 (ko) 비휘발성 메모리 시스템
EP1325402B1 (en) Processor power mode transition
US10365704B2 (en) Discrete power control of components within a computer system
US8443221B2 (en) Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices
US7117377B2 (en) Computer apparatus, power supply control method and program for reducing the standby power requirement in a computer supporting a wake-up function
KR100881774B1 (ko) 전압 레벨이 프로세서에 의해 제어되는 시스템에 있어서 결정론적인 파워온 전압을 제공하는 방법 및 장치
EP1742143B1 (en) Method and system for power consumption management, and corresponding computer program product
US20040015731A1 (en) Intelligent data management fo hard disk drive
CN102707784A (zh) 用于功率控制以使功率消耗最少的方法和系统
JP2010146630A (ja) ディスク・ドライブ及びディスク・アレイ・システム
CN101520689B (zh) 一种计算机存储设备控制方法、控制器及存储设备
US8898379B2 (en) Digital component power savings in a host device and method
JP2002297320A (ja) ディスクアレイ装置
US20130073889A1 (en) Systems and Methods for Modular Power Management
JP4202754B2 (ja) バス結合された回路ブロックのための電力管理の方法及び構成
JP2003044177A (ja) コンピュータ装置、電源制御装置、電源管理方法
JP2912349B1 (ja) ディスクアレイの制御方法及びディスクアレイ装置
JP2011258306A (ja) モジュール式電力管理のシステム及び方法
CN115857654B (zh) 片上系统低功耗控制方法、装置、片上系统及电子设备
CN114020139B (zh) Cpu功耗管理方法、计算机装置及计算机可读存储介质
CN115392161A (zh) 一种多核处理器功耗管理电路及方法
JP2006185352A (ja) 外部記憶制御装置およびそのためのプログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: AGERE SYSTEMS GUARDIAN CORP.

Free format text: FORMER NAME: EGREE SYSTEM CO. LTD.

CP03 Change of name, title or address

Address after: Delaware

Patentee after: Agere Systems Inc.

Address before: American Pennsylvania

Patentee before: AGERE SYSTEMS Inc.

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: American Pennsylvania

Patentee after: Agere Systems Inc.

Address before: Delaware

Patentee before: Agere Systems Inc.

TR01 Transfer of patent right

Effective date of registration: 20160914

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: American Pennsylvania

Patentee before: Agere Systems Inc.

TR01 Transfer of patent right

Effective date of registration: 20181018

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

CF01 Termination of patent right due to non-payment of annual fee