KR20090044847A - 반도체 소자의 미세패턴 형성 방법 - Google Patents

반도체 소자의 미세패턴 형성 방법 Download PDF

Info

Publication number
KR20090044847A
KR20090044847A KR1020070111112A KR20070111112A KR20090044847A KR 20090044847 A KR20090044847 A KR 20090044847A KR 1020070111112 A KR1020070111112 A KR 1020070111112A KR 20070111112 A KR20070111112 A KR 20070111112A KR 20090044847 A KR20090044847 A KR 20090044847A
Authority
KR
South Korea
Prior art keywords
pattern
layer
film
forming
hard mask
Prior art date
Application number
KR1020070111112A
Other languages
English (en)
Inventor
강혜란
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070111112A priority Critical patent/KR20090044847A/ko
Publication of KR20090044847A publication Critical patent/KR20090044847A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 미세패턴 형성방법을 제공하기 위한 것으로, 이를 위해 폴리실리콘막 상에 금속질화막을 형성하는 단계, 상기 금속질화막 상에 희생막패턴을 형성하는 단계, 상기 희생막패턴의 양측벽에 하드마스크막패턴을 형성하는 단계, 상기 희생막패턴을 제거하는 단계, 상기 하드마스크막패턴을 식각장벽으로 상기 금속질화막을 식각하는 단계 및 상기 금속질화막을 식각장벽으로 폴리실리콘막을 식각하는 단계를 포함하여 이루어지므로써, 원하고자 하는 형상을 갖는 40nm 이하의 미세패턴을 획득할 수 있다.
하드마스크막패턴, 금속질화막, 식각장벽, 폴리실리콘막, 미세패턴

Description

반도체 소자의 미세패턴 형성 방법{METHOD FOR FABRICATING FINE PATTERN IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조기술에 관한 것으로, 특히 반도체 소자의 미세패턴 형성방법에 관한 것이다.
불화아르곤(ArF, 파장=193nm) 광원을 이용한 리소그라피(lithography)의 경우, 한번의 노광(single exposure)공정으로 얻을 수 있는 패턴(pattern)의 최소 피치(pitch)는 약 160nm이다.
그러나, 현재 40nm 이하의 고집적 소자의 최소 피치는 160nm 이하를 원하고 있으며, 이를 충족시키기 위해 SPT(Spacer Patterning Technology) 공정이 제안되었다.
도 1a 및 도 1d는 종래기술에 따른 SPT 공정을 나타낸 공정단면도이다.
도 1a에 도시된 바와 같이, 기판(11) 상에 폴리실리콘막을 이용하여 피식각층(12)을 형성하고, 피식각층(12) 상에 질화막을 이용하여 제1하드마스크막(13)을 형성한다.
이어서, 제1하드마스크막(13) 상에 산화막을 이용하여 희생막패턴(14)을 형성한 후에 희생막패턴(14)의 양측벽에 스페이서형상(spacer profile)의 제2하드마스크막패턴(15)을 형성한다. 이때, 제2하드마스크막패턴(15)을 형성하는 과정은 폴리실리콘막을 증착 및 비등방성 식각의 순서로 진행된다.
도 1b에 도시된 바와 같이, 희생막패턴(14)을 제거한 후, 제2하드마스크막패턴(15)을 식각장벽으로 제1하드마스크막(13)을 식각하고, 연속해서 피식각층(12)을 식각한다. 그리고, 피식각층(12) 식각시 제2하드마스크막패턴(15)은 소모를 통해 제거된다.
전술한 종래기술에서는 스페이서형상의 제2하드마스크막패턴(15)을 이용하여 피식각층(12)을 식각하므서, 160nm 이하의 미세 피치를 갖는 패턴을 형성할 수 있다.
그러나, 종래기술은 제2하드마스크막패턴(15)을 형성하기 위한 폴리실리콘막의 비등방성 식각 공정이 제1하드마스크막(13)으로 사용된 질화막에 대한 식각선택비가 낮아 제1하드마스크막(13)의 손실이 발생(도 1a의 도면부호 '13'참조)된다. 또한, 제2하드마스크막패턴(15)의 스페이서형상이 제1하드마스크막(13)에 전사되고, 이러한
포토레지스트패턴(16)을 식각장벽으로 제2하드마스크막(15)을 식각하고, 식각된 제2하드마스크막(15)을 식각장벽으로 희생막(14)을 식각한다.
희생막(14) 식각시 하드마스크막패턴(15A)은 소모되고, 일부가 희생막패 턴(14A) 상에 잔류하게 된다.
이어서, 희생막패턴(14A)이 형성된 결과물 전면에 폴리실리콘막(17)을 형성한다.
폴리실리콘막(17)은 희생막패턴(14A) 상부에 형성된 두께(D1)가 제1하드마스크막(13) 상부에 형성된 두께(D2)보다 두껍게 형성된다. 이는, 폴리실리콘막으로 형성된 제2하드마스크막(15A)을 포함하고 있기 때문이다.
도 1c에 도시된 바와 같이, 비등방성 식각공정을 진행하여 희생막패턴(14A)의 양측벽에 스페이서패턴(17A)을 형성한다. 비등방성 식각공정은 C2F6 가스로 진행한다.
그런데, 비등방성 식각공정시 폴리실리콘막(17)의 두께차(D1>D2)에 의해 제2하드마스크막(13)이 손실되는데, 이는 희생막패턴(14A) 표면이 노출되는 타켓으로 폴리실리콘막(17)을 식각하기 때문에 발생된다.
또한, C2F6 가스를 이용하는 비등방성 식각공정은 제2하드마스크막(13)과 식각선택비가 낮은 공정이기 때문에 제2하드마스크막(13)의 손실(18, loss)은 더욱 심화된다. 따라서, 제2하드마스크막(13)은 원하지 않은 단차가 발생된다. 이러한 내용을 뒷받침하는 전자현미경사진인 도 2를 참조하면, 제2하드마스크막(13)의 손실(20)을 확인할 수 있다.
도 1d에 도시된 바와 같이, 희생막패턴(14A)을 제거하고, 스페이서패턴(17A)을 식각장벽으로 제2하드마스크막(13)을 식각한다. 이어서, 식각된 제2하드마스크 막(3)을 식각장벽으로 피식각층(12)을 식각한다.
여기서, 식각장벽으로 작용하는 박막과 식각되어지는 박막간 무한대의 식각선택비를 갖지 못하므로 인해 제2하드마스크막(13A)의 손실영역(18)은 식각되지 않아야 할 영역, 예를 들어 기판(11)에 영향을 주어 기판(11)을 손실(19)시킨다.
또한, 스페이서패턴(17A)의 비대칭 형상이 하부층에 전사되어 피식각층패턴(12A)의 형상을 비대칭으로 만든다.
따라서, SPT 공정에서 원하고자 하는 형상을 갖는 피식각층패턴(12A)을 획득할 수 있는 기술의 필요성이 제기되고 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, SPT 공정에서 원하고자 하는 형상을 갖는 피식각층패턴을 형성하기 위한 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 반도체 소자의 미세패턴(fine pattern) 형성 방법은 폴리실리콘막 상에 금속질화막을 형성하는 단계, 상기 금속질화막 상에 희생막패턴을 형성하는 단계, 상기 희생막패턴의 양측벽에 하드마스크막패턴을 형성하는 단계, 상기 희생막패턴을 제거하는 단계, 상기 하드마스크막패턴을 식각장벽으로 상기 금속질화막을 식각하는 단계 및 상기 금속질화막을 식각장벽으로 폴리실리콘막을 식각하는 단계를 포함하여 이루어짐을 특징으로 한다.
상술한 바와 같은 과제 해결 수단을 바탕으로 하는 본 발명은 원하고자 하는 형상을 갖는 피식각층패턴을 형성할 수 있어서, 40nm 이하의 미세패턴을 획득할 수 있다.
따라서, 40nm 이하의 미세패턴을 갖는 반도체 소자의 신뢰성 및 안정성을 확보할 수 있으며, 나아가 반도체 소자의 수율을 향상시킬 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도이다.
도 3a에 도시된 바와 같이, 기판(31) 상에 피식각층(32)을 형성하고, 피식각층(32) 상에 금속질화막(33), 희생막(34), 하드마스크막(35) 및 포토레지스트패턴(36)을 형성한다. 여기서, 피식각층(32)은 폴리실리콘막을 포함하고, 희생막(34)은 산화막으로 형성하고, 하드마스크막(35)은 폴리실리콘막으로 형성한다.
금속질화막(33)은 티타늄질화막(TiN), 탄탈질화막(TaN), 알루미늄산화막(Al2O3), 지르코늄산화막(ZrO2) 및 하프늄산화막(HfO2)으로 이루어진 그룹 중에서 선택된 적어도 어느 하나의 박막으로 형성한다. 예를 들면, 티타늄질화막과 탄탈질화막의 적층구조일 수 있다. 그리고, 금속질화막(33)은 100~300Å의 두께로 형성한다.
희생막(34)은 산화막으로 형성한다.
도 3b에 도시된 바와 같이, 포토레지스트패턴(36)을 식각장벽으로 하드마스크막(35)을 식각하고, 식각된 하드마스크막(35)을 식각장벽으로 희생막(34)을 식각한다. 희생막패턴(34)은 500~1000Å의 두께로 형성한다.
희생막(34) 식각시 하드마스크막패턴(35A)은 소모되고, 일부가 희생막패턴(34A) 상에 잔류하게 된다.
이어서, 희생막패턴(34A)이 형성된 결과물 전면에 폴리실리콘막(37)을 형성한다.
폴리실리콘막(37)은 희생막패턴(34A) 상부에 형성된 두께(D3)가 금속질화막(33) 상부에 형성된 두께(D4)보다 두껍게 형성된다. 이는, 폴리실리콘막으로 형성된 하드마스크막(34A)을 포함하고 있기 때문이다.
도 3c에 도시된 바와 같이, 폴리실리콘막(37)에 대한 비등방성 식각공정을 진행하여 희생막패턴(34A)의 양측벽에 스페이서패턴(37A)을 형성한다.
스페이서패턴(37A)은 금속질화막(33)을 식각하기 위한 하드마스크막패턴에 해당한다.
비등방성 식각공정은 수소(H)를 함유하는 식각가스로 진행하는데, 예를 들면, CHF3, CH2F2 및 CHF3 가스로 이루어진 그룹 중에서 선택된 적어도 어느 하나의 가스로 진행한다. 예컨대, CHF3 및 CH2F2 가스의 혼합일 수 있다
이렇게 비등방성 식각공정을 수소를 함유하는 식각가스로 진행할 경우, 수소기에 의해 폴리머(polymer)가 생성되어 하부층에 대한 식각선택비를 증가시킬 수 있다.
또한, 스페이서패턴(37A)과 금속질화막(33)은 CHF3, CH2F2 및 CHF3 가스로 이루어진 그룹 중에서 선택된 적어도 어느 하나의 식각가스에 대해 식각선택비가 높 은 박막이기 때문에 스페이서패턴(37A) 형성시 금속질화막(33)의 손실은 발생되지 않는다.
도 3d에 도시된 바와 같이, 희생막패턴(34A)을 제거한다.
희생막패턴(34A)의 제거는 습식 특히, 세정(cleaning) 공정으로 진행한다.
이어서, 스페이서패턴(37A)을 식각장벽으로 금속질화막(33)을 식각하여 금속질화막패턴(33A)을 형성한다.
금속질화막(33)의 식각은 Cl2 가스와 BCl3 가스를 혼합하여 진행한다.
도 3e에 도시된 바와 같이, 금속질화막패턴(33A)을 식각장벽으로 피식각층(32)을 식각한다.
그리고, 피식각층(32) 식각시 스페이서패턴(35)은 소모되어 제거된다.
이어서, 금속질화막패턴(33A)을 제거한다.
이로써, 미세하게 패터닝된 피시각층패턴(32A)이 형성된다.
전술한 바와 같은 본 발명의 실시예는, 스페이서패턴(37A) 형성시 하부막에 발생하는 데미지(damage)를 방지하기 위해, 하부막으로 금속질화막(33)을 개재시킨다.
스페이서패턴(37A)과 금속질화막(33)은 식각선택비가 높은 박막으로서, 이들의 식각은 CHF3, CH2F2 및 CHF3 가스로 이루어진 그룹 중에서 선택된 적어도 어느 하나의 식각가스로 진행한다. 따라서 스페이서패턴(37A) 형성시 금속질화막(33)의 손실은 발생되지 않는다.
또한, 스페이서패턴(37A) 형성시의 식각가스로 수소(H)를 함유하는 식각가스 - CHF3, CH2F2 및 CHF3 가스로 이루어진 그룹 중에서 선택된 적어도 어느 하나의 가스 - 를 사용하기 때문에 폴리머 생성에 의한 하부층과의 식각선택비를 증가시킨다.
또한, 피식각층(32) 식각시 스페이서패턴(37A)의 소모로 인해 스페이서패턴(37A)의 비대칭 형상이 피식각층(32)에 전사되는 문제점이 금속질화막패턴(33A)에 의해 방지되어 원하고자 하는 피식각층패턴(32A)을 획득할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1a 및 도 1d는 종래기술에 따른 SPT 공정을 나타낸 공정단면도.
도 2는 제2하드마스크막의 손실을 촬영한 전자현미경사진.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도.
* 도면의 주요부분에 대한 부호의 설명 *
31 : 기판 32A : 피식각층패턴

Claims (8)

  1. 폴리실리콘막 상에 금속질화막을 형성하는 단계;
    상기 금속질화막 상에 희생막패턴을 형성하는 단계;
    상기 희생막패턴의 양측벽에 하드마스크막패턴을 형성하는 단계;
    상기 희생막패턴을 제거하는 단계;
    상기 하드마스크막패턴을 식각장벽으로 상기 금속질화막을 식각하는 단계; 및
    상기 금속질화막을 식각장벽으로 폴리실리콘막을 식각하는 단계
    를 포함하는 반도체 소자의 미세패턴 형성 방법.
  2. 제1항에 있어서,
    상기 금속질화막은 티타늄질화막(TiN) 또는 탄탈질화막(TaN)으로 형성하는 반도체 소자의 미세패턴 형성 방법.
  3. 제1항에 있어서,
    상기 하드마스크막패턴은 폴리실리콘막으로 형성하는 반도체 소자의 미세패턴 형성 방법.
  4. 제1항에 있어서,
    상기 하드마스크막패턴을 형성하는 단계는,
    상기 희생막패턴이 형성된 기판 전면에 폴리실리콘막을 형성하는 단계; 및
    비등방성 식각공정을 진행하여 상기 희생막패턴의 양측벽에 하드마스크막패턴을 형성하는 단계
    를 포함하는 반도체 소자의 미세패턴 형성 방법.
  5. 제4항에 있어서,
    상기 비등방성 식각공정은 수소(H)를 함유하는 식각가스로 진행하는 반도체 소자의 미세패턴 형성 방법.
  6. 제4항에 있어서,
    상기 비등방성 식각공정은 CHF3, CH2F2 및 CHF3 가스로 이루어진 그룹 중에서 선택된 적어도 어느 하나의 가스로 진행하는 반도체 소자의 미세패턴 형성 방법.
  7. 제1항에 있어서,
    상기 금속질화막을 식각하는 단계는 Cl2 가스와 BCl3 가스를 혼합하여 진행하는 반도체 소자의 미세패턴 형성 방법.
  8. 제1항에 있어서,
    상기 희생막패턴은 습식공정으로 제거되는 반도체 소자의 미세패턴 형성 방법.
KR1020070111112A 2007-11-01 2007-11-01 반도체 소자의 미세패턴 형성 방법 KR20090044847A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070111112A KR20090044847A (ko) 2007-11-01 2007-11-01 반도체 소자의 미세패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070111112A KR20090044847A (ko) 2007-11-01 2007-11-01 반도체 소자의 미세패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20090044847A true KR20090044847A (ko) 2009-05-07

Family

ID=40855347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070111112A KR20090044847A (ko) 2007-11-01 2007-11-01 반도체 소자의 미세패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20090044847A (ko)

Similar Documents

Publication Publication Date Title
KR100763538B1 (ko) 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법
US7749913B2 (en) Semiconductor device manufacturing method
US8975186B2 (en) Double patterning methods and structures
KR20110055912A (ko) 반도체 소자의 콘택홀 형성방법
CN107731666B (zh) 双重图形化的方法
US9586343B2 (en) Method for producing nanoimprint mold
CN108574010B (zh) 半导体结构及其形成方法
JP2008218999A (ja) 半導体装置の製造方法
US11664234B2 (en) Semiconductor structure and fabrication method thereof
JP6123242B2 (ja) パターン形成方法
KR100650859B1 (ko) 반도체 소자의 미세패턴 형성방법
TWI443758B (zh) 形成閘極導體結構的方法
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR100720243B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성방법
US7939451B2 (en) Method for fabricating a pattern
US7906272B2 (en) Method of forming a pattern of a semiconductor device
KR20090044847A (ko) 반도체 소자의 미세패턴 형성 방법
KR100934981B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
JP6206667B2 (ja) パターン形成方法
KR20090067531A (ko) 반도체 소자 제조 방법
KR20070075526A (ko) 반도체소자의 미세 패턴 형성 방법
US20080124914A1 (en) Method of fabricating flash memory device
KR20100076763A (ko) 반도체 소자의 미세 패턴 제조 방법
KR100516771B1 (ko) 반도체 소자의 게이트 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application