KR20090044799A - 액티브 핀의 제조 방법 및 이를 포함하는 트랜지스터 - Google Patents
액티브 핀의 제조 방법 및 이를 포함하는 트랜지스터 Download PDFInfo
- Publication number
- KR20090044799A KR20090044799A KR1020070111050A KR20070111050A KR20090044799A KR 20090044799 A KR20090044799 A KR 20090044799A KR 1020070111050 A KR1020070111050 A KR 1020070111050A KR 20070111050 A KR20070111050 A KR 20070111050A KR 20090044799 A KR20090044799 A KR 20090044799A
- Authority
- KR
- South Korea
- Prior art keywords
- active fin
- silicide
- fin
- active
- silicon substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 29
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 30
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 239000002070 nanowire Substances 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910016048 MoW Inorganic materials 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 230000005669 field effect Effects 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02603—Nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액티브 핀의 제조 방법 및 이를 포함하는 트랜지스터에 관한 것이다. 절연층이 형성된 실리콘 기판을 식각하여 핀 구조를 형성하는 단계; 상기 핀 구조가 형성된 실리콘 기판 상에 금속층을 증착하여 실리사이드를 형성하는 단계; 및 상기 형성된 실리사이드를 제거하는 단계를 포함하는 액티브 핀 제조방법을 제공한다.
액티브 핀, 전계효과 트랜지스터, 오메가 게이트, 나노와이어
Description
본 발명은 실리사이드 공정을 이용하여 액티브 핀을 제조하는 방법 및 이에 의해 제조된 액티브 핀 트랜지스터에 대한 것이다.
일반적으로 모스펫(MOSFET), 즉 금속-산화막-반도체 전계효과 트랜지스터는 고성능화와 고집적화의 일환으로 소자 크기의 축소화가 종래부터 진행되어 오고 있다. 특히, 50 나노미터(nm) 이하의 극소 채널을 갖는 차세대 트랜지스터를 구현하기 위해서는 드레인 전압에 의해 채널의 전위가 영향을 받는 단채널 효과(Short Channel Effect)를 효과적으로 억제하는 것이 필수적이다.
이에 기존의 평면 구조를 대신하여 얇은 채널 양편에 게이트를 두어 채널쪽의 전위를 효과적으로 조절할 수 있는 3차원 구조 전계효과 트랜지스터가 가장 유력한 차세대 소자의 후보로서 연구되고 있다.
이러한 3차원 구조 전계효과 트랜지스터로는 Fin FET, 오메가 게이트 트랜지스터, 나노와이어 트랜지스터 등이 제안되고 있으며, 이중 오메가 게이트 트랜지스터는 게이트의 형태를 오메가 형태로 하여 채널 전위를 효율적으로 조절하도록 한 구조이다.
이와 관련하여 액티브 핀 구조를 형성하는 방법으로는 하기 두가지 방법이 제안되었다.
먼저 촉매를 이용하여 기판에서 직접 기르는 방법이 있는데, 이 방법은 아직까지 원하는 곳에 나노와이어를 고품질로 성장하기 어려운 점이 있다.
또한 리소그래피와 에칭을 이용하여 나노와이어를 형성하는 기술이 있는데, 이 경우 기존의 반도체 공정과 compatible한 공정을 쓰고 채널을 원하는 곳에 비교적 균일하게 만들 수 있는 장점이 있어 많이 이용되고 있으나, 소자의 사이즈가 작아짐에 따라 기존에 알려진 리소그래피 방법으로 작아지는 소자의 크기를 정확히 정의하기에 어려운 점이 있다.
본 발명에서는 액티브 핀을 포함하는 트랜지스터의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 한 측면은 실리사이드(silicide) 공정을 이용한 실리콘 패터닝에 의해 새로운 오메가 게이트를 가지는 전계효과 트랜지스터의 제조방법에 관련된다.
즉, 본 발명의 일 실시예에 따르면 절연층이 형성된 실리콘 기판을 식각하여 핀 구조를 형성하는 단계; 상기 핀 구조가 형성된 실리콘 기판 상에 금속층을 증착하여 실리사이드를 형성하는 단계; 및 상기 형성된 실리사이드를 제거하는 단계를 포함하는 액티브 핀의 제조방법이 제공된다.
본 발명의 다른 실시예에 따르면 상기 제조방법에 의해 제조된 액티브 핀을 포함하는 전계효과 트랜지스트가 제공된다.
본 발명에 따르면 실리사이드 공정을 이용하여 액티브 핀 및 이를 포함하는 트랜지스터를 용이하게 제조 가능하다.
이하에서 본 발명을 내용을 도면을 참조로 하여 보다 상세하게 설명한다. 참고로, 도면에 나타낸 각층의 두께 및 폭은 설명을 위하여 다소 과장되게 도시한 것을 유의하여야 한다.
도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 액티브 핀 제조방법에 대한 것이다.
도 1a를 참조하면, 먼저 실리콘 기판(11) 상에 절연층(12)을 형성한다. 이때 절연층을 형성하는 물질로는 SiO2, SiNx, SiONx 등을 사용할 수 있다.
도 1b를 참조하면, 포토리소그래피 공정에 의해 원하는 패턴, 예를 들어 실리콘 기판(11)을 폭이 좁은 돌출 영역, 즉 핀(fin) 구조를 지니도록 양측 일부을 식각하는 공정을 진행한 후, 금속을 증착하여 금속층(13)을 일정 두께로 형성한다. 이때 증착되는 금속으로는 Ni, Pd, Cu, Co, Pt, Al, Ag, Au, MoW, Mo 등이 사용될 수 있으나, 이에 한정되지 않는다. 여기서, 상기 금속층(13)의 두께는 0.1 내지 100nm가 될 수 있다.
도 1c를 참조하면, 금속층(13)이 형성된 기판(11)을 열처리하여 실리사이드(14)를 형성한다. 열처리 온도는 상온 내지 섭씨 700도인 것이 바람직하다. 이때 실리콘 기판(11)의 돌출 영역에 형성된 절연층(12)은 실리콘 기판(11)과 금속층(13) 사이에 형성되어, 금속층(13)의 금속이 실리콘 기판(11)과 반응하여 실리사이드를 형성하는 것을 막는 버퍼층 역할을 한다.
상술한 바와 같은 실리사이드 형성 공정에 의하면, 도 1B의 금속층(13)이 형성된 영역 하부의 실리콘 기판(11) 뿐만 아니라, 금속층(13)의 측면 방향의 기판(11) 돌출 영역의 핀 구조에도 실리사이드가 성장된다. 이때 핀 구조의 너비/폭/길이에 따라 열처리 온도 및 실리사이드 조성 등을 조절하여 오메가 게이트, 혹 은 나노와이어의 구조를 선택적으로 제조할 수 있다. 예를 들어, 오메가 게이트 구조를 형성하고자 하는 경우에는, 도 1c에 나타낸 바와 같이 실리사이드(14)를 핀 구조 측면의 일부에만 형성하도록 한다. 그리고, 나노 와이어 구조로 형성하고 하는 경우에는, 실리사이드(14)를 더 형성하여, 핀 구조와 기판(11)을 완전히 분리하도록 형성한다.
여기서, 실리사이드(14)를 형성하는 공정은 열처리 없이 금속이 증착됨과 동시에 실리사이드(14)를 형성하는 것도 가능하다.
도 1d를 참조하면, 핀(F)을 나노 와이어 구조로 형성시키는 것을 나타낸 것으로, 도 1c의 실리사이드(14) 형성 공정 시, 측면 방향으로 더 형성시켜, 기판(11)과 핀 구조가 실리사이드(14)에 의해 완전히 분리되도록 한 뒤, 핀(F) 상부의 절연층(12) 및 금속층(13)을 제거하고, 실리사이드(14)를 식각하여 제거한 것을 나타낸 도면이다. 이에 따라서, 핀(F)은 나노 와이어 구조를 지니게 된다. 절연층(12) 및 실리사이드(14) 식각 방법으로는 종래의 SiO2, 또는 실리사이드를 식각하는 다양한 기술이 사용될 수 있으며, 바람직하게는 HF 용액을 이용한 습식 식각 방법을 이용하여 실리콘 활성층의 손상 없이 SiO2 및 실리사이드를 동식에 식각할 수 있다.
선택적으로, 도 1e 및 도 1f에 나타낸 바와 같이, 상기와 같이 형성된 핀(F)을 표면 산화시켜 산화층(15)을 형성한 뒤, 이를 제거하는 트리밍 공정을 거쳐 액티브 핀(F) 형성을 완료한다.
상술한 바와 같은 액티브 핀을 제조한 후 트랜지스터 구조를 형성한 것을 도 2 및 도 3에 나타내었다.
도 2는 본 발명의 실시예에 따라 제조된 액티브 핀을 이용하여 형성된 오메가 게이트 트랜지스터의 구조를 나타낸 도면이다.
도 1c에 나타낸 구조의 액티브 핀 구조체에 대해 절연층(12), 금속층(13) 및 실리사이드(14)를 제거하고, 기판(11) 상에 절연층(16) 및 액티브 핀(F)에 게이트 절연층(17)을 도포한 뒤, 게이트 절연층(17) 상에 전도성 물질을 도포함을써 게이트(18)를 형성한다. 그리고, 게이트(18) 양측에 소스(19a) 및 드레인(19b)을 형성한다.
도 3은 본 발명의 실시예에 따라 제조된 액티브 핀을 이용하여 형성된 나노 와이어 트랜지스터 구조를 나타낸 도면이다.
도 1f에 나타낸 액티브 핀 구조를 형성하는 경우, 실리사이드를 제거함으로써 기판(11) 및 액티브 핀(F)이 분리되게 되므로, 초기에 기판(11)의 양쪽 단부는 액티브 핀(F)과 연결되는 돌출부를 마련하는 것이 바람직하다.
먼저, 액티브 핀(F) 표면을 둘러싸도록 게이트 절연층(17)을 형성한다. 그리고, 게이트 절연층(17)을 둘러싸도록 게이트 절연층(17) 표면에 전도성 물질을 도포하여 게이트(18)를 형성한다. 그리고, 기판(11) 양쪽 단부의 돌출부에 도펀트를 도핑하여 소스(19a) 및 드레인(19b)를 형성한다. 이에 따라, 나노 와이어 구조의 핀(F)을 지닌 나노 와이어 트랜지스터를 형성할 수 있다.
결과적으로 본 발명의 실시예에 의한 액티브 핀 제조 방법에서는 실리사이드 형성 및 식각에 의하여 액티브 핀을 용이하게 제조할 수 있으며, 실리사이드 성장을 제어함으로써 액티브 핀이 오메가 구조 및 나노 와이어 구조로 형성할 수 있다.
도 1a 내지 1f는 본 발명의 일 실시예에 따른 액티브 핀 제조방법을 나타내는 단면도이다.
도 2는 본 발명의 일실시예에 따라 제조된 액티브 핀을 이용한 오메가 게이트 트랜지스터 구조를 나타내는 단면도이다.
도 3은 본 발명의 일 실시예에 따라 제조된 액티브 핀을 이용한 나노 와이어 트랜지스터 구조를 나타내는 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11... 실리콘 기판 12... 절연층
13... 금속층 14... 실리사이드
15... 산화층 17... 게이트 절연층
18... 게이트 전극층 19a... 소스
19b... 드레인 F... 액티브 핀
Claims (7)
- 절연층이 형성된 실리콘 기판을 식각하여 핀 구조를 형성하는 단계;상기 핀 구조가 형성된 실리콘 기판 상에 금속층을 증착하여 실리사이드를 형성하는 단계; 및상기 형성된 실리사이드를 제거하는 단계;를 포함하는 액티브 핀 제조방법.
- 제 1항에 있어서,상기 절연층은 SiO2, SiNx, 및 SiONx로 이루어진 군에서 선택된 1종 이상의 물질로 이루어지는 것을 특징으로 하는 액티브 핀 제조방법.
- 제 1항에 있어서,상기 금속층은 Ni, Pd, Cu, Co, Pt, Al, Ag, Au, MoW, 및 Mo로 이루어진 군에서 선택된 1종 이상의 물질로 이루어지는 것을 특징으로 하는 액티브 핀 제조방법.
- 제 1항에 있어서,상기 실리사이드는 상온 내지 700℃의 열처리 공정에 의해 형성하는 것을 특징으로 하는 액티브 핀 제조방법.
- 제 1항에 있어서,상기 액티브 핀은 나노와이어 형태로 형성되는 것을 특징으로 하는 액티브 핀 제조방법.
- 제 1항에 있어서,상기 액티브 핀은 오메가 형태로 형성되는 것을 특징으로 하는 액티브 핀 제조방법.
- 제 1항의 방법에 의해 형성된 액티브 핀을 포함하는 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070111050A KR20090044799A (ko) | 2007-11-01 | 2007-11-01 | 액티브 핀의 제조 방법 및 이를 포함하는 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070111050A KR20090044799A (ko) | 2007-11-01 | 2007-11-01 | 액티브 핀의 제조 방법 및 이를 포함하는 트랜지스터 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090044799A true KR20090044799A (ko) | 2009-05-07 |
Family
ID=40855306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070111050A KR20090044799A (ko) | 2007-11-01 | 2007-11-01 | 액티브 핀의 제조 방법 및 이를 포함하는 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090044799A (ko) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8097515B2 (en) | 2009-12-04 | 2012-01-17 | International Business Machines Corporation | Self-aligned contacts for nanowire field effect transistors |
| US8129247B2 (en) | 2009-12-04 | 2012-03-06 | International Business Machines Corporation | Omega shaped nanowire field effect transistors |
| US8143113B2 (en) | 2009-12-04 | 2012-03-27 | International Business Machines Corporation | Omega shaped nanowire tunnel field effect transistors fabrication |
| US8173993B2 (en) | 2009-12-04 | 2012-05-08 | International Business Machines Corporation | Gate-all-around nanowire tunnel field effect transistors |
| US8324030B2 (en) | 2010-05-12 | 2012-12-04 | International Business Machines Corporation | Nanowire tunnel field effect transistors |
| US8324940B2 (en) | 2010-04-13 | 2012-12-04 | International Business Machines Corporation | Nanowire circuits in matched devices |
| US8361907B2 (en) | 2010-05-10 | 2013-01-29 | International Business Machines Corporation | Directionally etched nanowire field effect transistors |
| US8384065B2 (en) | 2009-12-04 | 2013-02-26 | International Business Machines Corporation | Gate-all-around nanowire field effect transistors |
| US8455334B2 (en) | 2009-12-04 | 2013-06-04 | International Business Machines Corporation | Planar and nanowire field effect transistors |
| US8513068B2 (en) | 2010-09-17 | 2013-08-20 | International Business Machines Corporation | Nanowire field effect transistors |
| US8586966B2 (en) | 2010-08-16 | 2013-11-19 | International Business Machines Corporation | Contacts for nanowire field effect transistors |
| US8722492B2 (en) | 2010-01-08 | 2014-05-13 | International Business Machines Corporation | Nanowire pin tunnel field effect devices |
| CN105810730A (zh) * | 2014-12-29 | 2016-07-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN105990425A (zh) * | 2015-02-04 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
-
2007
- 2007-11-01 KR KR1020070111050A patent/KR20090044799A/ko not_active Application Discontinuation
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8680589B2 (en) | 2009-12-04 | 2014-03-25 | International Business Machines Corporation | Omega shaped nanowire field effect transistors |
| US8129247B2 (en) | 2009-12-04 | 2012-03-06 | International Business Machines Corporation | Omega shaped nanowire field effect transistors |
| US8143113B2 (en) | 2009-12-04 | 2012-03-27 | International Business Machines Corporation | Omega shaped nanowire tunnel field effect transistors fabrication |
| US8173993B2 (en) | 2009-12-04 | 2012-05-08 | International Business Machines Corporation | Gate-all-around nanowire tunnel field effect transistors |
| US9184301B2 (en) | 2009-12-04 | 2015-11-10 | Globalfoundries Inc. | Planar and nanowire field effect transistors |
| US8097515B2 (en) | 2009-12-04 | 2012-01-17 | International Business Machines Corporation | Self-aligned contacts for nanowire field effect transistors |
| US8384065B2 (en) | 2009-12-04 | 2013-02-26 | International Business Machines Corporation | Gate-all-around nanowire field effect transistors |
| US8455334B2 (en) | 2009-12-04 | 2013-06-04 | International Business Machines Corporation | Planar and nanowire field effect transistors |
| US8507892B2 (en) | 2009-12-04 | 2013-08-13 | International Business Machines Corporation | Omega shaped nanowire tunnel field effect transistors |
| US9105482B2 (en) | 2010-01-08 | 2015-08-11 | International Business Machines Corporation | Nanowire PIN tunnel field effect devices |
| US8722492B2 (en) | 2010-01-08 | 2014-05-13 | International Business Machines Corporation | Nanowire pin tunnel field effect devices |
| US8324940B2 (en) | 2010-04-13 | 2012-12-04 | International Business Machines Corporation | Nanowire circuits in matched devices |
| US8520430B2 (en) | 2010-04-13 | 2013-08-27 | International Business Machines Corporation | Nanowire circuits in matched devices |
| US8772755B2 (en) | 2010-05-10 | 2014-07-08 | International Business Machines Corporation | Directionally etched nanowire field effect transistors |
| US8361907B2 (en) | 2010-05-10 | 2013-01-29 | International Business Machines Corporation | Directionally etched nanowire field effect transistors |
| US8723162B2 (en) | 2010-05-12 | 2014-05-13 | International Business Machines Corporation | Nanowire tunnel field effect transistors |
| US8324030B2 (en) | 2010-05-12 | 2012-12-04 | International Business Machines Corporation | Nanowire tunnel field effect transistors |
| US8586966B2 (en) | 2010-08-16 | 2013-11-19 | International Business Machines Corporation | Contacts for nanowire field effect transistors |
| US8835231B2 (en) | 2010-08-16 | 2014-09-16 | International Business Machines Corporation | Methods of forming contacts for nanowire field effect transistors |
| US8536563B2 (en) | 2010-09-17 | 2013-09-17 | International Business Machines Corporation | Nanowire field effect transistors |
| US8513068B2 (en) | 2010-09-17 | 2013-08-20 | International Business Machines Corporation | Nanowire field effect transistors |
| CN105810730A (zh) * | 2014-12-29 | 2016-07-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN105990425A (zh) * | 2015-02-04 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20090044799A (ko) | 액티브 핀의 제조 방법 및 이를 포함하는 트랜지스터 | |
| US9647117B2 (en) | Apparatus and method for forming semiconductor contacts | |
| US7332774B2 (en) | Multiple-gate MOS transistor and a method of manufacturing the same | |
| DE102008059500B4 (de) | Verfahren zur Herstellung eines Mehr-Gatetransistors mit homogen silizidierten Stegendbereichen | |
| US10199505B2 (en) | Transistors incorporating metal quantum dots into doped source and drain regions | |
| DE102011004506B4 (de) | Herstellungsverfahren für ein Halbleiterbauelement und Halbleiterbauelement als Stegtransistor, der auf einem strukturierten STI-Gebiet durch eine späte Stegätzung hergestellt ist | |
| JP5571286B2 (ja) | 電界効果トランジスタを製造する方法 | |
| DE102012217491B4 (de) | Transistor, verfahren zur herstellung eines transistors und verfahren zurverringerung der parasitären kapazität in einem multi-gate-feldeffekttransistor | |
| US7772048B2 (en) | Forming semiconductor fins using a sacrificial fin | |
| US20040110331A1 (en) | CMOS inverters configured using multiple-gate transistors | |
| US9425288B2 (en) | Method of manufacturing semiconductor device | |
| JP6173083B2 (ja) | 電界効果半導体デバイスを製造する方法 | |
| US20050101069A1 (en) | Confined spacers for double gate transistor semiconductor fabrication process | |
| US7851340B2 (en) | Semiconductor fin integration using a sacrificial fin | |
| TW579548B (en) | Semiconductor device having gate with negative slope and method for manufacturing the same | |
| WO2014063381A1 (zh) | Mosfet的制造方法 | |
| KR100592740B1 (ko) | 쇼트키 장벽 관통 단전자 트랜지스터 및 그 제조방법 | |
| WO2012027864A1 (zh) | 半导体结构及其制造方法 | |
| JPWO2011030396A1 (ja) | 半導体装置およびその製造方法 | |
| JP5355702B2 (ja) | 半導体装置及びその製造方法 | |
| DE10208881B4 (de) | Selbstjustierendes Verfahren zur Herstellung eines Doppel-Gate MOSFET sowie durch dieses Verfahren hergestellter Doppel-Gate MOSFET | |
| KR100855870B1 (ko) | 핀과 리세스 혼합 채널을 가진 전계효과트랜지스터 및 그제조방법 | |
| JP2008071851A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20090114936A (ko) | 더미 게이트를 이용한 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |