KR20090044790A - 발광 다이오드 패키지 - Google Patents

발광 다이오드 패키지 Download PDF

Info

Publication number
KR20090044790A
KR20090044790A KR1020070111037A KR20070111037A KR20090044790A KR 20090044790 A KR20090044790 A KR 20090044790A KR 1020070111037 A KR1020070111037 A KR 1020070111037A KR 20070111037 A KR20070111037 A KR 20070111037A KR 20090044790 A KR20090044790 A KR 20090044790A
Authority
KR
South Korea
Prior art keywords
mount
led chip
semiconductor layer
lead
conductive semiconductor
Prior art date
Application number
KR1020070111037A
Other languages
English (en)
Inventor
오광용
조유정
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020070111037A priority Critical patent/KR20090044790A/ko
Publication of KR20090044790A publication Critical patent/KR20090044790A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 캐비티를 갖는 패키지 본체; 상기 캐비티의 바닥에 형성된 상부가 개방된 마운트; 상기 마운트에 위로부터 삽입 실장되는 LED칩; 상기 LED 칩에 전원을 공급하기 위해 상기 마운트의 상부 및 상기 마운트의 하부에 각각 연장 설치되는 제 1 리드 및 제 2 리드를 포함하는 LED 패키지를 제공한다. 상기 LED 칩은, 기판과 상기 기판위에 차례대로 형성된 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층, 및 금속층을 포함하되, 상기 제 1 도전형 반도체층의 일부가 노출되어 있다. 상기 LED 칩은 상기 노출된 제 1 도전형 반도체층의 일부가 상기 제 1 리드에 접속하고, 상기 금속층이 상기 제 2 리드에 접속하도록 상기 마운트에 실장된다.
와이어본딩, LED, 마운트, 발광다이오드

Description

발광 다이오드 패키지{LIGHT EMITTING DIODE PACKAGE}
본 발명은 발광 다이오드 패키지에 관한 것으로, 더욱 상세하게는 와이어 본딩을 사용하지 않고도 LED 칩에 전원을 공급할 수 있도록 하며 전기 전도성 및 열방출이 개선된 발광 다이오드 패키지에 관한 것이다.
일반적으로, 발광 다이오드(LED; Light Emitting Diode, 이하 ‘LED'라 함)는 전류 인가에 의해 P-N 반도체 접합(P-N junction)에서 전자와 정공이 만나 빛을 발하는 소자로서, LED는 저전압, 저전류로 연속 발광이 가능하고 소비전력이 작은 이점 등 기존의 광원에 비해 많은 이점을 갖고 있다.
위와 같은 LED는 통상 패키지 구조로 제조되며, 그 중에는, 인쇄회로기판(PCB)에 LED칩을 실장하고, 그 LED칩을 투명의 수지로 봉지한 구조의 LED 패키지가 공지되어 있다. 또한, 인쇄회로기판 대신에 세라믹 또는 PPA(polyphthalamide) 수지재에 의해 지지된 리드 프레임 상에 LED칩이 실장된 구조의 다른 패키지들도 공지되어 있다.
이와 같은 종래의 LED 패키지들은 도 1에 도시된 바와 같이 패키지 본체(3)의 실장면에 LED칩(6)을 부착하고 와이어(7) 본딩을 한 상태에서 봉지재(8)를 형성 함에 따라 패키지 구조로 완성된다.
그러나, 2 와이어 본딩을 통하여 전극을 형성하는 경우 발광 면적이 감소하여 전체적인 발광 효율이 감소하는 문제점이 있다. 또한 사파이어 기판의 낮은 열전도성으로 고효율 패키지를 제작하기 어렵고 와이어의 탈착으로 인한 불량이 발생하고 있다.
본 발명이 해결하고자 하는 과제는 와이어 본딩을 사용하지 않고도 LED 칩에 전원을 공급할 수 있도록 하며 전기 전도성 및 열방출이 개선된 LED 패키지를 제공하는데 있다.
이러한 과제를 달성하기 위한 본 발명의 일측면에 의하면, 캐비티를 갖는 패키지 본체; 상기 캐비티의 바닥에 형성된 상부가 개방된 마운트; 상기 마운트에 위로부터 삽입 실장되는 LED칩; 상기 LED 칩에 전원을 공급하기 위해 상기 마운트의 상부 및 상기 마운트의 하부에 각각 연장 설치되는 제 1 리드 및 제 2 리드를 포함하는 LED 패키지를 제공한다. 상기 LED 칩은, 기판과 상기 기판위에 차례대로 형성된 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층, 및 금속층을 포함하되, 상기 제 1 도전형 반도체층의 일부가 노출되어 있다. 상기 LED 칩은 상기 노출된 제 1 도전형 반도체층의 일부가 상기 제 1 리드에 접속하고, 상기 금속층이 상기 제 2 리드에 접속하도록 상기 마운트에 실장된다.
바람직하게는, 상기 마운트는 투명 재질로 이루어진다.
바람직하게는 상기 LED 패키지는 상기 마운트에 실장된 LED 칩의 상부를 덮는 봉지부재를 더 포함한다.
본 발명의 실시예에 따르면, LED 패키지의 캐비티에 LED 칩을 삽입하여 실장 할 수 있도록 가운데가 비어있는 마운트를 형성하고, 마운트의 상부 및 하부에 전용 리드를 각각 설치한 다음, LED 칩을 마운트에 위로부터 삽입 실장하여 별도의 와이어 본딩 기법을 사용하지 않고도 LED 칩에 전원을 공급할 수 있게 함으로써, 종래에 와이어 본딩을 사용하는 LED 패키지에 비하여 불량율을 낮출 수 있고, 발광 영역이 넓어짐에 따라 발광 효율이 개선되고, LED 칩에서 발생된 열이 마운트를 통해 LED 패키지 본체의 외부로 방출될 수 있음에 따라 열방출 효과도 크게 개선된다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들을 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2 는 본 발명의 일 실시예에 따른 LED 패키지를 설명하기 위한 단면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 LED 패키지(10)는 리드프레임으로 형성되어 외부 전극들에 연결되는 제 1 및 제 2 리드(11, 12) 및 이것과 일체로 성형된 패키지 본체(13)를 구비한다. 패키지 본체(13)의 재질은 예를 들면, 플라스틱, 세라믹 재질로, LED 패키지 내부 구조를 다양하게 설계할 수 있다.
상기 제 1 및 제 2 리드(11, 12)는 각각의 일단이 근접하여 대향하도록 배치되며, 타단은 서로 반대방향으로 연장하여 패키지 본체(13)의 외부로 돌출된다. 도면상에 상기 제 1 및 제 2 리드(11, 12)의 타단이 패키지 본체(13)의 외부로 돌출되는 것으로 설명하고 있으나, 본 발명이 이에 한정되는 것은 아닌바, 상기 제 1 및 제 2 리드(11, 12)는 패키지 본체(13)를 상하로 관통하는 비아(via, 미도시)를 통해 외부 전극에 각각 전기적으로 연결될 수도 있다.
상기 패키지 본체(13)는 상기 제 1 및 제 2 리드(11, 12)의 적어도 일부를 둘러싸서 상기 제 1 및 제 2 리드(11, 12)를 고정시킨다. 또한, 상기 패키지 본체(13)는 상기 제 1 및 제 2 리드(11, 12)를 노출시키는 캐비티(15)를 갖는다. 상기 캐비티(15)의 내벽(14)은 LED칩(100)에서 방출된 빛을 외부로 반사하도록 일정한 경사면을 갖는다.
캐비티(15)의 바닥에는 LED칩(100)을 실장하기 위한 마운트(18)가 형성되어 있다. 마운트(18)는 도시된 바와 같이 일정한 높이를 가지며, 중앙이 비어있고 일정한 두께를 가지며 위쪽은 개방되어 위쪽으로부터 LED칩(100)을 삽입하여 실장할 수 있게 되어 있다. 마운트(18)의 상부 한쪽에는 제 1 리드(11)의 연장부(11a)가 설치되어 있다. 마운트(18)의 다른쪽 측면으로는 제 2 리드(12)의 연장부(12a)가 삽입되어 마운트(18)의 내측 바닥에 설치되어 있다.
마운트(18)는 투명 수지 또는 유리 등의 투명재질로 이루어져 LED칩(100)으로부터 방출된 광을 외부로 투과시킨다. 또한 마운트(18)는 제 1 리드(11) 및 제 2 리드(12)가 설치됨에 따라 절연물질로 이루어져야 한다.
상기 LED칩(100)은 마운트(18)의 위쪽으로부터 삽입되어 설치된다 이때, 상기 LED칩(100)은 상기 제 1 리드(11)의 연장부(11a)에 도전성 접착제에 의해 부착될 수 있다. 상기 도전성 접착제는 은 에폭시(Ag epoxy)일 수 있다. 이에 더하여, 상기 LED칩(100)은 제 2 리드(12)의 연장부(12a)에 접속될 수 있다. 이에 따라, 상기 LED칩(100)은 상기 제 1 및 제 2 리드(11, 12)에 전기적으로 연결된다.
이후, 상기 캐비티(15)에는 봉지부재(16)가 채워진다. 상기 봉지부재(16)는 상기 마운트(18)에 실장된 LED칩(100) 상부를 덮는다. 이때, 봉지부재(16)는 실리콘 수지일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
이에 더하여, 상기 봉지부재(16)의 상부면은 도 2에 도시된 바와 같이 일정한 곡률을 가질 수 있으며, 평평한 면일 수도 있다. 또한, 상기 봉지부재(16)는 적어도 하나의 형광체(미도시)를 함유할 수 있다. 이러한 형광체는 LED칩(100)에서 방출된 빛의 파장을 변환시키기 위해 채택된다.
도 3은 본 발명의 일실시예에 따른 LED 패키지에 사용되는 LED칩을 보여준다.
도 3을 참조하면, LED칩(100)은 기판(110) 상에 반도체층들(120, 130, 140) 및 전도성 금속층(150)을 포함한다. 상기 기판(110)은 절연 또는 도전성 기판일 수 있으며, 예컨대 사파이어 또는 탄화실리콘(SiC) 기판일 수 있다. 또한, 상기 기판(110)은 그 상부면 및/또는 하부면이 패터닝된 기판일 수 있다.
상기 반도체층들(120, 130, 140)은 제 1 도전형 반도체층(120), 상기 제 1 도전형 반도체층의 일영역 상에 위치하는 제 2 도전형 반도체층(140) 및 상기 제 1 도전형 반도체층(120)과 제 2 도전형 반도체층(140) 사이에 개재된 활성층(130)을 포함한다. 여기서, 상기 제 1 및 제 2 도전형 반도체층은 각각 n형 및 p형, 또는 p형 및 n형이다.
제 1 도전형 반도체층(120), 활성층(130) 및 제 2 도전형 반도체층(140)은 각각 질화갈륨 계열의 반도체 물질 즉, (B, Al, In, Ga)N으로 형성될 수 있다. 상기 활성층(130)은 요구되는 파장의 광 예컨대 자외선 또는 청색광을 방출하도록 조성 원소 및 조성비가 결정되며, 제 1 도전형 반도체층(120) 및 제 2 도전형 반도체층(140)은 상기 활성층(130)에 비해 밴드갭이 큰 물질로 형성된다.
상기 제 1 도전형 반도체층(120) 및/또는 제 2 도전형 반도체층(140)은, 도시한 바와 같이, 단일층으로 형성될 수 있으나, 다층 구조로 형성될 수도 있다. 또한, 활성층(130)은 단일 양자웰 또는 다중 양자웰 구조를 가질 수 있다.
제 2 도전형 반도체층(140)의 상부에는 금속박막이 형성된다.
한편, LED 칩(100)은 금속층(150), 제 2 도전형 반도체층(140), 활성층(130)과 제 1 도전형 반도체층(120)의 일부가 에칭되어 제 1 도전형 반도체층의 일부가 노출되어 있다.
도 4 및 도 5는 도 3에 도시된 LED 칩을 형성하는 공정을 설명하기 위한 단면도이다. 도 4를 참조하면, 우선 기판(110)을 준비한다. 상기 기판(110)은 예컨대 사파이어 기판 또는 탄화실리콘 기판일 수 있다.
이어서, 상기 기판(110) 상에 반도체층들을 형성한다. 기판(110) 상에 제 1 도전형 반도체층(120), 활성층(130) 및 제 2 도전형 반도체층(140)이 형성된다. 또 한, 제 1 도전형 반도체층(120)을 형성하기 전, 기판(110) 상에 버퍼층(미도시됨)이 형성될 수 있다.
기판(110)은 사파이어(Al2O3), 탄화실리콘(SiC), 산화아연(ZnO), 실리콘(Si), 갈륨비소(GaAs), 갈륨인(GaP), 리튬-알루미나(LiAl2O3), 질화붕소(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN) 기판일 수 있으나, 이에 한정되는 것은 아니며, 기판(100) 상에 형성될 반도체층의 물질에 따라 다양하게 선택될 수 있다. 또한, 기판(110)은 그 상부면 및/또는 하부면이 패터닝된 기판일 수 있다.
제 1 도전형 반도체층(120), 활성층(130) 및 제 2 도전형 반도체층(140)은 각각 질화갈륨 계열의 반도체 물질 즉, (B, Al, In, Ga)N로 형성될 수 있다. 상기 제 1 도전형 및 제 2 도전형 반도체층(120, 140) 및 활성층(130)은 금속유기화학기상증착(MOCVD), 분자선 성장(molecular beam epitaxy) 또는 수소화물 기상 성장(hydride vapor phase epitaxy; HVPE) 기술 등을 사용하여 단속적으로 또는 연속적으로 성장될 수 있다.
여기서, 상기 제 1 및 제 2 반도체층들은 각각 n형 및 p형, 또는 p형 및 n형이다. 질화갈륨 계열의 화합물 반도체층에서, n형 반도체층은 불순물로 예컨대 실리콘(Si)을 도핑하여 형성될 수 있으며, p형 반도체층은 불순물로 예컨대 마그네슘(Mg)을 도핑하여 형성될 수 있다.
상기 제 2 도전형 반도체층(140)에 금속층(150)을 형성한다. 예를 들어 스퍼터링 공정을 이용할 수 있다.
도 5를 참조하면, 금속층(150)위에 발광 영역을 한정하는 포토레지스트 패턴들(미도시됨)을 형성한다.
이어서, 상기 포토레지스트 패턴을 식각마스크로 사용하여 제 2 도전형 반도체층(140), 활성층(130) 및 제 1 도전형 반도체층(120)의 일부를 차례로 식각한다. 상기 식각 공정에 의해 제 1 도전형 반도체층(120)의 일부를 노출시킨다.
도 6을 참조하면, 상기 패키지 본체(13)는 상기 제 1 및 제 2 리드(11, 12)의 적어도 일부를 둘러싸서 상기 제 1 및 제 2 리드(11, 12)를 고정시킨다. 또한, 상기 패키지 본체(13)는 상기 제 1 및 제 2 리드(11, 12)를 노출시키는 캐비티(15)를 갖는다. 상기 캐비티(15)의 내벽(14)은 LED칩(100)에서 방출된 빛을 외부로 반사하도록 일정한 경사면을 갖는다.
LED칩(100)을 실장하기 위한 마운트(18)가 캐비티(15)이 바닥에 설치되어 있다. 마운트(18)는 일정한 높이를 가지며, 중앙이 비어있고 위쪽은 개방되어 있다. 마운트(18)의 상부 한쪽에는 제 1 리드(11)의 연장부(11a)가 설치되어 있다. 마운트(18)의 다른쪽 측면으로는 제 2 리드(12)의 연장부(12a)가 삽입되어 마운트(18)의 내측 바닥에 설치되어 있다.
LED 칩(100)은 도 5에 도시된 기판(110)이 위쪽으로 하고 금속층(150)이 아래쪽을 향하도록 하여 마운트(18)에 삽입되어 설치된다. 이에 따라 노출된 제 1 도전형 반도체층(120)이 마운트(18)의 상부에 설치된 제 1 리드 연장부(11a)에 접속된다. 아울러, 금속층(150)은 마운트(18)의 내측 바닥에 설치되어 있는 제 2 리드 연장부(12a)에 접속된다. 이후, LED 칩(100)을 마운트(18)에 실장한 상태에서 캐비 티(15)에 봉지부재(16)(도 2)를 채우면 된다.
LED 칩(100)은 제 1 도전형 반도체층(120)에 접속된 제 1 리드 연장부(11a)와, 금속층(150)에 접속된 제 2 리드 연장부(12a)를 통해 동작 전원을 공급받아 발광을 하게 된다.
LED 칩(100)이 마운트(18)에 실장된 상태에서 LED 칩(100)의 옆쪽이나 아래쪽으로 방출되는 광은 투명 재질의 마운트(18)를 투과하여 캐비티의 내벽(14)에 반사되어 외부로 방출되어 진다.
본 발명은 바람직한 실시예를 참조하여 설명되었다. 그렇지만, 구체적으로 설명된 것과는 다른 많은 기타 실시예들이 또한 본 발명의 사상 및 범위 내에 들어간다는 것을 관련 분야의 당업자들은 이해할 것이다.
예를 들어, 본 발명의 일실시예에서는 마운트(18)의 하부에 제 2 리드(12)의 연장부(12a)가 삽입 설치되었는데, 제 2 리드(12)의 재질을 반사재질이 뛰어난 재질을 사용하여 LED 칩(100)으로부터 방출된 광이 효과적으로 반사되게 할 수 있다. 아울러, 제 2 리드(12)를 마운트(18)의 내측 하부에 연장시키는 방법에 있어서 전도성 금속을 증착하여 박막으로 형성하고 그 박막의 일부에 까지만 제 2 리드(12)를 연장시키게 할 수 도 있을 것이다.
도 1 은 종래기술에 따른 LED 패키지를 설명하기 위한 단면도이다.
도 2 는 본 발명의 일 실시예에 따른 LED 패키지를 설명하기 위한 단면도이다.
도 3은 본 발명의 일실시예에 따른 LED 패키지에 사용되는 LED칩을 보여주는 도면이다.
도 4 및 도 5는 도 3에 도시된 LED 칩을 형성하는 공정을 설명하기 위한 단면도이다.
도 6은 본 발명의 일실시예에 따른 LED 패키지에서 LED 칩이 실장되는 것을 설명하기 위한 도면이다.

Claims (4)

  1. 캐비티를 갖는 패키지 본체;
    상기 캐비티의 바닥에 형성된 상부가 개방된 마운트;
    상기 마운트에 위로부터 삽입 실장되는 LED칩;
    상기 LED 칩에 전원을 공급하기 위해 상기 마운트의 상부 및 상기 마운트의 하부에 각각 연장 설치되는 제 1 리드 및 제 2 리드를 포함하는 것을 특징으로 하는 발광 다이오드 패키지.
  2. 청구항 1에 있어서,
    상기 LED 칩은,
    기판과 상기 기판위에 차례대로 형성된 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층, 및 금속층을 포함하되,
    상기 제 1 도전형 반도체층의 일부가 노출되어 있으며,
    상기 LED 칩은 상기 노출된 제 1 도전형 반도체층의 일부가 상기 제 1 리드에 접속하고, 상기 금속층이 상기 제 2 리드에 접속하도록 상기 마운트에 실장되는 것을 특징으로 하는 발광 다이오드 패키지.
  3. 청구항 1에 있어서,
    상기 마운트는 투명 재질인 것을 특징으로 하는 발광 다이오드 패키지.
  4. 청구항 1에 있어서,
    상기 마운트에 실장된 LED 칩의 상부를 덮는 봉지부재를 더 포함하는 것을 특징으로 하는 발광 다이오드 패키지.
KR1020070111037A 2007-11-01 2007-11-01 발광 다이오드 패키지 KR20090044790A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070111037A KR20090044790A (ko) 2007-11-01 2007-11-01 발광 다이오드 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070111037A KR20090044790A (ko) 2007-11-01 2007-11-01 발광 다이오드 패키지

Publications (1)

Publication Number Publication Date
KR20090044790A true KR20090044790A (ko) 2009-05-07

Family

ID=40855299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070111037A KR20090044790A (ko) 2007-11-01 2007-11-01 발광 다이오드 패키지

Country Status (1)

Country Link
KR (1) KR20090044790A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008672B2 (en) 2009-12-29 2011-08-30 Lg Innotek Co., Ltd. Light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008672B2 (en) 2009-12-29 2011-08-30 Lg Innotek Co., Ltd. Light emitting device

Similar Documents

Publication Publication Date Title
KR102170113B1 (ko) 발광 소자 패키지 및 이를 구비한 자외선 램프
JP5963798B2 (ja) 発光素子パッケージ及び照明システム
KR100652133B1 (ko) 플립칩 구조의 발광 소자
KR101752663B1 (ko) 발광소자 및 발광소자 제조방법
US9214606B2 (en) Method of manufacturing light-emitting diode package
US9583681B2 (en) Light emitter device packages, modules and methods
KR101515310B1 (ko) 발광 다이오드 칩
JP5416149B2 (ja) 発光素子パッケージ及び照明システム
US8829538B2 (en) Light emitting device package
KR20120030761A (ko) 발광 소자 패키지 및 발광 모듈
US8729568B2 (en) Light emitting device
KR20060087620A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 탑재한패키지
KR20070075164A (ko) 발광소자와 그 제조방법
KR100813197B1 (ko) 발광 모듈 및 이를 포함하는 발광 패키지
KR101628384B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101360881B1 (ko) 전도성 연결 배선을 구비한 발광 다이오드
KR20090044790A (ko) 발광 다이오드 패키지
KR100813196B1 (ko) 발광 칩 및 이를 포함하는 발광 장치
KR101481012B1 (ko) 발광 소자 및 발광 소자 패키지
KR101679760B1 (ko) 발광 소자
KR102170219B1 (ko) 발광 소자 및 발광 소자 패키지
KR20090016120A (ko) 발광 다이오드 패키지 및 발광 다이오드 칩
KR100813070B1 (ko) 발광 소자 패키지 및 그 제조방법
KR101540762B1 (ko) 발광 소자 및 발광 소자 패키지
KR101735672B1 (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination