KR101481012B1 - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR101481012B1
KR101481012B1 KR20130018565A KR20130018565A KR101481012B1 KR 101481012 B1 KR101481012 B1 KR 101481012B1 KR 20130018565 A KR20130018565 A KR 20130018565A KR 20130018565 A KR20130018565 A KR 20130018565A KR 101481012 B1 KR101481012 B1 KR 101481012B1
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
electrode
emitting device
semiconductor layer
Prior art date
Application number
KR20130018565A
Other languages
English (en)
Other versions
KR20140104719A (ko
Inventor
이상일
Original Assignee
루미마이크로 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루미마이크로 주식회사 filed Critical 루미마이크로 주식회사
Priority to KR20130018565A priority Critical patent/KR101481012B1/ko
Publication of KR20140104719A publication Critical patent/KR20140104719A/ko
Application granted granted Critical
Publication of KR101481012B1 publication Critical patent/KR101481012B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

발광 소자 및 발광 소자 패키지에 관한 것이다.
발광 소자는 기판, 상기 기판의 제1면의 중심영역 상에 형성되고, 제1반도체층, 활성층 및 제2반도체층을 포함하는 발광 구조물, 상기 제1반도체층에 전기적으로 연결되는 제1전극, 그리고 상기 제2반도체층에 전기적으로 연결되는 제2전극을 포함하되, 상기 제1전극과 상기 제2전극은 상기 기판의 두께방향으로 관통되어 상기 기판의 제2면으로 노출된다.

Description

발광 소자 및 발광 소자 패키지{luminous element and luminous element package}
본 발명은 발광 소자 및 발광 소자 패키지에 관한 것으로서, 더욱 상세하게는 발광 다이오드 및 발광 다이오드 패키지에 관한 것이다.
발광 소자(luminous element)는 전기를 빛으로 변환하는 소자이다. 대표적인 발광 소자로는 발광 다이오드(Light Emitting Diode, LED), 반도체 레이저(Laser Diode, LD) 등이 있다.
발광 다이오드는 갈륨비소(GaAs), 알루미늄갈륨비소(AlGaAs), 질화갈륨(GaN), 알루미늄인듐갈륨인(AlGaInP) 등의 화합물에 전류를 흘려 빛을 발산하는 반도체 소자이다.
발광 다이오드는 인쇄회로기판에 실장되기 전에 발광 다이오드 패키지로 패키징된다. 일반적으로 발광 다이오드 패키지에서, 발광 다이오드는 칩 본딩(chip bonding)을 통해 패키지 바디에 형성된 캐비티(cavity)에 탑재된다. 또한, 발광 다이오드의 전극은 하나 이상의 와이어 본딩(wire bonding)을 통해 리드 프레임(lead frame)에 연결된다. 캐비티 내의 발광 다이오드 및 와이어는 외부 환경으로부터 보호되도록 투명한 수지재를 이용하여 몰딩된다.
한편, 발광 다이오드의 패키징을 위한 칩 본딩 및 와이어 본딩은, 작업자의 수작업 또는 단가가 높은 전문화된 장비의 사용을 필요로 한다. 이는, 패키징 과정에서 소모되는 비용 및 시간을 늘리는 요인으로 작용할 수 있다. 또한, 수작업은 불량 발생 요인으로 작용할 수 있으며, 작업자의 숙련도에 따라 발광 다이오드 패키지의 광학적 특성에 편차를 가져올 수도 있다.
또한, 발광 다이오드 칩에서 발생하는 열원이 칩 본딩에 사용된 접착제를 통한 뒤 방열판으로 전달되는 구조로 되어 있어, 칩에서 발생하는 열을 방열판으로 전달하는 열 전달 효율이 떨어지는 경향이 있다.
본 발명이 이루고자 하는 기술적 과제는, 열 방출 및 광 효율을 향상시키기 위한 발광 소자 및 발광 소자 패키지를 제공하는 데 있다.
본 발명의 일 실시 예에 따른 발광 소자는, 기판, 상기 기판의 제1면의 중심영역 상에 형성되고, 제1반도체층, 활성층 및 제2반도체층을 포함하는 발광 구조물, 상기 제1반도체층에 전기적으로 연결되는 제1전극, 그리고 상기 제2반도체층에 전기적으로 연결되는 제2전극을 포함하되, 상기 제1전극과 상기 제2전극은 상기 기판의 두께방향으로 관통되어 상기 기판의 제2면으로 노출된다.
본 발명의 일 실시 예에 따른 발광 소자 패키지는, 기판, 상기 기판의 제1면의 중심영역 상에 형성되고, 제1반도체층, 활성층 및 제2반도체층을 포함하는 발광 구조물, 상기 제1반도체층에 전기적으로 연결되는 제1전극, 그리고 상기 제2반도체층에 전기적으로 연결되는 제2전극을 포함하되, 상기 제1전극과 상기 제2전극은 상기 기판의 두께방향으로 관통되어 상기 기판의 제2면으로 노출되는 발광소자, 그리고 상기 발광 소자의 상기 기판 상에 형성되어 상기 기판의 중심영역을 노출시키는 캐비티를 포함하는 패키지 바디를 포함하되, 상기 발광 소자의 상기 제1 및 제2 전극이 상기 패키지 바디의 후면으로 노출된다.
본 발명의 다른 실시 예에 따른 발광 소자는, 기판, 상기 기판의 제1면의 중심영역 상에 형성되고, 제1반도체층, 활성층 및 제2반도체층을 포함하는 발광 구조물, 상기 제1반도체층에 전기적으로 연결되는 제1전극, 그리고 상기 제2반도체층에 전기적으로 연결되는 제2전극을 포함하되, 상기 제1전극과 상기 제2전극은 일부가 상기 기판의 제2면으로 노출되도록 상기 기판의 측면을 따라 연장 형성된다.
본 발명의 다른 실시 예에 따른 발광 소자 패키지는, 기판, 상기 기판의 제1면의 중심영역 상에 형성되고, 제1반도체층, 활성층 및 제2반도체층을 포함하는 발광 구조물, 상기 제1반도체층에 전기적으로 연결되는 제1전극, 그리고 상기 제2반도체층에 전기적으로 연결되는 제2전극을 포함하되, 상기 제1전극과 상기 제2전극은 일부가 상기 기판의 제2면으로 노출되도록 상기 기판의 측면을 따라 연장 형성되는 발광 소자, 그리고 상기 발광 소자의 상기 기판 상에 형성되어 상기 기판의 중심영역을 노출시키는 캐비티를 포함하는 패키지 바디를 포함하되, 상기 발광 소자의 상기 제1 및 제2전극이 상기 패키지 바디의 후면으로 노출된다.
본 발명의 실시예에 따르면, 발광 소자는 와이어 본딩 및 칩 본딩 없이 인쇄 회로 기판 또는 다른 캐리어 기판에 직접 부착될 수 있다. 이에 따라, 패키징 공정의 대부분을 웨이퍼 수준에서 수행하는 것이 가능하고, 이는 패키징된 발광 소자의 전체 가격을 상당히 감소시킬 수 있다.
또한, 발광 소자를 별도의 세라믹 기판 없이 칩 단위로 패키징함으로써, 종래의 발광 소자 패키지들에 비해 더 작은 면적에 패키징된 발광 소자를 위치시키는 것이 가능하여 회로 기판 위의 공간을 절약하는 것이 가능하다.
또한, 발광 소자에서 발생하는 열을 직접적으로 외부로 배출함으로써 기존에 세라믹 기판에 의해 발생하는 열적 저항(thermal resistance)을 개선하는 효과가 있다. 또한, 패키징 과정에서 사용되는 접착제로 인한 광효율 감소 및 열적 저항 증가를 최소화하는 효과가 있다.
또한, 패키징을 위해 별도의 와이어 본딩 또는 칩 본딩 공정을 진행할 필요가 없어, 패키징 공정에 수요되는 시간 및 비용을 줄이는 효과가 있으며, 이는 발광 소자 패키지의 제조 단가를 낮추는 효과가 있다.
도 1은 본 발명의 제1실시 예에 따른 발광 소자를 도시한 사시도이다.
도 2는 본 발명의 제1실시 예에 따른 발광 소자의 상부면을 도시한 평면도이다.
도 3은 본 발명의 제1실시 예에 따른 발광 소자의 하부면을 도시한 평면도이다.
도 4는 본 발명의 제1실시 예에 따른 발광 소자의 측단면도이다.
도 5는 본 발명의 제1실시 예에 따른 발광 소자 패키지를 도시한 사시도이다.
도 6은 본 발명의 제1실시 예에 따른 발광 소자 패키지의 측단면도이다.
도7은 본 발명의 제2실시 예에 따른 발광 소자를 도시한 사시도이다.
도 8은 본 발명의 제2실시 예에 따른 발광 소자의 측단면도다.
도 9는 본 발명의 제2실시 예에 따른 발광 소자 패키지의 측단면도다.
도11은 본 발명의 제3실시 예에 따른 발광 소자를 도시한 사시도이다.
도 11는 본 발명의 제3실시 예에 따른 발광 소자의 측단면도다.
도 12은 본 발명의 제3실시 예에 따른 발광 소자 패키지의 측단면도다.
도 13는 본 발명의 제4실시 예에 따른 발광 소자를 도시한 사시도이다.
도 14는 본 발명의 제4실시 예에 따른 발광 소자의 측단면도다.
도 15은 본 발명의 제4실시 예에 따른 발광 소자 패키지의 측단면도다.
도 16은 본 발명의 제5 실시 예에 따른 발광 소자를 도시한 사시도이다.
도 17은 본 발명의 제5 실시 예에 따른 발광 소자의 측단면도다.
도 18는 본 발명의 제5 실시 예에 따른 발광 소자 패키지의 측단면도다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제2, 제1등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2구성요소는 제1구성요소로 명명될 수 있고, 유사하게 제1구성요소도 제2구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 문서에서 사용하는 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 문서에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 문서에서 어떤 구성요소가 다른 구성요소에 "접속되어" 있다거나 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 접속되어 있거나 또는 연결되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 한다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 접속되어" 있다거나 "직접 연결되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 문서에서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하부/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상부/위 또는 하부/아래에 대한 기준은 도면을 기준으로 설명한다.
또한, 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 문서에서는 발광 소자가 PN 접합구조의 발광 다이오드인 경우를 예로 들어 설명하나, 본 문서에 개시된 기술적 사상은 이에 한정되지 않음을 분명히 밝혀둔다. 발광 소자는 NP, PN, NPN, PNP 접합구조 중 적어도 하나의 접합구조로 형성되는 발광 다이오드를 포함할 수 있다.
이하, 도 1 내지 도 6을 참조하여 본 발명의 제1실시 예에 따른 발광 소자 및 발광 소자 패키지에 대하여 상세하게 설명하기로 한다.
도 1은 본 발명의 제1실시 예에 따른 발광 소자를 도시한 사시도이다. 또한, 도 2는 본 발명의 제1실시 예에 따른 발광 소자의 상부면을 도시한 평면도이고, 도 3은 본 발명의 제1실시 예에 따른 발광 소자의 하부면을 도시한 평면도이다. 또한, 도 4는 본 발명의 제1실시 예에 따른 발광 소자의 측단면도로서, 도 2에 도시된 바와 같이 발광 소자를 A-A'측으로 절단한 단면도다.
도 1 내지 도 4를 참조하면, 발광 소자(100)는 기판(111), 발광 구조물(120), 제1전극(130), 제2전극(140) 등을 포함한다.
기판(111)은 후술하는 발광 구조물(120)의 성장 기판으로서, 사파이어(Al2O3), 질화규소(SiN), 탄화규소(SiC), 규소(Si), 갈륨비소(GaAs), 알루미늄 갈륨 질화갈륨(GaN), 산화아연(ZnO), 갈륨인(GaP), 인화인듐(InP), 게르마늄(Ge), 산화갈륨(Ga2O3), 산화갈륨리튬(LiGaO3) 중 적어도 하나로 구성될 수 있다. 예를 들어, 기판(111)은 사파이어 기판으로 구성될 수 있다.
기판(111)의 상부면에는 발광 구조물(120)이 형성된다. 발광 구조물(120)은 발광 소자를 칩 단위로 패키징하기 위해 도 2에 도시된 바와 같이 기판(111)의 중심 영역에 형성될 수 있다. 본 문서에서 기판의 중심 영역은 기판의 중심을 포함하되, 기판의 외곽으로부터 내측으로 소정 간격 이격되어 있는 영역을 나타낸다. 또한, 본 문서에서 외곽 영역은 기판의 중심 영역을 제외한 나머지 영역 즉, 기판의 중심 영역을 둘러싼 영역을 나타낸다.
기판(111)의 외곽 영역에는 후술하는 제1전극(130) 및 제2전극(140)이 구비된다.
발광 구조물(120)은 제1반도체층(121), 제2반도체층(125), 제1반도체층(121)과 제2반도체층(125) 사이에 배치되는 활성층(123) 등을 포함한다.
제1반도체층(121)은 기판(111)의 상부면에 적층 형성된다.
제1반도체층(121)은 제1반도체층(121)은 인듐알루미늄질화갈륨(InAlGaN), 질화갈륨(GaN), 알루미늄질화갈륨(AlGaN), 알루미늄인듐질화물(AlInN), 인듐질화갈륨(InGaN), 질화알루미늄(AlN), 질화인듐(InN) 등의 질화물 반도체로 구성된다. 예를 들어, 제1반도체층(121)은 질화갈륨(GaN)계 반도체로 구성될 수 있다.
제1반도체층(121)이 N형 반도체층인 경우, 제1반도체층(121)은 N형의 질화물 반도체층에 N형 도펀트가 도핑되어 형성될 수 있다. N형 도펀트(dopant)로는 규소(Si), 게르마늄(Ge), 주석(Sn), 셀레늄(Se), 텔루르(Te) 산소(O), 황(S) 등이 사용될 수 있다.
기판(111)과 제1반도체층(121) 사이의 격자부정합을 완화하기 위해 기판(111)과 제1반도체층(121) 사이에는 버퍼층(미도시)이 형성될 수 있다.
제1반도체층(121)의 상부면에는 활성층(123) 및 제1전극 패턴(131)이 서로 이격되어 형성된다.
활성층(123)은 제1반도체층(121)을 통해서 주입되는 전자(또는 정공)와 제2반도체층(125)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 활성층(123)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 기능을 수행한다.
활성층(123)은 단일 양자 우물 구조, 다중 양자 우물 구조(Multi Quantum Well, MQW), 양자점 구조, 양자선 구조 등으로 형성될 수 있다. 예를 들어, 활성층(123)은 다중 양자 우물 구조로 형성될 수 있다. 활성층(123)이 다중 양자 우물 구조로 형성된 경우, 활성층(123)은 복수의 우물층(Well)과 복수의 장벽층(Barrier)이 적층되어 형성될 수 있다. 예를 들어, 활성층(123)은 InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.
제2반도체층(125)은 활성층(123)의 상부면에 적층 형성된다.
제2반도체층(125)은 인듐알루미늄질화갈륨(InAlGaN), 질화갈륨(GaN), 알루미늄질화갈륨(AlGaN), 알루미늄인듐질화물(AlInN), 인듐질화갈륨(InGaN), 질화알루미늄(AlN), 질화인듐(InN) 등의 질화물 반도체로 구성된다. 예를 들어, 제2반도체층(125)은 질화갈륨(GaN)계 반도체로 구성될 수 있다.
제2반도체층(125)이 P형 반도체층인 경우, 제2반도체층(125)은 P형의 질화물 반도체층에 P형 도펀트가 도핑되어 형성될 수 있다. P형 도펀트(dopant)로는 마그네슘(Mg), 아연(Zn), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 베릴륨(Be), 카드뮴(Cd) 등이 사용될 수 있다.
제1및 제2반도체층(121, 125)은 에픽텍셜 성장, 화학적 기상 증착법, 물리적 기상 증착법 등 다양한 형성 방법으로 형성될 수 있다.
제1전극(130) 및 제2전극(140)은 각각 발광 구조물(120)의 제1반도체층(121) 및 제2반도체층(125)에 전기적으로 연결되며, 발광 구조물(120)에 전원을 공급하는 기능을 한다. 제1및 제2전극(130, 140)은 발광 구조물(120)에서 발생하는 열을 외부로 배출시키는 통로로서의 역할을 수행할 수도 있다.
제1전극(130) 및 제2전극(140)은 발광 구조물(120)이 형성되지 않은 기판(111)의 외곽(가장자리)으로 연장되고, 기판(111)의 두께 방향으로 관통되어 기판(111)의 하부면으로 노출된다.
제1전극 및 제2전극(130, 140)은 티타늄(Ti), 루테늄(Ru), 로듐(Rh), 이리듐(Ir), 마그네슘(Mg), 아연(Zn), 알루미늄(Al), 인듐(In), 탄탈(Ta), 팔라듐(Pd), 코발트(Co), 니켈(Ni), 규소(Si), 게르마늄(Ge), 은(Ag) 및 금(Au) 중 적어도 하나 또는 이들의 선택적 합금을 이용하여 형성될 수 있다.
제1전극(130)은 제1반도체층(121)의 상부에서 기판(111)의 외곽영역으로 연장되고, 기판(111)의 두께방향으로 관통됨으로써 기판(111)의 하부면으로 노출된다.
구체적으로 제1전극(130)은 제1반도체층(121)의 상부면에 형성되는 제1전극 패턴(131), 기판(111)을 두께방향으로 관통하는 적어도 하나의 제1전도성 비아(via)(133), 기판(111)의 양쪽 표면의 외곽 영역에 각각 형성되는 제1및 제2전극 패드(135, 137)를 포함할 수 있다.
제1전극 패턴(131)은 제1반도체층(121)의 상부면에 형성된다. 제1전극 패턴(131)은 전극 패드로부터 가지 전극이 분기되는 구조로 형성될 수 있다. 제1전극 패턴(131)은 오믹 컨택, 접착층, 본딩층의 특성을 갖는 금속층들을 포함할 수 있다.
제1전도성 비아(133)는 기판(111)의 상부면과 하부면으로 노출되도록, 기판(111)을 두께방향으로 관통하여 형성된다. 제1전도성 비아(133)는 기판(111)의 두께방향으로 관통하는 관통홀을 형성한 후에, 관통홀에 금속 등의 전도성 물질을 채우거나 관통홀을 전도성 물질로 도금하여 형성될 수 있다.
기판(111)의 상부면 및 하부면으로 각각 노출되는 제1전도성 비아(133)의 양 끝단은 제1및 제2전극 패드(135, 137)에 전기적으로 연결된다. 제1및 제2전극 패드(135, 137)는 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속층을 포함할 수 있다.
제1전극 패드(135)는 기판(111) 상부면에 형성되며, 발광 구조물(120)과 이웃하도록 기판(111) 상부의 외곽 영역에 배치된다. 제1전극 패드(135)는 제1전도성 비아(133)를 제1전극 패턴(131)에 전기적으로 연결하는 역할을 수행하며, 금속 배선을 통해 제1전극 패턴(131)에 전기적으로 연결될 수 있다. 제1전극 패드(135)를 제1전극 패턴(131)에 연결하는 금속 배선은 제1전극 패드(135)에 이웃하는 제1반도체층(121)의 측면에 형성될 수 있다. 금속 배선은, 마스크 등을 이용한 증착(evaporation) 공정, 금속 배선을 형성한 후에 부분적으로 제거하는 공정, 도금법 등을 통해 형성될 수 있다.
제2전극 패드(137)는 기판(111)의 하부면에 형성되며, 발광 소자 패키지의 외부로 노출되어 외부 회로를 통해 공급되는 전원을 제1전도성 비아(133)를 통해 발광 구조물(120)에 공급하는 기능을 수행한다. 또한, 발광 소자(100)에서 발생하는 열을 외부로 배출하는 기능을 수행할 수도 있다.
제2전극(140)은 제2반도체층(125)의 상부에서 기판(111)의 외곽영역으로 연장되며, 기판(111)의 두께방향으로 관통됨으로써 기판(111)의 하부면으로 노출된다.
구체적으로 제2전극(140)은 제2반도체층(125)의 상부면에 형성되는 제2전극 패턴(141), 기판(111)을 두께방향으로 관통하는 적어도 하나의 제2전도성 비아(143), 기판(111)의 상부 및 하부면에 각각 형성되는 제3및 제4전극 패드(145, 147)를 포함할 수 있다.
제2전극 패턴(141)은 제2반도체층(125)의 상부면에 적층 형성된다. 제2전극 패턴(141)은 전극 패드로부터 가지 전극이 분기되는 구조로 형성될 수 있다.
제2전도성 비아(143)는 양쪽 끝단이 기판(111)의 상부 및 하부면으로 노출되도록, 기판(111)을 두께방향으로 관통하여 형성된다. 제2전도성 비아(143)는 제1전도성 비아(133)와 마찬가지로 기판(111)의 두께방향으로 관통하는 관통홀을 형성한 후에, 관통홀에 금속 등의 전도성 물질을 채우거나 관통홀을 전도성 물질로 도금하여 형성될 수 있다.
기판(111)의 상부면 및 하부면으로 노출되는 제2전도성 비아(143)의 양 끝단은 제3및 제4전극 패드(145, 147)에 각각 전기적으로 연결된다. 제3및 제4전극 패드(145, 147)는 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속층을 포함할 수 있다.
제3전극 패드(145)는 기판(111) 상부의 외부 영역에 발광 구조물(120)과 이웃하도록 형성된다. 제1및 제3전극 패드(135, 145)는 전기적으로 서로 절연되도록 발광 구조물(120)의 서로 다른 측면에 이웃하게 배치된다.
제3전극 패드(145)는 제2전도성 비아(143)를 제2전극 패턴(141)에 전기적으로 연결한다. 제3전극 패드(145)는 금속 배선을 매개체로 제2전극 패턴(141)에 전기적으로 연결된다. 제3전극 패드(145)를 제2전극 패턴(141)에 전기적으로 연결하는 금속 배선은 제3전극 패드(145)에 이웃하는 발광 구조물(120)의 측면을 따라 형성될 수 있다. 금속 배선은, 증착 공정, 금속 배선을 형성한 후에 부분적으로 제거하는 공정 등을 통해 형성될 수 있다.
제4전극 패드(147)는 기판(111)의 하부면에 형성되며, 발광 소자 패키지의 외부로 노출되어 외부 회로를 통해 공급되는 전원을 제2전도성 비아(143)를 통해 발광 구조물(120)에 공급하는 기능을 수행한다. 또한, 발광 소자(100)에서 발생하는 열을 외부로 배출하는 기능을 수행할 수 있다. 제4전극 패드(147)는 제1전극(130)의 제2전극 패드(135)와는 전기적으로 절연되게 형성된다.
한편, 도 1 및 4를 참조하면, 발광 소자(100)는 제2전극 패턴(141)과 제2반도체층(125) 사이에 형성되는 투명 전극층(151)을 더 포함할 수 있다.
투명 전극층(151)은 전류 확산층으로서, 투과성 및 전기 전도성을 가지는 물질로 형성될 수 있다. 투명 전극층(151)은 화합물 반도체층의 굴절률보다 낮은 굴절률로 형성될 수 있다.
투명 전극층(151)은 제2반도체층(141)의 상부면에 형성되며, 그 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 등 중에서 선택되며, 적어도 한 층으로 형성될 수 있다.
발광 소자(100)는 제2전극 패턴(141)과 투명 전극층(151) 사이에 전류 차단층(153)을 더 구비할 수 있다.
전류 차단층(current blocking layer)(153)은 제2반도체층(125)에서 발생하는 전류 집중현상을 줄여 광 출력을 개선하는 기능을 수행한다. 전류 차단층(153)은 니켈(Ni), 크롬(Cr), 티타탄늄(Ti), 알루미늄(Al), 은(Ag) 또는 금(Au) 등을 포함하여 이루어질 수 있다.
도 3을 참조하면, 기판(111)의 하부면에는 발광 구조물(120)에 대응하여 반사층(161)이 형성될 수 있다. 반사층(161)은 발광 소자에서 발생된 빛을 반사시켜 광 효율을 개선하는 기능을 수행한다.
한편, 본 발명의 제1실시 예에 따르면, 제2전극(140)이 발광 구조물(120)의 측면에 형성됨에 따라, 층간 절연을 위해 제2전극(140)으로부터 제1반도체층(121) 및 활성층(123)을 전기적으로 절연시킬 필요가 있다. 본 발명의 제1실시 예에서는 발광 구조물(120)의 적층 구조를 도 4에 도시된 바와 같이 형성함으로써 층간 절연을 구현할 수 있다.
도 4를 참조하면, 활성층(123)은 제1반도체층(121)의 일측면을 커버하도록 형성되며, 제2반도체층(125)은 제2전극(140)에 이웃하는 활성층(123)의 일측면을 커버하도록 적층구조를 형성한다.
도 5는 본 발명의 제1실시 예에 따른 발광 소자 패키지를 도시한 사시도이다. 또한, 도 6은 본 발명의 제1실시 예에 따른 발광 소자 패키지의 측단면도로서, 도 5에 도시된 바와 같이 발광 소자 패키지를 B-B'측으로 절단한 단면도다.
도 5 및 도 6을 참조하면, 발광 소자 패키지는, 두께 방향으로 관통 형성되는 캐비티를 포함하는 패키지 바디(171), 패키지 바디(171)에 결합되는 발광 소자(100), 패키지 바디(171)의 캐비티에 형성되며 형광체를 포함하는 몰딩 부재(173) 등을 포함한다.
패키지 바디(171)는 발광 소자(100)를 이루는 기판(111)의 상부면 중 제1및 제3전극 패드(135, 145)가 형성되는 외곽 영역의 적어도 일부를 덮도록 형성되며, 발광 소자(100)의 용도 및 설계에 따라 삼각형, 사각형, 다각형, 원형 등의 다양한 형상을 가질 수 있다.
패키지 바디(171)는 폴리프탈아미드(Polyphthalamide, PPA)와 같은 수지 재질, 실리콘(Si), 금속 재질, PSG(photo sensitive glass) 중 어느 하나를 포함할 수 있다.
패키지 바디(171)는 상부가 개방된 형상의 캐비티를 포함하며, 캐비티에 의해 발광 소자(100)를 구성하는 기판(111)의 중심영역이 발광 소자 패키지의 외부로 노출된다. 캐비티의 내부에는 발광 구조물(120)이 수용된다. 발광 구조물(120)을 둘러싼 캐비티의 측벽은 발광 소자의 기판(111)에 대해 수직하거나 경사질 수 있다.
몰딩 부재(173)는 패키지 바디(171)의 캐비티 내의 발광 구조물을 밀봉하여 외부 환경으로부터 보호한다. 몰딩 부재(173)는 캐비티 내부를 외부와 격리하기 위해 몰딩되며, 에폭시 또는 실리콘 등의 투명한 고내열성 수지 재질로 이루어진다.
몰딩 부재(173)는 발광 소자(100)에서 방출되는 빛의 특성을 변화하기 위한 형광체를 더 포함할 수 있다. 형광체는 제1파장 영역의 빛에 의하여 여기되어 제2파장 영역의 빛을 방출한다. 예를 들어, 발광 구조물에서 방출되는 청색광에 의하여 여기되어 황색광을 방출할 수 있다.
발광 소자(100)에서 기판(111)의 후면으로 노출된 제2 및 제4전극 패드(137, 147)는 패키징 시 패키지 바디(171)의 후면으로 노출되며, 발광 소자(100)는 기판(111)의 하부면에 노출되는 제2및 제4전극 패드(137, 147)에 의해 외부 회로에 직접 연결된다.
한편, 전술한 본 발명의 제1실시 예에서는, 발광 소자의 층간 절연을 위해 발광 구조물의 적층 구조를 변형하는 경우를 예로 들어 설명하였으나, 별도의 절연층을 사용하여 층간 절연을 구현할 수도 있다.
이하, 도 7 내지 도 9를 참조하여 본 발명의 제2실시 예에 따른 발광 소자 및 발광 소자 패키지에 대하여 상세하게 설명하기로 한다. 본 발명의 제2실시 예에 따르면, 발광 소자는 별도의 절연층을 이용하여 발광 소자의 층간 절연을 구현한다.
아래에서, 본 발명의 제2실시 예에 따른 발광 소자 및 발광 소자 패키지의 구성요소 중 전술한 제1실시 예에 따른 발광 소자 및 발광 소자 패키지의 각 구성 요소와 동일하거나 대응하는 구성요소에 대해서 상세한 설명은 생략하기로 한다.
도7은 본 발명의 제2실시 예에 따른 발광 소자를 도시한 사시도이다. 또한, 도 8은 본 발명의 제2실시 예에 따른 발광 소자의 측단면도로서, 도 2에 도시된 바와 같이 발광 소자를 A-A'측으로 절단한 단면도다.
도 7 및 도 8을 참조하면, 발광 소자(100)는 기판(111), 발광 구조물(120), 제1전극(130), 제2전극(140) 등을 포함한다.
기판(111)의 상부면에는 발광 구조물(120)이 형성된다. 발광 구조물(120)은 전술한 본 발명의 제1실시 예를 참조하여 설명한 바와 같이, 발광 소자의 칩 단위 패키징을 위해 도 2에 도시된 바와 같이 기판(111)의 중심 영역에 형성될 수 있다.
발광 구조물(120)은 제1반도체층(121), 제2반도체층(125), 제1반도체층(121)과 제2반도체층(125) 사이에 배치되는 활성층(123) 등을 포함한다.
제1전극(130) 및 제2전극(140)은 각각 발광 구조물(120)의 제1반도체층(121) 및 제2반도체층(125)에 전기적으로 연결되며, 발광 구조물(120)에 전원을 공급하는 기능을 한다.
제1전극(130) 및 제2전극(140)은 기판(111)을 두께 방향으로 관통하여 발광 구조물(120)이 형성되지 않은 기판(111)의 하부면으로 노출되며, 서로 전기적으로 절연된다.
제1전극(130)은 제1반도체층(121)의 상부면에 형성되는 제1전극 패턴(131), 기판(111)을 두께방향으로 관통하는 적어도 하나의 제1전도성 비아(133), 기판(111)의 양쪽 표면의 외곽 영역에 각각 형성되는 제1및 제2전극 패드(135, 137)를 포함할 수 있다.
제2전극(140)은 제2반도체층(125)의 상부면에 형성되는 제2전극 패턴(141)과, 기판(111)을 두께방향으로 관통하는 적어도 하나의 제2전도성 비아(143), 기판(111)의 상부 및 하부면에 각각 형성되는 제3및 제4전극 패드(145, 147)를 포함한다. 제2전극(140)은 전술한 본 발명의 제1실시 예를 참조하여 설명한 바와 같이, 발광 구조물(120)의 측면을 일부 감싸도록 연장 형성된다.
발광 소자(100)는 제2전극 패턴(141)과 제2반도체층(125) 사이에 형성되는 투명 전극층(151)을 더 포함할 수 있다.
또한, 발광 소자(100)는 제2전극 패턴(141)과 투명 전극층(151) 사이에 전류 차단층(153)을 더 포함할 수 있다.
또한, 기판(111)의 하부면에는 발광 구조물(120)에 대응하여 반사층(161)이 형성될 수 있다.
한편, 본 발명의 제2실시 예에서는, 제2전극(140)과 제2전극(140)에 인접하는 발광 구조물(120)의 측면 사이에 형성되는 절연층(191)을 더 포함할 수 있다. 절연층(191)은 제2전극(140)과 전기적으로 절연되도록, 제2전극(140)에 이웃하는 발광 구조물(120)의 측면을 감싸도록 형성된다.
도 9는 본 발명의 제2실시 예에 따른 발광 소자 패키지의 측단면도로서, 도 5에 도시된 바와 같이 발광 소자 패키지를 B-B'측으로 절단한 단면도다.
도 9를 참조하면, 발광 소자 패키지는, 두께 방향으로 관통 형성되는 캐비티를 포함하는 패키지 바디(171), 패키지 바디(171)에 결합되는 발광 소자(100), 패키지 바디(171)의 캐비티에 형성되며 형광체를 포함하는 몰딩 부재(173) 등을 포함한다.
발광 소자(100)에서 기판(111)의 후면으로 노출된 제2 및 제4전극 패드(137, 147)는 패키징 시 패키지 바디(171)의 후면으로 노출되며, 발광 소자(100)는 기판(111)의 하부면에 노출되는 제2및 제4전극 패드(137, 147)에 의해 외부 회로에 직접 연결된다.
전술한 바와 같이, 본 발명의 제1및 제2실시 예에 따르면, 발광 소자를 패키징 시 칩 본딩 및 와이어 본딩 공정의 생략이 가능하다. 즉, 발광 소자 제조 시 전극이 기판을 관통하여 기판의 하부면으로 노출되도록 함으로써, 별도의 세라믹 기판에 발광 소자 칩을 접착하는 칩 본딩 공정 및 패키지 외부로 노출되는 별도의 리드 프레임에 발광 소자의 전극을 연결하는 와이어 본딩 공정 없이, 발광 소자의 상부면을 패키지 바디 및 몰딩 부재를 사용하여 바로 패키징하는 것이 가능하다.
이하, 도 10 내지 도 12을 참조하여 본 발명의 제3실시 예에 따른 발광 소자 및 발광 소자 패키지에 대하여 상세하게 설명하기로 한다.
아래에서, 본 발명의 제3실시 예에 따른 발광 소자 및 발광 소자 패키지의 구성요소 중 전술한 제1실시 예에 따른 발광 소자 및 발광 소자 패키지의 각 구성 요소와 동일하거나 대응하는 구성요소에 대해서 상세한 설명은 생략하기로 한다.
도11은 본 발명의 제3실시 예에 따른 발광 소자를 도시한 사시도이다. 또한, 도 11는 본 발명의 제3실시 예에 따른 발광 소자의 측단면도로서, 도 2에 도시된 바와 같이 발광 소자를 A-A'측으로 절단한 단면도다.
도 10 및 도 11를 참조하면, 발광 소자(300)는 기판(311), 발광 구조물(320), 제1전극(330), 제2전극(340) 등을 포함한다.
기판(311)의 상부면에는 발광 구조물(320)이 형성된다. 발광 구조물(320)은 전술한 본 발명의 제1실시 예를 참조하여 설명한 바와 같이, 발광 소자의 칩 단위 패키징을 위해 기판(311)의 중심 영역에 형성될 수 있다.
발광 구조물(320)은 제1반도체층(321), 제2반도체층(325), 제1반도체층(321)과 제2반도체층(325) 사이에 배치되는 활성층(323) 등을 포함한다.
제1전극(330) 및 제2전극(340)은 각각 발광 구조물(320)의 제1반도체층(321) 및 제2반도체층(325)에 전기적으로 연결되며, 발광 구조물(320)에 전원을 공급하는 기능을 한다
제1전극(330) 및 제2전극(340)은 기판(311)의 서로 다른 측면을 두께 방향으로 감싸도록 형성되어 기판(311)의 하부면으로 노출된다. 제1전극(330) 및 제2전극(340)은 전기적으로 서로 절연된다.
제1전극(330)은 제1반도체층(321)의 상부면에 형성되는 제1전극 패턴(331)과, 제1전극 패턴(331)에 전기적으로 연결되며 기판(311)의 제1측면에 형성되는 제1전극 패드(333)를 포함할 수 있다.
제1전극 패턴(331)은 제1반도체층(321)의 상부면의 적층 형성되며, 제1반도체층(321)에 전기적으로 연결된다.
제1전극 패드(333)는 기판(311)의 일측면을 따라 형성되며, 상부 및 하부면의 외곽 영역으로 일부가 노출되도록 연장 형성된다.
제1전극 패드(333)에서 기판(311)의 상부면으로 노출되는 부분은 제1전극 패턴(331)에 전기적으로 연결된다. 제1전극 패드(333)는 제1전극 패드(333)에 이웃하는 제1반도체층(321)의 측면을 따라서 형성되는 금속 배선을 통해 제1전극 패턴(331)에 전기적으로 연결될 수 있다. 금속 배선은, 증착 공정, 금속 배선을 형성한 후에 부분적으로 제거하는 공정 등을 통해 형성될 수 있다.
제1전극 패드(333)에서 기판(311)의 하부면으로 노출되는 부분은 발광 소자 패키지의 외부로 노출되어 외부 회로를 통해 공급되는 전원을 발광 구조물(120)에 공급하는 기능을 수행한다. 또한, 발광 소자(300)에서 발생하는 열을 외부로 배출하는 기능을 수행할 수 있다.
제2전극(340)은 제2반도체층(325)의 상부면에 형성되는 제2전극 패턴(341)과, 제2전극 패턴(341)에 전기적으로 연결된다.
제2전극 패턴(341)은 제2반도체층(321)의 상부면의 적층 형성되며, 제2반도체층(325)에 전기적으로 연결된다.
제2전극 패드(343)는 기판(311)의 타측면을 따라서 형성되며, 기판(311)의 상부 및 하부면의 외곽 영역으로 일부가 노출되도록 연장 형성된다. 제2전극 패드(343)는 제1전극 패드(333)와는 서로 반대되는 측면을 감싸도록 형성된다.
제2전극 패드(343)에서 기판(311)의 상부면으로 노출되는 부분은 제1전극 패턴(341)에 전기적으로 연결된다. 제2전극 패드(343)는 제2전극 패드(343)에 이웃하는 발광 구조물(320)의 측면을 따라서 형성되는 금속 배선을 통해 제2전극 패턴(341)에 전기적으로 연결될 수 있다. 금속 배선은, 증착 공정, 금속 배선을 형성한 후에 부분적으로 제거하는 공정 등을 통해 형성될 수 있다.
제2전극 패드(343)에서 기판(311)의 하부면으로 노출되는 부분은 발광 소자 패키지의 외부로 노출되어 외부 회로를 통해 공급되는 전원을 발광 구조물(120)에 공급하는 기능을 수행한다. 또한, 발광 소자(300)에서 발생하는 열을 외부로 배출하는 기능을 수행할 수 있다.
발광 소자(300)는 제2전극 패턴(341)과 제2반도체층(325) 사이에 형성되는 투명 전극층(351)을 더 포함할 수 있다.
또한, 발광 소자(300)는 제2전극 패턴(341)과 투명 전극층(351) 사이에 전류 차단층(353)을 더 포함할 수 있다.
또한, 기판(311)의 하부면에는 발광 구조물(320)에 대응하여 형성되는 반사층(361)을 더 포함할 수 있다.
전술한 바에 따르면, 제2전극(340)이 발광 구조물(320)의 측면에 형성됨에 따라, 층간 절연을 위해 제2전극(340)으로부터 제1반도체층(321) 및 활성층(323)을 전기적으로 절연시킬 필요가 있다. 본 발명의 제3실시 예에서는 발광 구조물(320)의 적층 구조를 도 11에 도시된 바와 같이 형성함으로써 층간 절연을 구현할 수 있다. 층간 절연을 위한 발광 구조물(320)의 적층 구조는 전술한 본 발명의 제1실시 예를 참조하여 설명한 발광 구조물(120)의 적층 구조와 동일하므로 상세한 설명을 생략한다.
도 12은 본 발명의 제3실시 예에 따른 발광 소자 패키지의 측단면도로서, 도 6에 도시된 바와 같이 발광 소자 패키지를 B-B'측으로 절단한 단면도다.
도 12을 참조하면, 발광 소자 패키지는, 두께 방향으로 관통 형성되는 캐비티를 포함하는 패키지 바디(371), 패키지 바디(371)에 결합되는 발광 소자(300), 패키지 바디(371)의 캐비티에 형성되며 형광체를 포함하는 몰딩 부재(373) 등을 포함한다.
패키지 바디(371)는 발광 소자(300)의 상부면 및 측면의 일부를 덮도록 형성될 수 있다.
패키지 바디(371)는 상부가 개방된 형상의 캐비티를 포함한다. 캐비티에 의해 발광 소자(300)를 구성하는 기판(311)의 중심영역이 패키지 외부로 노출되며, 캐비티의 내부에는 발광 구조물(320)이 수용된다. 발광 구조물(320)을 둘러싼 캐비티의 측벽은 발광 소자의 기판(311)에 대해 수직하거나 경사질 수 있다.
발광 소자(300)에서 기판(311)의 후면으로 노출되는 제1 및 제2전극 패드(333, 343)는 패키징 시 패키지 바디(371)의 후면으로 노출되며, 발광 소자(300)는 기판(311)의 하부면에 노출되는 제1 및 제2전극 패드(333, 343)에 의해 외부 회로에 직접 연결된다.
한편, 도 12에서는 패키지 바디(371)가 발광 소자(300)를 구성하는 기판(311)의 측면 전체를 덮도록 형성되는 경우를 예로 들어 설명하였으나, 패키지 바디(371)는 기판(311)의 상부면만 덮도록 형성되거나, 기판(311)의 측면의 일부만을 덮도록 형성될 수도 있다.
발광 소자(300)에서 기판(311)의 후면으로 노출된 제1 및 제2전극 패드(333, 343)는 패키징 시 패키지 바디(371)의 후면으로 노출되며, 발광 소자(300)는 기판(311)의 후면에 노출되는 제1및 제2전극 패드(333, 343)에 의해 외부 회로에 직접 연결된다.
전술한 본 발명의 제3실시 예에 따르면, 발광 소자를 패키징 시 칩 본딩 및 와이어 본딩 공정의 생략이 가능하다. 즉, 발광 소자 제조 시 전극을 기판의 측면을 따라 연장 형성하여 기판의 하부면으로 노출되도록 함으로써, 별도의 세라믹 기판에 발광 소자 칩을 접착하는 칩 본딩 공정 및 패키지 외부로 노출되는 별도의 리드 프레임에 발광 소자의 전극을 연결하는 와이어 본딩 공정 없이, 발광 소자의 상부면을 패키지 바디 및 몰딩 부재를 사용하여 바로 패키징하는 것이 가능하다.
한편, 본 발명의 제3실시 예에서는, 발광 소자의 층간 절연을 위해 발광 구조물의 적층 구조를 변형하는 경우를 예로 들어 설명하였으나, 전술한 본 발명의 제2실시 예를 참조하여 설명한 바와 같이, 별도의 절연층을 사용하여 층간 절연을 구현할 수도 있다. 절연층을 이용한 층간 절연 방법에 대해서는 전술한 본 발명의 제2실시 예에서 상세하게 기술하였으므로, 설명을 생략한다.
이하, 도 13 내지 도 15을 참조하여 본 발명의 제4실시 예에 따른 발광 소자 및 발광 소자 패키지에 대하여 상세하게 설명하기로 한다.
아래에서, 본 발명의 제4실시 예에 따른 발광 소자 및 발광 소자 패키지의 구성요소 중 전술한 제1실시 예에 따른 발광 소자 및 발광 소자 패키지의 각 구성 요소와 동일하거나 대응하는 구성요소에 대해서 상세한 설명은 생략하기로 한다.
도 13는 본 발명의 제4실시 예에 따른 발광 소자를 도시한 사시도이다. 또한, 도 14는 본 발명의 제4실시 예에 따른 발광 소자의 측단면도로서, 도 2에 도시된 바와 같이 발광 소자를 A-A'측으로 절단한 단면도다.
도 13 및 도 14를 참조하면, 발광 소자(500)는 기판(511), 발광 구조물(520), 제1전극(530), 제2전극(540) 등을 포함한다.
기판(511)은 발광 구조물(511)의 성장 기판으로서, 후술하는 제2전도성 비아(543)가 구비되는 일부 영역이 다른 영역에 비해 상부면이 위 방향으로 돌출되어 형성된다. 아래에서는 설명의 편의를 위해 기판(511)에서 상부면이 다른 영역에 비해 낮게 형성된 영역을 제1영역, 제1영역을 제외한 나머지 영역을 제2영역이라 명명하여 사용한다. 한편, 제1영역은 기판(511)이 형성된 후 식각 등을 통해 기판(511)의 일부가 삭제되어 형성될 수 있다.
발광 구조물(520)은 기판(511)에서 상부면이 낮게 형성된 제1영역에 형성된다. 발광 구조물(520)은, 전술한 본 발명의 제1실시 예를 참조하여 설명한 바와 같이, 발광 소자의 칩 단위 패키징을 위해 기판(511)의 중심 영역에 형성된다.
발광 구조물(520)은 제1반도체층(521), 제2반도체층(525), 제1반도체층(521)과 제2반도체층(525) 사이에 배치되는 활성층(523) 등을 포함한다.
제1전극(530) 및 제2전극(540)은 기판(511)의 외곽 영역에 형성되며, 각각 발광 구조물(520)의 제1반도체층(521) 및 제2반도체층(525)에 전기적으로 연결되어 발광 구조물(520)에 전원을 공급하는 기능을 한다.
제1전극(530) 및 제2전극(540)은 기판(511)을 두께 방향으로 관통하여 발광 구조물(520)이 형성되지 않은 기판(511)의 하부면으로 노출되며, 서로 전기적으로 절연된다.
제1전극(530)은 기판(511)의 발광 구조물(120)과 이웃하게 제1영역에 구비되며, 제1반도체층(521)의 상부면에 형성되는 제1전극 패턴(531), 기판(511)을 두께방향으로 관통하는 적어도 하나의 제1전도성 비아(533), 기판(511)의 상부 및 하부면의 외곽 영역에 각각 형성되는 제1및 제2전극 패드(535, 537)를 포함할 수 있다.
제2전극(540)은 기판(511)의 제2영역에 형성되며, 제2반도체층(525)의 상부면에 형성되는 제2전극 패턴(541)과, 기판(511)을 두께방향으로 관통하는 적어도 하나의 제2전도성 비아(543), 기판(511)의 상부 및 하부면에 각각 형성되는 제3및 제4전극 패드(545, 547)를 포함한다.
제2전도성 비아(543)는 기판(511)의 제2영역에 형성되며, 양쪽 끝단이 기판(511)의 제2영역의 상부 및 하부면으로 노출되도록, 기판(511)을 두께방향으로 관통하여 형성된다.
기판(511)의 제2영역의 표면으로 노출되는 제2전도성 비아(543)의 양 끝단은 제3및 제4전극 패드(545, 547)에 각각 전기적으로 연결된다.
제3전극 패드(545)는 기판(511) 상부의 제2영역에 발광 구조물(520)과 이웃하도록 형성된다.
제3전극 패드(545)는 제2전도성 비아(543)를 제2전극 패턴(541)에 전기적으로 연결한다.
도 13를 참조하면, 기판(511)의 제2영역은 제1영역에 비해 대략 발광 구조물(520)의 두께와 동일하거나 높게 돌출형성될 수 있다. 이에 따라, 제2영역에 형성되는 제3전극 패드(545)는 전술한 제1실시 예와 달리 발광 구조물(520)의 측면을 일부 덮는 별도의 금속 배선 없이 제2전극 패턴(541)에 연결되도록 형성될 수 있다.
발광 소자(500)는 제2전극 패턴(541)과 제2반도체층(525) 사이에 형성되는 투명 전극층(551)을 더 포함할 수 있다.
또한, 발광 소자(500)는 제2전극 패턴(541)과 투명 전극층(551) 사이에 전류 차단층(553)을 더 포함할 수 있다.
또한, 기판(511)에서 발광 구조물(520)이 형성되지 않은 하부면의 중심 영역에는 반사층(561)이 형성될 수 있다.
도 15은 본 발명의 제4실시 예에 따른 발광 소자 패키지의 측단면도로서, 발광 소자 패키지를 도 5에 도시된 바와 같이 B-B'측으로 절단한 단면도다.
도 15을 참조하면, 발광 소자 패키지는, 두께 방향으로 관통 형성되는 캐비티를 포함하는 패키지 바디(571), 패키지 바디(571)에 결합되는 발광 소자(500), 패키지 바디(571)의 캐비티에 형성되며 형광체를 포함하는 몰딩 부재(573) 등을 포함한다.
패키징된 발광 소자(500)는 기판(511)의 하부면에 형성된 제2및 제4전극 패드(537, 547)에 의해 외부 회로에 직접 연결된다.
전술한 본 발명의 제4실시 예에 따르면, 기판에서 발광 구조물이 구비되는 영역의 높이를 다른 영역에 비해 낮춤으로써, 제2반도체층에 제2전도성 비아를 연결하기 위해 발광 구조물의 측면을 따라서 형성되는 별도의 배선을 구비할 필요가 없다. 이에 따라, 발광 구조물의 적층 구조를 변경하거나 별도의 절연층을 형성할 필요 없이 제2전극과 발광 구조물을 절연시키는 것 또한 가능하다.
한편, 전술한 본 발명의 제4실시 예에서는 기판(511)의 일부를 식각하여 발광 구조물(520)의 측면을 따라 형성되는 별도의 배선 없이 제2전도성 비아(543)와 제2전극 패턴(541)을 연결하는 경우를 도시하였으나, 본 발명의 실시 예에 따르면, 기판(511)의 식각 없이도, 발광 구조물(520)의 측면을 따라 형성되는 배선을 생략하는 것이 가능하다. 예를 들어, 기판의 상부면 중 제2전도성 비아(543)가 형성되는 일부영역에 발광 구조물과 높이가 대략 동일하거나 높은 보호층을 형성하고, 기판과 기판 상에 형셩된 보호층을 두께 방향으로 관통하는 전도성 비아를 형성하여 발광 구조물(520)의 측면을 따라 형성되는 배선을 생략하는 것이 가능하다.
이하, 도 16 내지 도 18을 참조하여 본 발명의 제5 실시 예에 따른 발광 소자 및 발광 소자 패키지에 대하여 상세하게 설명하기로 한다.
아래에서, 본 발명의 제5 실시 예에 따른 발광 소자 및 발광 소자 패키지의 구성요소 중 전술한 제3실시 예에 따른 발광 소자 및 발광 소자 패키지의 각 구성 요소와 동일하거나 대응하는 구성요소에 대해서 상세한 설명은 생략하기로 한다.
도 16은 본 발명의 제5 실시 예에 따른 발광 소자를 도시한 사시도이다. 또한, 도 17은 본 발명의 제5 실시 예에 따른 발광 소자의 측단면도다.
도 16 및 도 17을 참조하면, 발광 소자(700)는 기판(711), 발광 구조물(720), 제1전극(730), 제2전극(740) 등을 포함한다.
기판(711)은 발광 구조물(711)의 성장 기판으로서, 후술하는 제2전극 패드(743)가 구비되는 일부 영역이 다른 영역에 비해 상부면이 위 방향으로 돌출되어 형성된다. 아래에서는 설명의 편의를 위해 기판(711)에서 상부면이 다른 영역에 비해 낮게 형성된 영역을 제1영역, 제1영역을 제외한 나머지 영역을 제2영역이라 명명하여 사용한다. 한편, 제1영역은 기판(711)이 형성된 후 식각 등을 통해 기판(711)의 일부가 삭제되어 형성될 수 있다.
발광 구조물(720)은 기판(711)에서 상부면이 낮게 형성된 제1영역에 형성된다. 발광 구조물(720)은, 전술한 본 발명의 제1실시 예를 참조하여 설명한 바와 같이, 발광 소자의 칩 단위 패키징을 위해 기판(711)의 중심 영역에 형성된다.
발광 구조물(720)은 제1반도체층(721), 제2반도체층(725), 제1반도체층(721)과 제2반도체층(725) 사이에 배치되는 활성층(723) 등을 포함한다.
제1전극(730) 및 제2전극(740)은 기판(711)의 외곽 영역에 형성되며, 각각 발광 구조물(720)의 제1반도체층(721) 및 제2반도체층(725)에 전기적으로 연결되어 발광 구조물(720)에 전원을 공급하는 기능을 한다.
제1전극(730) 및 제2전극(740)은 각각 기판(711)의 제1영역 및 제2영역의 측면을 감싸도록 형성되어 기판(311)의 하부면으로 노출된다. 제1전극(730) 및 제2전극(740)은 전기적으로 서로 절연된다.
제1전극(730)은 제1반도체층(721)의 상부면에 형성되는 제1전극 패턴(731)과, 제1전극 패턴(731)에 전기적으로 연결되며 기판(711)의 제1영역의 측면에 형성되는 제1전극 패드(733)를 포함할 수 있다.
제2전극(740)은 기판(511)의 제2영역에 형성되며, 제2반도체층(725)의 상부면에 형성되는 제2전극 패턴(741)과, 제2전극 패턴(741)에 전기적으로 연결되며 기판(711)의 제2영역의 측면에 형성되는 제2전극 패드(743)를 포함할 수 있다.
제2전극 패드(743)는 기판(711)의 제2영역의 상부 및 하부면으로 일부가 노출되도록 연장 형성된다.
제2전극 패드(743)에서 기판(711)의 상부면으로 노출되는 부분은 제1전극 패턴(741)에 전기적으로 연결된다. 도 17에 도시된 바와 같이, 기판(711)의 제2영역은 제1영역에 비해 대략 발광 구조물(720)의 두께와 동일하거나 높게 돌출형성될 수 있다. 이에 따라, 제2영역에 형성되는 제2전극 패드(743)는 전술한 제3실시 예와 달리 발광 구조물(720)의 측면을 따라 형성되는 별도의 금속 배선 없이 제2전극 패턴(741)에 연결되도록 형성될 수 있다.
발광 소자(700)는 제2전극 패턴(741)과 제2반도체층(725) 사이에 형성되는 투명 전극층(751)을 더 포함할 수 있다.
또한, 발광 소자(700)는 제2전극 패턴(741)과 투명 전극층(751) 사이에 전류 차단층(753)을 더 포함할 수 있다.
또한, 기판(711)에서 발광 구조물(720)이 형성되지 않은 하부면의 중심 영역에는 반사층(761)이 형성될 수 있다.
도 18는 본 발명의 제5 실시 예에 따른 발광 소자 패키지의 측단면도다.
도 18를 참조하면, 발광 소자 패키지는, 두께 방향으로 관통 형성되는 캐비티를 포함하는 패키지 바디(771), 패키지 바디(771)에 결합되는 발광 소자(700), 패키지 바디(771)의 캐비티에 형성되며 형광체를 포함하는 몰딩 부재(773) 등을 포함한다.
패키징된 발광 소자(700)는 기판(711)의 하부면에 형성된 제1및 제2전극 패드(733, 743)에 의해 외부 회로에 직접 연결된다.
한편, 전술한 본 발명의 제5 실시 예에서는 기판(511)의 일부를 식각하여 발광 구조물(720)의 측면을 따라 형성되는 별도의 배선 없이 제2전극 패드(743)와 제2전극 패턴(741)을 연결하는 경우를 도시하였으나, 본 발명의 실시 예에 따르면, 기판(711)의 식각 없이도, 발광 구조물(720)의 측면을 따라 형성되는 배선을 생략하는 것이 가능하다. 예를 들어, 기판의 상부면 중 제2전극 패드(743)가 배치되는 일부영역에 발광 구조물과 높이가 대략 동일하거나 높은 보호층을 형성하고, 기판과 기판 상에 형성된 보호층의 측면을 감싸도록 제2전극 패드(743)를 형성함으로써 발광 구조물(720)의 측면을 따라 형성되는 배선을 생략하는 것이 가능하다.
전술한 본 발명의 실시 예들에 따르면, 발광 소자는 와이어 본딩 및 칩 본딩 없이 인쇄 회로 기판 또는 다른 캐리어 기판에 직접 부착될 수 있다. 이에 따라, 패키징 공정의 대부분을 웨이퍼 수준에서 수행하는 것이 가능하고, 이는 패키징된 발광 소자의 전체 가격을 상당히 감소시킬 수 있다.
또한, 발광 소자를 별도의 세라믹 기판 없이 칩 단위로 패키징함으로써, 종래의 발광 소자 패키지들에 비해 더 작은 면적에 패키징된 발광 소자를 위치시키는 것이 가능하여 회로 기판 위의 공간을 절약하는 것이 가능하다.
또한, 발광 소자에서 발생하는 열을 직접적으로 외부로 배출함으로써 기존에 세라믹 기판에 의해 발생하는 열적 저항(thermal resistance)을 개선하는 효과가 있다. 또한, 패키징 과정에서 사용되는 접착제로 인한 광효율 감소 및 열적 저항 증가를 최소화하는 효과가 있다.
또한, 패키징을 위해 별도의 와이어 본딩 또는 칩 본딩 공정을 진행할 필요가 없어, 패키징 공정에 수요되는 시간 및 비용을 줄이는 효과가 있으며, 이는 발광 소자 패키지의 제조 단가를 낮추는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 기판,
    상기 기판의 제1면의 중심영역 상에 형성되고, 제1반도체층, 활성층 및 제2반도체층을 포함하는 발광 구조물,
    상기 제1반도체층에 전기적으로 연결되며, 상기 제1반도체층 상에 형성되는 제1전극 패턴, 상기 기판의 두께방향으로 관통 형성되는 제1전도성 비아, 상기 기판의 제1면의 외곽에 형성되며, 상기 제1전극 패턴 및 상기 제1전도성 비아를 전기적으로 연결하는 제1전극 패드, 및 상기 기판의 제2면에 형성되며, 외부 회로를 통해 공급되는 전원을 상기 제1전도성 비아에 공급하는 제2전극 패드를 포함하는 제1전극, 그리고
    상기 제2반도체층에 전기적으로 연결되며, 상기 제2반도체층 상부에 형성되는 제2전극 패턴, 상기 기판의 두께방향으로 관통 형성되는 제2전도성 비아, 상기 기판의 제1면의 외곽에 형성되며, 상기 제2전극 패턴 및 상기 제2전도성 비아를 전기적으로 연결하는 제3전극 패드, 및 상기 기판의 제2면에 형성되며, 외부 회로를 통해 공급되는 전원을 상기 제2전도성 비아에 공급하는 제4전극 패드를 포함하는 제2전극을 포함하되,
    상기 기판의 제1면은 제1영역과 상기 제1영역에 비해 상기 발광 구조물의 두께방향으로 돌출되어 형성되는 제2영역을 포함하며,
    상기 발광 구조물이 상기 제1영역에 형성되고, 상기 제3전극 패드가 상기 제2영역에 형성되며, 상기 제2영역의 돌출높이가 상기 발광 구조물의 높이와 동일하거나 상기 발광 구조물의 높이보다 더 높은 발광 소자.
  8. 제7항에 따른 발광 소자, 그리고
    상기 발광 소자의 기판 상에 형성되어 상기 기판의 중심영역을 노출시키는 캐비티를 포함하는 패키지 바디를 포함하되,
    상기 발광 소자의 제1 및 제2 전극이 상기 패키지 바디의 후면으로 노출되는 발광 소자 패키지.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR20130018565A 2013-02-21 2013-02-21 발광 소자 및 발광 소자 패키지 KR101481012B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130018565A KR101481012B1 (ko) 2013-02-21 2013-02-21 발광 소자 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130018565A KR101481012B1 (ko) 2013-02-21 2013-02-21 발광 소자 및 발광 소자 패키지

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020140172943A Division KR101540762B1 (ko) 2014-12-04 2014-12-04 발광 소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20140104719A KR20140104719A (ko) 2014-08-29
KR101481012B1 true KR101481012B1 (ko) 2015-01-14

Family

ID=51748434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130018565A KR101481012B1 (ko) 2013-02-21 2013-02-21 발광 소자 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR101481012B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101649657B1 (ko) * 2014-10-07 2016-08-30 엘지전자 주식회사 반도체 소자 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999784B1 (ko) * 2010-02-23 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130012661A (ko) * 2011-07-26 2013-02-05 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999784B1 (ko) * 2010-02-23 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130012661A (ko) * 2011-07-26 2013-02-05 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20140104719A (ko) 2014-08-29

Similar Documents

Publication Publication Date Title
US9935245B2 (en) Semiconductor light-emitting device and method for fabricating the same
KR101666442B1 (ko) 발광 다이오드 및 이를 포함하는 발광 소자 패키지
KR100986353B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR100986318B1 (ko) 반도체 발광소자 및 그 제조방법
KR101752663B1 (ko) 발광소자 및 발광소자 제조방법
KR101039999B1 (ko) 반도체 발광소자 및 그 제조방법
US8071973B2 (en) Light emitting device having a lateral passivation layer
KR101014013B1 (ko) 반도체 발광소자 및 그 제조방법
KR100993077B1 (ko) 반도체 발광소자 및 그 제조방법, 발광소자 패키지
KR100986374B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102353570B1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
KR101034144B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101114592B1 (ko) 발광 디바이스 패키지 및 그 제조방법
KR100999701B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102164087B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102250516B1 (ko) 발광소자
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
KR101481012B1 (ko) 발광 소자 및 발광 소자 패키지
KR102237148B1 (ko) 발광소자 제조방법
KR101628384B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102200000B1 (ko) 발광소자 및 조명시스템
KR101540762B1 (ko) 발광 소자 및 발광 소자 패키지
KR102463323B1 (ko) 발광소자 및 발광소자 패키지
KR102445539B1 (ko) 발광소자 및 조명장치
KR102153125B1 (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 5