KR101679760B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR101679760B1
KR101679760B1 KR1020100103915A KR20100103915A KR101679760B1 KR 101679760 B1 KR101679760 B1 KR 101679760B1 KR 1020100103915 A KR1020100103915 A KR 1020100103915A KR 20100103915 A KR20100103915 A KR 20100103915A KR 101679760 B1 KR101679760 B1 KR 101679760B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
type semiconductor
conductivity type
region
Prior art date
Application number
KR1020100103915A
Other languages
English (en)
Other versions
KR20120042289A (ko
Inventor
배정혁
정병학
송다정
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100103915A priority Critical patent/KR101679760B1/ko
Publication of KR20120042289A publication Critical patent/KR20120042289A/ko
Application granted granted Critical
Publication of KR101679760B1 publication Critical patent/KR101679760B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

발광 소자는 제2 전극층, 상기 제2 전극층 상의 제2 도전형 반도체층, 상기 제2 도전형 반도체층 상의 활성층, 상기 활성층 상에 형성되고, 상기 활성층 및 상기 제2 도전형 반도체층과 오버랩되는 제1 영역과 오버랩되지 않는 제2 영역을 갖는 제1 도전형 반도체층, 및 상기 제1 영역의 적어도 일 측에 형성되는 제1 전극을 포함하며, 상기 제1 전극은 상기 제2 도전형 반도체층으로 돌기를 형성한다.

Description

발광 소자{A light emitting device}
본 발명은 발광 소자 및 그 제조 방법에 관한 것이다.
질화갈륨(GaN)의 금속 유기화학기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 LED(Light Emitting Diode)가 개발되었다.
이러한 LED은 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율ㆍ고출력칩 및 패키징 기술에 의한 고휘도의 구현이다.
고휘도를 구현하기 위해서 광추출 효율을 높이는게 중요하다. 광 추출 효율을 높이기 위하여 플립칩(flip-chip) 구조, 표면 요철 형성(surface texturing), 요철이 형성된 사파이어 기판(patterned sapphire substrate: PSS), 광결정 (photonic crystal) 기술, 및 반사 방지막 (anti-reflection layer) 구조 등을 이용한 다양한 방법들이 연구되고 있다.
실시예는 광도를 향상시킬 수 있는 발광 소자를 제공한다.
실시예에 따른 발광 소자는 제2 전극층, 상기 제2 전극층 상의 제2 도전형 반도체층, 상기 제2 도전형 반도체층 상의 활성층, 상기 활성층 상에 형성되고, 상기 활성층 및 상기 제2 도전형 반도체층과 오버랩되는 제1 영역과 오버랩되지 않는 제2 영역을 갖는 제1 도전형 반도체층, 및 상기 제1 영역의 적어도 일 측에 형성되는 제1 전극을 포함하며, 상기 제1 전극은 상기 제2 도전형 반도체층으로 돌기를 형성한다.
실시 예는 광도를 향상시킬 수 있다.
도 1은 실시예에 따른 발광 소자를 나타낸다.
도 2 내지 도 9는 실시예에 따른 발광 소자의 제조 방법을 나타낸다.
도 10은 다른 실시예에 따른 발광 소자를 나타낸다.
도 11은 실시예에 따른 발광 소자 패키지를 나타낸다.
도 12는 실시예에 따른 발광소자를 포함하는 조명 장치를 나타낸다.
이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지를 설명한다.
도 1은 실시예에 따른 발광 소자를 나타낸다. 발광 소자(100)는 제2 전극층(105), 발광 구조물(130), 패시베이션층(passivation layer, 140), 및 제1 전극(152,154)을 포함한다.
제2 전극층(105)은 지지 기판(110), 접합층(115), 반사층(120), 및 오믹층(ohmic contact layer, 125)을 포함한다.
지지 기판(110)은 전도성이며, 발광 구조물(130)을 지지한다. 예를 들어, 지지 기판(110)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC, SiGe) 중 적어도 하나를 포함할 수 있다.
접합층(115)은 지지 기판(110) 상에 형성된다. 접합층(115)은 지지 기판(110)과 반사층(120)을 본딩하기 위한 본딩층으로서, 지지 기판(110)과 반사층(120) 사이에 형성된다. 접합층(115)은 반사층(120)에 접촉되어 반사층(120)이 지지 기판(110)에 접합될 수 있도록 한다.
접합층(115)은 지지 기판(110)을 본딩 방식으로 접합하기 위해 형성되므로 지지 기판(110)을 도금이나 증착 방법으로 형성하는 경우에는 접합층(115)이 반드시 형성되어야 하는 것은 아니며, 이때 접합층(115)은 생략될 수도 있다.
접합층(115)은 베리어 금속(barrier metal) 또는 본딩 금속(bonding metal) 등을 포함한다. 예를 들어, 접합층(115)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.
반사층(120)은 접합층(115) 상에 형성된다. 반사층(120)은 발광 구조물(130)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. 예를 들어, 반사층(120)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.
반사층(120)은 상기 금속들 또는 이들의 합금일 수 있다. 또한 반사층(120)은 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 예를 들어, 반사층(120)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등이 적층된 형태일 수 있다. 반사층(120)은 광 효율을 증가시키기 위한 것으로 반드시 형성되어야 하는 것은 아니다.
오믹층(125)은 반사층(120) 상에 형성된다. 오믹층(125)은 발광 구조물(130)의 제2 도전형 반도체층(132)에 오믹 접촉되어 발광 구조물(130)에 전원이 원활히 공급되도록 할 수 있다.
오믹층(125)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.
오믹층(125)은 제2 도전형 반도체층(132)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다. 예를 들어, 반사층(120)으로 사용되는 물질은 제2 도전형 반도체층(132)과 오믹 접촉을 하는 물질로 선택될 수 있다.
발광 구조물(130)은 오믹층(125) 상에 형성된다. 발광 구조물(130)은 복수의 3족 내지 5족 원소의 화합물 반도체층을 포함할 수 있다. 예를 들어, 발광 구조물(130)은 제2 도전형 반도체층(132), 활성층(134), 및 제1 도전형 반도체층(136)이 오믹층(125) 상에 순차로 적층되는 구조일 수 있다.
제2 도전형 반도체층(132)은 오믹층(125) 상에 형성되며, 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 제2 도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트일 수 있다. 제2 도전형 반도체층(132)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(134)은 제2 도전형 반도체층(132) 상에 형성되며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(134)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층으로 형성될 수 있다.
활성층(134)과 제1 도전형 반도체층(136) 사이 또는 활성층(120)과 제2 도전형 반도체층(132) 사이에는 도전형 클래드층이 형성될 수도 있으며, 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.
제1 도전형 반도체층(136)은 활성층(134) 상에 형성되며, 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 제1 도전형 반도체층(136)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(136)은 수직 방향으로 활성층(134) 및 제2 도전형 반도체층(132)과 오버랩되는 영역(D)과 적어도 하나의 오버랩되지 않는 영역(B,C)을 갖는다. 이하 오버랩되는 영역(D)을 "오버랩된 영역"이라 하고, 오버랩되지 않는 영역은 "비오버랩 된 영역"이라 한다. 여기서 수직 방향은 제2 전극층(105)으로부터 제1 도전형 반도체층(136)으로 향하는 방향을 말한다.
도 1에는 비오버랩된 영역(B,C)이 오버랩된 영역(D)을 둘러싸고 있는 형태이지만, 이에 한정되는 것은 아니다. 예컨대, 비오버랩된 영역이 오버랩된 영역의 일측에만 형성될 수도 있다.
제1 도전형 반도체층(136)의 오버랩된 영역(D)은 제2 전극층(105)과 오버랩된다. 그러나 제1 도전형 반도체층(136)의 적어도 하나의 비오버랩된 영역(B,C)은 제2 전극층(105)과 오버랩되지 않는다.
오버랩된 영역(D)의 제1 도전형 반도체층(136) 부분은 활성층(134)과 접하나, 비오버랩된 영역(B,C)의 제1 도전형 반도체층(136)의 부분은 활성층(134)과 접하지 않는다. 오버랩된 영역(D)의 제1 도전형 반도체층(136) 부분과 비오버랩된 영역(B,C)의 제1 도전형 반도체층(136) 부분은 단차를 갖는다. 예컨대, 비오버랩된 영역(B,C)의 제1 도전형 반도체층(136)의 하면 부분은 오버랩된 영역(D)의 제1 도전형 반도체층(136)의 하면 부분보다 높게 위치한다. 즉 비오버랩된 영역(B,C)의 제1 도전형 반도체층(136)은 활성층(134)보다 높게 위치한다.
이때 제2 전극층(105)은 오버랩된 영역(D)의 제1 도전형 반도체층(136) 부분, 활성층(134), 및 제2 도전형 반도체층(132)에 의하여 발생하는 빛을 수직 방향으로 반사한다.
패시베이션층(passivation layer, 140)은 제2 도전형 반도체층(132)과 활성층(134)의 측면 및 오버랩된 영역(D)의 제1 도전형 반도체층(136)의 측면 상에 형성된다. 또한 패시베이션층(140)은 비오버랩된 영역(B,C)의 제1 도전형 반도체층(136)의 하부면 상에도 형성될 수 있다.
제1 전극(152,154)은 오버랩된 영역(D)의 적어도 일측에 배치되며, 제1 도전형 반도체층(136)으로 돌기를 형성한다. 제1 전극(152,154)의 돌기는 제1 도전형 반도체층(136)과 접한다. 또한 제1 전극(152,154)의 돌기는 제1 도전형 반도체층(136)을 관통할 수 있다.
즉 제1 전극(152,154)은 비오버랩된 영역(B,C)의 제1 도전형 반도체층(136)과 접하도록 오버랩된 영역(D)의 적어도 일 측에 형성된다. 예컨대, 제1 전극(152,154)은 오버랩된 영역(D)의 둘레에 형성될 수 있다. 또한 제1 전극(152,154)은 비오버랩된 영역(B,C) 하부에 형성되며, 패시베이션층(140)을 관통하여 제1 도전형 반도체층(136)과 접할 수 있다.
패시베이션층(140)은 제1 전극(152,154)과 활성층(134) 사이 및 제1 전극(152,154)과 제2 도전형 반도체층(132) 사이에 개재된다. 제1 전극(152, 154)는 서로 이격하며, 그 사이에 절연층(미도시)이 개재될 수도 있다.
도 1에는 제1 전극(152,154)과 비오버랩된 영역(B,C)의 하부면 사이에 패시베이션층(140)이 개재되나, 이에 한정하는 것은 아니다. 상술한 바와 같이 제1 전극(152,154)과 비오버랩된 영역(B,C)의 제1 도전형 반도체층(136)의 하부면 사이에 패시베이션층(140)의 개재없이 제1 전극(152,154)은 비오버랩된 영역(B,C)의 하부면과 접할 수 있다.
또한 제1 전극(152,154)은 패시베이션층(140) 및 제1 도전형 반도체층(136)을 관통하여 그 상부 면이 제1 도전형 반도체층(136) 밖으로 노출될 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 제1 전극(152,154)의 상부면은 제1 도전형 반도체층(136) 밖으로 노출되지 않을 수 있다.
또한 도 1에서는 제1 전극(152,154)이 제2 전극층(105)의 상부에 위치하는 것으로 도시되었으나, 이에 한정되는 것은 아니다.
도 10은 다른 실시예에 따른 발광 소자를 나타낸다. 도 1과 동일한 도면 부호는 동일한 구성을 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 10을 참조하면, 도 10에 도시된 실시예의 제1 전극(952,954)은 제2 전극층(105)의 최하부층인 지지 기판(110)의 하면과 동일한 수평면까지 확장될 수 있다.
또한 제1 도전형 패드 형성시 제1 전극(152,154 또는 952,954)의 상부 면과 하부 면을 모두 이용할 수 있다. 예컨대, 제1 전극(152,154 또는 952,954)의 상부 면은 와이어 본딩(wire bonding)될 수 있고, 제1 전극(952,954)의 하부면은 직접 본딩(eutectic bonding) 또는 다이 본딩(die bonding)이 가능하다.
이와 같이 실시 예는 제1 전극(152,154, 또는 952,954)이 제1 도전형 반도체층(136) 상에 형성되는 것이 아니라, 제1 도전형 반도체층(136)의 비오버랩된 영역의 하부에 위치하므로 광추출 영역을 차단하지 않으므로 발광 소자의 광도를 향상시킬 수 있다.
또한 와이어 본딩(wire bonding) 및 직접 본딩(eutectic bonding)/다이 본딩(die bonding) 등과 같은 다양한 본딩 방법에 의하여 패드 형성이 가능하다.
또한 제1 전극(152,154 또는 952,954)이 제2 전극층(105)과 오버랩되지 않으므로 전류 차단층(Current Blocking Layer)을 오믹층(125)과 제2 도전형 반도체층(132) 사이에 형성하지 않아도 전류 집중에 의한 발광 효율이 떨어지지 않는다.
도 2 내지 도 9는 실시예에 따른 발광 소자의 제조 방법을 나타낸다. 도 2 내지 도 9는 단위 칩 영역(A)의 발광 소자를 도시한다
도 2에 도시된 바와 같이, 성장 기판(210) 상에 발광 구조물(130)을 형성한다. 성장 기판(210)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(130)은 성장 기판(210) 상에 제1 도전형의 반도체층(136), 활성층(134) 및 제2 도전형의 반도체층(132)을 순차적으로 성장함으로써 형성될 수 있다.
예를 들어 발광 구조물(130)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 발광 구조물(130) 및 상기 성장 기판(101) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)이 형성될 수도 있다.
다음으로 도 3에 도시된 바와 같이, 단위 칩 영역(A) 내의 발광 구조물(130)을 선택적으로 메사 식각(mesa etch)하여 제1 도전형 반도체층(136)의 적어도 일 영역을 노출시킨다.
예컨대, 단위 칩 영역(A)의 둘레 영역의 제2 도전형 반도체층(132), 활성층(134), 및 제1 도전형 반도체층(136)을 식각하여 제1 도전형 반도체층(136)의 일부를 노출시킨다. 이하, 단위 칩 영역(A) 내의 발광 구조물(130)이 식각되어 제1 도전형 반도체층(136)이 노출되는 적어도 하나의 영역을 제1 영역(B,C)이라 하고, 식각되지 않는 다른 영역을 제2 영역(D)이라 한다. 이때 노출되는 제1 영역의 제1 도전형 반도체층(136)은 활성층(134)보다 낮으며, 제2 영역(D)의 일 측의 식각 영역을 제1 식각 영역(B)이라 하고, 다른 일 측의 식각 영역을 제2 식각 영역(C)이라 한다.
다음으로 도 4에 도시된 바와 같이, 제1 영역의 노출되는 제1 도전형 반도체층(136)을 식각하여 적어도 하나의 홈 또는 구멍(222,224)을 형성한다. 예컨대, 제1 식각 영역(B)의 제1 도전형 반도체층(136) 내에 제1 구멍(222)을 형성하고, 제2 식각 영역(C)의 제1 도전형 반도체층(136) 내에 제2 구멍(224)을 형성할 수 있다.
도 4에는 적어도 하나의 구멍(222,224)이 성장 기판(210)의 일부를 노출하지만, 실시예는 이에 한정되는 것은 아니며, 적어도 하나의 구멍(222,224)이 성장 기판(210)을 노출시키지 않을 수도 있다.
다음으로 도 5에 도시된 바와 같이, 제2 영역(D)의 발광 구조물(130) 측면 및 제1 영역의 제1 도전형 반도체층(136) 상에 패시베이션층(140)을 형성한다. 패시베이션층(140)은 전도성 물질 또는 비전도성 물질일 수 있다. 예컨대, 패시베이션층(140)은 SiO2층일 수 있다. 이때 적어도 하나의 구멍(222,224) 내에는 패시베이션층(140)이 형성되지 않는다. 패시베이션층(140)은 제2 영역(D)의 발광 구조물(130)의 측면에 인접하는 제2 도전형 반도체층(132)의 상부 면에도 형성될 수 있다.
예컨대, 제2 영역(D)의 제2 도전형 반도체층(132)과 적어도 하나의 구멍(222,224)이 형성된 제1 영역의 제1 도전형 반도체층(136) 상에 절연층(예컨대, SiO2)을 증착하고, 증착된 절연층을 식각하여 제2 영역(D)의 제2 도전형 반도체층(132) 및 제1 영역의 적어도 하나의 구멍(222,224)을 노출하는 패시베이션층(140)을 형성할 수 있다.
도 5에 도시된 바와 달리, 패시베이션층(140)은 제2 영역(D)의 발광 구조물(130) 측면에만 형성되고, 제1 영역의 제1 도전형 반도체층(136) 상에는 형성되지 않을 수 있다.
다음으로 도 6에 도시된 바와 같이, 적어도 하나의 구멍(222,224)을 채우는 제1 전극(152,154)을 제1 제1 영역 및 제2 식각 영역의 패시베이션층(140) 상에 형성한다. 적어도 하나의 구멍(222,224)에 채워진 제1 전극(152,154) 부분은 제1 도전형 반도체층(136)과 접하며, 채워진 제1 전극(152,154)은 성장 기판(210)에 접할 수 있다.
이때 제1 전극(152,154)은 제2 영역(D)의 발광 구조물(130)의 둘레 또는 양측에 형성되며, 발광 구조물(130)의 측면과 제1 전극(152,154)은 그 사이에 패시베이션층(140)이 개재되어 양자는 전기적으로 절연될 수 있다.
다음으로 도 7에 도시된 바와 같이, 제2 영역(D)의 제2 도전형 반도체층(132) 상에 오믹층(125)을 형성하고, 오믹층(125) 상에 반사층(120)을 형성한다.
예를 들면, 오믹층(125) 및 반사층(120)은 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성될 수 있다.
다음으로 도 8에 도시된 바와 같이, 반사층(120) 상에 접합층(115)을 매개로 하여 지지 기판(110)을 형성한다. 지지 기판(110)은 접합층(115) 상에 부착된다.
다음으로 도 9를 참조하면, 성장 기판(210)을 발광 구조물(130)로부터 제거하여 제1 도전형 반도체층(136)을 노출시킨다. 이때 제1 전극(152,154)의 일부도 노출될 수 있다. 도 9는 도 8에 도시된 구조물을 뒤집어서 도시한다.
성장 기판(210)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다. 제1 도전형의 반도체층(136)의 상면에 광 추출 효율 향상을 위한 러프니스 패턴(910)을 형성한다. 러프니스 패턴(910)은 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다.
그리고, 칩 분리 공정을 통해 단위 칩 영역으로 분리하면 복수 개의 발광 소자를 제작할 수 있다. 칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크라이빙 공정, 및 습식 식각 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있으나, 이에 대해 한정하지는 않는다.
도 11은 실시예에 따른 발광 소자 패키지를 나타낸다. 도 11을 참조하면 실시 예에 따른 발광 소자 패키지는 패키지 몸체(710), 제1 금속층(712), 제2 금속층(714), 발광 소자(720), 반사판(725), 와이어(730), 및 봉지층(740)을 포함한다.
패키지 몸체(710)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(710)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(712) 및 제2 금속층(714)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(710)의 표면(710)에 배치된다. 발광 소자(720)는 제1 금속층(712) 및 제2 금속층(714)과 전기적으로 연결된다.
예컨대, 도 1 또는 도 10에 도시된 발광 소자의 제2 전극층(105)은 제2 금속층(714)에 전기적으로 연결된다. 와이어(730)의 일측은 제1 전극(152,154 또는 952,954)의 상부 면과 본딩되고, 와이어(730)의 타측은 제1 금속층(712)에 본딩될 수 있다. 또는 제1 전극(952,954)은 하부 면이 제1 금속층(712)과 직접 본딩 또는 다이 본딩될 수도 있다.
반사판(725)은 발광 소자에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(710)의 캐버티 측벽에 형성된다. 반사판(725)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
봉지층(740)은 패키지 몸체(710)의 캐버티 내에 위치하는 발광 소자(720)를 포위하여 발광 소자(720)를 외부 환경으로부터 보호한다. 봉지층(740)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(740)은 발광 소자(720)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다.
실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.
또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 12는 실시예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다. 도 12를 참조하면, 조명장치(800)는 전원 결합부(810), 열발산판(heat sink, 820), 발광 모듈(830), 반사경(reflector, 840), 및 커버 캡(cover cap, 850), 및 렌즈부(860)를 포함한다.
전원 결합부(810)는 상단이 외부의 전원 소켓(미도시)에 삽입되는 스크류 형상이며, 외부 전원 소켓에 삽입되어 발광 모듈(830)에 전원을 공급한다. 열발산판(820)은 측면에 형성되는 열발산핀 통하여 발광 모듈(830)로부터 발생하는 열을 외부로 방출한다. 열발산판(820)의 상단은 전원 결합부(810)의 하단과 스크루 결합된다.
열발산판(820)의 밑면에는 회로 기판 상에 실장되는 발광 소자 패키지들을 포함하는 발광 모듈(840)이 고정된다. 이때 발광 소자 패키지들은 도 10에 도시된 실시예에 따른 발광 소자 패키지일 수 있다.
조명 장치(800)는 발광 모듈(830) 하부에는 발광 모듈을 전기적으로 보호하기 위한 절연 시트(832) 및 반사 시트(834) 등을 더 포함할 수 있다. 또한 발광 모듈(840)에 의하여 조사된 광의 진행 경로 상에 다양한 광학적 기능을 수행하는 광학 부재가 배치될 수 있다.
반사경(840)은 원뿔대 형상으로 열발산판(820)의 하단과 결합하며, 발광 모듈(830)로부터 조사되는 광을 반사시킨다. 커버 캡(850)은 원형의 링 형상을 가지며, 반사경(840) 하단에 결합된다. 렌즈부(860)는 커버 캡(850)에 끼워진다. 도 11에 도시된 조명 장치(800)는 건물의 천장이나 벽체 내에 매입되어 다운라이트(downlight)로 이용할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 지지 기판 115: 접합층
120: 반사층 125: 오믹층
130: 발광 구조물 132: 제2 도전형 반도체층
134: 활성층 136: 제1 도전형 반도체층
140: 패시베이션층 152,154: 제1 전극
910: 러프니스 패턴.

Claims (10)

  1. 제2 전극층;
    상기 제2 전극층 상에 형성되는 제2 도전형 반도체층;
    상기 제2 도전형 반도체층 상에 형성되는 활성층;
    상기 활성층 상에 형성되고, 상기 활성층 및 상기 제2 도전형 반도체층과 오버랩되는 제1 영역 및 상기 활성층 및 상기 제2 도전형 반도체층과 오버랩되지 않는 제2 영역을 갖는 제1 도전형 반도체층; 및
    상기 제2 영역에 형성되는 제1 전극을 포함하며,
    상기 제1 전극은 상기 제2 영역의 제1 도전형 반도체층을 관통하여 상기 제2 영역의 제1 도전형 반도체층 상부면 밖으로 노출되는 돌기를 갖는 발광 소자.
  2. 제1항에 있어서, 상기 발광 소자는,
    상기 제1 영역의 제1 도전형 반도체층과 상기 제2 영역의 제1 도전형 반도체층은 단차를 갖는 발광 소자.
  3. 제1항에 있어서, 상기 발광 소자는,
    상기 제1 전극과 상기 활성층 사이 및 상기 제1 전극과 상기 제2 도전형 반도체층 사이에 형성되는 패시베이션층을 더 포함하는 발광 소자.
  4. 제1항에 있어서, 상기 발광 소자는,
    상기 제2 도전형 반도체층과 상기 활성층 각각의 측면, 상기 제1 영역의 상기 제1 도전형 반도체층의 측면 및 하부면에 형성되는 패시베이션층을 더 포함하며,
    상기 제1 전극의 돌기는,
    상기 하부면 상에 형성되는 패시베이션층 및 상기 제1 도전형 반도체층을 관통하여 상기 제1 도전형 반도체층과 접하는 발광 소자.
  5. 제1항에 있어서,
    상기 제2 영역은 상기 제1 영역을 둘러싸며,
    상기 제1 전극은 상기 제1 영역의 둘레에 형성되는 발광 소자.
  6. 제1항에 있어서,
    상기 제2 영역의 제1 도전형 반도체층은 상기 제2 전극층과 오버랩되지 않는 발광 소자.
  7. 제2항에 있어서,
    상기 제2 영역의 상기 제1 도전형 반도체층은 상기 활성층보다 높게 위치하는 발광 소자.
  8. 제1항에 있어서,
    상기 제1 전극과 상기 제2 전극층은 서로 이격하는 발광 소자.
  9. 제1항에 있어서, 상기 제2 전극층은,
    지지 기판;
    상기 지지 기판 상의 반사층;
    상기 지지 기판과 상기 반사층 사이의 접합층; 및
    상기 반사층 상의 오믹층을 포함하는 발광 소자.
  10. 제9항에 있어서, 상기 제1 전극은,
    상기 지지 기판의 하면과 동일한 수평면까지 확장되는 발광 소자.
KR1020100103915A 2010-10-25 2010-10-25 발광 소자 KR101679760B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100103915A KR101679760B1 (ko) 2010-10-25 2010-10-25 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100103915A KR101679760B1 (ko) 2010-10-25 2010-10-25 발광 소자

Publications (2)

Publication Number Publication Date
KR20120042289A KR20120042289A (ko) 2012-05-03
KR101679760B1 true KR101679760B1 (ko) 2016-11-25

Family

ID=46263082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100103915A KR101679760B1 (ko) 2010-10-25 2010-10-25 발광 소자

Country Status (1)

Country Link
KR (1) KR101679760B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101946914B1 (ko) * 2012-06-08 2019-02-12 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛

Also Published As

Publication number Publication date
KR20120042289A (ko) 2012-05-03

Similar Documents

Publication Publication Date Title
US8969897B2 (en) Light emitting device
US10411166B2 (en) Light emitting device and lighting apparatus
KR101154320B1 (ko) 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치
KR101014155B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101752663B1 (ko) 발광소자 및 발광소자 제조방법
KR101742615B1 (ko) 발광 소자 패키지 및 발광 모듈
US8426883B2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
KR101769048B1 (ko) 발광 소자, 이를 포함하는 발광소자 패키지 및 조명 장치
KR20130065451A (ko) 발광소자
KR101663192B1 (ko) 발광 소자
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR101679760B1 (ko) 발광 소자
KR20110118333A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR101744971B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101692508B1 (ko) 발광 소자
KR101648810B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템
KR20120037100A (ko) 발광 소자 및 발광 소자 패키지
KR101735672B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120042339A (ko) 발광 소자
KR101838016B1 (ko) 발광 소자
KR101785646B1 (ko) 발광소자
KR20120069616A (ko) 발광소자
KR20120015623A (ko) 발광소자
KR20190104968A (ko) 발광 소자 및 발광 소자 패키지
KR20130016945A (ko) 발광소자 및 발광소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant