KR20090034740A - 전기 광학 장치 및 전자기기 - Google Patents

전기 광학 장치 및 전자기기 Download PDF

Info

Publication number
KR20090034740A
KR20090034740A KR1020080095932A KR20080095932A KR20090034740A KR 20090034740 A KR20090034740 A KR 20090034740A KR 1020080095932 A KR1020080095932 A KR 1020080095932A KR 20080095932 A KR20080095932 A KR 20080095932A KR 20090034740 A KR20090034740 A KR 20090034740A
Authority
KR
South Korea
Prior art keywords
lines
signal
data
line
image signal
Prior art date
Application number
KR1020080095932A
Other languages
English (en)
Other versions
KR100978168B1 (ko
Inventor
신 후지타
마코토 하야시
히데키 가와다
Original Assignee
엡슨 이미징 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엡슨 이미징 디바이스 가부시키가이샤 filed Critical 엡슨 이미징 디바이스 가부시키가이샤
Publication of KR20090034740A publication Critical patent/KR20090034740A/ko
Application granted granted Critical
Publication of KR100978168B1 publication Critical patent/KR100978168B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery

Abstract

화상 신호선(170)의 배선에 의한 기판 공간의 낭비를 억제한다.
블럭 선택 회로(142)는, 출력단이 다음 단의 입력단에 접속된 단위 회로(144)를 복수개 갖고, 단위 회로(144)의 각각은, 그 입력단에 공급된 펄스를 클럭 신호 CLX의 반주기만큼 지연시켜 출력단으로부터 출력하고, 또한, 그 펄스에 근거한 샘플링 신호를 출력한다. 접속 신호선(172)은, 접속 단자(174)로부터, 단위 회로의 출력단과 다음 단의 단위 회로의 입력단 사이를 연결하는 연락 신호선(181)과 교차하여, 화상 신호선(170)에 접속된다. 샘플링 회로(146)는 화상 신호선(170)에 공급된 데이터 신호를 샘플링 신호에 따라 데이터선(114)에 샘플링한다.

Description

전기 광학 장치 및 전자기기{ELECTROOPTIC DEVICE AND ELECTRONIC APPARATUS}
본 발명은 화상 신호선에 공급되는 데이터 신호를 데이터선에 샘플링시키는 구성에 있어서 배선 형성에 필요한 영역을 감소시키는 기술에 관한 것이다.
액정 등의 전기 광학 장치에서는, 주사선과 데이터선의 교차에 대응하여 화소가 마련되고, 그 화소가, 주사선이 선택되었을 때에 데이터선에 공급된 데이터 신호의 전압에 따른 밝기(계조)로 되는 구성으로 되어 있다. 이러한 구성에 있어서 구동 방식으로 크게 나누면, 디지털 구동식과 아날로그 구동식으로 나눌 수 있지만, 현 시점에 있어 아날로그 구동식이 널리 이용되고 있다.
이러한 아날로그 구동식에 있어서는, 디멀티플렉서식과 블럭 순차식이 더 많이 이용되고 있다. 이 중, 블럭 순차식에서는, 데이터선을 미리 정해진 열수, 예컨대 6열마다 블럭화하고, 어느 주사선이 선택되는 기간에서, 블럭을 차례로 선택하고, 6개의 화상 신호선에 공급된 데이터 신호를, 선택한 블럭에 속하는 6열의 데 이터선에 동시에 샘플링하여 공급한다고 하는 방식이다(특허문헌 1 참조).
[특허문헌 1] 일본특허공개 2007-156473호 공보
그런데, 이 블럭 순차식에서는, 복수개의 화상 신호선의 배선에 난점이 있었다. 상세하게는, 접속 단자의 위치에 따라서는, 화상 신호선의 배선에 넓은 공간이 필요해서, 표시 영역 외의 이른바 프레임 영역의 협소화를 막는 큰 요인의 하나가 되었다.
본 발명은 상술한 사정을 감안하여 이루어진 것으로, 그 목적의 하나는, 블럭 순차식에서 프레임 영역의 협소화를 도모하는 것이 가능한 전기 광학 장치 및 전자기기를 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명에 따른 전기 광학 장치에 있어서는, 복수의 주사선과, 복수인 m개의 화상 신호선과, 상기 m개의 화상 신호선의 각각과 쌍을 이루도록 마련되고, 각각은, 각기 쌍을 이루는 화상 신호선에 접속되고, 데이터 신호를 공급하는 m개의 접속 신호선과, m개마다 블럭화된 데이터선으로서, 하나의 블럭에서의 m개의 데이터선은 상기 m개의 화상 신호선의 각각과 쌍을 이루도록 마련된, 복수의 데이터선과, 상기 복수의 주사선을 소정의 순번으로 선택하는 주사선 구동 회로와, 한 개의 주사선에 선택되는 기간에 걸쳐, 상기 블럭의 선택을 나타내는 샘플링 신호를 소정의 순번으로 출력하는 블럭 선택 회로와, 상기 복수의 데이터선의 각각에 마련되고, 각각은, 상기 샘플링 신호가 블럭의 선택을 나타낼 때, 쌍을 이루는 화상 신호선과 데이터선의 사이에 온 상태가 되는 샘플링 스위치와, 상기 복수의 주사선과 상기 복수의 데이터선의 교차에 대응해서 마련되고, 각각은, 상기 주사선이 선택되었을 때에, 상기 데이터선에 샘플링된 데이터 신호에 따른 계조로 되는 화소를 구비하고, 상기 블럭 선택 회로는 출력단이 다음 단의 입력단에 접속된 단위 회로를 복수개 갖고, 상기 복수개의 단위 회로의 각각은, 상기 입력단에 공급된 펄스를 소정 시간 지연시켜 출력단으로부터 출력하고, 또한, 입력단 및 출력단에 공급된 펄스에 근거해 샘플링 신호를 출력하고, 상기 접속 신호선은, 하나의 단위 회로의 출력단과 다음 단의 단위 회로의 입력단 사이를 연결하는 연락 신호선과 교차하도록 마련되어 있는 것을 특징으로 한다. 본 발명에 의하면, m개의 화상 신호선은, m개의 연락 신호선에 의해 블럭 선택 회로를 돌 필요가 없어지므로, 그 만큼의 공간이 불필요해져, 프레임의 협소화를 도모할 수 있다.
본 발명에 있어서, 상기 m개의 화상 신호선은, 상기 복수의 데이터선의 연장선과 교차하는 방향으로 마련되고, 상기 단위 회로의 배열 방향은, 상기 m개의 화상 신호선이 마련되는 방향과 일치하는 구성이 바람직하다. 또, 본 발명에 있어서, 상기 m개의 접속 신호선이, 동일한 연락 신호선과 각각 교차하도록 마련된 구성으로 해도 좋다.
본 발명에 있어서, 상기 화소는 n(n는 3 이상의 정수)색 중 하나이며, 상기 m는 n의 배수이며, 하나의 블럭에 속하는 m개의 데이터선은, 상기 n색 화소에 대응하는 것이 소정의 순번으로 반복하여 배열되고, 상기 m개의 화상 신호선은, 상기 m개의 데이터선에서의 색과 동일한 순번으로 반복하여 배열되고, 동일 색에 대응하 는 화상 신호선에 접속된 m/n개의 접속 신호선이, 적어도 동일한 연락 신호선과 교차하도록 마련된 구성으로 해도 좋다. 이 구성에 의하면, 접속 신호선의 완화 시간을 색마다 일치시키는 것이 가능해진다.
본 발명에 있어서, 상기 화소는 n(n는 3 이상의 정수)색 중 하나이며, 상기 m는 n의 배수이며, 한 블럭에 속하는 m개의 데이터선은, 상기 n색 화소에 대응하는 것이 소정의 순번으로 반복하여 배열되고, 상기 m개의 화상 신호선은, 상기 m/n개마다 묶여 데이터선의 색과 동일한 순번으로 배열하고, 동일 색에 대응하는 화상 신호선에 접속된 m/n개의 접속 신호선이 동일한 연락 신호선과 교차하도록 마련된 구성으로 해도 좋다. 이 구성에 의하면, 접속 신호선에 부가하여, 화상 신호선의 완화 시간에 대해서도 색마다 일치시키는 것이 가능해진다.
또 본 발명은 전기 광학 장치 뿐만 아니라, 그 전기 광학 장치를 가지는 전자기기로서 제공될 수도 있다.
본 발명에 의하면, 블럭 순차식에서 프레임 영역의 협소화를 도모하는 것이 가능한 전기 광학 장치 및 전자기기를 제공할 수 있다.
이하, 본 발명의 실시예에 대해 도면을 참조하여 설명한다.
도 1은 본 발명의 실시예 1에 따른 전기 광학 장치의 전체 구성을 나타내는 블럭도이다. 이 도면에 나타내는 바와 같이, 전기 광학 장치(1)는 표시 패널(10)과 처리 회로(20)로 대별된다. 이 중, 처리 회로(20)는, 표시 패널(10)과는, 예컨대 FPC(flexible printed circuit) 기판에 의해 접속되는 회로 모듈이다.
처리 회로(20)는, 제어 회로(210), S/P 변환 회로(220) 및 D/A 변환 회로 그룹(230)을 포함한다. 이 중, 제어 회로(210)는, 외부 상위 회로(도시 생략)로부터 수직 동기 신호 Vs, 수평 동기 신호 Hs 및 도트 클럭 신호 Dclk에 동기하여, S/P 변환 회로(220)의 동작을 제어하거나 D/A 변환 회로 그룹(230)에서의 변환 극성을 지정하거나, 표시 패널(10)의 동작을 제어하기 위한 스타트 펄스 DX, DY, 클럭 신호 CLX, CLY 등을 출력하거나 하는 것이다. 또 도 1에서는, 생략하고 있지만, 제어 회로(210)는, 클럭 신호 CLX를 논리 반전시킨 반전 클럭 신호 CLXinv, 및, 클럭 신호 CLY를 논리 반전시킨 반전 클럭 신호 CLYinv도 표시 패널(10)에 출력한다.
S/P 변환 회로(220)는, 수직 동기 신호 Vs, 수평 동기 신호 Hs 및 도트 클럭 신호 Dclk에 동기하여 공급되는 디지털 화상 데이터 Vd를, 후술하듯이 6 채널에 분배하고, 또한, 1도트분을 시간축에 2배로 신장하여(직렬-병렬 변환, 상 전개와 같은 경우도 있음), 각각 화상 데이터 Vd1d~Vd6d로서 출력하는 것이다.
여기서, 화상 데이터 Vd는, 1도트에 대해 R(적), G(녹), B(청)의 각 색성분의 계조(밝기)를 각각에서 지정하는 것이다. S/P 변환 회로(220)에서는, 화상 데이터 Vd로 지정되는 도트 중, 홀수열 도트의 R, G, B의 계조를 지정하는 것이 각각 화상 데이터 Vd1d, Vd2d, Vd3d에 분배되고, 그 홀수열에 계속되는 짝수열 도트의 R, G, B의 계조를 지정하는 것이 각각 화상 데이터 Vd4d, Vd5d, Vd6d에 분배된다.
D/A 변환 회로 그룹(230)은, 채널마다 마련된 D/A 변환 회로의 집합체이며, 화상 데이터 Vd1d~Vd6d를, 각각 제어 회로(210)에 의해 지정된 극성의 전압으로 변환하여, 데이터 신호 Vid1~Vid6로서 출력한다.
여기서, 데이터 신호 Vid1~Vid6의 극성이란, 전압 Vc에 대해서 고위측(高位側)을 정(正)극성으로 하고, 저위측(低位側)을 부(負)극성으로 한다. 또 전압 Vc란, 후술하는 도 8에 나타내듯이 H레벨에 상당하는 선택 전압 Vdd와 L레벨에 상당하고, 또한 전압의 기준인 전위 Gnd(전압 제로)와의 거의 중간 전압이다.
또, 데이터 신호 Vid1, Vid2, Vid3는, 홀수열 도트 중, 각각 R, G, B의 계조에 따른 전압의 신호이기 때문에, R1, G1, B1로 표기하기로 한다. 마찬가지로 데이터 신호 Vid4, Vid5, Vid6는, 짝수열 도트 중, 각각 R, G, B의 계조에 따른 전압의 신호이기 때문에, R2, G2, B2로 표기하기로 한다.
다음에, 표시 패널(10)의 구성에 대해 설명한다. 도 2는 표시 패널(10)의 구성을 나타내는 평면도이다.
표시 패널(10)은 액정을 이용하여 소정의 표시를 실시하는 것이며, 표시 영역(100)의 주변에, 주사선 구동 회로(130)나, 블럭 선택 회로(142), 화상 신호선(170), 샘플링 회로(146) 등이 배치된 주변 회로 내장형으로 되어 있다.
표시 영역(100)은 화소(110)가 배열되는 영역이며, 본 실시예에서는, 480행의 주사선(112)이 가로 방향(X 방향)으로 마련되는 한편, 1920(=640×3)열의 데이터선(114)이 도면에 있어서 세로 방향(Y 방향)으로 마련되어 있다. 그리고, 이러한 주사선(112)과 데이터선(114)의 교차의 각각에 대응하도록 화소(110)가 각각 마 련되어 있다.
여기서, 화소(110)는, 1열마다 R(적), G(녹), B(청)에 대응하여 배열하고 있고, 이들 X 방향으로 서로 인접하는 R, G, B의 3 화소로 1도트의 컬러를 표현한다. 따라서, 본 실시예에서는, 표시 영역(100)에 있어서 화소(110)를 단위로서 보면 세로 480행×가로 1920열로 매트릭스 형상으로 배열하고, 컬러 표시의 단위인 도트로 보면, 세로 480행×가로 640열로 배열하게 되지만, 본 발명을 이 배열로 한정하는 취지는 아니다.
또, 1~1920열의 데이터선(114)은, 본 실시예에서는 인접하는 6열마다 블럭화되어 있다. 본 실시예에 있어서 데이터선(114)의 열수는 「1920」이므로, 블럭수는 「320」으로 된다.
다음에, 화소(110)에 대해 설명한다.
도 3은 화소(110)의 구성을 나타내는 도면이며, i행 및 이것에 아래 방향으로 인접하는 (i+1)행과, j열 및 이것에 오른쪽 방향으로 인접하는 (j+1)열의 교차에 대응하는 2×2의 합계 4화소분의 구성이 나타나고 있다. 또 i, (i+1)는, 화소(110)가 배열하는 행을 일반적으로 도시하는 경우의 기호이며, 본 실시예에서는, 각각 1 이상 480 이하를 만족시키는 정수이며, j, (j+1)는, 화소(110)가 배열하는 열을 일반적으로 도시하는 경우의 기호이며, 본 실시예에서는, 각각 1이상 1920 이하를 만족시키는 정수이다.
도 3에 나타내듯이, 각 화소(110)는, n채널형의 박막 트랜지스터(thin film transistor:이하 단지 「TFT」라고 약칭함)(116)와 액정 소자(120)를 가진다. 각 화소(110)에 대해서는, 본 실시예에서는 전기적으로는 서로 동일 구성이므로, i행 j열에 위치하는 것으로 대표해 설명하면, 그 i행 j열의 화소(110)에 있어서, TFT(116)의 게이트 전극은 i행째의 주사선(112)에 접속되는 한편, 그 소스 전극은 j번째의 데이터선(114)에 접속되고, 그 드레인 전극은 화소 전극(118)에 접속되어 있다.
표시 패널(10)은, 특별히 도시하지 않았지만, 소자 기판과 대향 기판과의 한 쌍의 기판이 일정한 간극을 유지해 접합되고, 또한, 이 간극에 액정(105)이 봉지된 구성으로 되어 있다. 이 중, 소자 기판에는, 주사선(112)이나, 데이터선(114), TFT(116), 화소 전극(118) 등이 형성되는 한편, 대향 기판에 커먼 전극(108)이 형성되고, 이러한 전극 형성면이 서로 대향하도록 일정한 간극을 유지해 접합되고 있다. 이 때문에, 본 실시예에 있어서 액정 소자(120)는, 화소 전극(118)과 커먼 전극(108)이 액정(105)을 협지하는 것에 의해 구성되게 된다. 커먼 전극(108)에는, 본 실시예에서는, 시간적으로 일정한 전압 LCcom이 인가되어 있다.
또 본 실시예에서는, 액정 소자(120)를 투과형으로 했을 경우, 투과광량을 착색하는 컬러 필터(도시 생략)가 마련된다. 여기서, 화소 전극(118)과 커먼 전극(108)의 사이를 통과하는 광의 투과율은, 액정 소자에 보지(保持)되는 전압의 실효치가 제로이면 최소치(가장 어두운 상태)로 되는 한편, 그 실효치가 커지는 것에 따라, 투과율이 서서히 커지는 노멀리-블랙 모드(nomally-black mode)로 설정된다. 이 때문에, 백 라이트 유닛(도시 생략)에 의해 조사된 광은, 화소마다, 액정 소자(120)에 보지된 전압의 실효치에 따른 비율로 컬러 필터에 의해 착색하여 출사한 다.
그런데, 소자 기판에 있어서, 표시 영역(100)의 외측이고 Y 방향에 따른 한 변을 따라 주사선 구동 회로(130)가 마련되는 한편, X 방향에 따른 한 변에는, 내측의 표시 영역(100)을 향해 차례로, 블럭 선택 회로(142), 화상 신호선(170), 샘플링 회로(146)가 마련되어 있다.
주사선 구동 회로(130)는, 수직 주사 기간(F) 중, 수직 주사 유효 기간(Fa)에 걸쳐 주사 신호 Y1, Y2, Y3, …, Y480를, 각각 1, 2, 3,…, 480행째의 주사선(112)에 공급하는 것이다. 상세하게는, 주사선 구동 회로(130)는, 주사선(112)을 1, 2, 3, …, 480행째라는 차례로 수평 주사 기간(H)마다 선택하고, 도 5에 나타내듯이, 선택한 주사선으로의 주사 신호를 H레벨에 상당하는 선택 전압 Vdd로 하고, 다른 주사선으로의 주사 신호를 L레벨에 상당하는 접지 전위 Gnd로 한다.
또 도 5에서는, 수직 주사 기간(F) 중, 수직 주사 유효 기간(Fa) 이외를 수직 주사 귀선 시간(Fb)으로서 표기하고 있다.
블럭 선택 회로(142)는, 단위 회로(144)를, 데이터선(114)에서의 블럭 총수인 「320」개, 주사선(112)의 배열 방향인 X 방향을 따라 세로 접속한 것이다. 상세하게는, 도 2에 있어서 왼쪽에서 세어 1단째의 단위 회로(144)에는, 입력 신호로서 처리 회로(20)(제어 회로(210))로부터의 스타트 펄스 DY가 공급되는 한편, 그 1단째의 단위 회로(144)의 출력 신호는, 연락 신호선(181)을 거쳐 2단째의 단위 회로(144)의 입력 신호로서 전송되고, 이하 마찬가지로, 임의 단의 단위 회로(144)의 출력 신호가 다음 단의 단위 회로(144)의 입력 신호로서 전송되는 관계에 있다.
여기서, 단위 회로(144)의 상세에 대하여 설명한다. 도 4는 단위 회로(144)의 구성을 나타내는 회로도이다.
홀수단째 및 짝수단째의 단위 회로(144)는 모두 클럭드 인버터(clocked inverter)(151, 153)와 인버터(152, 155)와 NAND 회로(154)를 가진다. 여기서, 각 단째의 단위 회로(144)의 입력단은 클럭드 인버터(151)의 입력단이며, 단위 회로(144)의 출력단은 인버터(152)의 출력단이다. 편의적으로, 1, 2, 3, 4, …, 320 단째의 단위 회로(144)에서의 출력단으로부터 출력되는 신호를, 각각 n1, n2, n3, n4, …, n320으로 표기한다.
홀수단째의 단위 회로(144)에 있어서, 클럭드 인버터(151)는, 클럭 신호 CLX가 H레벨일 때(반전 클럭 신호 CLXinv가 L레벨일 때) 입력단에 공급된 신호를 논리 반전한 부정(否定) 신호를 출력단에 출력하고, 클럭 신호 CLX가 L레벨일 때(반전 클럭 신호 CLXinv가 H레벨일 때) 출력단을 하이 임피던스 상태로 하는 것이며, 그 출력단은 인버터(152)의 입력단에 접속되어 있다. 인버터(152)는 입력단에 공급된 신호의 부정 신호를 출력단에 출력하는 것이다. 인버터(152)의 출력단은 클럭드 인버터(153)의 입력단에 접속되어 있다. 홀수단째의 단위 회로(144)에 있어서, 클럭드 인버터(153)는, 반전 클럭 신호 CLXinv가 H레벨일 때(클럭 신호 CLX가 L레벨일 때) 입력단에 공급된 신호를 논리 반전한 부정 신호를 출력단에 출력하고, 반전 클럭 신호 CLXinv가 L레벨일 때(클럭 신호 CLX가 H레벨일 때) 출력단을 하이 임피던스 상태로 하는 것이며, 그 출력단은 인버터(152)의 입력단에 접속되어 있다.
한편, NAND 회로(154)는 단위 회로(144)의 입력단에 공급된 신호와 출력단에 공급된 신호의 부정 논리곱 신호를 출력하고, 인버터(155)는 그 부정 논리곱 신호의 논리를 재반전하여 샘플링 신호로서 출력한다. 따라서, 임의의 단에 대해 주목했을 경우에, 그 주목 단의 샘플링 신호는 그 주목 단의 단위 회로(144)에서의 입력단 신호 및 출력단 신호의 논리곱 신호로 된다.
또, 짝수단째의 단위 회로(144)에 대해서는, 클럭드 인버터(151, 153)의 기능이 홀수단째로 역전한 관계에 있는 점 이외에 동일 구성이다. 즉, 짝수단째에 있어서 클럭드 인버터(151)는, 반전 클럭 신호 CLXinv가 H레벨일 때 부정 신호를 출력하고, 반전 클럭 신호 CLXinv가 L레벨일 때 출력단이 하이 임피던스 상태가 되고, 또, 클럭드 인버터(153)는, 클럭 신호 CLX가 H레벨일 때 부정 신호를 출력하고, 클럭 신호 CLX가 L레벨일 때 출력단이 하이 임피던스 상태가 되고, 그 외에 대해서는 짝수단째와 동일 구성이다.
이러한 구성에 있어서, 클럭 신호 CLX가 H레벨인(반전 클럭 신호 CLXinv가 L레벨임) 때, 홀수단째의 단위 회로(144)에서의 클럭드 인버터(153)의 출력단이 하이 임피던스 상태가 되므로, 홀수단째의 단위 회로(144)의 입력단에 공급된 신호는, 그 홀수단째의 클럭드 인버터(151), 및, 인버터(152)에 의한 2회의 논리 반전에 의해 정회전하여 그 홀수단의 단위 회로(144)의 출력 신호로서 출력된다.
다음에, 클럭 신호 CLX가 L레벨로 되었을(반전 클럭 신호 CLXinv가 H레벨로 되었을) 때, 홀수단째에서의 클럭드 인버터(151)의 출력단이 하이 임피던스 상태가 되므로, 인버터(152)에 의한 출력 신호(홀수단째의 단위 회로의 출력 신호)는, 인버터(152) 및 클럭드 인버터(153)에 의한 래치에 의해, 클럭 신호 CLX가 L레벨로 되기 직전의 논리 레벨로 보지되는 한편, 이 보지된 신호가 짝수단째의 단위 회로(144)의 입력단에 공급되고, 그 짝수단째의 클럭드 인버터(151), 및, 인버터(152)에 의한 2회의 논리 반전에 의해 정회전하여 그 짝수단의 단위 회로(144)의 출력 신호로서 출력된다.
이러한 동작이, 클럭 신호 CLX(반전 클럭 신호 CLXinv)의 논리 레벨이 변화할 때마다 실행되므로, 1, 2, 3, …, 320단째의 단위 회로(144)에 의한 출력 신호는 클럭 신호 CLX가 반전할 때마다 시프트한 관계가 된다.
따라서, 도 6에 나타내듯이, 클럭 신호 CLX 및 반전 클럭 신호 CLXinv의 듀티비가 50%이며, 그 클럭 신호 CLX의 1주기 분의 펄스폭을 가지는 스타트 펄스 DX가, 클럭 신호 CLX의 하강시에 있어서 1단째의 단위 회로(144)에 공급되면, 출력 신호 n1은, 스타트 펄스 DX를 클럭 신호 CLX의 반주기만큼 지연한 파형이 되고, 이하, 출력 신호 n2, n3, n4, …, n320는, 출력 신호 n1로부터 클럭 신호 CLX의 논리 레벨이 반전할 때마다, 즉, 클럭 신호 CLX의 반주기(B)마다, 차례로 지연한 관계가 된다.
이 때문에, 각 단의 단위 회로(144)에 있어서 입력 신호와 출력 신호의 논리곱 신호인 샘플링 신호 S1, S2, S3, S4, …, S320는, 동 도면에 나타내듯이, 클럭 신호 CLX의 반주기마다, 배타적으로 차례로 H레벨로 되는 펄스 신호로 된다.
도 6에서는, 샘플링 신호 S1, S2, S3, S4, …, S320이 차례로 H레벨로 되는 기간을 수평 주사 유효 기간(Ha)이라고 표기한다. 제어 회로(210)는, 수평 주사 기간(H)이 수평 주사 유효 기간(Ha)을 포함하도록 주사선 구동 회로(130)을 제어한 다. 또, 도 6에서는, 수평 주사 기간(H) 중, 수평 주사 유효 기간(Fa) 이외를 수평 주사 귀선 시간(Hb)으로서 표기하고 있다.
6개의 화상 신호선(170)은 블럭 선택 회로(142)와 샘플링 회로(146)의 사이에서, X 방향을 따라 서로 평행하게 되도록 배열하고 있다. 데이터선(114)은 Y 방향에 따른 방향으로 마련되어 있으므로, 화상 신호선(170)은 데이터선(114)을 가상적으로 연장한 선상과 교차하게 된다.
한편, 6개의 접속 신호선(172)은, 6개의 화상 신호선(170)과 일대일로 대응해서 마련되고, 소자 기판의 접속 단자(174)로부터, 1단째의 단위 회로(144)와 2단째의 단위 회로(144)의 사이를 연결하는 연락 신호선(181)과 교차하도록 마련되어 있다. 여기서, 6개의 접속 신호선(172) 중, 도 2에 있어서 가장 왼쪽 단의 것은, 6개의 화상 신호선(170)의 최하단에 위치하는 것에 접속되고, 마찬가지로 왼쪽에서 세어 2, 3, 4, 5, 6번째의 접속 신호선(172)은, 아래로부터 세어 2, 3, 4, 5, 6번째의 화상 신호선(170)에 각각 접속되어 있다.
여기서, 6개의 접속 신호선(172)에는, 왼쪽에서 세어 차례로 데이터 신호 R1, G1, B1, R2, G2, B2가, 각각 처리 회로(20)로부터 공급된다. 이 때문에, 6개의 화상 신호선(170)에도, 아래로부터 세어 차례로 데이터 신호 R1, G1, B1, R2, G2, B2가 각각 공급되게 된다.
따라서, 본 실시예에 있어서 6개의 화상 신호선(170)에 공급되는 데이터 신호의 색과 1 블럭에서의 6열의 데이터선(114)이 대응하는 화소의 색의 배열은, 세로 방향과 가로 방향의 차이는 있지만, 배열 방향으로 보았을 때에는 RGBRGB로 동 일하게 된다.
샘플링 회로(146)는 1~1920열의 데이터선(114)의 각각에 마련된 TFT(148)로 구성된다. TFT(148)는 샘플링 스위치로서 기능하는 것이며, 그 드레인 전극(148)은 데이터선(114)의 일단에 접속되어 있다.
여기서, TFT(148)의 소스 전극은 6개의 화상 신호선(170)의 어느 쪽인가에 다음과 같은 관계로 접속된다. 즉, 데이터선(114)을 일반화하여 설명하기 위해, 1≤j≤1920을 만족시키는 정수인 j를 이용하면, 도 2에 있어서 왼쪽으로부터 세어 j번째의 데이터선(114)에 대응하는 TFT(148)의 소스 전극은, 열수인 j를 6으로 나눈 나머지가 「1」이면, 데이터 신호 R1이 공급되는 화상 신호선(170)에 접속되고, j를 6으로 나눈 나머지가 「2」, 「3」, 「4」, 「5」, 「0」인 데이터선(114)에 대응하는 TFT(148)의 소스 전극은, 각각 데이터 신호 G1, B1, R2, G2, B2가 공급되는 화상 신호선(170)에 접속된다. 예컨대, 왼쪽에서 세어 9 번째의 데이터선(114)에 대응하는 TFT(148)의 소스 전극은, 「9」를 6으로 나눈 나머지가 「3」이기 때문에, 데이터 신호 B1이 공급되는 화상 신호선(170)에 접속된다.
또, TFT(148)의 게이트 전극은, 동일 블럭에 대응하는 것끼리 공통 접속되고, 블럭에 대응한 단위 회로(144)의 샘플링 신호가 공급된다. 예컨대, 7열째에서 12열째까지의 6열의 데이터선(114)에 대응하는 TFT(148)의 게이트 전극에는, 그 6열의 데이터선(114)이 2번째의 블럭에 대응하고 있기 때문에, 샘플링 신호 S2가 공통으로 공급된다.
여기서, 어느 블럭에 대응한 샘플링 신호가 H레벨로 되면, 그 블럭에 속하는 6개의 TFT(148)가 소스·드레인 전극간에 도통 상태가 되므로, 6개의 화상 신호선(170)에 공급된 데이터 신호가, 각각 그 블럭에 속하는 6열의 데이터선(114)에 샘플링되게 된다.
다음에, 본 실시예에 따른 전기 광학 장치의 동작에 대해 설명한다.
우선, 화상 데이터 Vd는, 도트로 보았을 때에 1행 1열~1행 640열, 2행 1열~2행 640열, 3행 1열~3행 640열, …, 480행 1열~480행 640열이라는 차례로 상위 장치로부터 공급된다. 이 화상 데이터 Vd는, 도트 클럭 Dclk에 동기하여 도트마다 공급되고, S/P 변환 회로(220)에 의해 도 7에 나타내듯이 화상 데이터 Vd1d~Vd6d에 상 전개 처리된다.
도 7은 어느 1행의 도트에 대응하는 화상 데이터 Vd의 S/P 변환 처리를 나타내고 있다. 상세하게는, 홀수열의 도트에 대응한 화상 데이터 Vd가, 각각 R, G, B의 계조를 지정하는 화상 데이터 Vd1d~Vd3d에 지연 분배되고, 시간축에 2배로 신장되고, 이 신장된 기간과 일치하도록, 그 홀수열에 계속되는 짝수열의 도트에 대응한 화상 데이터 Vd가, 각각 R, G, B의 계조를 지정하는 화상 데이터 Vd4d~Vd6d에 분배되어, 시간축에 2배로 신장되는 상 전개 처리되는 모양을 나타내고 있다.
또, 제어 회로(210)는, 1, 2열째의 도트에 대응하는 화상 데이터 Vd1d~Vd6d가 출력되는 기간에 샘플링 S1이 H레벨로 되고, 계속되는 3, 4열째의 도트에 대응하는 화상 데이터 Vd1d~Vd6d가 출력되는 기간에 샘플링 S2가 H레벨로 되고, 이하 마찬가지로, 홀수열 및 그 홀수열에 계속되는 짝수열의 도트에 대응한 화상 데이터 Vd가 상 전개 처리될 때마다 차례로 샘플링 신호가 H레벨로 되도록, 스타트 펄스 DX 및 클럭 신호 CLX(반전 클럭 신호 CLXinv)를 출력한다.
상세하게는, 클럭 신호 CLX의 하강시에 클럭 신호 CLX의 1주기 분의 펄스폭을 가지는 스타트 펄스 DX를 공급하고 나서, 클럭 신호 CLX의 반주기 후에, 샘플링 신호 S1이 H레벨로 되고, 이하 차례차례, 클럭 신호 CLX의 반주기씩 지연하여 샘플링 신호 S2, S3, S4, …, S320이 H레벨로 되므로, 제어 회로(210)는, 1, 2 번째의 도트에 대응하는 화상 데이터 Vd1d~Vd6d가 출력되는 타이밍보다 클럭 신호 CLX의 반주기분만큼 앞선 타이밍에 스타트 펄스 DX를 H레벨로 되게 하고, 또한, S/P 변환 회로(220)에 있어서 홀수열 및 그 홀수열에 계속되는 짝수열의 도트에 대응한 화상 데이터 Vd를 상 전개 처리할 때마다 클럭 신호 CLX(반전 클럭 신호 inv)를 논리 반전하여 출력한다.
상술한 것처럼 액정 소자(120)에 대한 데이터 신호는 정극성과 부극성으로 지정되지만, 본 실시예에서는, 1행마다 기입 극성을 반전시키는 행 반전(라인 반전이라고도 함)으로 하고, 또한 동일행에 대해 수직 주사 기간(F)마다 정극성과 부극성으로 교대로 반전시키는 구동으로서 설명한다. 또, 여기에서는, 수직 주사 기간의 홀수행에서 정극성 기입을 지정하는 것으로 한다.
이 수직 주사 기간에 있어서, 우선 1행째의 주사선(112)이 선택되고, 주사 신호 Y1이 H레벨로 된다. 주사 신호 Y1이 H레벨로 되면, 1행째에 위치하는 화소(110), 즉, 1행 1열~1행 1920열의 TFT(116)가 온한다.
또, 제어 회로(210)는, 1행 1열 및 1행 2열의 도트의 화상 데이터 Vd를 상 전개 처리하여, 이 상 전개 처리에 맞추어 샘플링 신호 S1이 H레벨로 되도록, 상술 한 바와 같이 스타트 펄스 DX, 클럭 신호 CLX(반전 클럭 신호 CLXinv)를 출력한다.
여기서, 샘플링 신호 S1이 H레벨로 될 때, 접속 신호선(172)을 거쳐 화상 신호선(170)에 공급되는 데이터 신호 R1은, 1행 1열의 도트에서의 R의 화상 데이터 Vd1d를 정극성으로 변환한 신호이다. 화상 신호선(170)에 공급되는 데이터 신호 G1, B1은, 1행 1열의 도트에서의 G의 화상 데이터 Vd2d, B의 화상 데이터 Vd3d를, 각각 정극성으로 변환한 신호이며, 마찬가지로 화상 신호선(170)에 공급되는 데이터 신호 R2, G2, B2는, 1행 2열의 도트에서의 R의 화상 데이터 Vd4d, G의 화상 데이터 Vd5d, B의 화상 데이터 Vd6d를, 각각 정극성으로 변환한 신호이다.
샘플링 신호 S1이 H레벨로 되면, 제1번째의 블럭에 속하는 1~6열째의 TFT(148)가 온한다. 이 때문에, 6개 화상 신호선(170)에 공급된 데이터 신호 R1, G1, B1, R2, G2, B2가, 1~6열째의 각각에 대응하는 데이터선(114)에 샘플링되므로, 1행 1열~1행 6열의 화소 전극(118)에는, 온 상태에 있는 TFT(116)를 거쳐, 각각의 색 계조에 따른 정극성 전압이 인가되게 된다.
다음에, 샘플링 신호 S2가 H레벨로 된다. 샘플링 신호 S2가 H레벨로 될 때, 접속 신호선(172)을 거쳐 화상 신호선(170)에 공급되는 데이터 신호 R1, G1, B1은, 1행 3열의 도트에서의 R의 화상 데이터 Vd1d, G의 화상 데이터 Vd2d, B의 화상 데이터 Vd3d를, 각각 정극성으로 변환한 신호이며, 마찬가지로 데이터 신호 R2, G2, B2는, 1행 4열의 도트에서의 R의 화상 데이터 Vd4d, G의 화상 데이터 Vd5d, B의 화상 데이터 Vd6d를, 각각 정극성으로 변환한 신호이다.
샘플링 신호 S2가 H레벨로 되면, 제2번째의 블럭에 속하는 7~12열째의 TFT(148)가 온하므로, 6개 화상 신호선(170)에 공급된 데이터 신호 R1, G1, B1, R2, G2, B2가, 7~12열째의 각각에 대응하는 데이터선(114)에 샘플링된다. 이 때문에, 1행 7열~1행 12열의 화소 전극(118)에는, 온 상태에 있는 TFT(116)를 거쳐, 각각의 색 계조에 따른 정극성 전압이 인가되게 된다.
이하 동일한 동작이, 샘플링 신호 S320이 H레벨로 될 때까지 반복되고, 이것에 의해, 1행 1열에서 1행 1920열의 화소 전극(118)에는, 각각의 색 계조에 따른 정극성 전압이 인가되게 된다. 그 후, 수평 주사 귀선 시간(Hb)을 거쳐, 2행째의 주사선(112)이 선택되어 주사 신호 Y2가 H레벨로 된다. 또 주사 신호 Y2가 H레벨로 되면, 주사 신호 Y1이 L레벨로 되므로, 1행 1열~1행 1920열의 TFT(116)가 오프하지만, 온(on)시에 화소 전극(118)에 인가된 전압은 액정 소자(120)의 용량성에 의해 보지된다.
또, 2행째의 주사선(112)이 선택되었을 때, 1행째의 주사선(112)의 선택시와 마찬가지로, 2행 1열~2행 1920열의 TFT(116)가 온하고, 샘플링 신호 S1, S2, S3, S4, …, S320이 차례로 H레벨로 되지만, 데이터 신호 R1, G1, B1, R2, G2, B2의 극성은 반전되어 부극성이 되므로, 2행 1열~2행 1920열의 화소 전극(118)에는, 각각의 색 계조에 따른 부극성 전압이 인가된다.
이하 동일한 동작이, 3, 4, 5, 6, … 480행째에서 반복된다. 이것에 의해, 홀수행의 화소 전극(118)에는, 각각의 색 계조에 따른 정극성 전압이 인가되고, 짝수행의 화소 전극(118)에는, 각각의 색 계조에 따른 부극성 전압이 인가된다.
다음의 수직 주사 기간에서도 동일한 동작이 반복되지만, 극성이 반전되므 로, 홀수행의 화소 전극(118)에는, 각각의 색 계조에 따른 부극성 전압이 인가되고, 짝수행의 화소 전극(118)에는, 각각의 색 계조에 따른 정극성 전압이 인가된다.
도 8은, i행째 및 이것에 인접하는 (i+1)행째의 주사선(112)이 선택되는 수평 주사 기간(H)의 각각에서, 예컨대 데이터 신호 R1의 전압 파형의 일례를 나타내는 도면이다.
이 도면에 있어서, 전압 Vb(+), Vb(-)는, 각각 최저 계조의 흑색에 상당하는 정극성, 부극성 전압이며, 기준 전압 Vc를 중심으로 대칭의 관계에 있다.
여기서, 화상 데이터 Vd가 R, G, B의 각 색 계조치를 각각 예컨대 8비트로 지정하고, 또한, 그 계조치가 10진값 표기로 「0」일 때에 가장 어두운 계조를 지정하고, 이후 해당 10진값이 커지는 것에 따라 서서히 밝은 계조를 지정하고, 10진값 표기로 「255」일 때에 가장 밝은 계조를 지정하는 경우, 본 실시예에서는 노멀리-블랙 모드를 상정하고 있으므로, 데이터 신호 R1의 전압은, 정극성으로 변환하는 경우이면, 계조치가 커지는 것에 따라 전압 Vb(+)로부터 고위측의 전압으로 되고, 부극성으로 변환하는 경우이면, 전압 Vb(-)로부터 저위측의 전압으로 된다.
또 커먼 전극(108)에 인가되는 전압 LCcom는, 도 8에 나타내듯이, 기준 전압 Vc보다 저위측으로 설정된다. 이것은, n채널형의 TFT(116)에서는, 게이트·드레인 전극간의 기생 용량에 기인하여, 온으로부터 오프로 상태 변화할 경우에 드레인(화소 전극(118))의 전위가 저하한다고 하는 푸쉬다운(pushdown)이 발생하기 때문이다. 만일 전압 LCcom를 기준 전압 Vc와 일치시켰을 경우, 부극성 기입에 의한 액 정 소자(120)의 전압 실효치가, 푸쉬다운으로 인해, 정극성 기입에 의한 전압 실효치보다 약간 커져 버린다(TFT(116)가 n채널인 경우). 이 때문에, 푸쉬다운의 영향이 상쇄되도록, 전압 LCcom를 기준 전압 Vc보다 저위측으로 오프셋하여 설정하고 있는 것이다. 다만, 푸쉬다운의 영향을 무시할 수 있다면, 전압 LCcom와 기준 전압 Vc를 일치시켜도 좋다.
i행째의 액정 소자(120)에 정극성이 지정되었을 경우, 주사 신호 Yi가 H레벨로 되는 수평 주사 기간(H)에 있어 샘플링 신호 S1이 H레벨로 될 때, 데이터 신호 R1은, i행 1열의 R화소의 계조에 따른 정극성 전압으로 되고, 이후, 샘플링 신호의 변화에 맞춰, 7, 13, 19, …, 1915열째의 R화소의 계조에 따른 정극성 전압으로 변화한다.
계속해서 선택되는 (i+1)행째에서는, 극성이 반전하여 부극성이 지정되므로, 주사 신호 Y(i+1)가 H레벨로 되는 수평 주사 기간(H)에 있어서, 샘플링 신호 S1이 H레벨로 될 때, 데이터 신호 R1은, (i+1)행 1열의 R화소의 계조에 따른 부극성 전압으로 되고, 이후, 샘플링 신호의 변화에 맞춰, 7, 13, 19, …, 1915열째의 R화소의 계조에 따른 부극성 전압으로 변화한다.
또, 도 8에 있어서 데이터 신호 R1의 전압을 나타내는 세로 스케일은, 편의를 위해 다른 신호에서의 세로 스케일보다 확대되어 있다. 또, 샘플링 신호 S320이 L레벨로 변화하고 나서 샘플링 신호 S1이 H레벨로 변화할 때까지의 수평 주사 귀선 시간(Hb)에 걸쳐 흑색에 상당하는 전압으로 되어 있지만, 그 이유는, 타이밍 어긋남 등의 이유에 의해 잘못하여 화소에 기입되어도, 표시에 기여시키지 않기 때 문이다.
또, 도 8에 있어서는, 데이터 신호 R1의 전압 파형을 일례로서 도시했지만, 다른 데이터 신호 G1, B1, R2, G2, B2에 대해서도 계조에 따른 전압으로 변환된다.
본 실시예에서는, 6개의 화상 신호선(170)은, 각각 1단째 및 2단째의 단위 회로(144)의 사이를 통과하는 6개의 접속 신호선(172)을 거쳐 접속된다. 여기서, 6개의 화상 신호선(170)이, 소자 기판의 X 방향에 따른 변에 마련된 접속 단자(174)에 각각 직접 접속되는 종래 구성에서는, 도 14에 나타내듯이, 화상 신호선(170)을 블럭 선택 회로(142)를 돌아들어가도록 배선할 필요가 있다.
이 때문에, 동 도면에 있어 화상 신호선(170)이 돌아들어가는 부분 Xa, Xb만큼 불필요하게 기판 공간이 필요하게 되어, 기판의 축소에 의한 저비용화나, 프레임의 협소화에 의한 실장 자유도의 향상 등을 저해하는 요인이 되었다. 특히 여기에서는 S/P 변환에서의 상 전개수를 「6」으로 하여 설명하고 있지만, 「12」, 「24」, …, 「96」과 같이 상 전개수가 증대하는 것에 따라, 부분 Xa, Xb가 커져, 기판 공간을 넓게 필요로 하므로, 무시할 수 없는 문제가 된다.
이것에 대해서 본 실시예에서는, 화상 신호선(170)이 돌아들어가는 대신에, 단위 회로(144)의 사이를 통과하는 접속 신호선(172)을 거쳐, 접속 단자(174)에 각각 접속시킨 구성으로 하고 있으므로, 부분 Xa, Xb의 공간이 불필요해져, 기판의 축소화나, 프레임의 협소화가 가능해진다.
그런데, 본 실시예와 같이, 접속 신호선(172)을, 접속 단자(174)로부터 단위 회로(144)의 사이를 통과시켜 화상 신호선(170)까지 배선하면, 그 접속 신호 선(172)은, 1단째의 단위 회로(144)의 출력단과 다음 단인 2단째의 단위 회로(144)의 입력단을 연결하는 연락 신호선(181)과 클럭 신호 CLX를 공급하는 신호선과 반전 클럭 신호 CLXinv를 공급하는 신호선과 각각 교차한다. 이 때문에, 언뜻 보면, 이들 신호선에 의한 노이즈가, 접속 신호선(172)에 공급되는 아날로그의 데이터 신호 R1, G1, B1, R2, G2, B2에 전파하고, 데이터선(114)에 샘플링되는 전압을 변동시켜, 표시에 악영향을 주는 것처럼 보이기도 한다.
그러나, 클럭 신호 CLX의 논리 신호를 반전시킨 것이 반전 클럭 신호 CLXinv이므로, 도 9에 나타내듯이, 클럭 신호 CLX의 논리 레벨이 변화했을 때에 나타나는 노이즈와 반전 클럭 신호 CLXinv의 논리 레벨이 변화했을 때에 나타나는 노이즈는, 서로 역방향이며 같은 크기이므로, 서로 상쇄된다. 이 때문에, 본 실시예에서는, 접속 신호선(172)에 있어서, 클럭 신호 CLX를 공급하는 신호선과 반전 클럭 신호 CLXinv를 공급하는 신호선이 각각 교차하는 것에 의한 노이즈의 영향은 거의 무시할 수 있다고 생각할 수 있다.
또한, 연락 신호선(181)에 공급되는 신호는, 본 실시예에서는, 1단째의 단위 회로(144)에 의한 출력 신호 n1이며, 수평 주사 기간(H)에 있어 1회의 비율로 L→H→L레벨로 변화할 뿐이다. 이 때문에, 접속 신호선(172)에 있어서, 연락 신호선(181)과 교차하는 것에 의한 노이즈의 영향에 대해서도, 거의 무시할 수 있다고 생각할 수 있다.
본 실시예에서는, 표시 패널(10)과 처리 회로(20)를 FPC 기판에 의해 접속하는 구성으로 했지만, 도 10에 나타내듯이, 처리 회로(20)의 일부 또는 전부의 기능 을 실행하는 IC칩을, 소자 기판의 영역(190)에 있어서 COG(chip on glass) 등의 기술을 이용해 실장해도 좋다.
또, 본 실시예에서는, 접속 신호선(172)을 1단째 및 2단째의 단위 회로(144)의 사이를 통과시켰지만, 화상 신호선(170)에 공급되는 데이터 신호의 지연이 좌우단에서 다른 것이 문제로 된다면, 접속 신호선(172)을, 예컨대 160단째와 161단째의 단위 회로(144)의 사이를 통과시켜 화상 신호선(170)의 거의 중심에서 접속하는 구성이 바람직하다.
다음에, 본 발명의 실시예 2에 따른 전기 광학 장치에 대해 설명한다. 이 실시예 2에서는, 표시 패널(10)에서의 접속 신호선(172)을 실시예 1로부터 변경한 것이다. 또, 그 이외에 대해서는 실시예 1과 공통이므로, 설명을 생략한다.
도 11은 실시예 2에서의 표시 패널(10)의 구성을 나타내는 평면도이다.
이 도면에 나타내듯이 실시예 2에서는, 접속 신호선(172)을 R, G, B의 색마다 분류하고, 같은 색의 접속 신호선(172)에 대해서는, 접속 단자(174)로부터 같은 단위 회로(144)의 사이를 통과시켜 화상 신호선(170)에 접속하는 구성으로 되어 있다.
상세하게는, 본 실시예에 있어서 1 블럭을 구성하는 데이터선수는 「6」이므로, R의 접속 신호선(172)의 2개가 1단째 및 2단째의 단위 회로(144)의 사이를 연결하는 연락 신호선(181)과 교차하도록 마련되고, G의 접속 신호선(172)의 2개가 2단째 및 3단째의 단위 회로(144)의 사이를 연결하는 연락 신호선 182로 교차하도록 마련되고, B의 접속 신호선(172)의 2개가 3단째 및 4단째의 단위 회로(144)의 사이 를 연결하는 연락 신호선(183)과 교차하도록 마련된 구성으로 되어 있다.
이러한 실시예 2에 의하면, 기판 공간의 축소화나, 프레임의 협소화가 가능해지는 것 외에 같은 색의 접속 신호선(172)에 대해서 보았을 때의 완화 시간이 실시예 1과 비교해 근접하므로, 화상 신호선(170)에 공급되는 데이터 신호의 전압이 접속 신호선(172)끼리의 완화 시간의 편차에 의해 불균등하게 되는 것이 방지된다. 이 때문에, 열 방향으로 나타나는 표시 불균일의 발생을 억제하는 것이 가능해진다.
또 이 실시예 2에서는, 복수의 색끼리, 예컨대 R, G의 접속 신호선(172)의 4개를, 같은 단위 회로(144)의 사이를 통과시키고, B의 접속 신호선(172)의 2개를, 다른 단위 회로(144)의 사이를 통과시키는 구성으로 해도 좋다.
다음에, 본 발명의 실시예 3에 따른 전기 광학 장치에 대해 설명한다. 이 실시예 3에서는, 표시 패널(10)에서의 접속 신호선(172), 및, 화상 신호선(170)의 순서를 실시예 1로부터 변경한 것이다. 또 그 이외에 대해서는 실시예 1과 공통이므로, 설명을 생략한다.
도 12는 실시예 3에서의 표시 패널(10)의 구성을 나타내는 평면도이다.
이 도면에 나타내듯이 실시예 3에서는, 접속 신호선(172)을 R, G, B의 색마다 분류하고, 같은 색의 접속 신호선(172)에 대해서는, 접속 단자(174)로부터 같은 단위 회로(144)의 사이를 통과시켜 화상 신호선(170)에 접속하는 구성으로 한 점까지는 실시예 2와 동일하지만, 화상 신호선(170)에 공급되는 데이터 신호가, 아래부터 차례로, R1, R2, G1, G2, B1, B2로 되어, 동일 색으로 2개씩 묶은 점에 있어서 실시예 2와 다르다.
이러한 실시예 3에 의하면, 기판 공간의 축소화나, 프레임의 협소화가 가능해지는 것 외에 같은 색의 접속 신호선(172) 뿐만 아니라, 화상 신호선(170)에 대해서 보았을 때의 완화 시간이 근접하므로, 열 방향으로 나타나는 표시 불균일의 발생을 보다 효과적으로 억제하는 것이 가능해진다.
또 상술한 각 실시예에서는, S/P 변환 회로(220)에서의 상 전개수를 「6」으로 했지만, 「9」, 「12」, 「15」, …와 같이 증가시켜도 좋고, 상 전개하지 않는 「3」으로 해도 좋다. 또, R, G, B의 3색으로 1도트를 표현했지만, Eg(선명한 녹색) 등의 색을 더 추가해 4색 이상으로 1도트를 표현해도 좋다.
여기서, 상 전개수의 m는, 1도트를 표현하기 위한 색 가지수를 3 이상의 n로 했을 때에, n배수이면 좋다.
또, 각 실시예에서는, 블럭 선택 회로(142)가 스타트 펄스 DX를 도 2에 있어서 오른쪽 방향으로만 전송하는 구성으로 하여 설명했지만, 전송 방향 제어 신호 DIR 등을 이용해 좌우의 양 방향의 어느 쪽으로도 전송 가능하게 하는 구성으로 해도 좋다.
또한 실시예에서는, 액정 소자(120)에 대해서, 노멀리-블랙 모드로서 설명했지만, 전압 무인가 상태에서 백색 표시가 되는 노멀리-화이트 모드로 해도 좋고, 투과형에 한정되지 않고, 반사형이나, 양자의 중간적인 반투과 반반사형이어도 좋다.
부가하여, 화상 신호선(170)에 아날로그의 데이터 신호가 공급되는 구성의 전부에 적용 가능하다. 이 때문에, 화소로서는, 액정 소자를 이용한 것에 한정되지 않고, 예컨대, EL(Electronic Luminescence) 소자, 전자 방출 소자, 전기 영동 소자 등을 이용한 것에도 적용 가능하다.
<전자기기>
다음에, 상술한 실시예에 따른 전기 광학 장치(1)를 표시 장치로서 가지는 전자기기의 예에 대해 설명한다.
도 13은 실시예에 따른 전기 광학 장치(1)를 이용한 휴대 전화(1200)의 구성을 나타내는 도면이다. 이 도면에 나타내듯이, 휴대 전화(1200)는, 복수의 조작 버튼(1202) 외, 수화구(1204), 송화구(1206)과 함께, 상술한 전기 광학 장치(1)를 구비한다.
또 전기 광학 장치(1)가 적용되는 전자기기로서는, 도 13에 나타낸 휴대 전화 외에도, 디지털 카메라, 노트북 PC, 액정 TV, 비디오 레코더, 카 내비게이션(car navigation) 장치, 호출기, 전자수첩, 계산기, 워드프로세서, 워크스테이션, 화상 전화, POS 단말, 터치 패널 등의 기기를 들 수 있다. 그리고, 이러한 각종 전자기기의 표시 장치로서 상술한 전기 광학 장치(1)가 적용 가능한 것은 물론이다.
도 1은 본 발명의 실시예 1에 따른 전기 광학 장치의 블럭도,
도 2는 상기 전기 광학 장치에서의 표시 패널의 개략 구성을 나타내는 평면도,
도 3은 상기 표시 패널에서의 화소의 구성을 나타내는 도면,
도 4는 상기 표시 패널에서의 단위 회로의 구성을 나타내는 도면,
도 5는 상기 전기 광학 장치의 동작을 나타내는 타이밍 차트,
도 6은 상기 전기 광학 장치의 동작을 나타내는 타이밍 차트,
도 7은 상기 전기 광학 장치의 동작을 나타내는 타이밍 차트,
도 8은 상기 전기 광학 장치에서의 데이터 신호의 전압 파형의 일례를 나타내는 도면,
도 9는 상기 전기 광학 장치에서의 클럭 신호 등의 영향을 나타내는 도면,
도 10은 상기 전기 광학 장치의 변형예에 따른 표시 패널의 개략 구성을 나타내는 평면도,
도 11은 실시예 2에 따른 표시 패널의 개략 구성을 나타내는 평면도,
도 12는 실시예 3에 따른 표시 패널의 개략 구성을 나타내는 평면도,
도 13은 상기 전기 광학 장치를 적용한 휴대 전화기의 구성을 나타내는 도면,
도 14는 종래예에 따른 표시 패널의 개략 구성을 나타내는 평면도이다.
부호의 설명
1 : 전기 광학 장치 10 : 표시 패널
20 : 처리 회로 100 : 표시 영역
108 : 커먼 전극 112 : 주사선
114 : 데이터선 116 : TFT
118 : 화소 전극 120 : 액정 소자
130 : 주사선 구동 회로 142 : 블럭 선택 회로
142 : 단위 회로 146 : 샘플링 회로
170 : 화상 신호선 172 : 접속 신호선
181 : 연락 신호선 1200 : 휴대 전화기

Claims (6)

  1. 복수의 주사선과,
    복수인 m개의 화상 신호선과,
    상기 m개의 화상 신호선의 각각과 쌍을 이루도록 마련되고, 각각은, 각기 쌍을 이루는 화상 신호선에 접속되어, 데이터 신호를 공급하는 m개의 접속 신호선과,
    m개마다 블럭화된 데이터선으로서, 하나의 블럭에서의 m개의 데이터선은 상기 m개의 화상 신호선의 각각과 쌍을 이루도록 마련된, 복수의 데이터선과,
    상기 복수의 주사선을 소정의 순번으로 선택하는 주사선 구동 회로와,
    한 개의 주사선에 선택되는 기간에 걸쳐, 상기 블럭의 선택을 나타내는 샘플링 신호를 소정의 순번으로 출력하는 블럭 선택 회로와,
    상기 복수의 데이터선의 각각에 마련되고, 각각은, 상기 샘플링 신호가 블럭의 선택을 나타낼 때, 쌍을 이루는 화상 신호선과 데이터선 사이에서 온 상태로 되는 샘플링 스위치와,
    상기 복수의 주사선과 상기 복수의 데이터선의 교차에 대응해서 마련되고, 각각은, 상기 주사선이 선택되었을 때에, 상기 데이터선에 샘플링된 데이터 신호에 따른 계조로 되는 화소
    를 구비하고,
    상기 블럭 선택 회로는, 출력단이 다음 단의 입력단에 접속된 단위 회로를 복수개 갖고, 상기 복수개의 단위 회로의 각각은, 상기 입력단에 공급된 펄스를 소 정 시간 지연시켜 출력단으로부터 출력하고, 또한, 입력단 및 출력단에 공급된 펄스에 근거해 샘플링 신호를 출력하고,
    상기 접속 신호선은, 하나의 단위 회로의 출력단과 다음 단의 단위 회로의 입력단 사이를 연결하는 연락 신호선과 교차하도록 마련되어 있는
    것을 특징으로 하는 전기 광학 장치.
  2. 제 1 항에 있어서,
    상기 m개의 화상 신호선은 상기 복수의 데이터선의 연장선과 교차하는 방향으로 마련되고,
    상기 단위 회로의 배열 방향은, 상기 m개의 화상 신호선이 마련되는 방향과 일치하는
    것을 특징으로 하는 전기 광학 장치.
  3. 제 1 항에 있어서,
    상기 m개의 접속 신호선이 동일한 연락 신호선과 각각 교차하도록 마련되어 있는 것을 특징으로 하는 전기 광학 장치.
  4. 제 1 항에 있어서,
    상기 화소는 n(n는 3 이상의 정수) 색 중 어느 하나이며,
    상기 m는 n의 배수이며,
    하나의 블럭에 속하는 m개의 데이터선은, 상기 n색 화소에 대응하는 것이 소정의 순번으로 반복하여 배열되고,
    상기 m개의 화상 신호선은, 상기 m개의 데이터선에서의 색과 동일한 순번으로 반복하여 배열되고,
    동일 색에 대응하는 화상 신호선에 접속된 m/n개의 접속 신호선이, 적어도 동일한 연락 신호선과 교차하도록 마련되어 있는
    것을 특징으로 하는 전기 광학 장치.
  5. 제 1 항에 있어서,
    상기 화소는, n(n는 3 이상의 정수) 색 중 하나이며,
    상기 m는 n의 배수이며,
    한 블럭에 속하는 m개의 데이터선은, 상기 n색 화소에 대응하는 것이 소정의 순번으로 반복하여 배열되고,
    상기 m개의 화상 신호선은 상기 m/n개마다 묶여 데이터선의 색과 동일한 순번으로 배열되고,
    동일 색에 대응하는 화상 신호선에 접속된 m/n개의 접속 신호선이 동일한 연락 신호선과 교차하도록 마련되어 있는
    것을 특징으로 하는 전기 광학 장치.
  6. 청구항 1에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자기기.
KR1020080095932A 2007-10-04 2008-09-30 전기 광학 장치 및 전자기기 KR100978168B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007260619A JP4466710B2 (ja) 2007-10-04 2007-10-04 電気光学装置および電子機器
JPJP-P-2007-00260619 2007-10-04

Publications (2)

Publication Number Publication Date
KR20090034740A true KR20090034740A (ko) 2009-04-08
KR100978168B1 KR100978168B1 (ko) 2010-08-25

Family

ID=40522840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095932A KR100978168B1 (ko) 2007-10-04 2008-09-30 전기 광학 장치 및 전자기기

Country Status (5)

Country Link
US (1) US8159431B2 (ko)
JP (1) JP4466710B2 (ko)
KR (1) KR100978168B1 (ko)
CN (1) CN101404146B (ko)
TW (1) TWI409741B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412012B (zh) * 2009-07-20 2013-10-11 Au Optronics Corp 液晶顯示器
JP5589469B2 (ja) * 2010-03-18 2014-09-17 株式会社リコー 画像形成装置及び記録媒体
KR101097351B1 (ko) * 2010-05-06 2011-12-23 삼성모바일디스플레이주식회사 주사 구동 회로 및 이를 이용한 표시 장치
TWI447692B (zh) * 2011-11-18 2014-08-01 Au Optronics Corp 顯示面板及其中之多工器電路和信號傳送方法
US9842559B2 (en) * 2013-01-18 2017-12-12 Sharp Kabushiki Kaisha Display device
TWI595296B (zh) 2014-09-23 2017-08-11 元太科技工業股份有限公司 顯示器
JP6828247B2 (ja) * 2016-02-19 2021-02-10 セイコーエプソン株式会社 表示装置及び電子機器
CN108399900B (zh) * 2018-02-12 2022-11-22 厦门天马微电子有限公司 显示装置
CN108563082B (zh) 2018-04-27 2020-12-22 京东方科技集团股份有限公司 电路基板、显示装置及驱动方法
CN111681591B (zh) * 2020-06-28 2022-12-13 厦门天马微电子有限公司 显示模组和显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3734537B2 (ja) * 1995-09-19 2006-01-11 シャープ株式会社 アクティブマトリクス型液晶表示装置及びその駆動方法
KR100518923B1 (ko) * 1997-10-31 2005-10-06 세이코 엡슨 가부시키가이샤 전기 광학장치 및 전자 기기
KR19990083510A (ko) * 1998-04-27 1999-11-25 가나이 쓰도무 액티브매트릭스형액정표시장치
JP2000171829A (ja) 1998-12-02 2000-06-23 Sharp Corp 半導体集積回路及び画像表示装置
JP3428511B2 (ja) * 1999-07-02 2003-07-22 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP2001034237A (ja) * 1999-07-21 2001-02-09 Fujitsu Ltd 液晶表示装置
JP4783890B2 (ja) * 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
JP3596471B2 (ja) * 2000-03-27 2004-12-02 セイコーエプソン株式会社 電気光学装置、その製造方法および電子機器
GB0014074D0 (en) * 2000-06-10 2000-08-02 Koninkl Philips Electronics Nv Active matrix array devices
JP3498734B2 (ja) * 2000-08-28 2004-02-16 セイコーエプソン株式会社 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器
JP2003022058A (ja) * 2001-07-09 2003-01-24 Seiko Epson Corp 電気光学装置、電気光学装置の駆動回路、電気光学装置の駆動方法および電子機器
JP3729163B2 (ja) * 2001-08-23 2005-12-21 セイコーエプソン株式会社 電気光学パネルの駆動回路、駆動方法、電気光学装置および電子機器
JP4147872B2 (ja) * 2002-09-09 2008-09-10 日本電気株式会社 液晶表示装置及びその駆動方法並びに液晶プロジェクタ装置
CN1499473A (zh) * 2002-11-06 2004-05-26 统宝光电股份有限公司 具有数据线驱动电路配置的液晶显示器
JP2005024994A (ja) * 2003-07-04 2005-01-27 Nidec Copal Corp レンズバック調整装置
JP3846469B2 (ja) * 2003-10-01 2006-11-15 セイコーエプソン株式会社 投写型表示装置および液晶パネル
JP2005189758A (ja) * 2003-12-26 2005-07-14 Sony Corp 表示デバイス及び投射型表示装置
US20050206597A1 (en) * 2004-02-10 2005-09-22 Seiko Epson Corporation Electro-optical device, method for driving electro-optical device, driving circuit, and electronic apparatus
JP4529484B2 (ja) 2004-03-02 2010-08-25 セイコーエプソン株式会社 電気光学装置及び電子機器
CN100449363C (zh) * 2004-06-18 2009-01-07 精工爱普生株式会社 电光装置及电子设备
JP4650343B2 (ja) * 2005-07-15 2011-03-16 セイコーエプソン株式会社 電気光学装置及び電子機器
CN100529924C (zh) * 2005-08-24 2009-08-19 精工爱普生株式会社 电光装置及具备其的电子设备
JP2007148348A (ja) * 2005-11-02 2007-06-14 Seiko Epson Corp 電気光学装置、その駆動方法および電子機器
KR101263932B1 (ko) 2005-11-30 2013-05-15 삼성디스플레이 주식회사 액정 표시 패널의 데이터 구동 방법 및 장치

Also Published As

Publication number Publication date
TW200917193A (en) 2009-04-16
TWI409741B (zh) 2013-09-21
JP4466710B2 (ja) 2010-05-26
KR100978168B1 (ko) 2010-08-25
US8159431B2 (en) 2012-04-17
CN101404146B (zh) 2012-04-18
JP2009092729A (ja) 2009-04-30
CN101404146A (zh) 2009-04-08
US20090091523A1 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
KR100978168B1 (ko) 전기 광학 장치 및 전자기기
US7508479B2 (en) Liquid crystal display
US8344984B2 (en) Liquid crystal display and method of driving the same
KR101329438B1 (ko) 액정표시장치
US8405593B2 (en) Liquid crystal device with multi-dot inversion
US20060193002A1 (en) Drive circuit chip and display device
US8144104B2 (en) Electro-optical device
KR20060080778A (ko) 표시장치의 구동방법 및 이를 수행하기 위한 표시장치
KR20010020829A (ko) 평면 표시 장치의 구동 방법
JP4597950B2 (ja) 液晶表示装置及びその駆動方法
KR20010050643A (ko) 전기 광학 장치 및 그것을 사용한 전자 기기 및 표시 구동집적 회로
US6437775B1 (en) Flat display unit
CN100366048C (zh) 电光装置及其预充电方法、图像处理电路和电子设备
KR20120075166A (ko) 액정표시장치 및 그의 구동 방법
US20080192072A1 (en) Liquid crystal display device and driving method thereof
KR20100129666A (ko) 액정표시장치
US20110267323A1 (en) Electro-optical apparatus and electronics device
TWI396167B (zh) 顯示裝置及其驅動方法,以及包含該顯示裝置之電子設備
JP4984337B2 (ja) 表示パネルの駆動回路及び表示装置
KR101061631B1 (ko) 액정표시장치의 구동장치 및 방법
KR100774895B1 (ko) 액정 표시 장치
KR20100067389A (ko) 액정표시장치와 그 구동방법
US20220020313A1 (en) Driving method of a display panel
KR20110043889A (ko) 액정표시장치와 그 구동 방법
KR101588897B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130809

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150807

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160812

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 8