KR20090027016A - 다중 대역 전압 제어 발진기를 갖는 주파수 합성기 - Google Patents

다중 대역 전압 제어 발진기를 갖는 주파수 합성기 Download PDF

Info

Publication number
KR20090027016A
KR20090027016A KR1020070092167A KR20070092167A KR20090027016A KR 20090027016 A KR20090027016 A KR 20090027016A KR 1020070092167 A KR1020070092167 A KR 1020070092167A KR 20070092167 A KR20070092167 A KR 20070092167A KR 20090027016 A KR20090027016 A KR 20090027016A
Authority
KR
South Korea
Prior art keywords
section
voltage controlled
voltage
oscillation
controlled oscillation
Prior art date
Application number
KR1020070092167A
Other languages
English (en)
Other versions
KR100910531B1 (ko
Inventor
서승원
오승민
조병학
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070092167A priority Critical patent/KR100910531B1/ko
Priority to DE102008039717A priority patent/DE102008039717A1/de
Priority to NL2001949A priority patent/NL2001949C2/en
Priority to US12/205,192 priority patent/US7834705B2/en
Publication of KR20090027016A publication Critical patent/KR20090027016A/ko
Application granted granted Critical
Publication of KR100910531B1 publication Critical patent/KR100910531B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H03L7/103—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator the additional signal being a digital signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

입력되는 제어전압에 의해 서로 다른 대역의 발진 주파수를 출력하는 복수의 전압제어 발진 코어를 갖는 다중 대역 전압제어 발진부를 포함하는 주파수 합성기가 개시된다. 상기 복수의 전압제어 발진 코어 각각이 출력하는 주파수 대역은 복수의 구간으로 분할되고, 상기 전압제어 발진 코어는 상기 복수의 구간 단위로 동작함, 상기 제어전압에 따라 하나의 전압제어 발진 코어가 하나의 구간에서 동작한다. 상기 주파수 합성기는, 상기 제어전압을 사전 설정된 기준전압 범위와 비교하는 비교부 및 상기 제어전압이 사전 설정된 기준전압 범위를 벗어나는 경우, 상기 전압제어 발진 코어가 동작하는 구간을 다른 구간으로 변경하는 발진구간 결정부를 더 포함한다.
Figure P1020070092167
주파수 합성기, 위상 고정 루프(PLL), 다중 대역, 전압제어 발진기(VCO)

Description

다중 대역 전압 제어 발진기를 갖는 주파수 합성기{FREQUENCY SYNTHESIZER WITH MULTI-BAND VOLTAGE CONTROLLED OSCILLATOR}
본 발명은 다중 대역 전압 제어 발진기를 갖는 주파수 합성기에 관한 것으로, 더욱 상세하게는 주파수의 대역 별로 서로 다른 전압제어 발진 코어를 적용한 전압제어 발진기에서 각 전압제어 발진 코어가 동작하는 주파수 구간을 자동으로 결정할 수 있는 다중 대역 전압 제어 발진기를 갖는 주파수 합성기에 관한 것이다.
일반적으로, 주파수 합성기는 위상 고정 루프(Phase Lock Loop: PLL)를 이용하여 기준 주파수에 대응되는 일정한 위상을 갖는 특정 주파수의 출력 신호를 발생하는 회로이다. 이 위상 고정 루프를 이용한 주파수 합성기는, 위상 주파수 검출기(PFD), 차지 펌프(CP), 루프 필터(loop filter), 전압제어 발진기(VCO), 프리스케일러(prescaler) 및 분주기(divider)를 포함할 수 있다. 위상 주파수 검출기는 프리스케일러로부터 출력되는 주파수 합성기의 출력 주파수를 소정 비율로 분주기에서 분주한 주파수와 사전 설정된 기준 주파수를 비교하여 그 차에 해당하는 오차 신호를 출력한다. 차지 펌프는 이 오차신호의 크기에 따른 전압제어 발진기의 제어 전압을 생성하고 이 제어전압은 루프 필터에 의해 고주파 성분이 제거된 후 전압제어 발진기의 제어 신호로서 입력된다. 전압제어 발진기는 이 제어전압에 상응하는 주파수를 생성하여 출력하고 이 생성된 주파수는 프리스케일러에 의해 분주되어 최종적으로 원하는 주파수가 생성된다.
이러한 주파수 합성기의 전압제어 발진기는 하나의 전압제어 발진 코어를 사용하여 생성할 수 있는 주파수의 범위가 제한된다. 특히, 전압제어 발진기의 제조공정이 더욱 소형화되면서 사용할 수 있는 제어전압의 크기가 낮아짐에 따라 전압제어 발진기의 생성 주파수의 범위는 더욱 제한되고 있다. 따라서, 넓은 대역의 주파수를 생성하여야 하는 분야에 적용되는 전압제어 발진기는 서로 다른 대역의 주파수를 생성할 수 있는 복수의 전압제어 발진 코어를 갖는 구조가 채택되고 있다. 또한, 이 복수의 전압제어 발진 코어 각각도 자신이 생성할 수 있는 주파수 대역을 복수의 구간으로 구분하여 구분된 구간 단위로 전압제어 발진 코어가 동작하도록 제작되고 있다.
한편, 전압제어 발진기에 제공되는 제어전압은 낮은 노이즈 특성을 얻기 위해 일정한 범위로 제한된다. 온도나 공정의 편차에 의해 전압제어 발진기의 동작주파수 범위가 변화하게 되면, 전압제어 발진 코어의 일 동작구간에서 소정 범위 내의 제어전압에 의해 생성할 수 있는 주파수 범위를 벗어나게 되는 경우가 발생한다. 이 경우, 전압제어 발진기는 출력 주파수를 생성하는 전압제어 발진 코어의 동작구간을 입력되는 제어전압에 의해 적절할 주파수를 생성할 수 있는 다른 구간으로 변경하거나, 동작하는 전압제어 발진 코어 자체를 변경하여야 한다. 또한, 전압 제어 발진 코어의 동작구간을 변경하는 과정에서 해당 동작구간에서 출력되는 주파수의 노이즈 특성을 최적화할 수 있는 바이어스 전류를 제공할 수 있어야 한다.
이와 유사하게, 프리스케일러도 입력되는 주파수 대역에 따라 동작할 수 있는 구간이 나뉜다. 즉, 프리스케일러도 입력되는 주파수 대역에 따라 적절한 동작영역을 설정할 수 있어야 한다.
따라서, 당 기술분야에서는, 다중 대역의 주파수를 출력하는 전압제어 발진기가 온도나 공정의 편차가 발생하는 경우에도 우수한 노이즈 특성을 갖는 주파수를 생성할 수 있도록, 동작하는 전압제어 발진 코어의 동작구간을 적절하게 자동 변경할 수 있으며, 변경된 구간에 대한 적절한 바이어스 전류를 제공할 수 있는 기술이 요구되고 있다. 또한, 당 기술분야에서는 전압제어 발진기에 의해 생성되는 주파수 대역에 따라 프리스케일러의 동작구간을 적절하게 자동 결정할 수 있는 기술도 요구된다.
본 발명은 다중 대역의 주파수를 출력하는 전압제어 발진기가 온도나 공정의 편차가 발생하는 경우에도 우수한 노이즈 특성을 갖는 주파수를 생성할 수 있도록, 동작하는 전압제어 발진 코어의 동작구간을 적절하게 자동 변경할 수 있으며, 변경된 구간에 대한 적절한 바이어스 전류를 제공할 수 있는 다중 대역 전압 제어 발진기를 갖는 주파수 합성기를 제공하고자 한다.
또한 본 발명은, 전압제어 발진기에 의해 출력되는 주파수의 대역에 따라 프리스케일러의 적절한 동작구간을 선택할 수 있는 주파수 합성기를 제공하고자 한다.
상기 기술적 과제를 해결하기 위한 수단으로서, 본 발명은,
입력되는 제어전압에 의해 서로 다른 대역의 발진 주파수를 출력하는 복수의 전압제어 발진 코어를 갖는 다중 대역 전압제어 발진부- 상기 복수의 전압제어 발진 코어 각각이 출력하는 주파수 대역은 복수의 구간으로 분할되고, 상기 전압제어 발진 코어는 상기 복수의 구간 단위로 동작함, 상기 제어전압에 따라 하나의 전압제어 발진 코어가 하나의 구간에서 동작함;
상기 제어전압을 사전 설정된 기준전압 범위와 비교하는 비교부; 및
상기 제어전압이 사전 설정된 기준전압 범위를 벗어나는 경우, 상기 전압제 어 발진 코어가 동작하는 구간을 다른 구간으로 변경하는 발진구간 결정부
를 포함하는 주파수 합성기를 제공한다.
바람직하게, 상기 비교부는, 상기 제어전압과 상기 기준전압 범위의 상한치를 비교하는 제1 비교기; 및 상기 제어전압과 상기 기준전압 범위의 하한치를 비교하는 제2 비교기를 포함할 수 있다.
바람직하게, 상기 발진구간 결정부는, 상기 제어전압이 상기 기준전압 범위의 상한치보다 큰 경우 업카운트 신호를 생성하고, 상기 제어전압이 상기 기준전압 범위의 하한치보다 작은 경우 다운카운트 신호를 생성하는 업/다운 카운터; 상기 복수의 전압제어 발진 코어 각각에 대한 상기 구간 및 상기 구간별로 상기 복수의 전압제어 발진 코어에 제공되는 바이어스 전류를 기록한 제1 룩업 테이블; 및 상기 업카운트 신호가 생성된 경우, 상기 제1 룩업 테이블을 참조하여 상기 전압제어 발진 코어가 동작 중인 구간에 인접한 구간 중 높은 주파수 대역을 갖는 구간에 대응되는 바이어스 전류를 해당 전압제어 발진 코어로 제공하고, 상기 다운카운트 신호가 생성된 경우, 상기 제1 룩업 테이블을 참조하여 상기 전압제어 발진 코어가 동작 중인 구간이 인접한 구간 중 낮은 주파수 대역을 갖는 구간에 대응되는 바이어스 전류를 해당 전압제어 발진 코어로 제공하는 바이어스 전류공급부를 포함할 수 있다.
본 발명의 바람직한 실시형태는, 상기 전압제어 발진부에서 출력되는 상기 발진 주파수를 전치 분주하여 변환하며, 상기 발진 주파수에 따라 서로 다른 복수의 동작구간을 갖는 프리스케일러를 더 포함할 수 있다. 이 실시형태의 경우, 상기 발진구간 결정부는, 상기 복수의 전압제어 발진 코어 각각이 갖는 상기 구간의 주파수 대역에 대응되는 상기 프리스케일러의 동작구간을 기록한 제2 룩업 테이블을 더 포함할 수 있다. 이 실시형태에서, 상기 프리스케일러는, 상기 전압제어 발진 코어가 동작 중인 구간이 다른 구간으로 변경된 경우, 상기 제2 룩업 테이블을 참조하여 상기 전압제어 발진 코어의 변경된 구간에 대응되는 동작구간으로 동작구간을 변경할 수 있다.
또한, 프리스케일러를 포함하고, 업/다운 카운터를 적용한 실시형태에서, 상기 발진구간 결정부는 상기 복수의 전압제어 발진 코어 각각이 갖는 상기 구간의 주파수 대역에 대응되는 상기 프리스케일러의 동작구간을 기록한 제2 룩업 테이블을 더 포함할 수 있다. 이 때, 상기 프리스케일러는, 상기 업카운트 신호가 생성된 경우 상기 제2 룩업 테이블을 참조하여 상기 전압제어 발진 코어가 동작 중인 구간에 인접한 구간 중 높은 주파수 대역을 갖는 구간에 대응되는 동작구간으로 동작구간을 변경하고, 상기 다운카운트 신호가 생성된 경우, 상기 제2 룩업 테이블을 참조하여 상기 전압제어 발진 코어가 동작 중인 구간이 인접한 구간 중 낮은 주파수 대역을 갖는 구간에 대응되는 동작구간으로 동작구간을 변경할 수 있다.
본 발명에 따르면, 온도나 공정 편차에 따라 일정 범위의 제어전압에 의해 동작하는 전압제어 발진 코어의 동작영역을 자동으로 변경하고, 변경된 구간에 대한 적절한 바이어스 전류를 전압제어 발진 코어에 제공할 수 있다.
또한, 본 발명에 따르면, 전압제어 발진 코어에서 출력되는 주파수 대역에 따라 스리스케일러의 적절한 동작구간을 결정할 수 있다.
이로 인해, 본 발명의 주파수 합성기는 우수한 노이즈 특성을 갖는 주파수를 생성할 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다는 점을 유념해야 할 것이다.
도 1은 본 발명의 일실시형태에 따른 다중 대역 전압 제어 발진기를 갖는 주파수 합성기의 블록구성도이다.
도 1을 참조하면, 본 발명의 일실시형태에 따른 다중 대역 전압 제어 발진기 를 갖는 주파수 합성기는, 입력되는 제어전압에 의해 서로 다른 대역의 발진 주파수를 출력하는 복수의 전압제어 발진 코어(141-143)를 갖는 다중 대역 전압제어 발진부(14)와, 상기 제어전압(Vctrl)을 사전 설정된 기준전압 범위(Vref_MIN-Vref_MAX)와 비교하는 비교부(22) 및 상기 제어전압(Vctrl)이 사전 설정된 기준전압 범위(Vref_MIN-Vref_MAX)를 벗어나는 경우, 상기 전압제어 발진 코어(141-143)가 동작하는 구간을 다른 구간으로 변경하는 발진구간 결정부(24)를 포함하여 구성된다.
본 발명의 일실시형태에 따른 주파수 합성기는 전압제어 발진부(14)에서 출력되는 주파수를 소정 비율로 전치 분주하여 최종 주파수(FOSC)를 출력하는 프리스케일러(15)를 더 포함할 수 있다.
본 발명의 일실시형태에 따른 주파수 합성기는, 기능적인 측면으로 구분할 경우, 크게 다중 대역 전압 제어 발진부(14)가 포함되는 위상 고정 루프(PLL)가 적용된 주파수 생성부(10)와, 이 주파수 생성부(10)의 다중 대역 전압 제어 발진부(14) 내에 포함된 전압제어 발진 코어중에서 동작하는 전압제어 발진 코어(141-143)를 선택하고 선택된 코어의 동작 구간을 결정하는 대역 선택부(20)로 나뉠 수 있다.
주파수 생성부(10)에는 PLL을 구현하는데 사용되는 요소들이 포함된다. 예를 들어, 상기 주파수 생성부(10)는, 주파수 합성기에서 최종 출력되는 주파수(FOSC)를 피드백하여 소정 비율로 분주하는 분주기(16)와, 기준 주파수(FR)와 분주기(16)에서 분주된 주파수를 비교하여 그 차이에 해당하는 오차 신호를 출력하는 위상주파수 검출기(11)와, 상기 오차신호에 따라 그 크기가 조정되는 제어 전압(Vctrl)을 출력하는 차지 펌프(12)와, 차지 펌프(12)에서 출력된 제어 전압(Vctrl)에서 고주파 성분을 제거하는 루프 필터(13) 및 제어 전압(Vctrl)의 크기에 의해 제어되는 주파수를 생성하는 전압제어 발진부(14)를 포함할 수 있다.
상기 전압제어 발진부(14)는 복수의 전압제어 발진 코어(141-143)를 포함한다. 전술한 바와 같이, 전압제어 발진부(14)에 생성하고자 하는 주파수의 대역이 넓은 경우, 하나의 전압제어 발진 코어를 이용하여 원하는 모든 대역의 주파수를 생성하는 것은 거의 불가능하다. 따라서, 생성하고자 하는 전체 주파수 대역을 분할하여 분할된 대역에 대한 주파수를 생성하는 복수의 전압제어 발진 코어(141-143)를 포함하는 구조로 전압제어 발진부(14)가 구현될 수 있다. 또한, 상기 각각의 전압제어 발진 코어(141-143)는 자신이 출력할 수 있는 주파수 대역을 다시 복수의 구간으로 구분하고, 이 구간을 단위로 하여 동작할 수 있다. 예를 들어, 전압제어 발진 코어는 자신이 출력할 수 있는 주파수의 대역을 16개의 구간으로 구분하고, 해당 구간별로 서로 다른 바이어스 전류로 동작할 수 있다. 즉, 상기 전압제어 발진 코어 자체가 갖는 동작 구간들은 서로 다른 바이어스 전류로 동작하는 구간으로 이해될 수 있다.
상기 프리스케일러(15)는 상기 전압제어 발진부(14)에서 출력되는 상기 발진 주파수를 전치 분주하여 변환하여 최종적인 출력 주파수(FOSC)를 생성한다. 이 프리스케일러(15)는 상기 전압제어 발진부(14)에서 생성되는 발진 주파수(14)에 따라 서로 다른 복수의 동작구간을 갖는다.
상기 대역 선택부(20)는 전압제어 발진부(14)에 포함된 복수의 전압제어 발진 코어(141-143) 중 동작할 하나의 전압제어 발진 코어를 결정하고, 더하여 결정된 발진 코어의 동작구간 중 하나를 결정하여 결정된 동작구간에 적절한 바이어스 전류를 결정된 발진 코어에 제공한다.
구체적으로 대역 선택부(20)는, 상기 제어전압(Vctrl)과 비교하기 위한 기준 전압 구간의 상한치(Vref_MAX)과 하한치(Vref_MIN)을 생성하는 기준전압 생성부(21)와, 기준 전압 범위(Vref_MAX~Vref_MIN)에 상기 제어전압(Vctrl)이 포함되는지 판별하는 비교부(22)와, 상기 제어전압(Vctrl)이 사전 설정된 기준전압 범위(Vref_MAX~Vref_MIN)를 벗어나는 경우, 상기 전압제어 발진 코어(141-143)가 동작하는 구간을 다른 구간으로 변경하는 발진구간 결정부(24)를 포함할 수 있다. 더하여, 상기 제어전압(Vctrl)을 일시 저장하였다가 비교부(22)로 출력하는 버퍼(23)를 더 포함할 수 있다.
상기 비교부(22)는, 상기 제어전압(Vctrl)과 상기 기준전압 범위의 상한치(Vref_MAX)를 비교하는 제1 비교기(221) 및 상기 제어전압(Vctrl)과 상기 기준전압 범위의 하한치(Vref_MIN)를 비교하는 제2 비교기(222)를 포함할 수 있다.
또한, 상기 발진구간 결정부(24)는, 상기 제어전압(Vctrl)이 상기 기준전압 범위의 상한치(Vref_MAX)보다 큰 경우 업카운트 신호를 생성하고, 상기 제어전압(Vctrl)이 상기 기준전압 범위의 하한치(Vref_MIN)보다 작은 경우 다운카운트 신호를 생성하는 업/다운 카운터(241)와, 상기 복수의 전압제어 발진 코어(141-143) 각각에 대한 동작 구간 및 상기 동작 구간별로 상기 복수의 전압제어 발진 코어(141-143)에 제공되는 바이어스 전류를 기록한 제1 룩업 테이블(242)과, 상기 업카운트 신호가 생성된 경우, 상기 제1 룩업 테이블(242)을 참조하여 상기 전압제어 발진 코어(141-143)가 동작 중인 구간에 인접한 높은 주파수 대역을 갖는 구간에 대응되는 바이어스 전류를 해당 전압제어 발진 코어(141-143)로 제공하고, 상기 다운카운트 신호가 생성된 경우, 상기 제1 룩업 테이블(242)을 참조하여 상기 전압제어 발진 코어(141-143)가 동작 중인 구간이 인접한 낮은 주파수 대역을 갖는 구간에 대응되는 바이어스 전류를 해당 전압제어 발진 코어(141-143)로 제공하는 바이어스 전류공급부(244)를 포함할 수 있다. 더하여, 상기 발진구간 결정부(24)는 상기 복수의 전압제어 발진 코어(141-143) 각각이 갖는 상기 구간의 주파수 대역에 대응되는 상기 프리스케일러(15)의 동작구간을 기록한 제2 룩업 테이블(243)을 더 포함할 수 있다.
이하, 상술한 바와 같은 구성을 갖는 본 발명의 일실시형태에 따른 주파수 합성기의 작용 및 효과에 대해 더욱 상세하게 설명한다.
도 2는 본 발명의 일실시형태에 따른 다중 대역 전압 제어 발진기의 주파수 합성기의 동작을 도시한 플로우차트이다. 특히, 도 2는 복수의 동작구간을 갖는 복수의 전압제어 발진 코어를 갖는 전압제어 발진부에서 동작구간을 선택하는 동작을 도시한 것이다.
도 1 및 도 2를 참조하면, 주파수 합성기의 동작이 개시되면, 출력하고자 하는 주파수(FOSC)에 따라, 전압제어 발진부(14)에 포함된 복수의 전압제어 발진 코어(141-143) 중 동작하게 되는 전압제어 발진 코어 및 그 동작구간을 결정한다(S11). 이 선택된 구간에서 동작하는 전압제어 발진 코어에 의해 출력되는 발진 주파수는 프리스케일러(15)를 통해 전치 분주되어 최종 출력 주파수(FOSC)로 변환 출력되고, 최종 출력 주파수(FOSC)는 다시 분주기(16)에 의해 소정 비율로 분주되어 기준주파수(FR)와 위상주파수 검출기(11)에서 비교된다. 위상주파수 검출기(11)는 기준주파수(FR)와 분주기(16)에서 출력되는 주파수의 차에 해당하는 오차 신호를 출력하고, 차지펌프(12)는 이 오차신호에 상응하는 제어전압(Vctrl)을 생성한다. 루프필터(13)에 의해 고주파 성분이 제거된 제어전압(Vctrl)은 다시 전압제어 발진부(14)로 제공된다.
이러한 통상적인 위상 고정 루프의 동작 중, 온도등의 편차가 발생하면 현재 동작 중인 전압제어 발진 코어의 동작구간에서 출력할 수 있는 주파수가 제어전 압(Vctrl)에 의해 제어될 수 있는 범위를 벗어나게 될 수 있다. 이러한 현상을 도 3을 통해 더욱 상세하게 설명한다.
도 3은 온도에 따른 전압제어 발진 코어의 일 동작구간에서의 동작 주파수 변동을 도시한 그래프이다. 도 3을 참조하여 하나의 전압제어 발진 코어가 갖는 하나의 동작구간(도 3에는 3번 코어(core), 14번 구간(band))로 표시됨)에서의 온도에 따른 제어전압과 주파수의 차를 살펴보면 다음과 같다. 예를 들어, 상온(25 ℃)에서는 주파수를 가변시킬 수 있는(즉, 전압제어 발진 코어의 동작을 제어할 수 있는) 제어전압의 범위인 0.4 V 내지 1.4 V의 범위에서, 해당 전압제어 발진 코어 동작구간은 대략 2960 MHz 내지 3010 MHz가 된다. 그러나, 온도가 변경되어 85 ℃가 되면, 제어전압이 1.4 V라고 하더라도 2990 MHz 미만의 주파수가 출력된다. 즉, 차지펌프(12)가, 현재 동작중인 전압제어 발진 코어의 동작 구간에서 3010 MHz를 출력하도록 1,4 V의 제어전압을 생성하여 출력하더라도, 85 ℃ 환경에서는 3010 MHz를 출력할 수 없게되어 결과적으로 최종 출력되는 주파수를 원하는 주파수로 유지할 수 없게 된다. 또한, 차지펌프는 더 높은 주파수를 출력하도록 하기 위해 전압제어 발진기가 수용할 수 있는 범위를 넘어서는 제어전압을 출력하게 된다. 예를 들어, 도 3에 도시된 예에서, 더 높은 주파수를 출력하도록 하기 위해 1.4 V를 초과하는 제어전압이 차지펌프(12)에서 출력될 수 있다.
이러한 문제를 해결하기 위해, 현재 동작 중인 전압제어 발진 코어의 동작구 간을 85 ℃ 환경에서 3010 MHz를 출력할 수 있는 다른 동작구간으로 변경하여야 한다. 이를 위해, 본 발명에서는 대역 선택부(20)를 적용한다.
이어, 비교기(22)는, 제어전압(Vctrl)을 피드백하여 기준전압 생성부(21)에 의해 생성되는 기준전압 범위(Vref_MAX~Vref_MIN) 내에 그 값이 존재하는지 비교한다(S22). 비교기(22)에 포함된 제1 비교기(221)는 기준전압 범위의 상한치(Vref_MAX)와 제어전압(Vctrl)을 비교하고, 제2 비교기(222)는 기준전압 범위의 하한치(Vref_MIN)와 제어전압(Vctrl)을 비교한다.
다음으로, 비교기(22)에 의한 비교결과는 발진구간 결정부(24) 내의 업/다운 카운터(241)에 입력되고, 상기 업/다운 카운터(241)는 비교 결과에 따라 업카운트 신호 또는 다운 카운트 신호를 생성한다. 예를 들어, 상기 비교기(22)의 비교 결과 제어전압(Vctrl)이 기준전압 범위의 상한치(Vref_MAX)보다 크면 업카운트 신호를 생성하고, 비교 결과 제어전압(Vctrl)이 기준전압 범위의 하한치(Vref_MIN)보다 작으면 다운카운트 신호를 생성한다. 이러한 업/다운 카운터(241)의 동작을 통해 현재 동작 중인 전압제어 발진 코어의 동작구간을 변경할 수 있다(S13).
한편, 발진구간 결정부(24) 내의 제1 룩업 테이블(242)에는, 복수의 전압제어 발진 코어(141-143) 각각이 갖는 동작구간과 이 동작구간 구간별 바이어스 전류값이 기록되어 있다. 도 4는 이 제1 룩업 테이블(242)에 기록된 정보의 일례를 그래프형식으로 도시한 것이다. 도 4의 (a), (b), (c)는 한 전압제어 발진 코어가 갖 는 각기 다른 동작범위에 대한 바이어스 전류와 위상잡음을 도시한 것이다. 설명의 편의상 도 4의 (a)에 도시된 동작구간을 구간 a라하고, (b)에 도시된 동작구간을 구간 b라 하며, (c)에 도시된 동작구간을 구간 c라 하기로 한다. 도 4에 도시된 것과 같이, 구간 a에서는 약 59 mA의 바이어스 전류가 제공되는 경우 위상잡음이 최소가 되며, 구간 b에서는 약 40 mA의 바이어스 전류가 제공되는 경우 위상잡음이 최소가 되며, 구간 c에서는 약 17 mA의 바이어스 전류가 제공되는 경우 위상잡음이 최소가 된다. 따라서, 상기 제1 룩업 테이블(242)에 기재된 동작구간과 각 동작구간에 대한 바이어스 전류값은 해당 동작구간에서 최소의 위상잡음을 발생시키는 최적의 바이어스 전류값이 되는 것이 바람직하다.
상기 업/다운 카운터(241)에서 업카운트 신호 또는 다운카운트 신호가 발생하면, 바이어스 전류 공급부(244)는 현재 동작 중인 전압제어 발진 코어의 동작구간을 변경한다.
구체적으로, 상기 바이어스 전류 공급부(244)에 업카운트 신호가 입력되면, 상기 바이어스 전류 공급부(244)는 현재 동작 중인 전압제어 발진 코어의 동작구간에 대한 바이어스 전류 공급을 중단하고, 현재 동작 중인 전압제어 발진 코어의 동작구간에 인접하여 더 높은 주파수를 갖는 동작구간에 대한 바이어스 전류를 공급한다. 이 때 상기 바이어스 전류 공급부(244)는 제1 룩업 테이블(232)을 참조하여 현재의 동작구간에 인접한 동작구간 중 상위 주파수 대역을 갖는 구간에 제공될 바이어스 전류값을 확인하고, 해당 바이어스 전류를 다음 동작할 전압제어 발진 코어에 제공한다.
마찬가지로, 상기 바이어스 전류 공급부(244)에 다운카운트 신호가 입력되면, 상기 바이어스 전류 공급부(244)는 현재 동작 중인 전압제어 발진 코어의 동작구간에 대한 바이어스 전류 공급을 중단하고, 현재 동작 중인 전압제어 발진 코어의 동작구간에 인접한 동작구간 중 더 낮은 주파수를 갖는 동작구간에 대한 바이어스 전류를 공급한다. 이 때 상기 바이어스 전류 공급부(244)는 제1 룩업 테이블(232)을 참조하여 현재의 동작구간에 인접한 동작구간 중 하위 주파수 대역을 갖는 구간에 제공될 바이어스 전류값을 확인하고, 해당 바이어스 전류를 다음 동작할 전압제어 발진 코어에 제공한다.
현재 동작 중인 동작구간에 상하위로 인접한 동작구간은 현재 동작 중인 전압제어 발진 코어의 동작구간일 수 있으며, 현재 동작 중인 동작구간의 전압제어 발진 코어의 동작구간 중 최하 또는 최상의 대역에 해당한다면, 다음 동작할 인접 동작구간은 다른 전압제어 발진 코어의 동작구간이 될 수 있다.
한편, 전술한 바와 같이, 프리스케일러(15) 또한 자신에 입력되는 주파수에 따른 동작구간을 갖는다. 도 5는 프리스케일러의 동작구간을 도시한 그래프로서, 각 동작구간에서 입력주파수와 최소입력 파워의 관계가 도시된다. 프리스케일러(15)는 복수의 상태에 따라 복수의 입력주파수-최소입력 파워 관계가 성립되고, 최대 입력 파워(PMAX)가 도시된 것과 같이 결정되는 경우 그 보다 낮은 최소입력 파워를 갖는 구간에서 동작할 수 있게 된다. 따라서, 입력되는 주파수에 따라 이 상 태들에 따른 동작구간을 설정하여야 한다.
이를 위해, 상기 발진구간 결정부(24)는, 상기 복수의 전압제어 발진 코어 각각이 갖는 상기 구간의 주파수 대역에 대응되는 상기 프리스케일러의 동작구간을 기록한 제2 룩업 테이블(243)을 더 포함할 수 있다. 이 제2 룩업 테이블(243)을 통해, 상기 프리스케일러(15)는, 상기 업/다운 카운터(241)의 동작을 참조하여 변경되는 전압제어 발진 코어의 동작구간에 따른 입력 주파수의 변동을 파악할 수 있고, 이에 따라 자신의 동작구간을 변경할 수 있다. 즉, 상기 업/다운 카운터(241)에서 업카운트 신호가 생성된 경우, 상기 프리스케일러(15)는 상기 제2 룩업 테이블(243)을 참조하여 상기 전압제어 발진 코어가 동작 중인 구간에 인접한 높은 주파수 대역을 갖는 구간에 대응되는 동작구간으로 동작구간을 변경한다. 마찬가지로, 상기 업/다운 카운터(241)에 의해 다운카운트 신호가 생성된 경우, 상기 프리스케일러(15)는 상기 제2 룩업 테이블(243)을 참조하여 상기 전압제어 발진 코어가 동작 중인 구간이 인접한 낮은 주파수 대역을 갖는 구간에 대응되는 동작구간으로 동작구간을 변경할 수 있다.
도 6의 (a)는 통상적인 주파수 합성기의 위상잡음 특성을 도시한 그래프이고, 도 6의 (b)는 본 발명에 따른 주파수 합성기의 위상잡음 특성을 도시한 그래프이다. 도 6에 도시한 바와 같이, 본 발명은 전압제어 발진부(VCO)에 의한 잡음을 현저하게 감소시킨다. 또한 도 6을 통해, 전압제어 발진부(VCO)에 의한 잡음 감소를 통해 주파수 합성기 전체의 잡음도 현저하게 감소함을 확인할 수 있다.
이상에서 설명한 바와 같이, 본 발명은 온도 등의 편차에 의해 전압제어 발진 코어가 출력할 수 있는 주파수 대역이 변경되는 경우, 원하는 주파수를 출력할 수 있는 전압제어 발진 코어가 동작할 수 있도록 자동 변경할 수 있다. 또한 룩업 테이블을 통해 해당 코어, 해당 동작구간에 노이즈를 최소화할 수 있는 바이어스 전류를 제공할 수 있어 주파수 합성기의 전체 노이즈를 저감할 수 있다. 더하여, 전압제어 발진부에서 출력되는 주파수의 변동에 따라 프리스케일러가 동작하는 구간을 자동 변환할 수 있다.
도 1은 본 발명의 일실시형태에 따른 다중 대역 전압 제어 발진기를 갖는 주파수 합성기의 블록구성도이다.
도 2는 본 발명의 일실시형태에 따른 다중 대역 전압 제어 발진기를 갖는 주파수 합성기의 동작을 도시한 플로우차트이다.
도 3은 온도에 따른 전압제어 발진 코어의 일 동작구간에서의 동작 주파수 변동을 도시한 그래프이다.
도 4는 전압제어 발진 코어의 일 동작구간에서 바이어스 전류에 따른 위상잡음의 크기를 도시한 그래프이다.
도 5는 프리스케일러의 동작구간을 도시한 그래프이다.
도 6은 통상적인 주파수 합성기의 위상잡음 특성과 본 발명에 따른 주파수 합성기의 위상잡음 특성을 비교 도시한 그래프이다.
*도면의 주요부분에 대한 부호의 설명*
14: 전압제어 발진부 141-143: 전압제어 발진 코어
15: 프리스케일러 22: 비교부
24: 발진구간 결정부 241: 업/다운 카운터
242, 243: 룩업 테이블 244: 바이어스 전류 공급부

Claims (6)

  1. 입력되는 제어전압에 의해 서로 다른 대역의 발진 주파수를 출력하는 복수의 전압제어 발진 코어를 갖는 다중 대역 전압제어 발진부- 상기 복수의 전압제어 발진 코어 각각이 출력하는 주파수 대역은 복수의 구간으로 분할되고, 상기 전압제어 발진 코어는 상기 복수의 구간 단위로 동작함, 상기 제어전압에 따라 하나의 전압제어 발진 코어가 하나의 구간에서 동작함;
    상기 제어전압을 사전 설정된 기준전압 범위와 비교하는 비교부; 및
    상기 제어전압이 사전 설정된 기준전압 범위를 벗어나는 경우, 상기 전압제어 발진 코어가 동작하는 구간을 다른 구간으로 변경하는 발진구간 결정부
    를 포함하는 주파수 합성기.
  2. 제1항에 있어서, 상기 비교부는,
    상기 제어전압과 상기 기준전압 범위의 상한치를 비교하는 제1 비교기; 및
    상기 제어전압과 상기 기준전압 범위의 하한치를 비교하는 제2 비교기를 포함하는 것을 특징으로 하는 주파수 합성기.
  3. 제1항에 있어서, 상기 발진구간 결정부는,
    상기 제어전압이 상기 기준전압 범위의 상한치보다 큰 경우 업카운트 신호를 생성하고, 상기 제어전압이 상기 기준전압 범위의 하한치보다 작은 경우 다운카운 트 신호를 생성하는 업/다운 카운터;
    상기 복수의 전압제어 발진 코어 각각에 대한 상기 구간 및 상기 구간별로 상기 복수의 전압제어 발진 코어에 제공되는 바이어스 전류를 기록한 제1 룩업 테이블; 및
    상기 업카운트 신호가 생성된 경우, 상기 제1 룩업 테이블을 참조하여 상기 전압제어 발진 코어가 동작 중인 구간에 인접한 구간 중 높은 주파수 대역을 갖는 구간에 대응되는 바이어스 전류를 해당 전압제어 발진 코어로 제공하고, 상기 다운카운트 신호가 생성된 경우, 상기 제1 룩업 테이블을 참조하여 상기 전압제어 발진 코어가 동작 중인 구간이 인접한 구간 중 낮은 주파수 대역을 갖는 구간에 대응되는 바이어스 전류를 해당 전압제어 발진 코어로 제공하는 바이어스 전류공급부를 포함하는 것을 특징으로 하는 주파수 합성기.
  4. 제1항에 있어서,
    상기 전압제어 발진부에서 출력되는 상기 발진 주파수를 전치 분주하여 변환하며, 상기 발진 주파수에 따라 서로 다른 복수의 동작구간을 갖는 프리스케일러를 더 포함하는 것을 특징으로 하는 주파수 합성기.
  5. 제1항에 있어서, 상기 발진구간 결정부는,
    상기 복수의 전압제어 발진 코어 각각이 갖는 상기 구간의 주파수 대역에 대응되는 상기 프리스케일러의 동작구간을 기록한 제2 룩업 테이블을 더 포함하며,
    상기 프리스케일러는, 상기 전압제어 발진 코어가 동작 중인 구간이 다른 구간으로 변경된 경우, 상기 제2 룩업 테이블을 참조하여 상기 전압제어 발진 코어의 변경된 구간에 대응되는 동작구간으로 동작구간을 변경하는 것을 특징으로 하는 주파수 합성기.
  6. 제3항에 있어서,
    상기 전압제어 발진부에서 출력되는 상기 발진 주파수를 전치 분주하여 변환하며, 상기 발진 주파수에 따라 서로 다른 복수의 동작구간을 갖는 프리스케일러를 더 포함하고,
    상기 발진구간 결정부는, 상기 복수의 전압제어 발진 코어 각각이 갖는 상기 구간의 주파수 대역에 대응되는 상기 프리스케일러의 동작구간을 기록한 제2 룩업 테이블을 더 포함하며,
    상기 프리스케일러는, 상기 업카운트 신호가 생성된 경우 상기 제2 룩업 테이블을 참조하여 상기 전압제어 발진 코어가 동작 중인 구간에 인접한 구간 중 높은 주파수 대역을 갖는 구간에 대응되는 동작구간으로 동작구간을 변경하고, 상기 다운카운트 신호가 생성된 경우, 상기 제2 룩업 테이블을 참조하여 상기 전압제어 발진 코어가 동작 중인 구간이 인접한 구간 중 낮은 주파수 대역을 갖는 구간에 대응되는 동작구간으로 동작구간을 변경하는 것을 특징으로 하는 주파수 합성기.
KR1020070092167A 2007-09-11 2007-09-11 다중 대역 전압 제어 발진기를 갖는 주파수 합성기 KR100910531B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070092167A KR100910531B1 (ko) 2007-09-11 2007-09-11 다중 대역 전압 제어 발진기를 갖는 주파수 합성기
DE102008039717A DE102008039717A1 (de) 2007-09-11 2008-08-26 Frequenzsynthesizer mit spannungsgesteuertem Mehrband-Oszillator
NL2001949A NL2001949C2 (en) 2007-09-11 2008-09-03 Frequency synthesizer having multi-band voltage controlled oscillator.
US12/205,192 US7834705B2 (en) 2007-09-11 2008-09-05 Frequency synthesizer having multi-band voltage controlled oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070092167A KR100910531B1 (ko) 2007-09-11 2007-09-11 다중 대역 전압 제어 발진기를 갖는 주파수 합성기

Publications (2)

Publication Number Publication Date
KR20090027016A true KR20090027016A (ko) 2009-03-16
KR100910531B1 KR100910531B1 (ko) 2009-07-31

Family

ID=40365537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070092167A KR100910531B1 (ko) 2007-09-11 2007-09-11 다중 대역 전압 제어 발진기를 갖는 주파수 합성기

Country Status (4)

Country Link
US (1) US7834705B2 (ko)
KR (1) KR100910531B1 (ko)
DE (1) DE102008039717A1 (ko)
NL (1) NL2001949C2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004345B2 (en) * 2009-06-25 2011-08-23 International Business Machines Corporation Minimizing non-linearity errors
KR101097646B1 (ko) * 2009-08-10 2011-12-22 삼성전기주식회사 자동주파수조절기, 자동주파수 조절방법 및 이를 사용하는 주파수합성기
US8508308B2 (en) * 2011-09-01 2013-08-13 Lsi Corporation Automatic frequency calibration of a multi-LCVCO phase locked loop with adaptive thresholds and programmable center control voltage
TWI528725B (zh) 2013-05-06 2016-04-01 國立中山大學 寬頻頻率合成器及其頻率合成方法
US9484935B2 (en) * 2013-12-19 2016-11-01 Analog Devices Global Apparatus and methods for frequency lock enhancement of phase-locked loops
US9413366B2 (en) 2013-12-19 2016-08-09 Analog Devices Global Apparatus and methods for phase-locked loops with temperature compensated calibration voltage
KR102375949B1 (ko) 2015-01-02 2022-03-17 삼성전자주식회사 주파수 합성기의 출력을 제어하기 위한 장치 및 방법
US10727848B2 (en) * 2015-07-08 2020-07-28 Analog Devices Global Phase-locked loop having a multi-band oscillator and method for calibrating same
KR102412283B1 (ko) 2016-02-17 2022-06-23 삼성전자 주식회사 전자 장치 및 전자 장치의 영상 공유 제어 방법
US10064141B2 (en) * 2016-12-09 2018-08-28 Qualcomm Incorporated Core frequency/count decision-based thermal mitigation optimization for a multi-core integrated circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3014566B2 (ja) * 1992-06-22 2000-02-28 松下電器産業株式会社 Ｐｌｌ回路
US5703540A (en) * 1996-08-27 1997-12-30 Microclock Incorporated Voltage-controlled crystal oscillator with extended range
US6005443A (en) * 1998-03-19 1999-12-21 Conexant Systems, Inc. Phase locked loop frequency synthesizer for multi-band application
KR100339687B1 (ko) * 1998-04-23 2002-08-28 전자부품연구원 다중대역을갖는위상잠금주파수합성장치
DE19823103C2 (de) * 1998-05-22 2002-09-26 Ericsson Telefon Ab L M Mehrfachband-Frequenzgenerierung mit einer PLL-Schaltung
US6091304A (en) * 1998-09-22 2000-07-18 Lg Information & Communications, Ltd. Frequency band select phase lock loop device
GB2357645B (en) * 1999-12-22 2003-11-19 Nokia Mobile Phones Ltd Voltage controlled oscillator assembly
JP3795364B2 (ja) * 2001-09-27 2006-07-12 シャープ株式会社 集積回路および受信装置
JP2004173177A (ja) * 2002-11-22 2004-06-17 Nec Corp Ｐｌｌ回路
US6933789B2 (en) * 2003-11-13 2005-08-23 Skyworks Solutions, Inc. On-chip VCO calibration
US7263152B2 (en) * 2003-11-18 2007-08-28 Analog Devices, Inc. Phase-locked loop structures with enhanced signal stability
JP2006086740A (ja) * 2004-09-15 2006-03-30 Matsushita Electric Ind Co Ltd 電圧制御発振器及び通信用半導体集積回路
US7382199B2 (en) * 2006-02-03 2008-06-03 Nanoamp Solutions, Inc. Methods for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops
KR100887342B1 (ko) 2006-03-08 2009-03-06 박해경 가솔린 자동차 촉매장치용 촉매의 재생방법 및 이를 이용한촉매장치의 재제조 방법

Also Published As

Publication number Publication date
DE102008039717A1 (de) 2009-03-26
US7834705B2 (en) 2010-11-16
NL2001949C2 (en) 2011-07-05
KR100910531B1 (ko) 2009-07-31
US20090066425A1 (en) 2009-03-12
NL2001949A1 (nl) 2009-03-12

Similar Documents

Publication Publication Date Title
KR100910531B1 (ko) 다중 대역 전압 제어 발진기를 갖는 주파수 합성기
US8305115B2 (en) Elimination of fractional N boundary spurs in a signal synthesizer
US8085101B2 (en) Spread spectrum clock generation device
KR100611512B1 (ko) 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프
US7548124B2 (en) System and method for self calibrating voltage-controlled oscillator
US7019569B2 (en) Method of implementing multi-transfer curve phase lock loop
US8154329B2 (en) Device and method for phase compensation
US20070164829A1 (en) Sigma-delta fractional-N PLL with reduced frequency error
EP1982410B1 (en) Oscillator gain equalization
KR101622927B1 (ko) 폐루프 곡선 검색을 구현하는 다중-곡선 vco를 갖는 pll 주파수 합성기
JP4216075B2 (ja) フラクショナル補償法（ｆｒａｃｔｉｏｎａｌｃｏｍｐｅｎｓａｔｉｏｎｍｅｔｈｏｄ）を使用するフラクショナルｎ周波数シンセサイザ（ｆｒａｃｔｉｏｎａｌ−ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒ）
US7295824B2 (en) Frequency multiplier pre-stage for fractional-N phase-locked loops
CN107682010B (zh) 基于脉冲吞咽多模分频器的低功耗全数字的快速自动频率校准电路
KR20220039111A (ko) 위상 고정 루프 장치 및 이의 동작 방법
CN112234981B (zh) 数据与时钟恢复电路
US7808328B2 (en) Ring oscillator with constant gain
CN103916124B (zh) 一种带自动频率校验功能的注入锁定分频结构
US8428212B2 (en) Frequency synthesis using upconversion PLL processes
US20190165731A1 (en) Method And Apparatus For Multi-Band Voltage-Controlled Oscillator (VCO) Band Selection
JPH0993125A (ja) Ｐｌｌシンセサイザ回路
JP2010118803A (ja) Ｐｌｌ回路
US10715156B1 (en) PLL for continuous-time delta-sigma modulator based ADCs
JP2006180349A (ja) 位相同期ループ回路および半導体集積回路
RU2602991C1 (ru) Быстродействующий синтезатор частот
KR20090067157A (ko) 저주파수 기생 발산의 제거를 이용하는 광대역 주파수 합성기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160610

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee