KR20090018715A - Ａｃ 결합된 파라메트릭 테스트 프로브 - Google Patents

Ａｃ 결합된 파라메트릭 테스트 프로브 Download PDF

Info

Publication number
KR20090018715A
KR20090018715A KR1020097000198A KR20097000198A KR20090018715A KR 20090018715 A KR20090018715 A KR 20090018715A KR 1020097000198 A KR1020097000198 A KR 1020097000198A KR 20097000198 A KR20097000198 A KR 20097000198A KR 20090018715 A KR20090018715 A KR 20090018715A
Authority
KR
South Korea
Prior art keywords
probe
test
tip
conductive
layer
Prior art date
Application number
KR1020097000198A
Other languages
English (en)
Inventor
찰스 에이 밀러
에이 니콜라스 스포크
벤자민 엔 엘드리지
Original Assignee
폼팩터, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 폼팩터, 인코포레이티드 filed Critical 폼팩터, 인코포레이티드
Publication of KR20090018715A publication Critical patent/KR20090018715A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/07—Non contact-making probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/3025—Wireless interface with the DUT

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체 장치 상의 IC들을 접촉하여 테스트하는 프로브는 유전성 절연체 물질 팁을 포함한다. 유전성 팁은 금속 프로브 팁들과 달리 프로빙된 표면을 오염시키지 않는다. 콘택트 스크러브가 추가로 필요하지 않으며, 신호들은 프로브 팁으로부터 IC에 용량적으로 또는 유도적으로 결합된다. 본드 패드들을 형성하도록 웨이퍼에 금속화 층을 제공할 필요없이 웨이퍼의 초기 제조 단계들 동안에 테스트가 수행될 수 있다. 테스트는 프로브 팁에 AC 신호를 유도적으로 결합함으로써 수행될 수 있으며, 결합은 유전체 프로브 팁에 자성 물질을 포함시킴으로써 증대된다. AC 테스트 신호를 이용하는 것은 별도의 전력 및 접지 접속을 필요로 함이 없이 IC의 테스트를 가능하게 한다.

Description

ＡＣ 결합된 파라메트릭 테스트 프로브{AC COUPLED PARAMETRIC TEST PROBE}
본 발명의 실시예들은 웨이퍼 상에 있거나 또는 개별적인 다이들로 다이싱된 피시험 집적 회로 장치(DUT)를 테스트하는데 이용되는 부품들에 관한 것이다. 보다 자세하게는, 본 발명의 실시예들은 DUT의 전기적 콘택트 패드들에 테스트 시스템을 전기적으로 접속시키는데 이용된 테스트 프로브들에 관한 것이다.
웨이퍼의 제조 동안에 DUT를 테스트하는 테스트 시스템은 테스트 프로브를 지지하는 프로브 카드의 채널들을 통하여 신호들을 인가하는 테스트 시스템 컨트롤러를 일반적으로 포함한다. 테스트 프로브들은 테스트 동안에 웨이퍼와 프로브들 자신에 손상을 감소시키도록 일반적으로 탄성적(resilient)이다. 테스트를 수행하기 위해, 프로브들은 웨이퍼 상에 형성된 DUT들의 전도성 본드 패드들과 접촉한다. 일부 경우에, 웨이퍼로부터 다이들을 절단한 후이지만 배선들이 다이들 상의 DUT들의 본드 패드들에 본딩되기 전에 다이들을 테스트하기 위해 테스트 시스템과 프로브 카드를 이용하여 유사한 테스트가 수행될 수 있다.
테스트 동안에, 본드 패드들과 테스트 시스템의 탄성 프로브들 사이에 이루어진 접촉은 제조되고 있는 DUT에 대한 손상을 야기할 수 있다. 프로브들과 본드 패드들 사이의 접촉은 제조되고 있는 본드 패드들 상에 스크러브(scrub) 또는 마 크(mark)가 생성되는 것을 야기한다. 또한, 본드 패드 상에 형성된 스크러브와 함께, 테스트 후에 웨이퍼와 프로브 카드 양쪽 모두로부터 클리닝되어야 하는 데브리스(debris)가 생성될 것이다.
에어갭을 남겨놓고, 프로브들이 닿지 않게 DUT에 가깝게 프로브 카드를 이동시킴으로써 DUT의 패드와의 접촉 없이 테스트를 가능하게 하는 테스트 시스템이 제안되어 왔다. 이러한 시스템은 Miller의 발명의 명칭이 "Electromagnetically Coupled Interconnect System"인 미국 특허 제6,882,239호에 개시되어 있다. 다른 이러한 시스템은 Coates 등의 발명의 명칭이 "Method And Apparatus For Probing An Integrated Circuit Through Capacitive Coupling"인 미국 특허 제6,600,325호에 개시되어 있다. 테스트 동안에 웨이퍼 또는 다이 상의 DUT들을 스크러브하거나 또는 손상을 줄 가능성을 보다 적게 제공하는 추가의 테스트 시스템을 제공하고, 테스트 동안에 테스트 프로브들에 의한 본딩 패드들의 스크러브로 인하여 생성된 데브리스의 양을 감소시키는 것이 바람직하다.
본 발명의 일부 실시예에 따르면, 반도체 기판 상의 집적 회로(IC)의 부품들과 테스트 프로브 사이에 테스트 신호들을 전자기적으로 결합시키는 시스템이 제공된다. 적어도 일부 실시예에서, 프로브는 유전성 절연체 물질 팁을 갖는다. 유전체 팁을 갖는 프로브를 이용한 테스트는 테스트 신호들이 IC의 부품과 프로브 사이의 용량성 결합 또는 유도성 결합에 의해 전자기적으로 결합될 때 프로브의 유전성 절연체 물질 팁과 기판을 접촉시키는 단계를 포함한다. 그러나, 일부 실시예들에서, 테스트 신호들이 전자기적으로 결합될 때 IC로부터 프로브를 분리시키는 에어 갭을 이용하여 프로브가 이격될 수 있음으로써 이러한 테스트 동안에 유전성 절연체 물질 팁에 대한 필요성을 제거한다. 일부 실시예들에서, 인가된 테스트 신호는 유도성 결합을 위하여 제공하는 AC 신호이다. AC 신호를 이용하면, 자성 물질이 신호 결합을 증가시키기 위해 유전체 프로브 팁에 이용될 수 있다. 또한, AC 결합된 테스트 신호에서, 테스트 결과들이 결정되기 전에 원하지 않는 고조파(harmonic)들을 제거하도록 필터링이 적용될 수 있다.
본 발명의 보다 자세한 설명은 첨부된 도면들에 의해 설명된다.
도 1은 프로브 카드에 부착된 프로브들을 나타내며, 프로브들은 본 발명의 일부 실시예들에 따른 용량성 결합을 제공한다.
도 2a 내지 도 2h는 도 1의 구조체를 형성하기 위해 프로브 팁들을 제조하고 프로브 팁들을 와이어 프로브들에 부착하는 방법을 나타낸다.
도 3은 부착된 프로브 팁에 대한 등가 회로를 나타내며, 도 1에 도시된 바와 같이, 절연체 물질의 코팅이 접지부에 접속된 p-형 기판에서의 n+형 영역을 접촉하고 있다.
도 4는 본 발명의 일부 실시예에 따른 순응형(compliant) 프로브 와이어의 팁에 절연체 물질을 제공함으로써 용량성 결합을 제공하도록 프로브들(2)을 구성하기 위한 도 1에 대한 대안의 실시예들을 나타낸다.
도 5는 용량성 팁을 가진 순응형 프로브 구조체를 나타내며, 팁에 부착된 프 로브의 전도성 부재가 본 발명의 일부 실시예에 따라 포토리소그래픽 프로세스를 이용하여 형성된다.
도 6은 본 발명의 일부 실시예에 따라 대안의 p-형 임플란트 영역(implant region)에 신호들을 전자기적으로 결합하기 위한 순응형 프로브 구조체를 나타낸다.
도 7은 본 발명의 일부 실시예들에 따라 기판과 프로브 팁 사이에 제공되는 갭을 갖는, 본 발명의 일부 실시예들에 따른 프로브 구조체를 이용한 테스트를 나타낸다.
도 8은 본 발명의 일부 실시예들에 따라 기판에 AC 신호를 결합하기 위하여 별도의 트레이스들을 제공하는 본 발명의 일부 실시예들에 따른 용량적으로 결합된 프로브 팁에 대한 추가의 대안예를 나타낸다.
도 9는 도 7의 프로브 구조체 실시예에 대한 대안예를 나타내며, 둥근 콘택트 팁이 본 발명의 일부 실시예들에 따라 제공된다.
도 10은 본 발명의 일부 실시예들에 따라 기판에 대한 AC 신호의 결합을 향상시키기 위해 팁에 자성 물질을 제공하도록 변형된, 9의 프로브 구조체를 갖는 본 발명의 추가 실시예를 나타낸다.
도 11은 본 발명의 일부 실시예들에 따라 용량성 프로브 팁을 통하여 인가되는 테스트 신호에 대한 등가 회로를 나타낸다.
도 12는 고조파를 발생 및 비교하거나 또는 측정함으로써 AC 테스트를 가능하게 하는 필터를 포함하도록 변형된 도 11의 등가회로를 나타낸다.
도 13은 도 12에 도시된 시스템에 있어서, 제2 주파수(F2)에서 고조파 출력 신호를 생성하기 위해 입력 신호가 제1 주파수에서 인가되는 일례를 나타내는 플롯을 제공한다.
도 14는 본 발명의 일부 실시예들에 따라 트랜지스터를 테스트하기 위해 DUT의 2개의 다른 패드들에 AC 테스트 신호들을 인가하는 테스트 시스템에 대한 등가 회로를 나타낸다.
도 15는 본 발명의 일부 실시예에 따라 트랜지스터의 게이트 및 드레인에 인가된 신호들과 도 14에 도시된 테스트 시스템으로부터의 결과적인 출력 고조파들의 일례를 나타내는 플롯을 제공한다.
도 16은 본 발명의 일부 실시예들에 따라 AC 접속을 행하기 위해 전력이 프로브를 이용하여 전자기적으로 어떻게 결합될 수 있는지를 나타낸다.
도 17은 본 발명의 일부 실시예들에 따라 프로브를 이용하여 신호들을 전자기적으로 결합시키는 것을 나타내며, DUT 상의 회로가 AC 결합 신호들을 처리하기 위해 포함된다.
도 18은 본 발명의 일부 실시예들에 따라 유전체 코팅 팁들을 가진 프로브들의 이용을 나타내는 예시적인 프로브 카드 어셈블리를 나타낸다.
도 1은 본 발명의 일부 실시예들에 따라 용량성 결합을 갖고 프로브 카드에 부착된 예시적인 프로브들을 나타낸다. 프로브들(2)이 순응형 스프링 와이어 프로브로서 도 1의 실시예들에 도시된다. 프로브들(2)은 공간 변환기(4)와 같이 기판에 접속된다. 공간 변환기(4)는 테스트 시스템(도시 생략)과 프로브들(2) 사이에 테스트 신호들을 전달하는 프로브 카드 어셈블리의 일부를 형성한다. 공간 변환기(4)는 한 피치로부터 라인들을 재분배하는 트레이스들(6)을 포함할 수 있으며, 여기서, 프로브들(2)이 다른 피치에 제공된 커넥터들에 접속된다.
프로브들(2)은 순응형 스프링 와이어 프로브일 수 있다. 이러한 순응형 스프링 프로브들은 가요성의 전도성 물질로 이루어진 와이어 부재를 포함할 수 있다. 와이어 프로브들(2)의 제조의 세부 내용은 모두 Khandros에 의한 것인, 발명의 명칭이 "Method of Manufacturing Electrical Contacts, Using a Sacrificial Member"인 미국 특허 제5,476,211호 및 발명의 명칭이 "Method of Mounting Free-Standing Resilient Electrical Contact Structures to Electronic Components"인 미국 특허 제6,049,976호에서 제공된다. 이들 특허는 전자 부품 상의 단자에 가요성의 가늘고 긴 코어 엘리먼트(예를 들어, 와이어 "스템(stem)" 또는 "스켈레톤(skeleton)")의 단부를 설치하고, 가요성 코어 엘리먼트와 단자의 인접하는 표면을 하나 이상의 전도성 물질들의 "쉘"로 코팅함으로써 제조된 와이어 프로브들을 기술한다. 코어 및 쉘 물질들의 두께, 항복 강도(yield strength) 및 탄성 계수의 조합은 결과적인 스프링 콘택트 엘리먼트들의 만족스러운 편향력(force-to-deflection)을 제공한다. 코어 엘리먼트를 위한 예시적인 물질들은 금 및 은을 포함한다. 코팅을 위한 예시적인 물질들은 니켈 및 그 합금들을 포함한다. 결과적인 스프링 콘택트 엘리먼트는 반도체 장치들을 포함한 2 이상의 전자 부품들 사이에 가압 또는 분리가능한(demountable) 상호접속부들이 되도록 적절하게 이용된다.
프로브 엘리먼트(3)의 일단부에 부착된 프로브 팁(10)에 의해 제공되는, 프로브들(2)와 기판(8) 사이의 용량성 결합이 도 1에 도시된다. 프로브 팁(10)은 기판(8)으로부터 프로브 팁(10)의 전도성 물질(12)을 분리시키는 고체 절연체 물질(14)로 코팅된 전도성 물질(12)로부터 구성될 수 있다.
일 실시예에서, 절연체 물질(14)은 실리콘 이산화물(SiO2)이다. 비제한적인 예에서, 50×50 마이크론인 프로브 팁(10)의 접촉 면적에서는, SiO2의 유전성 절연체 물질 코팅(14)의 두께는 50 옹스트롱이다. 이 예의 프로브 팁은 1 GHz에서 0.1Ω 및 100 MHz에서 1Ω의 임피던스를 제공할 수 있다. 직접 접속된 금속 콘택트 상에서의 SiO2와 같은 고체 유전체를 이용하는 이점은 유전체가 웨이퍼를 오염시키지 않는다는 점이다.
프로브 팁(10)은 솔더링에 의해, 또는 전도성 접착제와 같은 다른 전도성 부착 메카니즘에 의해 프로브 엘리먼트(3)에 부착될 수 있다. 프로브 팁(10)은 프로브 엘리먼트가 부착되기 전에 어레이로 제조될 수 있으며, 팁들(10)의 어레이는 DUT 상의 패드들 사이에서 분리 피치를 매칭시키도록 서로에 대하여 정밀하게 정렬된다.
일 실시예에서, 프로브 팁들의 어레이는 도 2a 내지 도 2h에 도시된 바와 같이 포토리소그래픽 프로세스를 이용하여 제조된다. 초기에, 도 2a에 도시된 바와 같이, 포토레지스트(20)의 층이 실리콘과 같은 기판(22)에 도포되고, 프로브 팁 위치들이 소망되는 경우에 정렬된 위치들에 개구부(24)를 남겨놓도록 마스킹되어 에 칭된다. 후속하여, 기판(22)에, 개구부(24)가 위치되는 오목부(indentation; 26)를 형성하기 위해 에칭이 수행된다. 그 후, 도 2b에 도시된 바와 같이 기판(22)에 오목부들(26)을 남겨놓고 포토레지스트(20)가 제거된다. 에칭 시간은 오목부들(26)의 에지의 테이퍼로 제어될 수 있다. 부품들이 후속하는 도면에 이어지는 바와 같이, 도 2b에 이어지는, 도 2a에 도시된 부품들은 유사하게 라벨링된다.
또한, 도 2c에 도시된 바와 같이, 하나 이상의 박리 층들(28 및 29)이 기판(22)과 오목부들(26) 상에 형성될 수 있다. 비제한적인 예에서, 박리층은 실리콘 기판(22)에 제공되는 알루미늄의 제1층(28) 및 이에 후속하는 구리층(29)일 수 있다. 그 후, 고체 유전체 물질의 층(14)이 도 2d에 도시된 바와 같이 박리층들(28 및 29) 상에 제공될 수 있다. 유전체 물질의 비제한적인 예들은 당해 기술 분야에서의 당업자에 의해 알려진 바와 같이, 박리층 상에 제공될 수 있는 실리콘 이산화물, 다이아몬드, 다이아몬드상 카본, 유기물질 및 다른 유전체 물질을 포함한다. 그 후, 도 2e에 도시된 바와 같이, 유전체에 대한 후속하는 금속 물질의 부착을 보장하기 위하여, 도금 시드 물질들(31)이 유전체(14) 상에 제공될 수 있다. 도금 시드 물질(31)의 비제한적인 예는 구리이다.
도 2f에 도시된 바와 같이 추가 단계들에서, 기판(22)에서의 오목부들 상에 개구부를 남겨놓고, 추가적인 포토레지스트층(30)이 도포되어 마스킹될 수 있다. 그 후, 프로브 콘택트 엘리먼트들의 후속하는 부착을 위한 본딩 패드를 형성하기 위해 금속 도금부(12)가 포토레지스트층(30)에서의 개구부들에 제공될 수 있다. 도금 물질(12)의 비제한적인 예들은 니켈, 니켈 코발트, 구리, 알루미늄 등을 포함한 다. 팁들에 대한 프로브 콘택트 엘리먼트들의 후속하는 본딩을 보다 잘 용이하게 하기 위해 금과 같은 금속 박층(34)이 추가로 제공될 수 있다.
다음, 도 2g는 박리층들(28 및 29)만을 남겨놓고, 포토레지스트(30) 뿐만 아니라 포토레지스트(30) 하부에 있는 층들(31 및 14)을 제거하도록 그 후에 에칭이 어떻게 수행될 수 있는지를 나타낸다.
도 2h는 프로브 엘리먼트(3)를 가진 공간 변환기(4)가, 이용될 경우 전도성 물질(12) 또는 도금부(31)와 어떻게 접촉될 수 있는지 그리고 본딩 프로세스를 이용하여 어떻게 부착될 수 있는지를 나타낸다. 프로브 엘리먼트(3)는 솔더링과 같은 부착 부품(35)을 이용하여 또는 전도성 에폭시와 같은 대안의 부착 메카니즘을 이용하여 부착된다. 그 후, 기판(22)으로부터 형성된 프로브 팁(10)을 남겨놓고 과도한 박리 물질 도금(28 및 도 29)을 제거하기 위해 에칭이 수행될 수 있다. 도 2a 내지 도 2h에서 유전체 팁이 프로브 엘리먼트와 별도로 형성되고 후에 부착되는 것으로 도시되어 있지만, 유전체 물질은 프로브 엘리먼트(3)에 직접 스퍼터링, 화학적 기상 증착(CVD), 레이저 포토 케미스트리 또는 다른 기술에 의해 제공될 수 있다. 전사는 요구되지 않는다. 유사하게, 고체 유전체 팁이 단계 2a 내지 도 2g를 이용하여 형성되는 것으로 도시되어 있지만, 대안의 제조 방법들이 헤드를 형성하는데 이용될 수 있다. 예를 들어, 박막 헤드형 구조체가 얻어진 다음, 스프링 프로브 엘리먼트에 부착될 수 있다. IBM 연구 및 개발 간행물(IBM Journal of Research and Development)에서의 A. Chiu 등의 "Thin-film inductive heads"(Vol. 40, 1996)를 참조한다.
도 3은 도 1에 도시된 접지된 기판(8)에 접속된 프로브 팁(10)에 대한 등가 회로를 나타낸다. 이 회로는 입력 라인(42)와 라인(44) 사이에 커패시터(40)를 포함한다. 커패시터(40)의 용량은 프로브 팁(10) 상의 유전체 코팅(14)에 의해 형성된다. 입력 라인(42)은 프로브 팁(10)의 전도성 물질에 등가인 한편, 출력 라인(44)은 기판(8)의 n+형 영역(5)에 의해 형성된다. n+형 영역(5)과 p-형 기판(8) 물질의 접합은 다이오드(46)를 형성한다. 기판(8)은 접지 라인(48)에 등가인 접지 평면을 형성하는 전도성 캐리어(도 1에 도시되어 있지 않음)에 부착될 수 있다.
도 4는 용량성 결합을 제공하기 위해 프로브들(2)을 구성하기 위한 도 1에 대한 대안의 실시예를 나타낸다. 도 4에서, 프로브 엘리먼트(3)에는, 공간 변환기(4)에 대한 자신의 부착점에 대향하는 프로브 엘리먼트(3)의 단부에 제공된 유전성 절연체 물질 층(50)에 의해 용량성 결합이 제공된다. 유전체 물질(50)은 복수의 절차들 중 한 절차를 이용하여 제공될 수 있다. 예를 들어, 엘리먼트 중심 컨덕터 상에서 유전체 물질이 경화될 수 있도록, 탄성 스프링 프로브 엘리먼트가 유전체 물질 내에 액침(dip)된 다음 제거될 수 있다. 다른 예로서, 유전체 물질이 스프레이되거나 또는 스퍼터링될 수 있다. 다른 예로서, 팁 상에 실리콘을 가진 프로브 스프링 엘리먼트에서, 실리콘 이산화물의 유전체 물질이 팁 상에 성장될 수 있다.
동작시, 일 실시예에서, 유전체 물질로 코팅된 순응형 스프링 엘리먼트(3)로 구성된 프로브들(2)이 기판(8)의 n+형 영역들에 접촉한다. 용량성 영역은 도 3에 도시된 바와 같이 등가 회로를 형성하기 위해 프로브의 순응형 스프링(3)과 n+형 영역 사이에 유전체 물질(50)에 의해 형성된다.
도 5는 용량적으로 결합된 팁(10)을 가진 순응형 프로브(2)를 나타내며, 여기서, 프로브(2)의 전도성 부분은 포토리소그래픽 프로세스를 이용하여 형성된다. 도 1의 실시예에서와 같이, 프로브(2)는 도 2a 내지 도 2f에 대하여 설명된 바와 같이 포토리소그래피 프로세스를 이용하여 이루어진, 용량적으로 결합된 팁(10)을 포함한다. 팁(10)은 도 1에서와 같이, 유전체 코팅 물질(14)을 가진 전도성 영역(12)을 포함한다. 프로브 스프링 엘리먼트가 팁(10)에 부착된 것과 대조적으로, 도 5의 프로브(2)는 팁(10)에 부착될 수 있는 가늘고 긴 전도성 부재(52)를 더 포함한다.
가늘고 긴 전도성 부재(52)는 Eldridge 등의 발명의 명칭이 "Microelectronic Contact Structure, and Method of Making Same"인 미국 특허 제6,482,013호에 설명된 바와 같이 포토리소그래피 과정을 이용하여 형성될 수 있다. 이 특허는 희생 기판 상에 (캔틸레버 빔인 스프링 콘택트 엘리먼트를 포함한) 스프링 콘택트 엘리먼트를 형성한 다음 전자 부품 상의 단자에 콘택트 엘리먼트를 전사하여 설치하는 것을 개시한다. 스프링 콘택트 엘리먼트는 에칭 기술을 이용하여 기판 자체에 형성된다. Eldridge 등의 발명의 명칭이 "Microelectronic Spring Contact Elements"인 미국 특허 제6,184,053호인 추가적인 특허에서는, 스프링 콘택트 엘리먼트에 대하여 구현되는 형상에 대응하는 개구부를 형성하기 위해 복수의 마스킹 층들을 성막하여 패터닝하고, 패터닝된 마스킹 층들에 의해 만들어진 개구부 내에 전도성 물질을 성막하고, 자유 독립형(free-standing) 스프링 콘택트 엘리먼트를 형성하도록 마스킹 층을 제거함으로써 스프링 엘리먼트 콘택트를, 전자 부 품인 기판을 포함한 기판 상에 형성하는 것으로 설명되어 있다. 추가적으로, Eldridge 등의 발명의 명칭이 "Microelectronic Contact Structures and Methods of Making Same"인 미국 특허 제6,520,778호는 베이스 단부(포스트 부품), 중간부(빔 부품) 및 콘택트 단부(팁 부품)를 가진 콘택트 엘리먼트, 및 각각의 부분을 별도로 형성한 다음 전자 부품 상에 원하는 대로 포스트부를 공동으로 결합시키기 위한 방법을 설명한다. 리소그래피 방식으로 형성된 콘택트 엘리먼트를 설명하는 다른 특허들은 발명의 명칭이 "Lithographic Contact Elements"인 미국 특허 제6,791,176호 및 발명의 명칭이 "Method of Making Contact Lithographic Springs"인 미국 특허 제6,616,966호를 포함한다.
도 5에 도시된 탄성 전도성 부재(52)는 도 2a 내지 도 2f에 대하여 설명된 바와 같이 팁(10)을 형성하기 위해 프로세스 단계들 후에 추가적인 층들을 간단히 추가하여 마스킹함으로써 팁(10)과 동일한 제조 프로세스로 형성될 수 있다. 다른 방법으로, 탄성 전도성 부재(52)는 별개의 프로세스로 형성된 다음 전도성 접착제 또는 다른 수단을 이용하여 솔더링, 납땜(brazing)과 같은 부착 과정에 의해 팁(10)에 부착될 수 있다.
도 5의 실시예에서의 동작시, 프로브(2)의 팁 상의 유전체 물질(14)이 기판(8)과 접촉하게 되어, 프로브의 전도성 팁(12)이 기판(8)의 n+형 영역(5)에 용량적으로 결합된다. 도 3의 등가 회로는 도 5에서의 유전체 물질(14)을 통해 프로브(2)와 기판(8) 사이에 형성된 용량이 n+형 영역(5)과 p-형 기판(8) 사이의 p-n 접합에 의해 형성된 다이오드에 직렬 접속된 것으로서 나타난다.
도 6은 본 발명의 일부 대안의 실시예들을 나타내며, 팁(10)은 기판(8)의 n+형 웰(9) 내의 p-형 영역(7)을 접촉하도록 이용된다. 도 6은, 도 1, 도 4 및 도 5에 도시된 바와 같은 n+형 영역들 외의 영역들이 테스트 측정을 행하기 위해 유전체 팁을 가진 프로브에 의해 접촉될 수 있음을 보여준다. p-형 영역(7)이 n+형 웰(9) 내에 도시되어 있지만, p-형 영역(7)은 n+형 기판 내에 가능하게 형성될 수 있다. 기판(8) 상의 금속화된 패드 영역을 구성하는 것을 제외한 다른 콘택트 영역 배열들은 마찬가지로 팁(10)을 통한 전자기적 결합을 이용하여 테스트될 수 있다. 유사하게, 실리콘 또는 GaAs 와 같은 복수의 기판 유형들이 임플란트 영역에 이용될 수 있다. n+형 영역들과 같은 특정 영역들 및 실리콘과 같은 특정 기판들이 편리를 위해 후속하여 설명될 것이지만, 본 발명의 일부 실시예들에 따른 프로브 실시예들을 이용하여 테스트 신호들의 전자기적 결합을 설명하기 위해 후속하는 도면 및 설명은 편의상, n+형 영역들과 실리콘 기판을 인용할 것이다.
도 1, 도 4 및 도 6 모두에 설명된 바와 같이, 기판(8)과 유전체 물질을 접촉시킴으로써, 유전체 물질(14)은 프로빙되는 표면을 오염시키지 않는다. 프로브(2)는 기판 상의 임플란트 영역들을 직접 접촉할 수 있다. 따라서, 테스트는 콘택트 패드들을 형성하는데 이용된 금속화 층의 제공 전과 같은 웨이퍼 처리의 여러 단계들 동안에 수행될 수 있다. 유전체 팁을 이용하는 추가적인 이점은 승온된 온도에서 테스트할 때 찾을 수 있다. 유전체 물질(14) 대신에 이용된 에어 갭에서, 승온된 온도는 부품들의 기계적 시프트를 야기할 수 있어 변화하는 에어 갭 및 용량을 야기한다. 기판에 대항하여 스프링 압축되는 유전체 프로브 팁을 이용함으로 써, 기판에 대하여 프로브 팁을 유지시키는 기계 장치 사이의 이동에도 불구하고 갭 및 신호 결합이 일정하게 유지될 수 있다.
도 1, 도 4, 도 5 및 도 6은 기판(8)과 프로브(2) 사이의 직접 접촉을 나타내고 있지만, 도 7은 이러한 접촉이 필요없음을 추가로 나타낸다. 도 7에서, 프로브(2)는 프로브 팁(10)의 유전체(14)와 기판(8) 상의 콘택트 영역(54)의 상단 사이에 간격 "g"을 두고 배치된다. 간격 "g"는 프로브 팁의 전도성 물질(12)과 기판(8) 상의 n+형 영역 사이에 형성된 총 갭에 간단히 추가한다. 총 용량성 갭은 유전체 물질(14)과 에어 갭 "g"에 의해 형성된다. 도 7에서, 기판(8)에서의 전도성 콘택트 패드(54) 및 n+형 영역(5)은 트랜지스터를 형성한다. 기판(8)이 전도성 콘택트 패드(54)를 갖는 것으로 도시되어 있지만, 이것은 그러한 전도성 패드들 없이 테스트가 프로브(2)와 기판(8)의 n+형 영역(5) 사이의 갭으로 수행될 수 있음이 고려된다. 또한, 에어 갭 "g"이 이용된 도 7에서는, 프로브 팁과 웨이퍼 사이에 스크러브가 필요하지 않기 때문에, 유전체 물질(14)이 제거될 수 있음이 고려된다.
도 7에 도시된 바와 같이, 콘택트 스크러브는 테스트가 정확하게 동작하는데 필요하지 않다. 따라서, 데브리스가 발생되지 않는다. 데브리스가 없기 때문에, 테스트 후에 웨이퍼를 클리닝하는 단계들이 필요하지 않다. 추가로, 추가의 테스트 전에 프로브 카드를 클리닝할 필요가 있는 프로브들(2) 주변에 및 프로브 카드에서 데브리스가 생성되지 않는다. 도 1, 도 4, 도 5 및 도 6의 구성에 도시된 바와 같이 접촉이 있는 경우, 표면과 접촉하는 팁(10)의 물질들은 데브리스 발생을 최소화하도록 다이아몬드와 같은 것이 선택될 수 있다. 추가로, 도 9에 도시된 바와 같은 일부 후속하여 설명된 실시예들에서, 팁의 기하구조(geometry)는 데브리스 발생을 최소화하도록 선택될 수 있다. 특히, 다이아몬드와 같은 딱딱한 물질과 결합한 도 9의 둥근 팁은 접촉시 제한된 데브리스 발생이 발생하도록 슬라이딩 또는 슬립(slip)을 야기한다.
도 8은 AC 신호들에 이용될 수 있는 본 발명의 일부 실시예에 따라 유도성 결합된 프로브 팁에 대한 추가의 대안예에서의 순응형 프로브 구조체를 나타낸다. 도 8에서, 프로브(2)는 2개의 전도성 트레이스(60 및 62)를 포함할 수 있으며, 한 전도성 트레이스는 프로브 내에 전류를 전달하기 위한 것이고, 다른 전도성 트레이스는 전류를 내보내기 위한 것이다. 트레이스들(60 및 62)은 프로브 아암 부재 영역(64)에서의 유전성 절연체 물질과 팁 영역(10)에서의 고체 유전성 절연체 물질에 의해 분리될 수 있다. 팁 영역(10)에서의 루프 구조체(71)는 프로브 팁(10)으로부터 기판(8) 상에 형성된 구조체(70)에의 AC 신호의 유도성 결합을 가능하게 한다. 구조체들(70 및 71)은 원하는 신호 결합의 크기에 따라 전도성 라인의 나선부에서 길이부까지의 범위를 가질 수 있다. 구조체(70)가 기판(8) 상의 금속화 영역으로서 도시되어 있지만, 일부 실시예에서, 구조체는 기판에서의 임플란트 영역일 수 있다.
도 8의 프로브들(2)의 라인들(60 및 62)은 유전체 물질 내에 전도성 라인들(60 및 62)을 몰딩하는 것 또는 전도성 라인들(60 및 62)과 유전체 물질들을 층들로 리소그래피 방식으로 형성하는 것을 포함한 복수의 과정들을 이용하여 형성될 수 있다. 몰딩에 의해 프로브들(2)을 형성하기 위하여, 2개의 탄성 프로브 스프링 엘리먼트들은 프로브 팁(10)을 형성하도록 몰딩 성형된 저유전상수(low dielectric) 물질 내에 배치될 수 있고, 이 저유전상수 물질은 경화될 수 있다. 그 후, 추가적인 유전체 물질이 프로브 아암 부재(64)를 형성하도록 프로브 와이어들의 나머지 부분 주변에 유입(pour)되어 경화될 수 있다. 이들 2개의 물질의 유전 상수는 서로 다를 수 있다. 탄성 프로브 와이어들을 성형하는 방법은 Khandros 등의 발명의 명칭이 "Method and Apparatus For Shaping Spring Elements"인 미국 특허 제6,836,962호에 개시되어 있다. 유전체 물질 내에 전도성 부재들을 배치하기 위한 유사한 몰딩이 유전체 물질들 내에 배치된, 리소그래피 방식으로 형성된 가늘고 긴 전도성 부재들(60 및 62)을 이용하여 수행될 수 있으며, 이 유전체 물질은 프로브 와이어들과 동일한 방식으로 경화될 수 있다. 대안의 프로세스에서, 별도의 가늘고 긴 전도성 부재들(60 및 62)과 유전체 물질을 가진 전체 프로브 구조체는 도 2a 내지 도 2f에 대하여 설명된 바와 같이 프로브 팁의 형성에 유사하게 포토리소그래픽 프로세스에서 층별로 형성될 수 있다.
도 9는 도 8에 대한 대안의 프로브 구조체 실시예를 나타내며, 프로브 팁(10)은 둥근 팁(11)을 갖는다. 팁(10)의 둥근 단부(11)는 둥굴지 않은 유전체 코팅 팁에 대하여 프로빙되는 표면에 야기되는 잠재적인 손상을 제한하기 위해 프로브와 장치 사이에 작은 콘택트 표면 영역을 제공한다. 도 9의 프로브(2)는 기판(8)을 접촉하여, 도 8에서보다 더 높은 유도성 결합을 허용하는 것으로 도시되어 있으며, 여기서 갭은 기판(8) 상의 구조체(70)와 프로브(2) 사이에 제공된다. 도 9에는 기판(8) 상의 구조체(70)를 접촉하는 것으로 도시되어 있지만, 도 9에서와 같이, 둥근 팁(10)을 갖는 프로브(2)가 본 발명의 일부 실시예에 따라 갭 "g"을 이용하여 기판(8)에 접촉함이 없이 테스트하는데 이용될 수 있다.
도 10은 도 9의 프로브 구조체에 대한 대안의 실시예를 나타내며, 유도성 신호 결합을 증대시키기 위해 강자성 물질(72)이 라인(60)과 라인(62) 사이에 제공된다. 자성 물질은 유전체 물질의 경화 이전에 팁(10)의 유전체에 제공되는 철(iron) 파우더 또는 다른 자성 파우더 물질일 수 있다. 세라믹 페라이트는 자성 결합을 증대시키는데 이용될 수 있는 다른 일반 자성 물질이다. 자성 물질은 상당히 더 큰 전류가 기판(8) 상의 전도성 구조체(70)에서 프로브(2)에 의해 발생되도록 결합 지향성을 증대시킨다.
도 11은 용량적으로 또는 유도적으로 결합된 프로브 팁들에 테스트 신호를 인가하기 위한 등가 회로를 나타낸다. 이 회로는 도 3의 등가 회로에 유사하게 유전성 절연체 물질에 의해, 및/또는 전도성 프로브 팁과 기판 사이의 에어 갭에 의해 생성되는 용량(40)을 포함한다. 또한, 도 3에 유사하게, 도 11의 회로는 커패시터(40)와 접지부 사이에 접속된 (도 11에서 다이오드 접속된 트랜지스터로서 도시된) 다이오드(46)를 포함한다. 다이오드 접속된 트랜지스터(46)는 기판에서의 n-p 접합에 의해 생성된다. 도 11의 회로는 용량(40)을 제공하는 프로브에 AC 테스트 신호를 제공하기 위한 테스트 시스템의 신호 발생기(75)를 더 포함한다. 테스트 시스템의 저항(78)이 추가로 도시되어 있다.
도 12는 고조파들을 비교함으로써 AC 테스트를 증대시키기 위해 필터들을 포함하도록 변형된 도 11의 등가 회로를 나타낸다. 다이오드의 비선형 응답은 인가된 AC 테스트 신호를 변형(distort)하여 그에 따라 인가된 테스트 신호의 고조파들을 발생시킨다. 이 다이오드 효과는 때때로 "자승 법칙(square law)" 효과라 불린다. 출력 AC 테스트 신호에 대한 입력 AC 테스트 신호의 상대 진폭은 다이오드의 자승 법칙 응답의 성능 지수(figure of merit)를 갖는다. 일반적으로, 순방향 전도성이 더 낮고 손실이 더 낮을수록, 발생된 고조파의 진폭이 더 크다. 출력 레벨에 대한 입력 레벨의 비값이 또한 테스트되고 있는 p-n 접합의 턴온(turn on) 임계값을 결정하는데 이용될 수 있다. 입력 고조파 신호와 출력 고조파 신호를 비교함으로써, DUT는 테스트 정보를 얻는데 일반적으로 필요한 별도의 전력 및 접지 접속을 형성하지 않고 테스트될 수 있다. 따라서, 이들 기술은 웨이퍼 제조 및 모든 금속 및 상호접속부들의 처리를 완료하기 전에 웨이퍼 상의 pn 접합들의 테스트를 가능하게 한다.
도 12의 회로는 테스트 입력 신호의 테스트 주파수(F1)에 튜닝되는 대역통과 필터(80) 뿐만 아니라 원하는 출력 고조파의 테스트 주파수 (F2)에 튜닝되는 대역통과 필터(82)를 추가한다. 대역통과 필터(80)는 테스트 시스템 저항(78) 뒤에 제공되어, 필터가 테스트 시스템의 프로브 카드의 일부로서 제공될 수 있음을 나타내는 것으로 도시되어 있다. 그러나, 대안의 실시예에서, 대역통과 필터(80)는 저항(78)과 신호 발생기(75) 사이의 프로브 카드와 별도로 테스트 시스템에 또는 웨이퍼 또는 DUT 상에 제공될 수 있다. 대역통과 필터(82)는 용량(40)을 형성하는 프로브와 동일한 채널과는 별도의 출력으로서 도시되어 있다. 대역통과 필터(82)에는, 대역통과 회로(80) 보다는 테스트 시스템에 대한 별도의 접속이 제공될 수 있 고, 대역 통과 필터(82)는 프로브 카드, 웨이퍼, DUT 또는 테스트 시스템에서의 어느 위치에 위치될 수 있다. 대역통과 필터(82)는 DUT 다이오드(46)의 비선형 컨덕턴스에 의해 생성된 원하는 고조파 신호들이 더 쉽게 검출될 수 있도록 테스트 신호 발생기로부터의 여기 신호를 억제한다. 도 12는 의도된 적용 및 측정들의 명료화를 위하여 필터들을 명시적으로 나타낸다. 도 12는 측정된 주파수를 선택하기 위한 특정 실시예를 나타내고 있지만, 자극 및 응답 장치가 이러한 필터 기술들의 이용을 필요로 하지 않는 특정 애플리케이션들 주변에 설계될 수 있다.
도 13은 도 12에 의해 설명된 시스템을 이용하여 주파수(F2)에서 고조파 출력 신호를 생성하기 위해 입력 신호가 주파수(F1)에서 인가되는 경우의 일례를 나타내는 플롯을 제공한다. 이들 신호는 도 12의 대역통과 필터(80 및 82)로부터 획득될 수 있다. 입력 고조파와 출력 고조파의 비교는 이전에 설명된 바와 같이 테스트 결과들을 제공하도록 분석되고 비교될 수 있다.
도 14는 트랜지스터를 테스트하기 위하여 DUT의 2개의 다른 패드들에 AC 테스트 신호들을 인가하는 테스트 시스템에 대한 등가 회로를 나타낸다. 테스트 시스템은 커패시터(40)에 의해 나타나는 전자기적으로 결합된 프로브를 통하여 접속된 제1 채널 뿐만 아니라 커패시터(41)에 의해 나타나는 전자기적으로 결합된 프로브와의 제2 채널을 포함한다. 테스트 시스템으로부터의 주파수(F1)에서의 제1 신호 소스(75)는 저항(78)을 갖는 채널을 통하여 커패시터(40)에 제공되는 한편, 주파수(F2)에서의 제2 테스트 신호 소스(76)는 별도의 채널을 통하여 커패시터(41)에 인가된다. 커패시터(40)는 DUT의 드레인 패드에 신호를 결합시키는 한편, 커패시 터(41)는 트랜지스터(84)에 게이트 신호를 결합시킨다. 트랜지스터(84)의 드레인으로부터의 출력은 분석을 위하여 커패시터(40)를 통하여 제공된다. 따라서, 트랜지스터(84)는 이 적용예에서 믹서 또는 멀티플라이어(multiplier)로서 거동하도록 구성되고 있다. 전자기적 결합을 위하여, 유도성 결합 또는 용량성 결합이 여기에 개시된 바와 같은 모든 테스트 접근 방식들에 이용될 수 있다.
도 15는 도 14의 테스트 시스템에서의 트랜지스터(84)의 게이트 및 드레인에 인가되는 신호들의 일례를 나타내는 플롯을 제공하며, 믹서의 결과적인 출력은 2개의 인가된 신호 주파수들의 합과 차이다. 도시된 바와 같이, 드레인에 인가된 주파수(F1)에서의 입력 신호와 트랜지스터(84)의 게이트에 인가된 주파수(F2)에서의 신호는 게이트 주파수(F2)를 중심으로 하는 상위 측파대 및 하위 측파대(SB)를 생성한다. 테스트 결과들을 분석하기 위해, 상위 측파대 신호 또는 하위 측파대 신호의 진폭이 게이트 신호 진폭에 또는 드레인 신호 진폭에 비교될 수 있다. 대역통과 필터들이 도 14에 도시되지 않았지만, 원하는 출력 신호들로부터 입력 신호들 또는 고조파들을 제거하는 대역통과 필터가 도 12에 도시된 것과 유사한 신호 경로들에 제공될 수 있다. 도 14에 대하여 설명된 AC 결합과 함께 도 12에 대하여 설명된 바와 같이, DUT의 테스트는 테스트 결과들을 획득하기 위해 별도의 전력 공급 장치 및 접지 핀들을 접속함이 없이 수행될 수 있다.
2개의 테스트 구성들이 도 12 및 도 14에 설명되어 있지만, 이것은 본 발명의 실시예들의 범위 내에서 테스트되고 있는 DUT의 부품들에 따라 다른 테스트 구성들이 마련될 수 있음이 고려된다. 필터, 정류기(rectifier), 커패시터와 같은 부 품들 및 필요에 따라 테스트 신호들을 생성하고 인가하는데 필요한 다른 부품들이 또한 본 발명의 범위 내에서 프로브 카드 상에, 프로브 카드와 별도로 테스트 시스템에, 또는 프로브 카드에 달리 부착되거나 또는 웨이퍼 또는 DUT 상에 상주하는 장치에 제공될 수 있다.
도 16은 본 발명의 일부 실시예에 따라 AC 접속을 행하기 위해 전력이 프로브를 이용하여 어떻게 전자기적으로 결합될 수 있는지를 나타낸다. 도시된 바와 같이, 프로브(2)는 패드(86)에 전력 공급 신호를 전자기적으로 결합한다. 패드(86)가 도시되어 있지만, AC 결합이 마찬가지로 기판의 임플란트 영역에 제공될 수 있다. 패드(86)로부터의 전력 공급 신호는 테스트 장치 상에서 커패스터(90)를 파워업하기 위해 분리 다이오드(isolation diode; 88)를 통해 제공된다. 다이오드는 역방향 전류가 AC 프로브(2)에 되흐르는 것을 방지하기 위해 전력 공급 커패시터(90)를 분리시킨다. 그 후, 커패시터(90)는 테스트 동안에 DUT 상의 다른 부품들에 대한 전력 공급 장치로서 역할을 한다.
도 17은 본 발명의 일부 실시예에 따라 프로브와의 전자기적 결합 신호들을 나타내며, DUT 상의 회로가 AC 결합 신호들을 처리하기 위해 포함된다. 도 16에서와 같이, 프로브(2)는 패드(86)에 그리고 분리 다이오드(88)를 통하여 커패시터(90)에 전력 공급 신호를 전자기적으로 결합시킨다. 제2 프로브(2A)는 DUT와 테스트 시스템 사이에서 패드(94)를 통하여 테스트 신호들을 결합시킨다. 결합 신호들로부터 원하지 않는 고조파들을 제거하도록 도 12의 대역통과 회로를 제공하기 위해 온칩 회로(94)가 포함될 수 있다. 또한, 온칩 회로(94)는 칩 상에 테스트 신 호들을 발생시키는 처리 회로를 포함할 수 있으며, 테스트 결과들이 제2 프로브(2A)를 이용하여 모니터링된다. 온칩 회로(94)는 도 14의 부품들과 같이 회로 부품들에 신호들을 인가하는 다른 부품들에 또는 DUT의 회로에 따라 테스트하는데 필요한 다른 부품들을 유사하게 포함할 수 있다.
본 발명의 일부 실시예에서, 본 발명에 따른 전자기적으로 결합된 프로브를 이용하여 제공된 신호들은 파라메트릭 테스트를 고려한다. 파라메트릭 테스트는 컨덕터 본딩을 위한 칩 표면 상의 금속 콘택트 패드들의 형성 이전에 웨이퍼 제조 프로세스의 초기 단계들 동안에 바람직하다. 파라메트릭 테스트는 장치 특성들, 즉, 개별적인 트레이스 또는 회로의 단락, 개방, 부하 테스트를 측정하는데 수행된다. 파라메트릭 테스트에 대한 신호들은 도 17의 프로브(2A)와 같은 AC 결합 프로브를 이용하여 발생될 수 있거나 또는 파라메트릭 테스트 신호들은 도 17의 회로(94)와 같이 DUT를 탑재한 회로를 이용하여 발생될 수 있다. 그 후, 파라메트릭 테스트의 결과들을 DUT로부터 테스트 시스템에 통신시키기 위해 AC 결합 프로브가 이용될 수 있다.
본 발명의 일부 실시예들에서, 제1 프로브 카드는 효율적인 테스트를 위하여 보다 초기의 제조 프로세스 동안에 이용된 다음, 이후의 제조 단계 동안에 제2 프로브 카드로 교환될 수 있다. 제1 프로브 카드에는, 금속 패드들이 이용가능하지 않을 때 초기 웨이퍼 제조 프로세스들 동안에 파라메트릭 테스트를 수행하기 위해 본 발명의 일부 실시예들에 따라 유도적으로 또는 용량적으로 결합된 프로브들이 제공될 수 있다. 제2 프로브 카드는 후속하는 테스트를 위하여 웨이퍼 상의 패드들 을 직접 접촉하는 프로브들을 대안적으로 제공하기 위해 제1 프로브 카드로 교체되거나 또는 교환된다.
도 18은 본 발명의 일부 실시예들에 따라 유전체 코팅 팁들을 가진 프로브의 이용을 나타내는 예시적인 프로브 카드 어셈블리를 나타낸다. 도시된 예시적인 프로브 카드 어셈블리는 DUT(100)와 같은 하나 이상의 DUT들을 테스트하는데 이용될 수 있다. DUT(100)는 테스트받는 임의의 전자 장치 또는 장치들일 수 있다. DUT(100)의 비제한적인 예들은 개별화되지 않은(unsingulated) 반도체 웨이퍼의 하나 이상의 다이들, 웨이퍼로부터 개별화된 하나 이상의 반도체 다이들(패키지되거나 또는 패키지되지 않음), 캐리어 또는 다른 유지 장치에 배치된 개별화된 반도체 다이들의 어레이, 하나 이상의 멀티 다이 전자 모듈들, 하나 이상의 인쇄 회로 기판, 또는 다른 임의의 유형의 전자 장치 또는 장치들을 포함한다. 도 18에 대하여 이용된 바와 같이, 용어, DUT는 하나 또는 복수의 이러한 전자 장치를 의미함을 주목한다.
프로브 카드 어셈블리는 테스터(도시 생략)와 DUT(100) 사이에 인터페이스로서 기능할 수 있다. 컴퓨터 또는 컴퓨터 시스템일 수 있는 테스터(도시 생략)는 DUT(100)의 테스트를 제어할 수 있다. 예를 들어, 테스터(도시 생략)는 DUT(100) 내에 입력될 테스트 데이터를 발생시킬 수 있고 테스터(도시 생략)는 이 테스트 데이터에 응답하여 DUT(100)에 의해 발생된 응답 데이터를 수신하고 평가할 수 있다. 프로브 카드 어셈블리는 테스터(도시 생략)로부터의 복수의 통신 채널들(도시 생략)과의 전기적 접속들을 형성할 수 있는 전기 커넥터(104)를 포함할 수 있다. 프 로브 카드 어셈블리는 프로브(106)를 또한 포함할 수 있다. 프로브(106)는 전기적 접속 패드(108)에 대하여 가압되어 그에 따라 DUT의 입력 및/또는 출력 단자들과의 전기적 접속들을 형성하도록 구성될 수 있다. 유사하게, 본 발명의 일부 실시예들에 따라 이전에 여기서 설명된 바와 같이, 프로브(108)는 임플란트 영역(109)에 대하여 가압될 수 있거나 또는 프로브 팁과 패드(108) 또는 임플란트 영역(109) 사이의 갭으로 유지될 수 있다.
또한, 프로브 카드 어셈블리는 커넥트들(104)과 프로브들(106)을 지지하고 커넥트들(104)과 프로브들(106) 사이에 전기적 접속들을 제공하도록 구성된 1이상의 기판들을 포함할 수 있다. 도 18에 도시된 예시적인 프로브 카드 어셈블리는 3개의 이러한 기판을 갖지만, 다른 구현예에서는, 프로브 카드 어셈블리가 다소의 기판들을 가질 수 있다. 도 18에는 배선 기판(112), 개재 기판(114) 및 프로브 기판(116)이 도시되어 있다. 배선 기판(112), 개재 기판(114) 및 프로브 기판(116)은 임의의 유형의 기판으로 이루어질 수 있다. 적절한 기판의 일례들은 제한없이 인쇄회로 기판, 세라믹 기판, 유기 또는 무기 기판 등을 포함한다. 상술한 것의 조합도 또한 가능하다.
전기 전도성 경로(도시 생략)가 커넥터들(104)로부터 배선 기판(112)을 관통해 전기 전도성 스프링 상호접속 구조체(118)에 제공될 수 있다. 다른 전기 전도성 경로들(도시 생략)이 스프링 상호접속 구조체(118)로부터 개재 기판(114)을 관통해 전기 전도성 스프링 상호접속 구조체(120)에 제공될 수 있으며, 또 다른 전기 전도성 경로들(도시 생략)이 스프링 상호접속 구조체(120)로부터 프로브 기판(116)을 관통해 프로브들(106)에 제공될 수 있다. 배선 기판(112), 개재 기판(114) 및 프로브 기판(116)을 관통한 전기적 경로들(도시 생략)은 배선 기판(112), 개재 기판(114) 및 프로브 기판(116) 상의, 내의 및/또는 관통하는 전기 전도성 비아, 트레이스 등을 포함할 수 있다.
배선 기판(112), 개재 기판(114) 및 프로브 기판(116)은 브래킷(122) 및/또는 다른 적절한 수단에 의해 함께 유지될 수 있다. 도 18에 도시된 프로브 카드 어셈블리의 구성은 단지 예시적인 것에 불과하며, 설명 및 예시를 쉽게 하기 위하여 간략화되어 있다. 다른 변형, 수정 및 추가들이 가능하다. 예를 들어, 프로브 카드 어셈블리는 도 18에 도시된 프로브 카드 어셈블리보다 다소의 기판(예를 들어, 112, 114, 116)을 가질 수 있다. 다른 예로서, 프로브 카드 어셈블리는 1 보다 많은 기판(예를 들어, 116)을 가질 수 있고, 각각의 이러한 프로브 기판은 독립적으로 조정가능할 수 있다. 복수의 프로브 기판들을 가진 프로브 카드 어셈블리의 비제한적인 예들은 2005년 6월 24일에 출원된 미국 특허 출원 일련 번호 11/165,833에 개시되어 있다. 프로브 카드 어셈블리의 추가적인 비제한적 예는 미국 특허 제5,974,622호 및 미국 특허 제6,509,751호와 2005년 6월 24일에 출원된 상술한 미국 특허 출원 일련 번호 11/165,833에 설명되어 있으며, 이들 특허 및 출원에 설명된 프로브 카드 어셈블리의 여러 특징들이 도 18에 도시된 프로브 카드 어셈블리로 구현될 수 있다. 프로브 카드 어셈블리는 집적 회로 부품 또는 커패시터들 또는 인덕터들과 같은 이산 부품들을 포함할 수 있다. 프로브 카드 어셈블리의 프로브들(106)로 형성 또는 프로브들(106) 내에 통합될 수 있는 하나 이상의 이러한 전자 부품들에 대해 많은 가능한 이용이 있을 수 있다.
본 발명이 특별하게 위에서 설명되어 있지만, 이것은 단지 본 발명을 어떻게 만들고 이용하는지를 당해 기술 분야의 당업자에게 교시하기 위한 것에 불과하다. 본 발명의 범위는 다음의 청구범위에 의해 정의되며, 많은 추가적인 변형들이 본 발명의 범위 내에 들 수 있다.

Claims (26)

  1. 반도체 장치 상의 집적 회로(IC)를 테스트하는 방법으로서,
    고체의 유전성 절연체 물질 코팅을 갖는 테스트 프로브와 IC의 부품 사이에 시변(time varying) 테스트 신호를 결합시키는 단계
    를 포함하는 집적 회로의 테스트 방법.
  2. 제1항에 있어서, 상기 결합은 AC(alternating current; 교류) 신호의 유도성 결합을 포함하는 것인 집적 회로의 테스트 방법.
  3. 제1항에 있어서, 상기 결합은 신호의 용량성 결합을 포함하는 것인 집적 회로의 테스트 방법.
  4. 제1항에 있어서, 테스트 신호들이 프로브와 IC의 부품 사이에 전자기적으로 결합될 때 프로브의 유전성 절연체 물질과 반도체 장치를 접촉시키는 단계를 더 포함하는 집적 회로의 테스트 방법.
  5. 제1항에 있어서, 테스트 신호들이 프로브와 IC의 부품 사이에 전자기적으로 결합될 때 반도체 장치로부터 프로브를 분리시키는 갭을 이용하여 프로브를 이격시키는 단계를 더 포함하는 집적 회로의 테스트 방법.
  6. 제1항에 있어서, IC의 부품에 테스트 신호를 전자기적으로 결합시키는 단계가, 본드 패드들을 형성하기 위해 금속화 층을 제공하는 웨이퍼 제조 단계 전에 수행되는 것인 집적 회로의 테스트 방법.
  7. 제1항에 있어서, IC의 부품에 테스트 신호를 전자기적으로 결합시키는 단계가, IC의 제조를 완료하기 전에 수행되는 것인 집적 회로의 테스트 방법.
  8. 제2항에 있어서, 원하지 않는 신호들을 제거하기 위해 테스트 시스템에 의해 프로브로부터 수신된 테스트 신호를 필터링하는 단계를 더 포함하는 집적 회로의 테스트 방법.
  9. 제2항에 있어서, 테스트 결과가, 프로브를 통해 IC에 제공된 테스트 신호와 프로브로부터 수신된 리턴 신호(return signal)의 고조파와의 비교에 기초하여 결정되는 것인 집적 회로의 테스트 방법.
  10. 제1항에 있어서, IC로부터 결합된 시변 테스트 신호를 수신하고 시변 테스트 신호에 기초하여 IC의 파라메트릭 성능을 특징화하는 단계를 더 포함하는 집적 회로의 테스트 방법.
  11. 팁을 가진 전도성 부재와;
    전도성 부재의 팁 상에 제공되는 유전성 절연체 물질 고체 코팅
    을 포함하는 테스트 프로브.
  12. 제11항에 있어서, 상기 전도성 부재는 탄성 부재인 것인 테스트 프로브.
  13. 제11항에 있어서, 상기 유전성 절연체 물질은 실리콘 이산화물, 다이아몬드상 카본(DLC), 탄탈륨 산화물, 배륨-스트론튬-티타늄 이산화물(BST), 다이아몬드, 유기 층 및 무기 층 중 적어도 하나를 포함하는 것인 테스트 프로브.
  14. 제11항에 있어서, 상기 팁은 포토리소그래픽 프로세스를 이용하여 형성되며, 유전체 코팅을 가진 전도성 중심부를 포함하며, 상기 팁은 전도성 부재에 부착된 것인 테스트 프로브.
  15. 제11항에 있어서, 상기 전도성 부재는 와이어를 포함하는 것인 테스트 프로브.
  16. 제11항에 있어서, 상기 전도성 부재는 포토리소그래픽 프로세스를 이용하여 형성되는 것인 테스트 프로브.
  17. 제11항에 있어서, 상기 팁은 기판을 접촉하는 둥근 표면을 갖는 것인 테스트 프로브.
  18. 제11항에 따른 테스트 프로브를 포함하는 프로브와;
    상기 프로브에 대한 지지 구조체
    를 포함하는 프로브 카드 어셈블리.
  19. 테스트 프로브로서,
    제1 전도성 라인과;
    제2 전도성 라인과;
    상기 제1 전도성 라인과 상기 제2 전도성 라인 사이에 공간의 일부분을 분리하는 제1 유전체 물질과;
    제1 전도성 라인 부분과 제2 전도성 라인들이 유도성 결합 엘리먼트로 연장되어 접속되는 팁을 형성하는 제2 유전체 물질
    을 포함하는 테스트 프로브.
  20. 제19항에 있어서, 상기 제2 유전체 물질은 자성 물질을 포함하는 것인 테스트 프로브.
  21. 제19항에 따른 테스트 프로브를 포함하는 프로브와;
    상기 프로브에 대한 지지 구조체
    를 포함하는 프로브 카드 어셈블리.
  22. 프로브를 제조하는 방법으로서,
    탄성의 전도성 프로브 부재를 형성하는 단계와;
    상기 탄성의 전도성 프로브 부재에 팁을 부착하는 단계
    를 포함하며, 상기 팁은 절연성의 유전체 물질로 코팅되는 것인 프로브의 제조 방법.
  23. 프로브를 제조하는 방법으로서,
    유전체 물질의 제1 층을 제공하는 단계와;
    프로브 팁을 형성하도록 상기 유전체 물질을 마스킹하여 에칭하는 단계와;
    탄성의 도전성 물질의 제1 층을 제공하는 단계와;
    상기 프로브 팁을 접촉하는 제1 프로브 부재를 형성하도록 전도성 물질의 제1 층을 마스킹하여 에칭하는 단계
    를 포함하는 프로브의 제조 방법.
  24. 제23항에 있어서,
    전도성 물질의 제1 층 상에 유전체 물질의 제2 층을 제공하는 단계와;
    전도성 물질의 제1 층에 절연체 층을 제공하도록 유전체 물질의 제2 층을 마 스킹하여 에칭하는 단계와;
    유전체 물질의 제2 층 상에 탄성의 전도성 물질의 제2 층을 제공하는 단계와;
    재1 프로브 부재로부터 전기적으로 절연된 제2 프로브 부재를 형성하도록 전도성 물질의 제2 층을 마스킹하여 에칭하는 단계
    를 더 포함하며,
    상기 제2 프로브 부재는 프로브 팁을 접촉하는 것인 프로브의 제조 방법.
  25. 제24항에 있어서, 상기 유전체 물질의 제1 층은 자성 물질을 포함하는 것인 프로브의 제조 방법.
  26. 탄성 부재와 패드 사이에 반복가능한 용량성 결합을 실현하는 방법으로서,
    고체 유전체 층을 원하는 두께로 탄성 부재에 제공하는 단계와;
    상기 탄성 부재를 콘택트 패드에 대하여 가압(urging)하는 단계
    를 포함하는 반복가능한 용량성 결합의 실현 방법.
KR1020097000198A 2006-06-06 2007-05-25 Ａｃ 결합된 파라메트릭 테스트 프로브 KR20090018715A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/447,371 2006-06-06
US11/447,371 US7952375B2 (en) 2006-06-06 2006-06-06 AC coupled parameteric test probe

Publications (1)

Publication Number Publication Date
KR20090018715A true KR20090018715A (ko) 2009-02-20

Family

ID=38832622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097000198A KR20090018715A (ko) 2006-06-06 2007-05-25 Ａｃ 결합된 파라메트릭 테스트 프로브

Country Status (7)

Country Link
US (1) US7952375B2 (ko)
EP (1) EP2027477A2 (ko)
JP (1) JP5161876B2 (ko)
KR (1) KR20090018715A (ko)
CN (1) CN101495878A (ko)
TW (1) TWI456203B (ko)
WO (1) WO2007146582A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015194882A1 (ko) * 2014-06-18 2015-12-23 국립대학법인 울산과학기술대학교 산학협력단 간접 접촉 프로빙 시스템 및 이를 이용한 프로빙 방법
KR20190034687A (ko) * 2016-08-22 2019-04-02 케이엘에이-텐코 코포레이션 다중 핀 덴스 어레이 저항성 프로브

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7024763B2 (en) * 2003-11-26 2006-04-11 Formfactor, Inc. Methods for making plated through holes usable as interconnection wire or probe attachments
TWI276806B (en) * 2005-11-15 2007-03-21 Wintek Corp Thin-film probe card
WO2008065790A1 (en) * 2006-11-30 2008-06-05 Japan Science And Technology Agency Metallic probe, method of forming the same and metallic probe forming apparatus
JP4916893B2 (ja) * 2007-01-05 2012-04-18 株式会社日本マイクロニクス プローブの製造方法
JP4921304B2 (ja) * 2007-09-28 2012-04-25 国立大学法人 東京大学 プローブカード及びこれを用いた半導体ウエハの検査装置
JP2010160142A (ja) 2008-12-09 2010-07-22 Renesas Electronics Corp 信号送受信方法、半導体装置の製造方法、半導体装置、およびテスタ装置
US8441272B2 (en) * 2008-12-30 2013-05-14 Stmicroelectronics S.R.L. MEMS probe for probe cards for integrated circuits
GB2466777B (en) * 2008-12-30 2011-05-04 Wolfson Microelectronics Plc Apparatus and method for testing a transducer and/or electronic circuitry associated with a transducer
US8902016B2 (en) * 2009-10-21 2014-12-02 Stmicroelectronics S.R.L. Signal transmission through LC resonant circuits
US8791711B2 (en) * 2009-10-21 2014-07-29 Stmicroelectronics S.R.L. Testing of electronic devices through capacitive interface
US8882759B2 (en) 2009-12-18 2014-11-11 Covidien Lp Microwave ablation system with dielectric temperature probe
ITTO20091057A1 (it) * 2009-12-30 2011-06-30 St Microelectronics Srl Cella di comunicazione per un circuito integrato, piastrina elettronica comprendente tale cella di comunicazione, sistema elettronico includente tale piastrina e apparecchiatura di test
US8568404B2 (en) 2010-02-19 2013-10-29 Covidien Lp Bipolar electrode probe for ablation monitoring
CN102346225B (zh) * 2010-08-02 2013-08-21 百硕电脑(苏州)有限公司 连接状况快速检测方法
US8618827B2 (en) * 2010-10-13 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Measurement of electrical and mechanical characteristics of low-K dielectric in a semiconductor device
CN102736007A (zh) * 2011-04-07 2012-10-17 旺矽科技股份有限公司 高频耦合信号调整方法及其测试装置
KR101376935B1 (ko) * 2012-10-31 2014-03-20 삼성전기주식회사 비접촉식 전기검사장치 및 전기검사방법
US10619268B2 (en) 2013-11-13 2020-04-14 Illinois Tool Works, Inc. Metal detectable fiber and articles formed from the same
US10091676B2 (en) * 2014-05-12 2018-10-02 DISH Technologies L.L.C. Signal measurement using paired remote device
JP6702955B2 (ja) * 2014-06-12 2020-06-03 ピイディエフ・ソリューションズ・インコーポレーテッド フィラーセル、タップセル、デキャップセル、スクライブライン及び／又はダミーフィル並びにこれらを内包する製品ＩＣチップのために使用されるはずの領域への、ＩＣ試験構造体及び／又はｅビーム標的パッドの日和見的配置
US10753022B2 (en) 2014-07-25 2020-08-25 Illinois Tool Works, Inc. Particle-filled fiber and articles formed from the same
US11542634B2 (en) 2014-07-25 2023-01-03 Illinois Tool Works Inc. Particle-filled fiber and articles formed from the same
US10119994B2 (en) * 2014-12-23 2018-11-06 Semcns Co., Ltd. Probe card having lead part for removing excessive solder
US9799575B2 (en) 2015-12-16 2017-10-24 Pdf Solutions, Inc. Integrated circuit containing DOEs of NCEM-enabled fill cells
US9805994B1 (en) 2015-02-03 2017-10-31 Pdf Solutions, Inc. Mesh-style NCEM pads, and process for making semiconductor dies, chips, and wafers using in-line measurements from such pads
US10199283B1 (en) 2015-02-03 2019-02-05 Pdf Solutions, Inc. Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage
US10132882B2 (en) * 2015-06-09 2018-11-20 General Electric Company Systems and methods for MRI body coil support structures
US10841571B2 (en) * 2015-06-30 2020-11-17 Magna Electronics Inc. Vehicle camera testing system
US10067165B2 (en) * 2015-09-04 2018-09-04 Ford Global Technologies, Llc Isolated differential voltage probe for EMI noise source
US10180415B2 (en) * 2015-09-15 2019-01-15 Illinois Tool Works Inc. Scrim substrate material with functional detectable additives for use with nonwoven fabric and composite material
US10132947B2 (en) * 2015-10-19 2018-11-20 Pgs Geophysical As Marine data acquisition node
US10978438B1 (en) 2015-12-16 2021-04-13 Pdf Solutions, Inc. IC with test structures and E-beam pads embedded within a contiguous standard cell area
US10593604B1 (en) 2015-12-16 2020-03-17 Pdf Solutions, Inc. Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells
US9929063B1 (en) 2016-04-04 2018-03-27 Pdf Solutions, Inc. Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
US9905553B1 (en) 2016-04-04 2018-02-27 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells
US9653446B1 (en) 2016-04-04 2017-05-16 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, TS-short-configured, and AA-short-configured, NCEM-enabled fill cells
US20170330677A1 (en) * 2016-05-11 2017-11-16 Cascade Microtech, Inc. Space transformers, planarization layers for space transformers, methods of fabricating space transformers, and methods of planarizing space transformers
US10120020B2 (en) 2016-06-16 2018-11-06 Formfactor Beaverton, Inc. Probe head assemblies and probe systems for testing integrated circuit devices
US10197640B2 (en) * 2016-09-30 2019-02-05 International Business Machines Corporation Carrier-resolved multiple dipole line magnet photo-hall system
US9748153B1 (en) 2017-03-29 2017-08-29 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure
US9773774B1 (en) 2017-03-30 2017-09-26 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells
KR102252595B1 (ko) 2017-04-18 2021-05-17 삼성전자주식회사 프로브 및 이를 포함하는 프로브 카드
US9786649B1 (en) 2017-06-27 2017-10-10 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells
US9768083B1 (en) 2017-06-27 2017-09-19 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells
US10096530B1 (en) 2017-06-28 2018-10-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells
US9865583B1 (en) 2017-06-28 2018-01-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells
WO2019079595A1 (en) * 2017-10-20 2019-04-25 Formfactor, Inc. DIRECT METALLIC GUIDE PLATE
US10852344B2 (en) 2017-12-12 2020-12-01 Micron Technology, Inc. Inductive testing probe apparatus for testing semiconductor die and related systems and methods
US10947664B2 (en) 2018-02-19 2021-03-16 Illinois Tool Works Inc. Metal detectable scouring pad
CN111856092A (zh) * 2019-04-30 2020-10-30 云谷（固安）科技有限公司 探针模组及其加工方法、测试方法
US10893605B2 (en) * 2019-05-28 2021-01-12 Seagate Technology Llc Textured test pads for printed circuit board testing
US11320364B2 (en) 2020-05-14 2022-05-03 Karina Divyesh Shah Water heater sensor
TW202212836A (zh) * 2020-06-11 2022-04-01 美商鋒法特股份有限公司 多導體傳輸線探針

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798541A (en) * 1970-10-30 1974-03-19 Wilcom Prod Inc Capacitive probe structure for testing the integrity of electrical cables and conductors
US3840802A (en) * 1972-08-10 1974-10-08 Rockwell International Corp Mutual inductance coupling probe for testing the integrity of through-hole plating in printed circuit boards
US4189203A (en) * 1978-07-24 1980-02-19 The United States Of America As Represented By The Secretary Of The Air Force Circular connector
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US4700192A (en) * 1986-01-15 1987-10-13 The United States Of America As Represented By The Secretary Of The Air Force Test configuration and procedure for determining the operational status of a phased array antenna
US5091691A (en) * 1988-03-21 1992-02-25 Semitest, Inc. Apparatus for making surface photovoltage measurements of a semiconductor
GB9021448D0 (en) * 1990-10-03 1990-11-14 Renishaw Plc Capacitance sensing probe
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
US5982187A (en) * 1993-07-01 1999-11-09 Alphatest Corporation Resilient connector having a tubular spring
US6836962B2 (en) * 1993-11-16 2005-01-04 Formfactor, Inc. Method and apparatus for shaping spring elements
US6184053B1 (en) * 1993-11-16 2001-02-06 Formfactor, Inc. Method of making microelectronic spring contact elements
US6482013B2 (en) * 1993-11-16 2002-11-19 Formfactor, Inc. Microelectronic spring contact element and electronic component having a plurality of spring contact elements
US6087842A (en) * 1996-04-29 2000-07-11 Agilent Technologies Integrated or intrapackage capability for testing electrical continuity between an integrated circuit and other circuitry
US6520778B1 (en) * 1997-02-18 2003-02-18 Formfactor, Inc. Microelectronic contact structures, and methods of making same
US6154043A (en) * 1997-05-07 2000-11-28 Advanced Micro Devices, Inc. Method and apparatus for identifying the position of a selected semiconductor die relative to other dice formed from the same semiconductor wafer
US5920765A (en) * 1997-12-12 1999-07-06 Naum; Michael IC wafer-probe testable flip-chip architecture
US5974622A (en) * 1998-05-08 1999-11-02 The Hoover Company Transmission neutral locking arrangement for a self-propelled vacuum cleaner
US6268015B1 (en) * 1998-12-02 2001-07-31 Formfactor Method of making and using lithographic contact springs
US6255126B1 (en) * 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
US6449308B1 (en) * 1999-05-25 2002-09-10 Intel Corporation High-speed digital distribution system
US6509751B1 (en) * 2000-03-17 2003-01-21 Formfactor, Inc. Planarizer for a semiconductor contactor
US6600325B2 (en) * 2001-02-06 2003-07-29 Sun Microsystems, Inc. Method and apparatus for probing an integrated circuit through capacitive coupling
US6882239B2 (en) * 2001-05-08 2005-04-19 Formfactor, Inc. Electromagnetically coupled interconnect system
US6894519B2 (en) * 2002-04-11 2005-05-17 Solid State Measurements, Inc. Apparatus and method for determining electrical properties of a semiconductor wafer
US6937009B2 (en) * 2002-06-24 2005-08-30 The Furukawa Co., Ltd. Rotation sensor and displacement detecting apparatus and method utilizing the same
US6815971B2 (en) * 2002-11-06 2004-11-09 Taiwan Semiconductor Manufacturing Co., Ltd Method and apparatus for stress testing integrated circuits using an adjustable AC hot carrier injection source
US7079353B2 (en) * 2003-07-29 2006-07-18 Hitachi Global Storage Technologies Netherlands B.V. Magnetic head having a write coil structure with a reduced electrical resistance for reducing thermal protrusion
US6841986B1 (en) * 2003-12-08 2005-01-11 Dell Products L.P. Inductively coupled direct contact test probe
US7271574B2 (en) * 2004-07-12 2007-09-18 Intematix Corporation Evanescent microwave probe with enhanced resolution and sensitivity

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015194882A1 (ko) * 2014-06-18 2015-12-23 국립대학법인 울산과학기술대학교 산학협력단 간접 접촉 프로빙 시스템 및 이를 이용한 프로빙 방법
KR20190034687A (ko) * 2016-08-22 2019-04-02 케이엘에이-텐코 코포레이션 다중 핀 덴스 어레이 저항성 프로브

Also Published As

Publication number Publication date
US7952375B2 (en) 2011-05-31
JP2009540578A (ja) 2009-11-19
WO2007146582A2 (en) 2007-12-21
TW200806995A (en) 2008-02-01
WO2007146582A3 (en) 2009-03-19
JP5161876B2 (ja) 2013-03-13
CN101495878A (zh) 2009-07-29
US20070296435A1 (en) 2007-12-27
EP2027477A2 (en) 2009-02-25
TWI456203B (zh) 2014-10-11

Similar Documents

Publication Publication Date Title
US7952375B2 (en) AC coupled parameteric test probe
JP3727540B2 (ja) 隆起した接触要素を有するウェハのプロービングを行うためのプローブカード
US8033012B2 (en) Method for fabricating a semiconductor test probe card space transformer
KR101293348B1 (ko) 한번에 다수 방식으로 와이어 본드 프로브 카드를 구축하는 방법
US7579856B2 (en) Probe structures with physically suspended electronic components
EP1292834B1 (en) Systems for testing integrated circuits
JP4560292B2 (ja) シリコンフィンガーコンタクタを有するコンタクトストラクチャ
JP4434426B2 (ja) 微細化工程により形成するコンタクトストラクチャの製造方法
US6531327B2 (en) Method for manufacturing semiconductor device utilizing semiconductor testing equipment
US7332921B2 (en) Probe card and method for constructing same
US20090079455A1 (en) Reduced scrub contact element
JP2000074941A (ja) コンタクタ及びコンタクタを形成する方法
JP2001284421A (ja) コンタクトストラクチャ
WO2004077623A1 (en) An interconnection device for a printed circuit board, a method of manufacturing the same, and an interconnection assembly having the same
JP2001284420A (ja) コンタクトストラクチャとその製造方法
TW201820575A (zh) 用於探針卡之空間轉換器及相關之系統及方法
JPH10132855A (ja) Ｉｃ検査用プローブカード
TWI431278B (zh) 半導體測試探針卡空間變換器的製造方法
JP2004317162A (ja) プローブカード、プローブピン及びその製造方法
JP2003139799A (ja) プローブカードおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application