KR20090015233A - 세라믹 기판과, 그 제조방법 및 이를 구비한 측면 발광다이오드 패키지 - Google Patents

세라믹 기판과, 그 제조방법 및 이를 구비한 측면 발광다이오드 패키지 Download PDF

Info

Publication number
KR20090015233A
KR20090015233A KR20070079383A KR20070079383A KR20090015233A KR 20090015233 A KR20090015233 A KR 20090015233A KR 20070079383 A KR20070079383 A KR 20070079383A KR 20070079383 A KR20070079383 A KR 20070079383A KR 20090015233 A KR20090015233 A KR 20090015233A
Authority
KR
South Korea
Prior art keywords
ceramic plate
bonding pads
ceramic
pads
chip
Prior art date
Application number
KR20070079383A
Other languages
English (en)
Inventor
이경우
성재훈
Original Assignee
알티전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알티전자 주식회사 filed Critical 알티전자 주식회사
Priority to KR20070079383A priority Critical patent/KR20090015233A/ko
Publication of KR20090015233A publication Critical patent/KR20090015233A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Led Device Packages (AREA)

Abstract

개시된 세라믹 기판은 세라믹 플레이트 일면 상에 복수의 본딩 패드가 마련되고, 타면 상에 복수의 솔더링 패드가 마련되며, 복수의 본딩 패드와 복수의 솔더링 패드를 전기적으로 연결하는 비아 패턴이 세라믹 플레이트에 마련될 수 있다. 세라믹 기판은 단위 모듈로서, 세라믹 플레이트에는 행과 열로 복수개의 단위 모듈이 마련될 수 있는데, 짝수 행의 본딩 패드 패턴은 홀수 행의 본딩 패드 패턴과 서로 180도 회전된 형태로 설계될 수 있고, 비아 패턴은 홀수 행의 하단부와 짝수 행의 상단부의 양 단부에 걸쳐서 마련되어 각 단위 모듈을 분리 시, 동일한 형태의 세라믹 기판을 얻을 수 있다. 이와 같이 내열성이 좋은 세라믹으로 LED 칩이 실장되는 기판을 만들므로, 열화 현상에 의한 광량 저하를 줄일 수 있으며, 한번의 비아 패턴 형성으로 2개의 단위 모듈에 비아 패턴을 형성시킬 수 있으므로 생산성을 향상시킬 수 있는 효과를 제공할 수 있다.
발광 다이오드 패키지, 기판

Description

세라믹 기판과, 그 제조방법 및 이를 구비한 측면 발광 다이오드 패키지{CERAMIC SUBSTRATE AND METHOD THEREOF AND LIGHT EMITTING DIODE PACKAGE FOR SIDEVIEWING HAVING THE SAME}
본 발명은 발광 다이오드 패키지에 관한 것으로서, 특히 측면에서 발광할 수 있는 발광 다이오드 패키지 및 이 측면 발광 다이오드 패키지에 사용되는 세라믹 기판과, 그 제조 방법에 관한 것이다.
정보통신의 발달과 더불어 화합물 반도체 기술의 발전은 새로운 빛의 혁명을 예고하고 있다.
LED(light emitting diode)로 잘 알려진 발광 다이오드는 전자 제품에서 문자나 숫자 등을 표시하기 위한 것으로, 반도체의 p-n 접합부에 전류가 흐르면 빛을 내는 금속간 화합물 접합 다이오드를 말한다.
발광 다이오드 패키지는 그 사용 용도에 따라 탑 뷰(top view) 방식과 사이드 뷰(side view) 방식으로 구분할 수 있는데, 탑 뷰 방식의 경우, 화면에 대해 직접 빛을 조사하는 방식이고, 사이드 뷰 방식의 경우, 화면 측면에서 도광판으로 빛을 조사하여 도광판에서 화면으로 반사하는 방식을 말한다.
사이드 뷰 방식은 전자 제품의 두께를 줄이거나, 공간 확보를 위한 수단으로 제시되어 현재는 핸드폰이나 네비게이션(navigation), 노트북(notebook) 등의 백라이트(backlight)에 사용되고 있다.
종래 발광 다이오드 패키지는 리드 프레임(lead frame)과, 고분자 수지에 의한 사출 과정을 통해 상기 리드 프레임의 일부분이 개방되도록 하우징(housing)이 마련되고, 상기 리드 프레임의 개방된 부분에 LED 칩(chip)이 실장된다.
상기와 같은 발광 다이오드 패키지는 동작 시, LED 칩에서 빛과 함께 열이 발생되는데, 하우징의 재료인 고분자 수지는 LED 칩에서의 발광 빈도가 증가함에 따라 LED 칩에서 발생되는 열에 의하여 열화 현상이 발생된다.
상기와 같은 열화 현상은 고분자 수지가 열에 약하기 때문에 발생되는 현상으로, 하우징의 변색 등을 일으키면서 발광 다이오드 패키지에서 방출되는 광량의 저하 및 수명을 단축시키는 문제가 있다.
본 발명은 상기의 문제점을 해결하기 위한 것으로서, 열화 현상에 의한 광량 저하를 방지하고, 수명을 향상시킬 수 있는 발광 다이오드 패키지를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은 LED 칩을 실장하기 위하여 내열성이 우수한 세라믹 기판을 사용할 수 있다.
상기 세라믹 기판은 세라믹 플레이트 일면 상에 복수의 본딩 패드가 마련되고, 타면 상에 복수의 솔더링 패드가 마련되며, 상기 복수의 본딩 패드와 상기 복수의 솔더링 패드를 전기적으로 연결하는 비아 패턴이 세라믹 플레이트 일측 단부에 마련될 수 있다.
상기 세라믹 기판은 단위 모듈로서, 세라믹 플레이트에는 복수의 행과 열로 복수개의 단위 모듈이 마련되는데, 짝수 행의 본딩 패드 패턴은 홀수 행의 본딩 패드 패턴과 서로 180도 회전된 형태로 설계될 수 있다.
상기 비아 패턴은 홀수 행의 하단부와 짝수 행의 상단부의 양 단부에 걸쳐서 마련되어 각 단위 모듈을 분리 시, 동일한 형태의 세라믹 기판을 얻을 수 있다.
상술한 바와 같이 본 발명에 따르면, 내열성이 좋은 세라믹으로 LED 칩이 실장되는 기판을 만들므로, 열화 현상에 의한 광량 저하를 줄일 수 있으며, 복수의 세라믹 기판의 단위 모듈을 제조 시, 짝수 행과 홀수 행의 단위 모듈이 서로 점대칭이 되도록 설계하고, 그 경계에 비아 패턴을 마련함으로써 한번의 비아 패턴 형성으로 2개의 단위 모듈에 비아 패턴을 형성시킬 수 있으므로 생산성을 향상시킬 수 있는 효과를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 단위 모듈의 세라믹 기판을 나타낸 평면도이고, 도 2a 및 도 2b는 도 1의 Ⅰ-Ⅰ´ 및 Ⅱ-Ⅱ´에 따라 나타낸 단면도이다.
도 1과, 도 2a 및 도 2b를 참조하면, 측면 발광 다이오드에 사용되는 세라믹 기판(100)은 세라믹 플레이트(ceramic plate;110)와, 복수의 본딩 패드(bonding pad;120)와, 복수의 솔더링 패드(soldering pad;130) 및 복수의 비아 패턴(via pattern;140)을 포함할 수 있다.
상기 세라믹 플레이트(110)는 내열성이 좋은 특성을 가지며, 열에 의한 변색 저항성이 우수하다.
상기 복수의 본딩 패드(120)는 Ag와 같은 전도성 물질로 상기 세라믹 플레이트(110)의 일면 상에 마련될 수 있으며, 전극으로서의 기능과 외부로의 열 방출 경로를 제공할 수 있다.
상기 복수의 본딩 패드(120) 상에는 LED 칩(미도시)이 실장되며, 상기 LED 칩은 와이어(wire;미도시)에 의해 본딩 패드(120)와 전기적으로 연결되고, LED 칩의 구동 시 발생되는 열은 LED 칩이 실장된 본딩 패드(120)를 통해 외부로 방열될 수 있다.
LED 칩은 레드(red;이하 R이라 함), 그린(green;이하 G라함), 블루(blue;이하 B라 함) 칩 모두가 상기 본딩 패드(120) 상에 실장될 수 있고, 형광 물질이 도포된 B 칩만이 실장될 수 있는데, 실장되는 칩의 수에 따라 본딩 패드(120)의 수는 달라질 수 있다.
이는 각 칩에 공급되는 전압이 각기 다르기 때문에 이를 조절하기 위한 것으로, 예컨데 R,G,B 세개의 칩이 실장되는 경우, 각 칩마다 (+),(-) 전극으로 이용할 수 있도록 6개의 본딩 패드(120)가 필요하고, B 칩만이 실장되는 경우, 2개의 본딩 패드(120)가 필요하다.
즉, 본딩 패드(120)의 수는 실장되는 칩(200)의 수보다 2배수 많이 필요할 수 있다.
상기 복수의 솔더링 패드(130)는 전도성 물질로 상기 세라믹 플레이트(110)의 타면 상에 마련되며, 인쇄회로기판(미도시)에 세라믹 기판(100)이 실장 시, 인쇄회로기판과 접속될 수 있다.
상기 복수의 비아 패턴(140)은 본딩 패드(120)들과 솔더링 패드(130)들을 전기적으로 연결하기 위하여 세라믹 플레이트(110) 일측단부에 마련될 수 있다.
상기 비아 패턴(140)들은 본딩 패드(120)들과 솔더링 패드(130)들 사이에 형성된 비아 홀(via hole;미도시)에 Ag와 같은 전도성 물질이 충진되거나, 비아 홀 내주면에 전도성 물질이 도포되어 마련될 수 있다.
도 3은 세라믹 플레이트 상에 복수의 단위 모듈(unit module) 세라믹 기판이 형성된 모습을 나타낸 평면도이다.
도 3을 참조하면, 세라믹 플레이트(110)를 행과 열로 구획하여 복수의 세라믹 기판(100)의 단위 모듈을 만들 수 있다.
복수의 행 중 짝수 행의 단위 모듈(100b) 패턴은 홀수 행의 단위 모듈(100a) 패턴과 서로 180도 회전된 형태로 설계할 수 있다.
구체적으로, LED 칩(200)이 실장되는 짝수 행의 본딩 패드(120b)들의 패턴과 홀수 행의 본딩 패드(120a)들은 짝수 행과 홀수 행의 단위 모듈(120a,120b)의 경계선의 중점을 중심으로 점대칭된 형태를 갖도록 마련할 수 있다.
상기 본딩 패드(120)들과 상기 본딩 패드(120)들의 반대면에 마련된 솔더링 패드(미도시)들을 연결하는 비아 패턴(140)들은 홀수 행과 짝수 행의 경계면, 즉 홀수 행의 하단부와 짝수 행의 상단부의 양 단부에 걸쳐서 마련할 수 있다.
상기 비아 패턴(140)은 원통형이나 다각형 기둥 형상으로, 상기 경계면을 중심으로 서로 면대칭이 되도록 마련할 수 있다.
상기와 같이 짝수 행과 홀수 행의 본딩 패드(120) 패턴을 점대칭된 형태로 하고, 홀수 행의 하단부와 짝수 행의 상단부의 양 단부에 걸쳐서 비아 패턴(140)들을 마련하는 이유는 복수의 단위 모듈을 각 단위 모듈로 분리 시, 동일한 형태를 갖도록 하기 위함이다.
도 4는 도 3의 복수의 단위 모듈 세라믹 기판을 제조하는 방법을 순차적으로 나타낸 순서도이다.
도 4를 참조하면, 세라믹 기판은 다음과 같은 단계를 통해 제조될 수 있다.
우선, 본딩 패드 형성 단계(S1)이다.
세라믹 플레이트의 일면 상에 복수의 단위 모듈이 되도록 Ag와 같은 전도성 물질을 이용하여 복수의 본딩 패드를 마련할 수 있다.
복수의 본딩 패드는 상술한 바와 같이 짝수 행과 홀수 행의 본딩 패드들이 서로 180도 회전된 형태를 갖도록 할 수 있다.
다음으로, 솔더링 패드 형성 단계(S2)이다.
상기 세라믹 플레이트의 타면 상에 Ag와 같은 전도성 물질을 이용하여 복수의 솔더링 패드를 마련할 수 있다.
상기 본딩 패드 형성 단계와 상기 솔더링 패드 형성 단계는 서로 그 순서를 바꿀 수 있다.
다음으로, 비아 패턴 형성 단계(S3)이다.
상기 본딩 패드들과 상기 솔더링 패드들 사이에 비아 홀을 형성하고, 상기 비아 홀에 Ag와 같은 전도성 물질을 충진시키거나 비아 홀 내주면에 전도성 물질을 도포함으로써 비아 패턴을 마련할 수 있다.
상기 비아 패턴은 상술한 바와 같이 홀수 행 단위 모듈의 하단부와 짝수 행 단위 모듈의 상단부의 양 단부에 걸치도록 마련하여 홀수 행과 짝수 행의 단위 모듈의 경계면에 대하여 면대칭이 되도록 할 수 있다.
마지막으로, 복수의 단위 모듈 세라믹 기판을 커팅(cutting) 등의 방법에 의하여 개개의 단위 모듈 세라믹 기판으로 분리할 수 있다(S4).
상기와 같은 방법에 의하면, 한 번의 비아 패턴 형성으로 동일한 형태를 가진 2개의 세라믹 기판을 제조할 수 있어 생산성을 향상시킬 수 있게 된다.
도 5는 측면 발광 다이오드 패키지를 나타낸 평면도이다.
도 5를 참조하면, 측면 발광 다이오드 패키지(400)는 세라믹 기판(100)과, LED 칩(200) 및 와이어(300)를 포함할 수 있다.
상기 세라믹 기판(100)은 내열성이 우수한 세라믹 플레이트(110)와, 복수의 본딩 패드(120)와, 복수의 솔더링 패드(미도시) 및 복수의 비아 패턴(140)을 포함할 수 있다.
상기 복수의 본딩 패드(120)는 Ag와 같은 전도성 물질로 상기 세라믹 플레이트(110)의 일면 상에 마련될 수 있으며, 전극으로서의 기능과 외부로의 열 방출 경로를 제공할 수 있다.
상기 복수의 솔더링 패드는 전도성 물질로 상기 세라믹 플레이트(110)의 타면 상에 마련될 수 있다.
상기 복수의 비아 패턴(140)은 본딩 패드(120)들과 솔더링 패드들을 전기적으로 연결하기 위하여 세라믹 플레이트(110) 일측단부에 마련될 수 있다.
상기 비아 패턴(140)들은 본딩 패드(120)들과 솔더링 패드들 사이에 형성된 비아 홀(미도시)에 Ag와 같은 전도성 물질이 충진되거나, 비아 홀 내주면에 전도성 물질이 도포되어 마련될 수 있다.
상기 LED 칩(200)은 상기 복수의 본딩 패드(120) 상에 실장되며, 상기 LED 칩(200)은 와이어(300)에 의해 본딩 패드(120)와 전기적으로 연결될 수 있다.
상기 LED 칩(200)은 R, G, B 칩(200a,200b,200c) 모두가 상기 본딩 패드(120) 상에 실장될 수 있고, 형광 물질이 도포된 B 칩(200c)만이 실장될 수 있 다.
R, G, B 칩(200a,200b,200c)이 실장되는 경우, 각 칩(200)은 서로 다른 본딩 패드(120)에 일(一)자로 실장될 수 있다.
상기 본딩 패드(120)의 수는 실장되는 칩의 수에 따라 달라질 수 있다.
이는 각 칩(200)에 공급되는 전압이 각기 다르기 때문에 이를 조절하기 위한 것으로, 예컨데 R,G,B 칩(200a,200b,200c) 모두가 실장되는 경우, 각 칩(200)마다 (+),(-) 전극으로 이용할 수 있도록 6개의 본딩 패드(120)가 필요하고, B 칩(200c)만이 실장되는 경우, 2개의 본딩 패드(120)가 필요하다.
즉, 본딩 패드(120)의 수는 실장되는 칩(200) 수의 2배수일 수 있다.
상기 세라믹 기판(100)의 측단부에는 측벽을 형성하는 반사판(350)이 마련될 수 있다.
상기 반사판(350)은 상기 LED 칩(200)에서 발광된 빛의 경로에 변화를 주어 측면 발광 다이오드 패키지(400)의 광효율을 향상시킬 수 있다.
측면 발광 다이오드 패키지(400)에 상기와 같은 내열성을 가진 세라믹 기판(100)을 사용하게 되면, LED 칩(200)의 동작 시 발생되는 열에 의한 열화 현상을 줄일 수 있어, 측면 발광 다이오드 패키지(400)의 광효율성을 증가시킬 수 있고, 그 수명 또한 연장시킬 수 있게 된다.
도 1은 단위 모듈 세라믹 기판을 나타낸 평면도.
도 2a는 도 1의 Ⅰ-Ⅰ´에 따른 단면도.
도 2b는 도 1의 Ⅱ-Ⅱ´에 따른 단면도.
도 3은 세라믹 플레이트 상에 복수의 단위 모듈 세라믹 기판이 형성된 모습을 나타낸 평면도.
도 4는 도 3의 복수의 단위 모듈 세라믹 기판을 제조하는 방법을 순차적으로 나타낸 순서도.
도 5는 도 1의 세라믹 기판을 구비한 발광 다이오드를 나타낸 평면도.
<도면의 주요부분에 대한 부호의 설명>
100... 세라믹 기판 110... 세라믹 플레이트
120... 본딩 패드 130... 솔더링 패드
140... 비아 패턴 200... LED 칩
300... 와이어 400... 발광 다이오드 패키지

Claims (14)

  1. 세라믹 플레이트;
    상기 세라믹 플레이트 일면 상에 마련되어 LED 칩의 실장 및 전극으로 사용되는 복수의 본딩 패드;
    상기 세라믹 플레이트 타면 상에 마련된 복수의 솔더링 패드; 및
    상기 세라믹 플레이트를 통해 상기 본딩 패드들과 상기 솔더링 패드들을 전기적으로 연결하는 복수의 비아 패턴을 포함하는 것을 특징으로 하는 세라믹 기판.
  2. 제1항에 있어서,
    상기 본딩 패드의 수는 상기 실장되는 LED 칩의 2배수인 것을 특징으로 하는 세라믹 기판.
  3. 제1항에 있어서,
    상기 비아 패턴은 상기 세라믹 플레이트의 일측 단부에 형성된 복수의 비아 홀에 전도성 물질이 충진되어 마련된 것을 특징으로 하는 세라믹 기판.
  4. 제1항에 있어서,
    상기 상기 비아 패턴은 상기 세라믹 플레이트의 일측 단부에 형성된 복수의 비아 홀의 내주면에 전도성 물질이 도포되어 마련된 것을 특징으로 하는 세라믹 기 판.
  5. 제5항에 있어서,
    상기 전도성 물질은 Ag인 것을 특징으로 하는 세라믹 기판.
  6. 세라믹 플레이트의 일면에 본딩 패드를 형성하는 단계;
    상기 세라믹 플레이트의 타면에 솔더링 패드를 형성하는 단계; 및
    상기 세라믹 플레이트를 통해 상기 본딩 패드 및 상기 솔더링 패드를 연결하는 비아 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 세라믹 기판 제조 방법.
  7. 제6항에 있어서,
    상기 세라믹 플레이트에 행과 열로 복수의 단위 모듈 영역을 구획하는 단계; 및
    상기 구획된 세라믹 플레이트를 커팅하여 복수의 단위 모듈을 분리하는 단계를 더 포함하는 것을 특징으로 하는 세라믹 기판 제조 방법.
  8. 제7항에 있어서,
    상기 본딩 패드 중 홀수 행의 단위 모듈 영역의 본딩 패드와 짝수 행의 단위 모듈 영역의 본딩 패드는 서로 180도 회전된 형태로 설계하는 것을 특징으로 하는 세라믹 기판 제조 방법.
  9. 제7항에 있어서,
    상기 비아 패턴은 상기 단위 모듈 영역들의 경계에 형성되어 인접한 단위 모듈 영역에 걸쳐서 형성되는 것을 특징으로 하는 세라믹 기판 제조 방법.
  10. 제9항에 있어서,
    상기 비아 패턴은 원통형으로, 상기 경계면을 중심으로 상기 홀수 행의 비아 패턴과 상기 짝수 행의 비아 패턴은 서로 대칭인 것을 특징으로 하는 세라믹 기판 제조방법.
  11. 제9항에 있어서,
    상기 비아 패턴은 다각형 기둥 형상으로, 상기 경계면을 중심으로 상기 홀수 행의 비아 패턴과 상기 짝수 행의 비아 패턴은 서로 대칭인 것을 특징으로 하는 세라믹 기판 제조방법.
  12. 일면에 복수의 본딩 패드가 마련되고, 타면에 복수의 솔더링 패드가 마련되며, 일측단부에 상기 본딩 패드들과 상기 솔더링 패드들을 전기적으로 연결하는 비아 패턴들이 마련된 세라믹 기판; 및
    상기 본딩 패드에 실장되며, 와이어에 의해 상기 본딩 패드와 전기적으로 연 결되는 LED 칩을 포함하는 것을 특징으로 하는 측면 발광 다이오드 패키지.
  13. 제12항에 있어서,
    상기 LED 칩은 레드 칩과, 그린 칩 및 블루 칩을 포함하며, 상기 레드, 그린, 블루 칩 각각은 상기 와이어에 의해 서로 다른 상기 본딩 패드들에 접속되는 것을 특징으로 하는 측면 발광 다이오드 패키지.
  14. 제13항에 있어서,
    상기 레드 칩과 상기 그린 칩 및 상기 블루 칩은 서로 다른 상기 본딩 패드들에 일(一)자로 실장된 것을 특징으로 하는 측면 발광 다이오드 패키지.
KR20070079383A 2007-08-08 2007-08-08 세라믹 기판과, 그 제조방법 및 이를 구비한 측면 발광다이오드 패키지 KR20090015233A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20070079383A KR20090015233A (ko) 2007-08-08 2007-08-08 세라믹 기판과, 그 제조방법 및 이를 구비한 측면 발광다이오드 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070079383A KR20090015233A (ko) 2007-08-08 2007-08-08 세라믹 기판과, 그 제조방법 및 이를 구비한 측면 발광다이오드 패키지

Publications (1)

Publication Number Publication Date
KR20090015233A true KR20090015233A (ko) 2009-02-12

Family

ID=40684837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070079383A KR20090015233A (ko) 2007-08-08 2007-08-08 세라믹 기판과, 그 제조방법 및 이를 구비한 측면 발광다이오드 패키지

Country Status (1)

Country Link
KR (1) KR20090015233A (ko)

Similar Documents

Publication Publication Date Title
CN101036239B (zh) 芯片部件型发光器件及其使用的布线基板
TWI467737B (zh) 發光二極體封裝結構、照明裝置及發光二極體封裝用基板
US9564567B2 (en) Light emitting device package and method of fabricating the same
JP5350242B2 (ja) 光源装置及びこれを備えた液晶表示装置
US8445926B2 (en) LED package, method of fabricating the same, and backlight unit having the same
KR100851194B1 (ko) 발광 장치 및 그 제조방법, 백 라이트 장치
EP2354819B1 (en) Backlight unit and display device using the same
KR101006357B1 (ko) 멀티칩 엘이디 패키지
EP2538462A2 (en) Light emitting device module
JP2011243935A (ja) 発光装置及び照明装置
KR20050105838A (ko) 백라이트용 발광 다이오드 어레이 모듈 및 이를 구비한백라이트 유닛
CN102214776B (zh) 发光二极管封装结构、照明装置及发光二极管封装用基板
US7339196B2 (en) Packaging of SMD light emitting diodes
CN210167054U (zh) Led灯珠及透明led显示屏
US8138517B2 (en) Light-emitting diode package
KR20130030619A (ko) 발광 모듈 및 이를 구비한 백라이트 유닛
US20110194273A1 (en) Light emitting device, method for manufacturing the same, and backlight unit
JP4593201B2 (ja) チップ部品型発光装置及びそのための配線基板
KR100759896B1 (ko) 적어도 하나의 발광소자가 장착된 백라이트 모듈 및 그제작 방법
JP6565672B2 (ja) 発光装置
KR100889644B1 (ko) 세라믹 기판과, 그 제조방법 및 이를 구비한 발광 다이오드패키지
KR20090015233A (ko) 세라믹 기판과, 그 제조방법 및 이를 구비한 측면 발광다이오드 패키지
KR20090001169A (ko) Ｌｅｄ 패키지 및 그것의 어레이
CN219591393U (zh) 一种发光基板和显示装置
KR102126536B1 (ko) 선광원 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J501 Disposition of invalidation of trial