KR20090012206A - 막 형성 프로세스들에서 반응성 식각 및 성장 종의 인-시튜생성 방법 - Google Patents

막 형성 프로세스들에서 반응성 식각 및 성장 종의 인-시튜생성 방법 Download PDF

Info

Publication number
KR20090012206A
KR20090012206A KR1020087020262A KR20087020262A KR20090012206A KR 20090012206 A KR20090012206 A KR 20090012206A KR 1020087020262 A KR1020087020262 A KR 1020087020262A KR 20087020262 A KR20087020262 A KR 20087020262A KR 20090012206 A KR20090012206 A KR 20090012206A
Authority
KR
South Korea
Prior art keywords
wafer
film
etching
reaction chamber
reaction
Prior art date
Application number
KR1020087020262A
Other languages
English (en)
Other versions
KR101024194B1 (ko
Inventor
사디쉬 쿠퍼라오
데이비드 케이. 칼슨
하워드 벡포드
에롤 산체스
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20090012206A publication Critical patent/KR20090012206A/ko
Application granted granted Critical
Publication of KR101024194B1 publication Critical patent/KR101024194B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기판들을 처리하기 위한 반응 챔버에서 준안정 종의 형성 및 사용을 위한 방법 및 장치가 개시된다. 준안정 종은 기판의 처리 동안 인-시튜 증착 프로세스들에서 기판들의 표면을 식각하기 위해 사용될 수 있다.

Description

막 형성 프로세스들에서 반응성 식각 및 성장 종의 인-시튜 생성 방법{METHODS FOR IN-SITU GENERATION OF REACTIVE ETCH AND GROWTH SPECIE IN FILM FORMATION PROCESSES}
본 발명의 실시예들은 반응성 식각 및 성장 종의 형성과 기판 상의 식각 및 증착 반응들의 조절에 관한 것이다.
이에 제한됨이 없이 Si, SiGe, SiC 및 SiGeC를 포함하는 반도체 웨이퍼들과 같은 기판들 상에 형성되는 막들은 도핑 및 비도핑 형태로서 진보된 전자 부품들의 제조에 사용된다. 그러한 막들은 특정 공차들(tolerances) 이내로 제어되어야 하는 형태 및 도핑 농도들과 같은 다양한 특성들을 나타낸다. 지난 수십년간 전자장치들에서 나타난 발전들은 회로 패턴 밀도들을 증가시키기 위한 반도체 파운드리의 성능의 결과이다. 이러한 패턴 밀도들이 증가함에 따라, 회로들을 제조하는데 요구되는 박막들에 대한 공차들은 엄격해지고 있다. 따라서, 박막들의 형성 및 그러한 막들의 최종 특성들의 주의깊은 제어는 전자장치들의 지속적인 발전을 위해 중요하다.
반응 챔버에서 수행되는 다양한 열적 막 증착 프로세스들에서, 예를 들어, 에피택셜(블랭킷 및 선택적 증착), 실리콘 막들(게르마늄, 탄소 등으로 도핑된 막 들을 포함함), 폴리실리콘/비정질 막들, 및 연관된 유전체 막들(예, 이산화 실리콘, 실리콘 질화물, 탄소 도핑된 실리콘 글래스, 실리콘 탄화물 등), 수소-함유 가스 및 실리콘-함유 프리커서들이 증착 또는 막 성장 동안 사용된다. 선택적 증착을 위해, 막 성장은 식각과 동시에 또는 식각과 교대로 발생하여, 통상적인 반도체 웨이퍼 상에 존재하는 다양한 표면들 상에서 정량의(net) 증착율/성장율 차이가 달성된다. 여기서, 수소 가스 및 실리콘-함유 프리커서들은 공동-유동 모드(예를 들어, SiH2Cl2 + HCl + H2와 같이, 증착 및 식각 가스들이 동시에 사용되는 특정한 선택적 막 증착들), 또는 교대 모드(하나의 단계(예, Si2H6 + H2를 이용하여) 이후 식각(예, Cl2)에서 증착이 발생함)에서, 식각 화학제들과 함께 사용되고, 이러한 단계들은 임의의 횟수로 교대로 수행되어 목표된 두께에 도달한다. 블랭킷/선택적 에피택셜 또는 폴리실리콘 또는 비정질 Si 증착 사이에 또는 이후에, 인-시튜 챔버는 식각 화학제들이 사용될 때 존재하는 부가 물질들을 세정한다.
예를 들어, HCl, Cl2, HF, HBr 등과 같은 현재 대부분의 종래의 화학제들은 실리콘을 식각하기 위해 사용된다. 몇몇 프로세스들에서, 통상 실리콘, 수소 및 캐리어 가스(통상적으로 수소)를 포함하는 증착 프로세스 가스들은 통상 자연적으로 산화하는 식각 화학제들과 함께 사용될 수 없거나, 이러한 화학제들(예, H2 + Cl2) 간에 자발적인 발열 반응들로 인한 안전성 요건들 때문에 제한된 조건들을 제외하고는 "호환될 수 없다". 또한, 이러한 호환될 수 없는 화학제들 간의 반응들 은 제어하기가 어려운 경향이 있다. 더불어, 예를 들어 불소, 염소, 브롬 등과 같은 몇몇 식각 화학제들의 감소는 이러한 화학제들을 완전히 분해하거나 감소시킬 수 없는 많은 상업적으로 이용가능한 시스템들에 있어서 문제가 될 수 있다.
선택적 막 증착 프로세스들은 증착 및 식각 화학제들이 온도가 감소됨에 따라 이들의 효율을 상실하기 때문에, 저온에서 적은 성장율들을 겪는 경향이 있다. 저온(예, 약 700℃ 미만) 선택적 화학 기상 증착은 증착 및 식각의 동시적인 저온 프로세스들에 효과적으로 관여하여 생성되는 활성 화학제 매개물들(intermediates)을 요구한다. 선택적 막 증착을 위한 바람직한 SiClx 성장 종들은 저온들에서 용이하게 이용가능한 가스 프리커서들(예, 디클로로실란, 헥사클로로디실란 등)로부터 생성되지 않는다. Cl2와 수소화 실리콘 가스 프리커서들(예, 실란, 및 디실란, 트리실란, 펜타실란 등과 같은 보다 높은 차수의 실란들)의 혼합은 자발적인 반응에 의해 SiClx 매개물들을 형성하지만, 상기 혼합에 의해 생성되는 매개물들은 통상적으로 증착에 효과적이지 않다. 온도가 감소될 때 보다 강한 에천트들과 증착 화학제들이 사용될 수 있지만, 이러한 화학제들의 반응은 감소된 온도들에서조차 제어하기 어렵고, 매우 상이한 성장 및 식각 특성들을 초래한다.
보다 반응성인 증착 프리커서가 저온들에서 증착이 가능하도록 사용될 때의 선택비를 달성하기 위해, 전체 웨이퍼 표면에 대한 식각 및 증착 조건들은 이에 따라 정확히 조절되어야 한다. 오버-식각(over-etching) 또는 언더-식각(under-etching)으로 인해 문제들이 발생할 수 있고, 선택비의 손실을 초래하여 원치 않는 영역들 상에 순차적인 증착을 초래한다. 식각 반응은 에천트 농도와 온도, 또는 이 둘의 조합에 의해 주로 제어된다. 많은 애플리케이션들에서, 온도에 의해 식각 반응들을 제어하는 것은 바람직하지 못하고, 식각 종 농도의 증가 또는 감소는 전체 수율 상의 부작용들과 더불어, 오버-식각, 언더-식각, 또는 심각한 웨이퍼-레벨 불균일성을 초래할 수 있다.
따라서, 강한 식각 화학제들을 수소 및 실리콘-함유 가스들과 안전하게 반응시킬 수 있는 프로세스들 및 장치를 제공하는 것이 바람직하며, 막 성장 및 식각을 위해 이러한 반응들의 생성물들을 유용하게 사용하는 것이 바람직하다. 또한, 기판들 상의 막 형성에 사용되는 챔버들에서 그러한 반응들을 제어하고 증착 및 식각을 위한 교번하는 프로세스들을 제공하는 것이 바람직하다.
본 발명의 실시예들은 반응 챔버에서 막 형성 프로세스 동안 웨이퍼를 처리하는 방법들에 관한 것이다. 방법들은 웨이퍼 표면에 인접한 준안정 종(metastable specie)을 형성하기 위한 조건들 하에서 전형적으로 가스들인 자발적인 반응성 화학제들을 웨이퍼 표면에 인접하게 전달하는 단계를 포함한다. 준안정 종은 막 형성, 막들의 식각 또는 막들의 선택적 증착을 위해 사용될 수 있다.
도 1은 본 발명의 실시예들에 따라 사용되는 개별 CENTURA® 감압 CVD 장치의 개념도를 도시한다.
도 2a-2e는 본 발명의 실시예들에 따른 도 1의 장치와 함께 사용될 수 있는 매니폴드들의 단면도들을 도시한다.
본 발명의 몇몇 예시적인 실시예들을 기술하기 이전에, 본 발명은 이하의 상세한 설명에서 기술되는 구조 또는 프로세스 단계들의 세부사항들로 제한되지 않는다는 점을 이해한다. 본 발명은 다른 실시예들이 가능할 수 있고, 다양한 방식들로 수행 또는 실시될 수 있다.
본 발명의 실시예들은 기판 상에 박막들을 형성하기 위한 방법들을 제공한다. 다른 실시예들은 기판의 적어도 일부분 또는 기판 상의 막을 식각하는 것에 관련된다. 하나 이상의 실시예들은 증착 또는 식각을 위해 적합한 압력 또는 온도와 같은 프로세스 조건들의 순간에, 실리콘 웨이퍼에 긴밀하게 근접하거나 실리콘 웨이퍼에 인접한 반응물들의 반응과 자발적인 반응성 반응물들의 전략적 주입을 제공한다. 반응 챔버에서 준안정 종을 형성하기 위한 신규한 프로세스들은 트랜지스터들과 같은 진보적 전자장치들의 제조를 개선하기 위해 본 발명에서 기술된다.
본 발명의 하나 이상의 실시예들에 따라, 반응성 식각 및 성장 종은 수소와 실리콘-소스 가스들 중 하나 또는 둘과 식각 화학제 간의 반응 조건들을 제어함으로써 형성될 수 있고, 이는 장치를 위한 주요한 핵심 설계들 및 적절한 안전 인터록들(interlocks)에 의해 가능하다. 안전 인터록들의 예들은 반응물들의 개별 주입 및/또는 장치의 저압 영역에서만의 혼합을 포함한다. 반응들을 제어하고 그러한 반응기 피처들과 인터록들을 제공함으로써, 호환가능하지 않은 화학제들은 반응 챔버 내부에서 조합될 수 있고 유용하게 사용될 수 있다. 특정 실시예들에서, 이 러한 화학제들의 조합은 종들 자체의 분자 버전들 보다 더 반응성이거나 덜 반응성인 준안정 종의 형성을 초래하지만, 특히 이들이 영향을 주는 성장 또는 식각 특성들에 대해 바람직하다. 이러한 준안정 종들은 생명력이 짧고, 웨이퍼 표면에 인접한 반응 챔버에서 이러한 종들을 형성함으로써 본 발명에서 추가적으로 기술되는 바와 같이 사용될 수 있다.
또한, 하나 이상의 실시예들에 따라 생성되는 격렬한 반응과 반응 챔버 환경의 높은 반응성으로 인해, 고 산화 화학제들이 보다 양성인 반응 생성물로 거의 완전히 변환된다. 이는 엄격한 경감 요건들을 차례로 완화시키고 환경적으로 보다 허용가능한 프로세스를 초래한다.
통상의 당업자에 의해 인식되는 것처럼, 현존하는 프로세스들에 따라, 프로세스에 사용되는 식각 종들의 특정 분자 형태들의 상대적으로 낮은 반응성 때문에, 보다 많은 양의 식각 가스와 긴 식각 시간이 챔버 세정들(특히, 열적 인-시튜 챔버 세정 프로세스들) 동안 전형적으로 요구된다. 예를 들어, HCl-기질 열적 세정 프로세스들은 세정 이벤트 단위로 수 표준 리터들을 요구한다. 전통적인 분자 화학제에 의존하는 현존하는 열적 세정 프로세스들은 보다 높은 온도들을 요구한다. 대안은 훨씬 더 강한 식각 화학제들(예, Cl2)을 사용하는 것이지만, 더 강한 식각 화학제들의 단점은 식각 전력이 제어되지 않는 한 반응기 부품들의 수명을 감소시킨다는 것이다. 본 발명의 실시예들에 따라, 수소 및 그러한 강한 식각 화학제들의 인-시튜 조합물들은 보다 빠르지만 제어되는 식각 프로세스들을 가능하게 한다. 그러한 프로세스들은 더 많은 양의 전통적인 비-반응성 에천트들의 사용을 감소시키고, 결과적으로 완화(abatement) 및 환경 문제들을 감소시키며, 반응기 부품들의 보다 긴 수명을 유지시킬 수 있다.
본 발명의 하나 이상의 실시예들에 따라, 열적 식각 및 막 형성 반응들은 수소 가스 및/또는 실리콘-함유 가스와 함께 전술한 식각 화학제들을 조합함으로써 인-시튜 변형될 수 있다. 전술한 바와 같이, 수소 및/또는 실리콘-함유 가스와 식각 화학제들을 조합함으로써, 종 자체의 개별 분자 버전들로부터 형성된 것들보다 더 바람직한 특정한 준안정 종이 형성된다. 그러한 반응들의 사용은 선택적 실리콘 함유 막들과 같은 복합 막들의 증착과 연관된 정상적인 트레이드-오프들을 처리함에 있어서 큰 융통성(flexibility)을 제공할 수 있다. 예를 들어, 요구되는 보다 낮은 온도들에서 높은 성장율들을 허용하는 특정 실리콘 소스 화학제들은 컨포멀리티(conformality), 형태(morphology), 및 균일성과 같은 막 특성들을 따른다. 이러한 실리콘-함유 가스들과 식각 화학제들을 인-시튜로 반응시킴으로써, 동시적인 높은 성장율과 양호한 막 특성들에 대한 프로세스 윈도우들이 달성될 수 있다.
이하의 명세서를 위해, 막 형성 프로세스는 처리 주기로 지칭되는 전체 시간 주기에 걸쳐서, 처리 챔버로의 기판 삽입과 처리 챔버로부터의 기판 추출 사이에 수행된다. 단일 프로세스는 하나 이상의 단계들을 포함할 수 있고, 예를 들어 프로세스는 사전-세정/표면 컨디셔닝 단계, 막 증착 단계, 및 냉각 단계를 포함할 수 있다. 본 발명은 예를 들어, Si, SiGe, SiC(탄소 도핑된 실리콘) 및 SiGeC(도핑 또는 비도핑 형태)와 같은 에피택셜 및 폴리실리콘/비정질 막 증착 프로세스들에 적용될 수 있고, 다른 프로세스들에 폭넓게 적용될 수 있다.
본 발명에서 기술되는 성장 및 식각 프로세스들은 캘리포니아, 산타클레라의 어플라이드 머티어리얼스 사로부터 이용가능한 CENTURA® Reduced Pressure CVD 시스템에서 수행될 수 있다. CENTURA® 시스템은 단일 웨이퍼, 멀티-챔버, 모듈형 설계를 사용하는 완전 자동 반도체 제조 시스템으로서, 광범위한 웨이퍼 크기들을 수용한다. CVD 챔버와 더불어, 다중 챔버들은 사전-세정 챔버, 웨이퍼 오리엔티어(orienter) 챔버, 냉각 챔버, 및 독립적으로 작동되는 로드락 챔버를 포함할 수 있다. 본 발명에서 나타낸 CVD 챔버는 도 1에 개념적으로 도시되지만, 산업상 이용가능한 임의의 CVD 챔버들은 다른 프로세스 파라미터들에 대한 일부 조절과 함께, 본 발명에서 기술되는 증착, 성장, 조절 및 식각 화학제들의 장점을 가질 수 있어야 한다. 도 1의 개념도에 도시된 설비는 Anderson 외의 미국특허번호 제5,108,792호에서 보다 상세히 기술되며, 그 전체 내용들은 참조로 본 발명에 포함된다. 장치(10)는 증착 영역(24)을 규정하는 주변 벽(23)을 가진 증착 챔버(22)를 둘러싸는 하우징(20)을 포함한다. 증착 챔버(22)내의 홀더(26)는 증착 영역(24)에 기판(28)을 홀딩할 수 있다. 홀더(26)는 증착된 막의 균일성을 개선하도록 기판(28)을 회전시키기 위해 제공되는 구동 어셈블리(29)를 선택적으로 포함한다. 가스 입구 도관(30)은 증착 영역(24)에 프로세스 가스를 제공하고, 배기 가스 도관(32)은 증착 영역(24)으로부터 프로세스 가스 부산물들을 배기한다.
하우징(20)의 히터(40)는 기판 홀더(26)에 의해 홀딩되는 기판(28)을 가열하기 위해 제공된다. 히터(40)는 상부 및 하부 석영 돔들(41)을 통해 증착 영역(24) 을 방사상으로 가열하고, 본 발명에 참조로 포함되는 Anderson 외의 미국특허번호 제5,179,677호에 기술된 타입의 대칭형 히터인 것이 바람직하다.
가스 배기 도관(32)은 배기 라인(72)을 증착 챔버(22)에 접속시키는 배기 매니폴드(70)를 포함하는 것이 바람직하다. 배기 라인(72)은 분리 밸브(74) 및 그 내부의 압력 제어 밸브(76)를 갖는다.
본 발명의 일 실시예에 따라, 비호환성 또는 자발적 반응성 가스들(예, Cl2와 실리콘 수소화물과 같은 강한 식각 가스)이 의도적으로 선택되고 서로 분리된 다음, 개별적으로 반응 챔버로 유입되어 웨이퍼 표면에 긴밀하게 인접한 짧은 생명력의 활성 화학제 매개물들을 생성한다. 개별적인 이송 도관들의 반응물들의 분리는 사전-완성(pre-mature) 재결합과 목표되지 않은 부작용들에 의한 화학제 매개물들의 비활성화와 초기 형성을 방지한다. 동시적으로 또는 교대로 수행될 수 있는 반응기로의 반응물들의 특정한 공간적 및 임시적 주입은 웨이퍼 상부 또는 웨이퍼에 인접한 위치에서만 반응들을 개시시킨다. 특정한 증착 및 식각 프로세스들에 적합한 시간과 조건들도 제어될 수 있다.
전술한 실시예들의 실시를 위해 적합한 장치는 미국특허번호 제5,482,739호 및 미국특허번호 제6,159,866호에 기술되어 있고, 이 두 특허의 전체 내용들은 참조로 본 발명에 포함된다. 이제 도 2a를 참조하면, 가스 입구 도관은 전용 에천트 가스 공급 라인(30a)과 별도의 수소 및 실리콘 함유 가스 공급 라인(30b)을 포함하는 것이 바람직하다. 공급 라인들(30a, 30b)은 증착 영역(24)에 인접한 가스들을 결합하는 입구 가스 매니폴드(60)에 결합된다. 증착 영역(24)에 인접한 가스들의 결합은 비호환성 반응 가스들의 사전-완성 반응을 제한한다. 추가로, 증착 영역에서만 비호환성 가스들의 반응을 가능하게 하는 바람직한 가스 입구들의 제한되지 않는 예들은 도 2b-2e에 도시된다.
선택적 CVD를 위한 적절한 증착 및 식각 화학제들과 공지된 CVD 막 타입들의 제한되지 않는 예들은 아래의 표 1에 열거된다. 본 발명의 실시예들로서, 증착 및 식각 화학제들의 일부는 비호환성이지만, 웨이퍼에 인접한 부분에서만 혼합되도록 의도적으로 선택된다.
[표 1]
선택적 CVD 막 증착 및 식각 화학제들
Figure 112008058976580-PCT00001
구체적으로는, 본 발명의 실시예들은 도 1에 기술된 것과 같은 단일-웨이퍼 램프-가열 열적 반응 챔버에서 염소, 브롬, 불소, 또는 요오드와 같은 강산화 또는 식각 화학제들과 수소-함유 및/또는 실리콘-함유 가스를 결합 또는 반응시키기 위해 사용되는 방법 및 장치에 관한 것이다. 예를 들어, Cl2 + SiH4의 반응은 여기된 상태들에서 짧은 생명력의 SiClx 및 HCl을 생성한다. 그러한 방법들과 반응 챔버들은 예를 들어, 실리콘-함유, 게르마늄-함유, 또는 탄소-함유(또는 그 조합물들) 막 증착들을 위한 다양한 막 형성 프로세스들 또는 그러한 프로세스들에 후속하는 인-시튜 열적 챔버 세정을 위해 사용될 수 있다. 이러한 막들은 진보된 소자들의 형성을 위해 기술적으로 중요한, 붕소, 비소, 인 또는 다른 적절한 p타입 또는 n타입 도펀트들로 도핑되거나 도핑되지 않을 수 있다.
하나 이상의 실시예들에서, 수소-함유 가스(독립적인 소스 가스로서, 또는 캐리어 가스 동반 특정한 프리커서 화합물들로서)는 웨이퍼 표면에 인접한 준안정 종을 형성하기 위해 제어되는 조건들하에서 분자 식각 화학제들(Cl2, F2, Br2 또는 I2와 같은)과 함께 반응 챔버에 동시적으로 주입된다. 성장 및 식각을 위한 반응 경로들에서 크게 변화하는 다양한 준안정 종들이 생성될 수 있다. 예를 들어, 본 발명의 일 실시예에 따라, 수소-함유 가스는 200℃ 이상 및 감소된 압력들(예, 200 Torr 아래)에서 웨이퍼 표면에 인접한 염소와 결합되고, 가변하는 조성들(혼합물의 나머지를 포함하는 염소와 함께 0% 수소 내지 100% 수소)에서 증착 및 식각과 같은 다양한 프로세스들에 사용될 수 있는 준안정 종들을 형성한다.
수소-함유 가스와 식각 가스의 반응은 반응이 준안정 종을 형성하도록 하기 에 충분한 온도로 웨이퍼를 가열함으로써 저압들에서 개시 또는 촉매된다. 가열된 웨이퍼는 반응을 위한 초기 소스로서 사용되기 때문에, 준안정 종 반응은 저압들에서만 발생하고 웨이퍼 표면에 긴밀하게 인접하여 발생하도록 이루어진다. 반응 가스 농도들과 부분 압력들은 챔버 내에 자발적인 및 완전한 반응을 방지하기 위해 제어된다. 반응 동안 미리 결정된 값 이하에서 반응 가스 혼합물의 챔버 부분 압력을 유지함으로써, 바람직하지 않은 재결합을 완성하기 이전에 웨이퍼 상에서 막 성장 및 식각을 위한 준안정 종을 형성하기 위해 임의의 반응 가스 농도가 사용될 수 있다.
특히, 준안정 종들에 의한 식각을 포함하는 프로세스들에 관련된 실시예들에서, 식각 농도를 조절하기 위해 적어도 2개의 방법들이 사용될 수 있다. 일 실시예에 따라, 염소와 같은 수소 및 식각 가스의 상대적 조성은 조절된다. 다른 실시예에서, 식각 프로세스를 제어하기 위해, 예를 들어 질소 또는 아르곤과 같은 부가적인 불활성 가스들을 주입함으로써 조성물이 희석될 수 있다. 부가적으로, 프로세스 압력과 유속들은 추가적인 조정을 허용하도록 변화될 수 있다.
도 3은 프로세스 가스들의 비율 조절의 영향과 실리콘 증착율 상의 영상을 도시한다. 도 3은 6개의 상이한 프로세스 조건들에 대한 정규화된 실리콘 증착율의 그래프이다. 도 3의 각각의 데이터 지점들은 각각의 데이터 지점 아래에 특정된 것을 제외하고는 실리콘 막의 증착을 위한 일반적인 증착 조건들을 이용하여 어플라이드 머티어리얼스 Epi RP Centura® 반응기에서 생성되었다. 각각의 데이터 지점에 대해, 프로세스 가스의 비율 및/또는 조성은 증착율 상의 영향을 결정하기 위해 조절된다. 도 3의 데이터 지점들 1-4에 대해, 증착은 약 620℃의 온도 및 10 Torr의 압력에서 수소 캐리어 가스를 이용하여 수행된다. 실리콘 소스 가스는 각각의 데이터 지점에 대해 동일하다. 데이터 지점 1에 대해, 수소: 염소: 실리콘의 유속은 15.4: 0: 0.0025이다. 데이터 지점 2에 대해, 염소 및 수소 가스는 데이터 지점 1에서의 조건들을 이용하여 형성된 막을 식각하기 위해 기판에 인접하게 유입된다. 데이터 지점 2에 대해, 식각 동안 수소: 염소: 실리콘 소스 가스의 유속은 15: 0.01: 0이다. 조건 3에서, 염소 및 질소는 데이터 지점 1에 따른 프로세스 조건들을 이용하여 형성된 막을 식각하는데 사용된다. 데이터 지점 3에서, 수소: 염소: 실리콘 가스 비율은 0: 0.01: 0이다. 조건 4에서, 염소는 데이터 지점 1에 따라 유동되는 증착 가스들과 함께 유동된다. 데이터 지점 4에서 수소: 염소: 실리콘 소스 가스의 비율은 15.4: 0.01: 0.0025이다.
데이터 지점 5 및 6에 대해, 증착은 570℃의 온도와 10 Torr의 압력에서 질소 캐리어 가스를 이용하여 수행된다. 데이터 지점 5에 대해, 실리콘 막은 0.4: 0: 0.0025의 유속에서 수소: 염소: 실리콘 소스 가스들을 유동시킴으로써 증착된다. 데이터 지점 6에서, 염소는 0.4: 0.015: 0.0025의 수소: 염소: 실리콘 소스 가스의 유속에서 데이터 지점 5를 생성하기 위해 사용된 증착 가스들과 함께 공동 유동된다. 물론, 통상의 당업자는 이러한 데이터 지점들이 단순히 예시적인 것이며 보다 넓은 범위의 유속들, 온도들, 압력들 및 다른 변수들이 본 발명의 범주내에 있다는 것을 용이하게 인식할 것이다. 도 3에서 도시된 데이터는 실리콘에 대한 증착율 상의 프로세스 가스들의 유속들의 변화 효과를 도시한다.
비호환성 화학제들간의 반응들은 단일-웨이퍼 램프-가열 열 반응 챔버에서 제어될 수 있고, 여기서 내부 표면 온도 및 웨이퍼 온도는 급속한 조절을 받을 수 있다. 온도가 공급 가스들을 균열 또는 분해시키기에 충분하지 않도록 냉각 조건들하에서 반응기로 가스들이 공급되는 그러한 단일-웨이퍼 반응기들은 웨이퍼 표면에 인접하여 또는 웨이퍼 표면에서 반응기 내부에 생성될 수 있다. 따라서, 본 발명의 준안정 종 생성 반응은 웨이퍼의 가열된 표면이 반응을 발생시키기 위해 필요하기 때문에 "표면 촉매화"되지만, 준안정 종을 형성하는 반응에서 소모되지 않는다.
더욱이, 가열을 위해 램프들을 사용하는 급속 가열 반응기에서, 준안정 종을 형성하기 위한 반응들은 웨이퍼 온도와 서셉터들, 라이너들 또는 돔과 같은 반응기내의 다른 가열 표면들을 상승 또는 감소시킴으로써 신속하게 제어될 수 있다. 이는 이러한 반응들의 시작 및 종료 뿐만 아니라 세기를 조절하기 위한 편리한 방법을 제공한다. 또한, 램프 가열은 이러한 반응들을 조절하기 위한 부가적인 에너지를 공급하고, 반응들 중 일부는 램프들에 의해 제공되는 열 에너지와 더불어 감광성이다. 램프 광은 적외선 램프들 뿐만 아니라 자외선(UV 또는 VUV 범위의 100-400nm 파장) 범위의 광범위한 램프들에 의해 공급될 수 있다. UV 광은 분자 식각 화학제들이 적은 수소 가스 또는 수소 가스 없이 저온들에서 분해되어 유사한 장점들을 유도한다는 점에서 부가적인 장점을 제공한다.
본 발명은 특정한 실시예들을 참조로 기술되었지만, 이러한 실시예들은 단순히 본 발명의 원리들과 애플리케이션들의 예시라는 점을 이해해야 한다. 본 발명 의 사상과 범주를 벗어남이 없이 다양한 변형들과 변화들이 본 발명의 방법에 이루어질 수 있다는 것은 통상의 당업자에게 명백할 것이다. 따라서, 본 발명은 첨부된 청구범위와 그 등가물들의 범주내에 있는 변형들과 변화들을 포함하는 것으로 의도된다.

Claims (20)

  1. 반응 챔버에서 막-형성 프로세스 동안 웨이퍼를 처리하는 방법으로서,
    상기 반응 챔버에 수소-함유 가스를 유입시키는 단계;
    상기 반응 챔버에 식각 화학제를 유입시키는 단계; 및
    상기 웨이퍼의 표면에 인접하게 준안정 종(metastable specie)을 형성하기 위해, 상기 수소-함유 가스와 상기 식각 화학제를 반응시키는 단계
    를 포함하는 웨이퍼 처리 방법.
  2. 제 1 항에 있어서,
    상기 수소-함유 가스는 화학제 프리커서 또는 캐리어 가스의 형태인 것을 특징으로 하는 웨이퍼 처리 방법.
  3. 제 2 항에 있어서,
    상기 식각 화학제는 할로겐화물-함유 화학제인 것을 특징으로 하는 웨이퍼 처리 방법.
  4. 제 3 항에 있어서,
    상기 식각 화학제는 산화성인 것을 특징으로 하는 웨이퍼 처리 방법.
  5. 제 3 항에 있어서,
    상기 식각 화학제는 분자 형태인 것을 특징으로 하는 웨이퍼 처리 방법.
  6. 제 3 항에 있어서,
    상기 식각 화학제는 HCl, HBr, Cl2, CH3Cl, CCl4, NF3, F2, CF4 및 이들의 조합물들로 이루어진 그룹에서 선택되는 것을 특징으로 하는 웨이퍼 처리 방법.
  7. 제 1 항에 있어서,
    상기 반응 챔버로 유입되는 에천트 화학제와 수소의 상대적 양들을 조절함으로써 상기 반응을 제어하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 처리 방법.
  8. 제 1 항에 있어서,
    상기 반응 챔버에 희석 가스를 부가함으로써 상기 반응을 제어하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 처리 방법.
  9. 제 8 항에 있어서,
    상기 희석 가스는 불활성 가스를 포함하는 것을 특징으로 하는 웨이퍼 처리 방법.
  10. 제 1 항에 있어서,
    상기 프로세스는 블랭킷 막 증착 프로세스들인 것을 특징으로 하는 웨이퍼 처리 방법.
  11. 제 1 항에 있어서,
    상기 프로세스는 선택적 막 증착 프로세스들인 것을 특징으로 하는 웨이퍼 처리 방법.
  12. 제 1 항에 있어서,
    상기 반응은 대체 화학제 성분들을 상기 막에 포함시키는 것을 개선하는데 사용되는 것을 특징으로 하는 웨이퍼 처리 방법.
  13. 제 12 항에 있어서,
    상기 대체 화학제 성분들은 탄소 또는 도펀트들을 포함하는 것을 특징으로 하는 웨이퍼 처리 방법.
  14. 제 1 항에 있어서,
    상기 방법은 상기 막의 형태를 개선하는데 사용되는 것을 특징으로 하는 웨이퍼 처리 방법.
  15. 반응 챔버에서 막-형성 프로세스 동안 웨이퍼를 처리하는 방법으로서,
    상기 웨이퍼의 표면에 인접한 개별 도관들에 자발적 반응성 화학제들을 이송하는 단계; 및
    상기 웨이퍼의 표면에 인접하게 준안정 종을 형성하기 위해 상기 화학제들을 반응시키는 단계
    를 포함하는 웨이퍼 처리 방법.
  16. 제 15 항에 있어서,
    식각 프로세스에서 상기 준안정 종을 사용하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 처리 방법.
  17. 제 15 항에 있어서,
    막 성장 프로세스에서 상기 준안정 종을 사용하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 처리 방법.
  18. 제 15 항에 있어서,
    상기 화학제들은 H2, N2, SiH4, Si2H6, Si3H8, SiH2Cl2, Si2Cl6, Si5H12, GeH4, GeCl4, SiCH6, SiC3H10, HCl, HBr, Cl2, CH3Cl, CCl4, NF3, F2, CF4 및 이들의 조합물 들로 이루어진 그룹에서 선택되는 것을 특징으로 하는 웨이퍼 처리 방법.
  19. 반응 챔버에서 막-형성 프로세스 동안 웨이퍼 상의 막을 처리하는 방법으로서,
    상기 웨이퍼의 온도를 약 700℃ 아래로 유지시키는 단계;
    상기 웨이퍼의 표면에 인접한 SiClx 매개물을 형성하기 위해 상기 웨이퍼의 표면에 인접하게 Cl2와 실란을 혼합하는 단계; 및
    상기 웨이퍼의 표면 상에 막을 증착하는 단계
    를 포함하는 웨이퍼 상의 막 처리 방법.
  20. 제 19 항에 있어서,
    과잉 Cl2를 분리시키고 상기 웨이퍼의 일부분을 식각하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 상의 막 처리 방법.
KR1020087020262A 2006-01-20 2007-01-09 막 형성 프로세스들에서 반응성 식각 및 성장 종의 인-시튜생성 방법 KR101024194B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/336,178 US7709391B2 (en) 2006-01-20 2006-01-20 Methods for in-situ generation of reactive etch and growth specie in film formation processes
US11/336,178 2006-01-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020117000355A Division KR101237868B1 (ko) 2006-01-20 2007-01-09 막 형성 프로세스들에서 반응성 식각 및 성장 종의 인-시튜 생성 방법

Publications (2)

Publication Number Publication Date
KR20090012206A true KR20090012206A (ko) 2009-02-02
KR101024194B1 KR101024194B1 (ko) 2011-03-22

Family

ID=38284511

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117000355A KR101237868B1 (ko) 2006-01-20 2007-01-09 막 형성 프로세스들에서 반응성 식각 및 성장 종의 인-시튜 생성 방법
KR1020087020262A KR101024194B1 (ko) 2006-01-20 2007-01-09 막 형성 프로세스들에서 반응성 식각 및 성장 종의 인-시튜생성 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117000355A KR101237868B1 (ko) 2006-01-20 2007-01-09 막 형성 프로세스들에서 반응성 식각 및 성장 종의 인-시튜 생성 방법

Country Status (5)

Country Link
US (1) US7709391B2 (ko)
JP (1) JP5420397B2 (ko)
KR (2) KR101237868B1 (ko)
TW (1) TWI379346B (ko)
WO (1) WO2008127220A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064873B1 (ko) * 2009-10-23 2011-09-16 주성엔지니어링(주) 기판 처리 장치 및 방법
KR20150069702A (ko) * 2013-12-16 2015-06-24 주식회사 엘지실트론 공정 챔버의 세정 장치 및 세정 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090087967A1 (en) * 2005-11-14 2009-04-02 Todd Michael A Precursors and processes for low temperature selective epitaxial growth
US20080070356A1 (en) * 2006-09-14 2008-03-20 Advanced Micro Devices, Inc. Trench replacement gate process for transistors having elevated source and drain regions
US7976634B2 (en) * 2006-11-21 2011-07-12 Applied Materials, Inc. Independent radiant gas preheating for precursor disassociation control and gas reaction kinetics in low temperature CVD systems
WO2009136974A2 (en) * 2008-02-07 2009-11-12 Los Alamos National Security, Llc Thick-shell nanocrystal quantum dots
EP2642001B1 (en) 2010-11-17 2020-10-21 Showa Denko K.K. Production process of epitaxial silicon carbide single crystal substrate
JP5837178B2 (ja) * 2011-03-22 2015-12-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 化学気相堆積チャンバ用のライナアセンブリ
US9499905B2 (en) * 2011-07-22 2016-11-22 Applied Materials, Inc. Methods and apparatus for the deposition of materials on a substrate
JP5876398B2 (ja) 2012-10-18 2016-03-02 東京エレクトロン株式会社 成膜方法及び成膜装置
US20140116336A1 (en) * 2012-10-26 2014-05-01 Applied Materials, Inc. Substrate process chamber exhaust
US11414759B2 (en) * 2013-11-29 2022-08-16 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for supplying process gas into wafer process apparatus
US9905412B2 (en) 2015-12-04 2018-02-27 Applied Materials, Inc. Method and solution for cleaning InGaAs (or III-V) substrates
KR102408720B1 (ko) 2017-06-07 2022-06-14 삼성전자주식회사 상부 돔을 포함하는 반도체 공정 챔버
JP6971823B2 (ja) * 2017-12-13 2021-11-24 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
CN214848503U (zh) 2018-08-29 2021-11-23 应用材料公司 注入器设备、基板处理设备及在机器可读介质中实现的结构
US11257671B2 (en) * 2018-09-28 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system of control of epitaxial growth
FI128855B (en) * 2019-09-24 2021-01-29 Picosun Oy FLUID DISTRIBUTOR FOR THIN FILM GROWING EQUIPMENT, RELATED EQUIPMENT AND METHODS
TWI749521B (zh) * 2020-04-13 2021-12-11 大陸商蘇州雨竹機電有限公司 具串聯式冷卻室之多流道氣體噴射器
US20220290293A1 (en) * 2021-03-15 2022-09-15 HelioSource Tech, LLC Hardware and processes for in operando deposition shield replacement/surface cleaning

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613400A (en) * 1985-05-20 1986-09-23 Applied Materials, Inc. In-situ photoresist capping process for plasma etching
US4963506A (en) * 1989-04-24 1990-10-16 Motorola Inc. Selective deposition of amorphous and polycrystalline silicon
US5108792A (en) * 1990-03-09 1992-04-28 Applied Materials, Inc. Double-dome reactor for semiconductor processing
US5179677A (en) * 1990-08-16 1993-01-12 Applied Materials, Inc. Apparatus and method for substrate heating utilizing various infrared means to achieve uniform intensity
JP3149464B2 (ja) * 1991-06-28 2001-03-26 日本電気株式会社 シリコンエピタキシャル膜の選択成長方法及びその装置
US5916369A (en) * 1995-06-07 1999-06-29 Applied Materials, Inc. Gas inlets for wafer processing chamber
EP0967632A1 (en) * 1993-07-30 1999-12-29 Applied Materials, Inc. Gas inlets for wafer processing chamber
EP0636704B1 (en) * 1993-07-30 1999-11-03 Applied Materials, Inc. Silicon nitride deposition
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
JP3725598B2 (ja) * 1996-01-12 2005-12-14 東芝セラミックス株式会社 エピタキシャルウェハの製造方法
US6011031A (en) * 1997-05-30 2000-01-04 Dr. Reddy's Research Foundation Azolidinediones useful for the treatment of diabetes, dyslipidemia and hypertension: process for their preparation and pharmaceutical compositions containing them
US6159866A (en) * 1998-03-02 2000-12-12 Applied Materials, Inc. Method for insitu vapor generation for forming an oxide on a substrate
US6037273A (en) * 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
AU2001249212A1 (en) * 2000-03-15 2001-09-24 Tufts University Controlling surface chemistry on solid substrates
US6900133B2 (en) * 2002-09-18 2005-05-31 Applied Materials, Inc Method of etching variable depth features in a crystalline substrate
US6972228B2 (en) * 2003-03-12 2005-12-06 Intel Corporation Method of forming an element of a microelectronic circuit
US7107820B2 (en) * 2003-05-02 2006-09-19 Praxair S.T. Technology, Inc. Integrated gas supply and leak detection system
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7396743B2 (en) 2004-06-10 2008-07-08 Singh Kaushal K Low temperature epitaxial growth of silicon-containing films using UV radiation
DE102004061036B4 (de) * 2004-12-18 2008-10-30 Daimler Ag Windschutz für Cabriolets
US7687383B2 (en) * 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064873B1 (ko) * 2009-10-23 2011-09-16 주성엔지니어링(주) 기판 처리 장치 및 방법
KR20150069702A (ko) * 2013-12-16 2015-06-24 주식회사 엘지실트론 공정 챔버의 세정 장치 및 세정 방법

Also Published As

Publication number Publication date
KR20110023880A (ko) 2011-03-08
JP5420397B2 (ja) 2014-02-19
JP2009531872A (ja) 2009-09-03
KR101237868B1 (ko) 2013-03-04
US20070170148A1 (en) 2007-07-26
KR101024194B1 (ko) 2011-03-22
WO2008127220A3 (en) 2009-04-16
TW200729304A (en) 2007-08-01
TWI379346B (en) 2012-12-11
WO2008127220A2 (en) 2008-10-23
US7709391B2 (en) 2010-05-04

Similar Documents

Publication Publication Date Title
KR101024194B1 (ko) 막 형성 프로세스들에서 반응성 식각 및 성장 종의 인-시튜생성 방법
US7262116B2 (en) Low temperature epitaxial growth of silicon-containing films using close proximity UV radiation
KR102663833B1 (ko) 딥 트렌치에서의 저온 선택적 에피택시를 위한 방법 및 장치
JP6370046B2 (ja) 有機金属共反応物を用いた交差メタセシス反応によりＳｉＣおよびＳｉＣＮ膜を成膜するための装置及び方法
US5089441A (en) Low-temperature in-situ dry cleaning process for semiconductor wafers
US7629267B2 (en) High stress nitride film and method for formation thereof
US7648927B2 (en) Method for forming silicon-containing materials during a photoexcitation deposition process
US7651955B2 (en) Method for forming silicon-containing materials during a photoexcitation deposition process
US20060286774A1 (en) Method for forming silicon-containing materials during a photoexcitation deposition process
US7029995B2 (en) Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
CN102414845A (zh) 用于制造led的mocvd单一腔室分割工艺
JP2009531872A5 (ko)
KR101413189B1 (ko) 막들의 선택적 형성에 있어서 반응성 종의 분리 주입
KR100938301B1 (ko) 기판 표면 및 챔버 표면을 위한 식각액 처리 공정
JP2002539327A (ja) 基板表面への金属酸化物の化学的気相成長法による成膜方法および装置
WO2010129289A2 (en) Decontamination of mocvd chamber using nh3 purge after in-situ cleaning
KR101176668B1 (ko) Ｕｖ 방사를 이용한 실리콘-함유 막들의 저온 에피택셜 성장
JP2006294953A (ja) 半導体装置の製造方法及び製造装置
KR20240143913A (ko) 실리콘 질화물 층 증착의 인큐베이션 기간 감소 방법, 상기 방법을 사용하여 형성된 구조체, 및 상기 방법을 수행하기 위한 시스템
WO2024064161A1 (en) Semiconductor stacks and processes thereof
CN118726953A (zh) 等离子体增强外延化学气相沉积系统
JPH06252057A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee