KR20090011940A - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR20090011940A
KR20090011940A KR1020070076005A KR20070076005A KR20090011940A KR 20090011940 A KR20090011940 A KR 20090011940A KR 1020070076005 A KR1020070076005 A KR 1020070076005A KR 20070076005 A KR20070076005 A KR 20070076005A KR 20090011940 A KR20090011940 A KR 20090011940A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
disposed
chip module
connection pad
Prior art date
Application number
KR1020070076005A
Other languages
Korean (ko)
Inventor
황찬기
이승호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070076005A priority Critical patent/KR20090011940A/en
Publication of KR20090011940A publication Critical patent/KR20090011940A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

A semiconductor package is provided to reduce the volume and thickness of the POP having the structure of laminating the system package on the semiconductor package for data store. A substrate body(13) has the first area(11) and the second part(12) which is adjacent to the first area. A ball land(17) is formed on a connection pad(15) which is arranged on the first side of the substrate body and the second side facing the first side. A bonding pad(23) is electrically connected with the connection pad while being adhered to the first area. A molding material(30) molds the semiconductor chip module. The connecting member is arranged on the first side of substrate and is electrically connected with the connection pad. The semiconductor chip module comprises a bonding pad and a conductive wire(26) which electrically connects the connection pad.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}Semiconductor Package {SEMICONDUCTOR PACKAGE}

본 발명은 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package.

최근 들어, 방대한 데이터를 저장 및 저장된 데이터를 단 시간 내 처리하는 반도체 소자를 포함하는 반도체 패키지가 개발되고 있다. 반도체 소자를 포함하는 반도체 패키지는 퍼스널 컴퓨터, 텔레비전 수신기, 가전 제품, 정보통신 기기 등에 폭넓게 적용되고 있다.In recent years, semiconductor packages including semiconductor devices for storing massive data and processing stored data in a short time have been developed. BACKGROUND Semiconductor packages containing semiconductor devices have been widely applied to personal computers, television receivers, home appliances, information and communication devices, and the like.

일반적으로, 반도체 패키지는 웨이퍼 상에 트랜지스터, 저항, 커패시터 등과 같은 소자를 집적하여 반도체 칩을 형성하는 반도체 칩 제조 공정 및 반도체 칩을 웨이퍼로부터 개별화하여 외부 회로 기판 등과 전기적으로 접속 및 취성이 약한 반도체 칩을 외부로부터 인가된 충격 및/또는 진동으로부터 보호하는 패키지 공정에 의하여 제조된다.In general, a semiconductor package is a semiconductor chip manufacturing process for forming a semiconductor chip by integrating devices such as transistors, resistors, capacitors, and the like on a wafer, and a semiconductor chip having a weak electrical connection and brittleness with an external circuit board by individualizing the semiconductor chip from the wafer. It is manufactured by a package process that protects it from externally applied shocks and / or vibrations.

최근 들어, 반도체 패키지의 데이터 저장 용량 및 데이터 처리 속도를 보다 향상시키기 위해서 다수개의 반도체 칩들을 하나의 패키지에 적용하는 기술이 개발된 바 있다.Recently, in order to further improve data storage capacity and data processing speed of a semiconductor package, a technology of applying a plurality of semiconductor chips to a single package has been developed.

이와 다르게, 최근에는 데이터를 저장하는 역할을 하는 데이터 저장용 반도 체 패키지 및 로직 기능을 갖는 시스템 패키지를 하나의 패키지로 구현한 패키지 온 패키지(Package On Package, POP)가 개발된 바 있다.In contrast, recently, a package on package (POP) has been developed that implements a semiconductor package for storing data and a system package having logic functions as one package.

일반적으로, 종래 POP는 데이터 저장용 반도체 패키지 상에 시스템 패키지를 적층하는 구조를 갖기 때문에 POP의 전체 부피 및 높이가 높아지게 된다.In general, the conventional POP has a structure in which a system package is stacked on a semiconductor package for data storage, thereby increasing the overall volume and height of the POP.

본 발명은 부피 및 두께를 크게 감소시킨 POP 구조를 갖는 반도체 패키지를 제공함에 있다.The present invention provides a semiconductor package having a POP structure with greatly reduced volume and thickness.

본 발명에 따른 반도체 패키지는 제1 영역 및 상기 제1 영역과 인접한 제2 영역을 갖는 기판 몸체, 상기 기판 몸체의 제1 면 상에 배치된 접속 패드 및 상기 제1 면과 대향 하는 제2 면 상에 배치된 볼 랜드를 포함하는 기판, 상기 제1 영역에 부착되며 상기 접속 패드와 전기적으로 접속되는 본딩 패드를 갖는 반도체 칩 모듈, 상기 반도체 칩 모듈을 몰딩하는 몰딩 부재 및 상기 기판의 상기 제1 면 상에 배치되며, 상기 접속 패드와 전기적으로 연결되는 연결 부재를 포함한다.The semiconductor package according to the present invention has a substrate body having a first region and a second region adjacent to the first region, a connection pad disposed on the first surface of the substrate body, and a second surface facing the first surface. A substrate comprising a ball land disposed on the semiconductor chip module having a bonding pad attached to the first region and electrically connected to the connection pad, a molding member for molding the semiconductor chip module, and the first surface of the substrate. A connection member disposed on and electrically connected to the connection pad.

반도체 패키지의 상기 본딩 패드는 상기 반도체 칩 모듈의 에지에 배치된다.The bonding pad of the semiconductor package is disposed at the edge of the semiconductor chip module.

반도체 패키지의 상기 반도체 칩 모듈은 상기 접속 패드 및 상기 본딩 패드를 전기적으로 연결하는 도전성 와이어를 포함한다.The semiconductor chip module of the semiconductor package includes a conductive wire that electrically connects the connection pad and the bonding pad.

반도체 패키지의 상기 반도체 칩 모듈은 적어도 2 개가 적층 된 반도체 칩들을 포함한다.The semiconductor chip module of the semiconductor package includes at least two stacked semiconductor chips.

본 발명에 따른 반도체 패키지는 마주보도록 배치된 제1 및 제2 기판들, 상기 제1 및 제2 기판들 사이에 개재되며, 상기 제1 기판에 배치된 제1 접속 패드와 전기적으로 연결되는 제1 본딩 패드를 갖는 제1 반도체 칩 모듈, 상기 제1 및 제2 기판들 사이에 개재되며, 상기 제2 기판에 배치된 제2 접속 패드와 전기적으로 연결되는 제2 본딩 패드를 갖는 제2 반도체 칩 모듈, 상기 제1 및 제2 접속 패드들을 전기적으로 연결하는 연결 부재 및 상기 제1 및 제2 반도체 칩 모듈들을 각각 몰딩하는 몰딩 부재를 포함한다.The semiconductor package according to the present invention includes a first and second substrates disposed to face each other, a first interposed between the first and second substrates and electrically connected to a first connection pad disposed on the first substrate. A first semiconductor chip module having a bonding pad, and a second semiconductor chip module having a second bonding pad interposed between the first and second substrates and electrically connected to a second connection pad disposed on the second substrate. And a connecting member electrically connecting the first and second connection pads and a molding member molding the first and second semiconductor chip modules, respectively.

반도체 패키지의 상기 제1 반도체 칩 모듈은 상기 제1 기판상에 배치되며, 상기 제1 본딩 패드 및 상기 제1 접속 패드를 전기적으로 접속하는 제1 도전성 와이어를 포함한다.The first semiconductor chip module of the semiconductor package is disposed on the first substrate and includes a first conductive wire electrically connecting the first bonding pad and the first connection pad.

반도체 패키지의 상기 제2 반도체 칩 모듈은 상기 제2 기판상에 배치되며, 상기 제2 본딩 패드 및 상기 제2 접속 패드를 전기적으로 접속하는 제2 도전성 와이어를 포함한다.The second semiconductor chip module of the semiconductor package is disposed on the second substrate, and includes a second conductive wire electrically connecting the second bonding pad and the second connection pad.

반도체 패키지의 상기 제1 및 제2 반도체 칩 모듈들은 적층 된 적어도 두 개의 반도체 칩들 포함한다.The first and second semiconductor chip modules of the semiconductor package include at least two semiconductor chips stacked.

반도체 패키지의 상기 제1 반도체 칩 모듈이 배치된 상기 제1 기판의 일측면과 대향 하는 타측면에 배치되며 상기 제1 접속 패드와 전기적으로 연결된 볼 랜드를 포함한다.And a ball land disposed on the other side of the semiconductor package facing the one side of the first substrate on which the first semiconductor chip module is disposed and electrically connected to the first connection pad.

반도체 패키지의 상기 연결 부재는 도전 볼(conductive ball)이다.The connecting member of the semiconductor package is a conductive ball.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, a semiconductor package according to embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, and those skilled in the art will appreciate The present invention may be embodied in various other forms without departing from the spirit of the invention.

도 1은 본 발명의 일 실시예에 의한 반도체 패키지의 단면도이다. 도 2는 본 발명의 다른 실시예에 의한 반도체 패키지의 단면도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention. 2 is a cross-sectional view of a semiconductor package according to another embodiment of the present invention.

도 1에 도시된 반도체 패키지는 특히, POP(Package On Package) 구조에 적합하다.The semiconductor package shown in FIG. 1 is particularly suitable for a package on package (POP) structure.

도 1을 참조하면, 반도체 패키지(100)는 기판(10), 반도체 칩 모듈(20), 몰딩 부재(30) 및 연결 부재(40)를 포함한다.Referring to FIG. 1, the semiconductor package 100 includes a substrate 10, a semiconductor chip module 20, a molding member 30, and a connection member 40.

기판(10)은 기판 몸체(13), 접속 패드(15) 및 볼 랜드(17)를 갖는다.The substrate 10 has a substrate body 13, a connection pad 15 and a ball land 17.

기판 몸체(13)는, 예를 들어, 플레이트 형상을 갖는다. 기판 몸체(13)는, 인쇄회로기판일 수 있다. 기판 몸체(13)는 제1 면(11) 및 제1 면(11)과 대향 하는 제2 면(12)을 갖는다. 또한, 기판 몸체(13)는, 예를 들어, 2 개의 영역들로 구분되며, 2 개의 영역들은 기판 몸체(13)의 중앙부를 기준으로 좌우 대칭된 형상을 갖는다. 이하, 기판 몸체(13)의 2 개의 영역들을 제1 영역(FR) 및 제2 영역(SR)으로 정의하기로 한다.The substrate body 13 has a plate shape, for example. The substrate body 13 may be a printed circuit board. The substrate body 13 has a first face 11 and a second face 12 opposite the first face 11. In addition, the substrate body 13 is divided into, for example, two regions, and the two regions have a symmetrical shape with respect to the center of the substrate body 13. Hereinafter, two regions of the substrate body 13 will be defined as a first region FR and a second region SR.

접속 패드(15)는 제1 면(11)의 중앙 부분에 배치되며, 접속 패드(15)는 제1 및 제2 영역(FR, SR)들로 연장된다.The connection pad 15 is disposed at the center portion of the first surface 11, and the connection pad 15 extends into the first and second regions FR and SR.

볼 랜드(17)는 기판 몸체(13)의 제2 면(12)에 배치되며, 볼 랜드(17)는 기판 몸체(13)의 제1 면(11)에 형성된 접속 패드(15)와 전기적으로 연결된다.The ball lands 17 are disposed on the second side 12 of the substrate body 13, and the ball lands 17 are electrically connected to the connection pads 15 formed on the first side 11 of the substrate body 13. Connected.

반도체 칩 모듈(20)은 기판 몸체(13)의 제1 영역(FR) 또는 제2 영역(SR) 들 중 어느 하나에 선택적으로 배치된다. 본 실시예에서, 반도체 칩 모듈(20)은 반도체 칩(22) 및 도전성 와이어(26)를 포함한다.The semiconductor chip module 20 is selectively disposed in either the first region FR or the second region SR of the substrate body 13. In this embodiment, the semiconductor chip module 20 includes a semiconductor chip 22 and a conductive wire 26.

반도체 칩(22)은 반도체 칩 몸체(21) 및 본딩 패드(23)를 갖는다. 반도체 칩 몸체(21)는, 예를 들어, 데이터를 저장하는 데이터 저장부(미도시) 및 데이터를 처리하는 데이터 처리부(미도시)를 포함한다. 본딩 패드(23)는, 반도체 칩 몸체(21) 상에 배치되며, 데이터 저장부 및/또는 데이터 처리부와 전기적으로 연결된다. 본 실시예에서, 본딩 패드(23)는, 예를 들어, 반도체 칩 몸체(21)의 에지와 근접한 곳에 배치된다. 반도체 칩(22)은 접착 부재(24)를 이용하여, 예를 들어, 기판 몸체(13)의 제1 영역(FR) 상에 배치된다.The semiconductor chip 22 has a semiconductor chip body 21 and a bonding pad 23. The semiconductor chip body 21 includes, for example, a data storage unit (not shown) for storing data and a data processing unit (not shown) for processing data. The bonding pads 23 are disposed on the semiconductor chip body 21 and electrically connected to the data storage unit and / or the data processing unit. In this embodiment, the bonding pads 23 are disposed, for example, in proximity to the edge of the semiconductor chip body 21. The semiconductor chip 22 is disposed on, for example, the first region FR of the substrate body 13 using the adhesive member 24.

도전성 와이어(26)는 반도체 칩 몸체(21)에 형성된 본딩 패드(23) 및 기판 몸체(13)에 형성된 접속 패드(15)를 전기적으로 연결한다.The conductive wires 26 electrically connect the bonding pads 23 formed on the semiconductor chip body 21 and the connection pads 15 formed on the substrate body 13.

본 실시예에서는 비록 반도체 칩 모듈(20)이 하나의 반도체 칩(22)을 포함하는 것이 도시 및 설명되고 있지만, 이와 다르게, 반도체 칩 모듈(20)은 도 2에 도시된 바와 같이 복수개가 적층된 반도체 칩(22)들을 포함할 수 있다.Although the semiconductor chip module 20 includes one semiconductor chip 22 in the present embodiment, it is illustrated and described. Alternatively, a plurality of semiconductor chip modules 20 may be stacked as illustrated in FIG. 2. The semiconductor chips 22 may be included.

몰딩 부재(30)는 반도체 칩 모듈(20)을 덮는다. 몰딩 부재(30)는 에폭시 수지 등을 포함할 수 있다.The molding member 30 covers the semiconductor chip module 20. The molding member 30 may include an epoxy resin or the like.

연결 부재(40)는, 예를 들어, 접속 패드(15)에 전기적으로 접속된다. 연결 부재(40)는, 예를 들어, 솔더를 포함하는 솔더볼 일 수 있고, 기판 몸체(13)의 제1 면(11)으로부터 측정된 연결 부재(40)의 높이는, 예를 들어, 기판 몸체(13)의 제1 면(11)으로부터 측정된 몰딩 부재(30)의 높이보다 높게 형성된다.The connection member 40 is electrically connected to the connection pad 15, for example. The connecting member 40 may be, for example, a solder ball including solder, and the height of the connecting member 40 measured from the first surface 11 of the substrate body 13 may be, for example, a substrate body ( It is formed higher than the height of the molding member 30 measured from the first surface 11 of 13).

도 3은 본 발명의 또 다른 실시예에 의한 반도체 패키지의 단면도이다. 도 4는 본 발명의 또 다른 실시예에 의한 반도체 패키지의 단면도이다.3 is a cross-sectional view of a semiconductor package according to still another embodiment of the present invention. 4 is a cross-sectional view of a semiconductor package according to still another embodiment of the present invention.

도 3을 참조하면, 반도체 패키지(300)는 제1 기판(310), 제2 기판(320), 제1 반도체 칩 모듈(330), 제2 반도체 칩 모듈(340), 연결 부재(350) 및 몰딩 부재(360)를 포함한다.Referring to FIG. 3, the semiconductor package 300 may include a first substrate 310, a second substrate 320, a first semiconductor chip module 330, a second semiconductor chip module 340, a connection member 350, and the like. And a molding member 360.

제1 기판(310)은 플레이트 형상을 가진다. 제1 기판(310)은, 예를 들어, 제1 기판 몸체(311), 제1 접속 패드(315) 및 볼 랜드(317)를 갖는다. 이에 더하여, 제1 기판(310)은 볼 랜드(317)와 전기적으로 접속된 솔더볼(319)을 더 포함할 수 있다.The first substrate 310 has a plate shape. The first substrate 310 has, for example, a first substrate body 311, a first connection pad 315, and a ball land 317. In addition, the first substrate 310 may further include a solder ball 319 electrically connected to the ball land 317.

제1 기판 몸체(311)는 제1 면(312), 제1 면(312)과 대향 하는 제2 면(314)을 갖는다. 제1 기판 몸체(311)는 제1 기판 몸체(311)의 중앙부를 기준으로 대칭된 제1 영역(FR) 및 제2 영역(SR)을 갖는다.The first substrate body 311 has a first side 312 and a second side 314 opposite the first side 312. The first substrate body 311 has a first region FR and a second region SR that are symmetrical with respect to the central portion of the first substrate body 311.

제1 접속 패드(315)는 제1 기판 몸체(311)의 제1 면(312) 상에 배치된다. 제1 접속 패드(315)는 제1 기판 몸체(311)의 중앙부에 배치된다.The first connection pad 315 is disposed on the first surface 312 of the first substrate body 311. The first connection pad 315 is disposed in the center of the first substrate body 311.

볼 랜드(317)는, 제2 면(314) 상에 배치되며, 볼 랜드(317) 및 제1 접속 패드(315)는 전기적으로 연결된다.The ball land 317 is disposed on the second surface 314, and the ball land 317 and the first connection pad 315 are electrically connected to each other.

제2 기판(320)은 제1 기판(310)과 마주한다. 예를 들어, 제2 기판(320)은 플레이트 형상을 가진다. 제2 기판(320)은, 예를 들어, 제2 기판 몸체(321), 제2 접속 패드(325)를 포함한다.The second substrate 320 faces the first substrate 310. For example, the second substrate 320 has a plate shape. The second substrate 320 includes, for example, a second substrate body 321 and a second connection pad 325.

제2 기판 몸체(321)는 제3 면(322), 제3 면(322)과 대향 하는 제4 면(324)을 갖는다. 제2 기판 몸체(321)는 제2 기판 몸체(321)의 중앙부를 기준으로 대칭된 제1 영역(FR) 및 제2 영역(SR)을 갖는다.The second substrate body 321 has a third face 322, a fourth face 324 opposite the third face 322. The second substrate body 321 has a first region FR and a second region SR that are symmetrical with respect to the central portion of the second substrate body 321.

제2 접속 패드(325)는 제2 기판 몸체(321)의 제3 면(322) 상에 배치된다. 제2 접속 패드(325)는 제2 기판 몸체(321)의 중앙부에 배치된다.The second connection pad 325 is disposed on the third surface 322 of the second substrate body 321. The second connection pad 325 is disposed at the center of the second substrate body 321.

제1 반도체 칩 모듈(330)은, 예를 들어, 제1 기판(310)의 제2 영역(SR) 상에 선택적으로 배치된다. 제1 반도체 칩 모듈(330)은 제1 반도체 칩(331) 및 제1 도전성 와이어(335)를 포함한다. The first semiconductor chip module 330 is selectively disposed on, for example, the second region SR of the first substrate 310. The first semiconductor chip module 330 includes a first semiconductor chip 331 and a first conductive wire 335.

제2 영역(SR) 상에 배치된 제1 반도체 칩(331)은 데이터를 처리하는 데이터 처리부(미도시) 및 데이터를 저장하는 데이터 저장부(미도시) 및 제1 본딩 패드(332)를 포함한다. 제1 반도체 칩(331)은 접착 부재(334)를 이용하여 제1 기판(310)의 제2 영역(SR)에 부착된다. 제1 반도체 칩(331)의 제1 본딩 패드(332)는, 예를 들어, 제1 반도체 칩(331)의 에지쪽에 배치되며, 제1 본딩 패드(332)는 데이터 저장부 및/또는 데이터 처리부와 전기적으로 연결된다.The first semiconductor chip 331 disposed on the second region SR includes a data processor (not shown) that processes data, a data storage unit (not shown) that stores data, and a first bonding pad 332. do. The first semiconductor chip 331 is attached to the second region SR of the first substrate 310 using the adhesive member 334. The first bonding pad 332 of the first semiconductor chip 331 is disposed at an edge of the first semiconductor chip 331, for example, and the first bonding pad 332 is a data storage unit and / or a data processing unit. Is electrically connected to the

제1 도전성 와이어(335)는 제1 반도체 칩(331)의 제1 본딩 패드(332) 및 제1 접속 패드(315)를 전기적으로 연결한다.The first conductive wire 335 electrically connects the first bonding pad 332 and the first connection pad 315 of the first semiconductor chip 331.

제2 반도체 칩 모듈(340)은, 예를 들어, 제2 기판(320)의 제1 영역(FR) 상에 선택적으로 배치된다. 제2 반도체 칩 모듈(340)은 제2 반도체 칩(341) 및 제2 도전성 와이어(345)를 포함한다. The second semiconductor chip module 340 is selectively disposed on, for example, the first region FR of the second substrate 320. The second semiconductor chip module 340 includes a second semiconductor chip 341 and a second conductive wire 345.

제1 영역(FR) 상에 배치된 제2 반도체 칩(341)은 데이터를 처리하는 데이터 처리부(미도시) 및 데이터를 저장하는 데이터 저장부(미도시) 및 제2 본딩 패드(342)를 포함한다. 제2 반도체 칩(341)은 접착 부재(344)를 이용하여 제2 기판(320)의 제1 영역(FR)에 부착된다. 제2 반도체 칩(341)의 제2 본딩 패드(342)는, 예를 들어, 제2 반도체 칩(341)의 에지 쪽에 배치되며, 제2 본딩 패드(342)는 데이터 저장부 및/또는 데이터 처리부와 전기적으로 연결된다.The second semiconductor chip 341 disposed on the first region FR includes a data processor (not shown) that processes data, a data storage unit (not shown) that stores data, and a second bonding pad 342. do. The second semiconductor chip 341 is attached to the first region FR of the second substrate 320 using the adhesive member 344. The second bonding pad 342 of the second semiconductor chip 341 is disposed, for example, on the edge side of the second semiconductor chip 341, and the second bonding pad 342 is a data storage unit and / or a data processing unit. Is electrically connected to the

제2 도전성 와이어(345)는 제2 반도체 칩(341)의 제2 본딩 패드(342) 및 제2 접속 패드(325)를 전기적으로 연결한다.The second conductive wire 345 electrically connects the second bonding pad 342 and the second connection pad 325 of the second semiconductor chip 341.

몰딩 부재(360)는 제1 반도체 칩 모듈(330) 및 제2 반도체 칩 모듈(330)을 덮는다. 제1 및 제2 반도체 칩 모듈(330, 340)을 덮는 몰딩 부재(360)는 에폭시 수지 등을 포함한다.The molding member 360 covers the first semiconductor chip module 330 and the second semiconductor chip module 330. The molding member 360 covering the first and second semiconductor chip modules 330 and 340 may include an epoxy resin or the like.

연결 부재(350)는 제1 기판(310)의 제1 접속 패드(315) 및 제2 기판(320)의 제2 접속 패드(325)를 전기적으로 연결하여, 제1 기판(310)의 볼 랜드(319)를 통해 입력된 신호는 제1 접속 패드(315), 제2 접속 패드(325) 및 제2 도전성 와이어(345)를 통해 제2 반도체 칩(341)으로 인가된다.The connection member 350 electrically connects the first connection pad 315 of the first substrate 310 and the second connection pad 325 of the second substrate 320 to form a ball land of the first substrate 310. The signal input through 319 is applied to the second semiconductor chip 341 through the first connection pad 315, the second connection pad 325, and the second conductive wire 345.

본 실시예에서는 비록 제1 및 제2 반도체 칩 모듈(330, 340)들이 각각 하나의 제1 및 제2 반도체 칩(331,341)을 포함하는 것이 도시 및 설명되고 있지만, 이와 다르게, 도 4에 도시된 바와 같이 제1 및 제2 반도체 칩(331,341)들은 적어도 2 개가 적층된 반도체 칩(331,341)들을 포함할 수 있다.In the present exemplary embodiment, although the first and second semiconductor chip modules 330 and 340 each include one first and second semiconductor chip 331 and 341, differently illustrated in FIG. As described above, the first and second semiconductor chips 331 and 341 may include at least two stacked semiconductor chips 331 and 341.

이상에서 상세하게 설명한 바에 의하면, 2 개의 기판들 사이에 각각 엇갈리게 적어도 2 개의 반도체 칩 모듈들을 배치하고, 각 반도체 칩 모듈들을 연결 부재 로 연결하여 POP 구조를 갖는 반도체 패키지를 제조하여 POP 구조를 갖는 반도체 패키지의 부피 및 두께를 크게 감소 시키는 역할을 한다.As described in detail above, at least two semiconductor chip modules are alternately disposed between two substrates, and each semiconductor chip module is connected to a connecting member to manufacture a semiconductor package having a POP structure, thereby forming a semiconductor having a POP structure. It greatly reduces the volume and thickness of the package.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge in the scope of the present invention described in the claims and It will be appreciated that various modifications and variations can be made in the present invention without departing from the scope of the art.

도 1은 본 발명의 일 실시예에 의한 반도체 패키지의 단면도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 2는 본 발명의 다른 실시예에 의한 반도체 패키지의 단면도이다.2 is a cross-sectional view of a semiconductor package according to another embodiment of the present invention.

도 3은 본 발명의 또 다른 실시예에 의한 반도체 패키지의 단면도이다.3 is a cross-sectional view of a semiconductor package according to still another embodiment of the present invention.

도 4는 본 발명의 또 다른 실시예에 의한 반도체 패키지의 단면도이다.4 is a cross-sectional view of a semiconductor package according to still another embodiment of the present invention.

Claims (9)

제1 영역 및 상기 제1 영역과 인접한 제2 영역을 갖는 기판 몸체, 상기 기판 몸체의 제1 면 상에 배치된 접속 패드 및 상기 제1 면과 대향 하는 제2 면 상에 배치된 볼 랜드를 포함하는 기판;A substrate body having a first region and a second region adjacent to the first region, a connection pad disposed on a first side of the substrate body and a ball land disposed on a second side opposite the first side A substrate; 상기 제1 영역에 부착되며 상기 접속 패드와 전기적으로 접속되는 본딩 패드를 갖는 반도체 칩 모듈;A semiconductor chip module attached to the first region and having a bonding pad electrically connected to the connection pad; 상기 반도체 칩 모듈을 몰딩하는 몰딩 부재; 및A molding member for molding the semiconductor chip module; And 상기 기판의 상기 제1 면 상에 배치되며, 상기 접속 패드와 전기적으로 연결되는 연결 부재를 포함하는 반도체 패키지.And a connection member disposed on the first surface of the substrate and electrically connected to the connection pad. 제1항에 있어서, 상기 반도체 칩 모듈은 상기 접속 패드 및 상기 본딩 패드를 전기적으로 연결하는 도전성 와이어를 포함하는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the semiconductor chip module comprises a conductive wire electrically connecting the connection pad and the bonding pad. 제1항에 있어서,The method of claim 1, 상기 반도체 칩 모듈은 적어도 2 개가 적층 된 반도체 칩들을 포함하는 것을 특징으로 하는 반도체 패키지.The semiconductor chip module comprises at least two stacked semiconductor chips. 마주보도록 배치된 제1 및 제2 기판들;First and second substrates disposed to face each other; 상기 제1 및 제2 기판들 사이에 개재되며, 상기 제1 기판에 배치된 제1 접속 패드와 전기적으로 연결되는 제1 본딩 패드를 갖는 제1 반도체 칩 모듈;A first semiconductor chip module interposed between the first and second substrates and having a first bonding pad electrically connected to a first connection pad disposed on the first substrate; 상기 제1 및 제2 기판들 사이에 개재되며, 상기 제2 기판에 배치된 제2 접속 패드와 전기적으로 연결되는 제2 본딩 패드를 갖는 제2 반도체 칩 모듈;A second semiconductor chip module interposed between the first and second substrates, the second semiconductor chip module having a second bonding pad electrically connected to a second connection pad disposed on the second substrate; 상기 제1 및 제2 접속 패드들을 전기적으로 연결하는 연결 부재; 및A connection member electrically connecting the first and second connection pads; And 상기 제1 및 제2 반도체 칩 모듈들을 각각 몰딩하는 몰딩 부재를 포함하는 반도체 패키지.And a molding member configured to mold the first and second semiconductor chip modules, respectively. 제4항에 있어서,The method of claim 4, wherein 상기 제1 반도체 칩 모듈은 상기 제1 기판상에 배치되며, 상기 제1 본딩 패드 및 상기 제1 접속 패드를 전기적으로 접속하는 제1 도전성 와이어를 포함하는 것을 특징으로 하는 반도체 패키지.And the first semiconductor chip module is disposed on the first substrate, and includes a first conductive wire electrically connecting the first bonding pad and the first connection pad. 제4항에 있어서,The method of claim 4, wherein 상기 제2 반도체 칩 모듈은 상기 제2 기판상에 배치되며, 상기 제2 본딩 패드 및 상기 제2 접속 패드를 전기적으로 접속하는 제2 도전성 와이어를 포함하는 것을 특징으로 하는 반도체 패키지.And the second semiconductor chip module is disposed on the second substrate and comprises a second conductive wire electrically connecting the second bonding pad and the second connection pad. 제4항에 있어서,The method of claim 4, wherein 상기 제1 및 제2 반도체 칩 모듈들은 적층 된 적어도 두 개의 반도체 칩들 포함하는 것을 특징으로 하는 반도체 패키지.And the first and second semiconductor chip modules include at least two semiconductor chips stacked on top of each other. 제4항에 있어서,The method of claim 4, wherein 상기 제1 반도체 칩 모듈이 배치된 상기 제1 기판의 일측면과 대향 하는 타측면에 배치되며 상기 제1 접속 패드와 전기적으로 연결된 볼 랜드를 포함하는 것을 특징으로 하는 반도체 패키지.And a ball land disposed on the other side surface of the first substrate on which the first semiconductor chip module is disposed and electrically connected to the first connection pad. 제4항에 있어서,The method of claim 4, wherein 상기 연결 부재는 도전 볼(conductive ball)인 것을 특징으로 하는 반도체 패키지.And the connection member is a conductive ball.
KR1020070076005A 2007-07-27 2007-07-27 Semiconductor package KR20090011940A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070076005A KR20090011940A (en) 2007-07-27 2007-07-27 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070076005A KR20090011940A (en) 2007-07-27 2007-07-27 Semiconductor package

Publications (1)

Publication Number Publication Date
KR20090011940A true KR20090011940A (en) 2009-02-02

Family

ID=40683002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070076005A KR20090011940A (en) 2007-07-27 2007-07-27 Semiconductor package

Country Status (1)

Country Link
KR (1) KR20090011940A (en)

Similar Documents

Publication Publication Date Title
KR101070913B1 (en) Stacked die package
JP5222509B2 (en) Semiconductor device
US9230898B2 (en) Integrated circuit packaging system with package-on-package and method of manufacture thereof
KR101076062B1 (en) Offset integrated circuit package-on-package stacking system
KR100813624B1 (en) Semiconductor package and method for manufacturing the same
US20090032927A1 (en) Semiconductor substrates connected with a ball grid array
KR20040014156A (en) Semiconductor device
US20070278639A1 (en) Semiconductor Device Stack and Method for Its Production
KR20200067902A (en) Semiconductor device assembly comprising multiple semiconductor die tiling stacks
US8441129B2 (en) Semiconductor device
KR100881399B1 (en) Stacked semiconductor package
KR20090011940A (en) Semiconductor package
KR100895815B1 (en) Semiconductor package and method of manufacturing theereof
US20090057916A1 (en) Semiconductor package and apparatus using the same
KR20010018945A (en) Semiconductor package
KR20140148112A (en) Image sensor package and the method of manufacturing thereof
KR20090105570A (en) Stacked semiconductor package
US11749612B2 (en) Semiconductor package device
US20150294957A1 (en) Chip packaging structure
KR100876896B1 (en) Stacked semiconductor package
KR100542673B1 (en) Semiconductor package
KR20060000729A (en) Semiconductor chip package
KR20110016028A (en) Stacked semiconductor package
KR20090098071A (en) Stacked semiconductor package
KR100400827B1 (en) semiconductor package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid