KR20090011237A - 불순물 농도 구배를 이용한 패턴의 형성 방법 - Google Patents

불순물 농도 구배를 이용한 패턴의 형성 방법 Download PDF

Info

Publication number
KR20090011237A
KR20090011237A KR1020070074623A KR20070074623A KR20090011237A KR 20090011237 A KR20090011237 A KR 20090011237A KR 1020070074623 A KR1020070074623 A KR 1020070074623A KR 20070074623 A KR20070074623 A KR 20070074623A KR 20090011237 A KR20090011237 A KR 20090011237A
Authority
KR
South Korea
Prior art keywords
mask
film
pattern
layer
etching
Prior art date
Application number
KR1020070074623A
Other languages
English (en)
Inventor
양희성
김상인
양승길
김은지
한상민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070074623A priority Critical patent/KR20090011237A/ko
Publication of KR20090011237A publication Critical patent/KR20090011237A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/60—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 패턴의 형성 방법을 제공한다. 이 방법은 기판을 준비하는 단계, 상기 기판 상에 상기 기판 상의 높이에 따라 불순물 농도 구배를 가지는 하드 마스크 막을 형성하는 단계, 및 상기 하드 마스크 막을 패터닝하여 하드 마스크 패턴을 형성하는 단계를 포함하되, 상기 하드 마스크 패턴은 양의 기울기를 가진다.
더블 패터닝, 불순물 농도 구배, 키홀, 종횡비

Description

불순물 농도 구배를 이용한 패턴의 형성 방법{THE PATTTERN FORMING METHOD BY USING THE DOPANT DENSITY DISTRIBUTION}
본 발명은 반도체 소자의 패턴의 형성 방법에 관한 것으로, 더 구체적으로는 높은 종횡비(high aspect ratio)를 가진 더블 패턴의 형성 방법에 관한 것이다.
본 발명은 반도체 소자의 패턴의 형성 방법에 관한 것으로, 더 구체적으로는 높은 종횡비(high aspect ratio) 패턴의 형성 방법에 관한 것이다.
반도체 공정의 최소 선폭이 감소함에 따라, 노광 공정은 최소 선폭 이하의 패턴의 형성을 필요로 한다. 이를 위하여 더블 패터닝(double patterning) 기술이 제안되었다.
도 1a 내지 도 1d는 더블 패터닝 기술의 방법을 설명하기 위한 도면들이다.
도 1a를 참조하면, 반도체 기판(100) 상에 도전막(110)을 형성한다. 상기 도전막(110) 상에 제1 마스크 막(120)을 형성한다. 상기 제1 마스크 막(120) 상에 제2 마스크 막(미도시)을 형성한다. 상기 제2 마스크 막을 패터닝하여 제2 마스크 패턴(130)을 형성한다. 상기 제2 마스크 패턴(130)의 상부면과 측면을 콘퍼멀(conformal)하게 덮는 스페이서 막(140)을 형성한다. 다만, 한 쌍의 상기 제 2 마스크 패턴들(130)을 덮는 상기 스페이서 막들(140)의 서로 인접한 측면은 서로 접촉하지 않는다. 즉, 상기 제1 스페이서들(140) 사이에 그루브(groove, 155)가 형성될 수 있다. 상기 그루브(155)를 채우는 제 3 마스크 막(150)을 형성한다. 상기 제3 마스크 막(150)의 상부면은 같은 평면상에 있을 수 있다. 다만, 상기 그루브(155)를 채우는 상기 제3 마스크 막(150)은 키홀(key hole, 160)를 가질 수 있다. 상기 키홀(160)은 상기 스페어서 막(140)의 스텝 커버리지(step coverage), 상기 제2 마스크 패턴(130)의 종횡비(aspect ratio) 및 상기 제2 마스크 패턴(130)의 기울기에 의존할 수 있다.
도 1b를 참조하면, 상기 제3 마스크 막(150)을 식각하여 상기 스페이서 막(140)이 노출될 수 있다. 상기 식각은 에치백 공정 또는 화학 기계적 연마 공정을 이용할 수 있다. 상기 에치백 공정의 경우, 상기 제3 마스크 막(150)과 상기 스페이서 막(140)은 식각 선택성을 가질 수 있다. 상기 식각에 의하여 제3 마스크 패턴(150b)이 형성된다. 상기 제3 마스크 패턴(150b)은 상기 키홀(160)을 포함할 수 있다.
도 1c를 참조하면, 상기 제 3 마스크 패턴(150b)을 식각 마스크로 사용하여, 노출된 상기 스페이서 막(140b) 및 상기 제1 마스크 막(120)을 식각하여, 제1 마스크 패턴(120c), 스페이서 패턴(140c)을 형성할 수 있다. 이에 따라, 상기 제3 마스크 패턴(160c) 및 상기 제2 마스크 패턴(130c)은 리세스(recess)될 수 있다.
도 1d를 참조하면, 상기 제3 마스크 패턴(160c) 및 상기 제2 마스크 패턴(130c)을 식각 마스크로 상기 도전막(110)을 식각하여, 도전 패턴(110d)을 형성 할 수 있다. 다만, 리세스된 상기 제3 마스크 패턴(160c)은 상기 도전막(110)을 식각하는 동안 전부 또는 일부가 제거될 수 있다. 이에 따라, 상기 스페이서 패턴(140c) 및 상기 제 1 마스크 패턴(120c)의 일부 또는 전부가 식각될 수 있다. 결국, 상기 제1 마스크 패턴(120d) 및 상기 도전 패턴(110d)에 그루브가 형성될 수 있다. 상기 도전 패턴(110d) 및 상기 제1 마스크 패턴(120d)는 식각 특성에 따라 다양하게 변형될 수 있다. 이에 따라, 상기 도전 패턴(110d) 또는 상기 제1 마스크 패턴(120d)은 손상될 수 있다. 따라서, 이러한 손상을 방지하기 위하여 상기 제3 마스크막(150) 형성시 상기 키홀(160)을 제거할 필요가 있다.
본 발명이 이루고자 하는 일 기술적 과제는 더블 패턴의 형성에 있어서 식각 기울기를 가지고 있어 키홀(key hole)이 없는 패턴의 형성 방법을 제공하는데 있다.
상기 해결하고자 하는 기술적 과제를 달성하기 위하여 본 발명은 패턴의 형성 방법을 제공한다.
이 방법은 기판을 준비하는 단계, 상기 기판 상에 상기 기판 상의 높이에 따라 불순물 농도 구배를 가지는 하드 마스크 막을 형성하는 단계, 및 상기 하드 마스크 막을 패터닝하여 하드 마스크 패턴을 형성하는 단계를 포함하되, 상기 하드 마스크 패턴은 양의 기울기를 가진다.
이 방법은 기판을 준비하는 단계, 상기 기판 상에 제1 마스크 막을 형성하는 단계, 상기 제1 마스크 막 상에 제2 마스크 막을 형성하는 단계, 및 상기 제2 마스크 막을 패터닝하여 양의 기울기를 가진 제2 마스크 패턴을 형성하는 단계를 포함하되, 상기 제2 마스크 막은 상기 제2 마스크 막의 높이에 따른 불순물 농도 구배를 가진다.
본 발명의 일 실시예에 따르면, 상기 제2 마스크 패턴은 실리콘 산화막(SiO2), 실리콘 질화막(SiN), 폴리 실리콘(poly Si), 실리콘 산화질화막(SiON), 타이타늄 질화막(TiN) 중에서 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제2 마스크 패턴을 식각 마스크로 상기 제1 마스크 막의 일부 또는 전부를 식각하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제2 마스크 막이 P형의 폴리실리콘이고, 상기 불순물 농도는 상기 제 1 마스크 막과 접촉하는 부분에서부터 높이가 증가함에 따라 감소할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제2 마스크 막이 N형의 폴리실리콘이고, 상기 불순물 농도는 상기 제 1 마스크 막과 접촉하는 부분에서 부터 높이가 증가함에 따라 증가하는 것을 특징으로 하는 패턴의 형성 방법.
본 발명의 일 실시예에 따르면, 상기 제2 마스크 패턴을 형성하는 단계는 불소 이온이나 염소 이온을 이용하여 이방성 식각할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제2 마스크 패턴의 측면에 콘퍼멀한 스페이서 막를 형성하는 단계, 상기 스페이서 막의 측면 및 상부면에 제3 마스크 막 을 형성하는 단계, 상기 제3 마스크 막을 식각하여 상기 스페이서 막의 상부면을 노출시키어 제3 마스크 패턴을 형성하는 단계, 상기 제3 마스크 패턴 및 상기 제2 마스크 패턴을 식각 마스크로 사용하여 상기 스페이서 막 및 상기 제1 마스크 막을 식각하여 상기 기판을 노출시키는 단계, 및 상기 제3 마스크 패턴 및 상기 제2 마스크 패턴을 식각 마스크로 사용하여 상기 기판을 식각하는 단계를 더 포함할 수 있다.
본 발명에 의하면, 하드 마스크 패턴에 불순물 농도 구배를 주어, 상기 하드 마스크 패턴을 형성하는 경우, 상기 하드 마스크 패턴에 기울기를 조절할 수 있다. 이에 따라, 상기 하드 마스크 패턴들 사이를 채우는 물질에 키홀 형성을 억제할 수 있다.
상술한 문제점을 해결하기 위하여 본 발명은 패턴 형성 방법을 제공한다.
이 방법은 기판 상에 도전막을 형성하는 단계, 상기 도전막 상에 제1 마스크 막을 형성하는 단계, 상기 제1 마스크 막 상에 제2 마스크 막을 형성하는 단계, 및 상기 제2 마스크 막을 패터닝하여 양의 기울기를 가진 제2 마스크 패턴을 형성하는 단계를 포함하되, 상기 제2 마스크 막은 상기 제2 마스크 막의 높이에 따른 불순물 농도 구배를 가진다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 반도체 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 반도체 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 2a 내지 도 2e 은 본 발명의 일 실시예에 따른, 더블 패턴 형성 방법을 설명하기 위한 도면들이다.
도 2a를 참조하면, 기판(200) 상에 도전막(210)을 형성한다. 기판(200)은 반도체 기판, 또는 유리 기판일 수 있다. 상기 기판(200) 상에는 하부 구조물(미도시)이 있을 수 있다. 상기 하부 구조물()은 활성영역(미도시) 및 소자 분리막(미도시)을 포함할 수 있다. 또한, 상기 활성 영역(미도시) 상에 게이트 전극(미도시) 및 층간 절연막(미도시)을 포함할 수 있다.
상기 도전막(210)은 도핑된 폴리 실리콘, 텅스턴(W), 알루미늄(Al), 구리(Cu), 금속 질화막, 및 실리사이드 중에서 적어도 하나를 포함할 수 있다.
상기 도전막(210) 상에 제1 마스크 막(220)을 형성한다. 상기 제1 마스크 막(220)은 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4), 실리콘 산화 질화막(SiON) 중에서 적어도 하나를 하나를 포함할 수 있다. 상기 제1 마스크 막(220)은 불순물 을 포함할 수 있다. 상기 제1 마스크 막(220)은 성장법 또는 증착법에 의하여 형성될 수 있다. 상기 증착법은 대기압 화학 기상 증착법(APCVD), 저압 화학 기상 증착법(LPCVD), 플라즈마 강화 화학 기상 증착법(PECVD), 및 고밀도 플라즈마 화학 기상 증착법(HDP CVD) 중에서 적어도 하나일 수 있다. 증착법에 의한 상기 실리콘 산화막는 PSG(phosphi silicate glass), USG(undoped silcicate glass), BPSG(boronphospho silcate glass), BSG(boron silicate glass), TEOS(Si(C2H5O)4) 중에서 적어도 어느 하나를 포함할 수 있다.
상기 제1 마스크 막(220) 상에 제2 마스크 막(미도시)을 형성한다. 상기 제2 마스크 막은 상기 제1 마스크 막(220)과 다른 물질일 수 있다. 이에 따라, 상기 제1 마스크 막(220)과 제2 마스크 막은 식각 선택비를 가지도록 선택될 수 있다. 상기 제2 마스크 막은 타이타늄 나이트라이드(TiN), 실리콘 질화막(SiN), 실리콘산화막(SiO), 폴리실리콘(poly Si) 중에서 적어도 하나를 포함할 수 있다.
상기 제2 마스크 막은 도핑된 폴리실리콘 일 수 있다. 도핑형은 N형 또는 P형일 수 있다. 상기 제2 마스크 막은 불순물 농도 구배를 가질 수 있다. 구체적으로, P형의 경우, 상기 제2 마스크 막의 하부면은 도핑 농도가 높을 수 있고, 상기 제2 마스크 막의 상부면은 도핑 농도가 낮을 수 있다. 한편, N형의 경우, 상기 제2 마스크 막의 하부면은 도핑 농도가 낮고, 상기 제2 마스크 막의 상부면은 노핑 농도가 높을 수 있다.
상기 제2 마스크 막의 불순물 농도 구배는 상기 제2 마스크 막을 형성과 동시에 불순물을 첨가하여 형성될 수 있다. 또는 상기 제2 마스크 막을 형성하고, 이 어서 불순물을 포함하는 가스를 이용하여 확산공정에 의하여 상기 제2 마스크 막의 불순물 농도 구배는 형성할 수 있다. 또는 상기 제2 마스크 막의 불순물 농도 구배는 이온 주입공정을 이용하여 형성될 수 있다.
도 2a를 참조하면, 상기 제 2 마스크 막에 포토 레지스트 패턴(미도시)을 형성하고, 상기 포토 레지스트 패턴(미도시)을 식각 마스크로 상기 제2 마스크 막을 식각하여 제2 마스크 패턴(230)을 형성할 수 있다. 이어서, 상기 포토 레지스트 패턴은 제거될 수 있다.
상기 식각은 플라즈마를 이용한 이방성 식각일 수 있다. 상기 플라즈마는 불소 이온 또는 염소 이온을 포함할 수 있다. 상기 플라즈마 장치는 축전 결합 플라즈마 장치(capacitively coupled plasma machine) , 유도 결합 플라즈마 장치(inductively coupled plasma machine) 중에서 적어도 하나를 포함할 수 있다.
통상적으로, 식각 프로파일(etch profile), 식각 선택성(etch selectivity), 식각 바이어스(etch bias)은 식각 가스들, 압력, 식각 장치, 식각되는 물질의 특성, RF 백 바이어스(RF back bias) 등에 의존할 수 있다. 상기 파라미터들의 조절에 의하여 소정의 식각 프로파일, 식각 바이어스, 식각 선택성 등을 모두 만족시키는 식각 방법은 패턴의 미세화에 의하여 한계에 이르고 있다.
그러나, 상기 제2 마스크 막에 불순물의 농도 구배를 이용하여 식각 특성을 만족시키는 시도는 아직 수행되지 않고 있다. 본 발명에 따르면, 상기 제2 마스크 막에 불순물의 농도 구배를 주어, 소정의 식각 특성을 구현할 수 있는 방법을 제공한다.
예를 들면, 제2 마스크막이 P형 폴리실리콘이고 상기 제2 마스크 막의 상부면의 도핑 농도가 낮을 경우, 상기 제2 마스크 막의 상부면은 상대적으로 음 전하로 대전될 수 있고, 상기 제2 마스크 막의 하부면은 상대적으로 양 전하로 대전될 수 있는 것으로 해석될 수 있다. 이에 따라, 플라즈마의 양이온들은 상기 제2 마스크 막의 상부면에 입사하여 상기 제2 마스크 막을 더 많이 식각할 수 있다. 이에 따라, 상기 제2 마스크 패턴(230)은 양의 기울기를 가질 수 있다.
제2 마스크막이 N형 폴리실리콘이고 상기 제2 마스크 막의 상부면의 도핑 농도가 높을 경우, 상기 제2 마스크 막의 상부면은 상대적으로 음전하로 대전될 수 있고, 상기 제2 마스크 막의 하부면은 상대적으로 양 전하로 대전될 수 있는 것으로 해석할 수 있다. 이에 따라, 플라즈마의 양이온들은 상기 제2 마스크 막의 상부면에 입사하여 상기 제2 마스크 막을 더 많이 식각할 수 있다. 이에 따라, 상기 제2 마스크 패턴(230)은 양의 기울기를 가질 수 있다. 다만, 상기 식각 메카니즘(etch mechanism)은 복잡한 물리 화학적 반응으로, 그 원인을 명확히 규명하는 것은 본 발명의 범위를 벗어난다. 상기 식각은 건식각(drt etch)일 수 있다. 상기 건식각의 경우, 불소 또는 염소를 포함하는 가스를 사용할 수 있다.
도 2b를 참조하면, 상기 제2 마스크 패턴(230)의 양의 기울기를 가지는 상기 제2 마스크 패턴(230) 상에 스페이서 막(240)을 형성할 수 있다. 상기 스페이서 막(240)은 상기 제2 마스크 패턴(230)의 측벽 및 상부면을 콘퍼말 하게 덮을 수 있다. 상기 스페이서 막(240)을 형성한 결과, 상기 제2 마스크 패턴들(230) 사이에 그루브(255)가 형성된다. 즉, 인접한 상기 스페이서 막(240)은 서로 접촉하지 않는 다. 상기 스페이서 막(240)의 두께는 상기 제 2 마스크 패턴의 상부면 및 하부면에서 균일할 수 있다.
상기 스페이서 막(240)은 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4), 실리콘 산화 질화막(SiON) 중에서 적어도 하나를 하나를 포함할 수 있다. 상기 스페이서 막(240)과 상기 제2 마스크 패턴(230)은 식각 선택비를 가질 수 있도록 선택될 수 있다. 상기 스페이서 막(240)은 상기 제1 마스크 막(220)과 같은 물질로 선택될 수 있다.
상기 스페이서 막(240)은 불순물을 포함할 수 있다. 상기 스페이서 막(240)은 성장법 또는 증착법에 의하여 형성될 수 있다. 상기 증착법은 대기압 화학 기상 증착법(APCVD), 저압 화학 기상 증착법(LPCVD) 및 플라즈마 강화 화학 기상 증착법(PECVD), 고밀도 플라즈마 화학 기상 증착법(HDP CVD) 중에서 적어도 하나일 수 있다. 증착법에 의한 상기 실리콘 산화막는 PSG(phosphi silicate glass), USG(undoped silcicate glass), BPSG(boronphospho silcate glass), BSG(boron silicate glass), TEOS(Si(C2H5O)4) 중에서 적어도 어느 하나를 포함할 수 있다.
상기 스페이서 막(240) 상에 상기 그루브(255)를 채우는 제3 마스크 막(250)을 형성한다. 상기 제3 마스크 막(250)은 상기 그루브(255)를 채우고, 상기 제3 마스크 막(250)의 상부면은 평탄할 수 있다. 상기 그루브(255)를 채우는 상기 제3 마스크 막(250)은 키홀을 포함하지 않을 수 있다. 상기 제3 마스크 막(250)에서 키홀이 형성되는지 여부는 종횡비, 스텝 커버리지, 및 제2 마스크 패턴(230)의 기울기에 의존할 수 있다. 본 발명에 따르면, 상기 제2 마스크 패턴(230)에 양의 기울 기를 형성하여 키홀의 형성을 억제할 수 있다.
상기 제3 마스크 막(250)은 상기 제2 마스크 패턴(230)과 같은 물질 일 수 있다. 구체적으로, 상기 제3 마스크 막(250)은 타이타늄 나이트라이드(TiN), 실리콘 질화막(SiN), 실리콘산화막(SiO), 폴리실리콘(poly Si) 중에서 적어도 하나를 포함할 수 있다.
도 2c를 참조하면, 상기 제3 마스크 막(250)을 스페이서 막(240c)이 노출될 때까지 식각하여, 제3 마스크 패턴(250c)을 형성할 수 있다. 상기 식각은 에치백 공정 또는 화학 기계적 연마 공정을 사용할 수 있다.
본 발명의 변형된 실시예에 따라면, 상기 제2 마스크 패턴(230)이 노출될 때까지 화학 기계적 연마 공정을 이용하여 식각할 수 있다.
도 2d를 참조하면, 상기 제3 마스크 패턴(250c)을 식각 마스크로 하여 상기 스페이서 막(240c)을 식각하여 상기 제2 마스크 패턴(230d)을 노출시킬 수 있다. 상기 제2 마스크 패턴(230d) 및 상기 제3 마스크 패턴(250d)을 식각 마스크로 상기 스페이서 막(240c) 및 상기 제1 마스크 막(220)을 연속적으로 식각하여, 스페이서 패턴(240d) 및 제1 마스크 패턴(220d)을 형성할 수 있다. 상기 식각은 이방성 식각 및 등방성 식각 중에서 적어도 하나를 포함할 수 있다. 다만, 상기 제3 마스크 패턴(250c) 및 상기 제2 마스크 패턴(230d)은 리세스될 수 있다.
도 2e를 참조하면, 리세스된 상기 제3 마스크 패턴(250d) 및 상기 제2 마스크 패턴(230d)을 식각 마스크로 상기 도전막(210)을 상기 기판(200)이 노출될 때까지 식각하여 도전 패턴(210e)을 형성할 수 있다. 상기 도전 패턴(210e)은 비트라 인(bit line)일 수 있다. 다만, 상기 제3 마스크 패턴(250e) 및 상기 제2 마스크 패턴(230e)는 리세스될 수 있다.
이어서, 상기 도전 패턴들(210e) 사이를 절연막(미도시)을 이용하여 채울 수 있다.
도 3은 본 발명의 일 실시예에 따른 패턴 형성 방법을 설명하기 위한 도면들이다.
도 3a를 참조하면, 도 2a에서 상술한 것처럼, 기판(200) 상에 도전막(210)을 형성한다. 상기 도전막(210) 상에 제1 마스크 막 및 제2 마스크 막을 연속적으로 형성한다. 상기 제2 마스크 막을 패터닝하여 제2 마스크 패턴(230)을 형성한다.
상기 제2 마스크 패턴(230)을 식각 마스크로 사용하여, 상기 제1 마스크 막을 일부 또는 전부를 식각하여 예비 제1 마스크 패턴(220f)을 형성할 수 있다. 상기 예비 제1 마스크 패턴(220f)을 형성함에 따라, 도 2b에서 설명한 제3 마스크 패턴의 하부면과 상기 제2 마스크 패턴(230)의 하부면을 일치시킬 수 있다.
도 3b를 참조하면, 도 2b에서 설명한 것처럼, 상기 예비 제1 마스크 패턴(220f) 상에 스페이서 막(240)을 형성할 수 있다. 이 후의 공정은 도 2c 내지 도 2e에서 설명한 바와 같다.
본 발명의 변형된 실시예에 따르면, 패턴의 형성방법은 더블 패턴 기술에 한정되는 것은 아니며, 통상적인 하드 마스크막을 이용한 패턴 형성 방법에도 적용될 수 있다. 구체적으로, 기판(200) 상에 도전막을 형성하고, 불순물 농도 구배를 가진 하드마스크 막(미도시)을 형성한다. 이어서, 상기 하드 마스크 막을 패터닝하여 양의 기울기를 가지는 패터닝을 수행할 수 있다. 이어서, 상기 하드 마스크를 식각 마스크로 하여 상기 도전막을 식각하여 도전 패턴을 형성할 수 있다. 상기 도전막(210)은 반도체를 포함할 수 있다. 상기 하드 마스크 막은 복층 구조를 가질 수 있다. 다만, 상기 하드 마스크 막의 적어도 한 층은 불순물 농도 구배를 가질 수 있다. 이에 따라, 본 발명에 따른 패턴 형성 방법은, STI(shallow trench isolation) 공정, 게이트(gate) 공정, 비트라인(bit line) 공정, 금속 배선(metal connection) 공정 등에 응용될 수 있다.
도 1a 내지 도 1d는 일반적인 더블 패터닝 기술의 방법을 설명하기 위한 도면들이다.
도 2a 내지 도 2e 은 본 발명의 일 실시예에 따른 패턴 형성 방법을 설명하기 위한 도면들이다.
도 3a 및 도 3b은 본 발명의 변형된 실시예에 따른 패턴 형성 방법을 설명하기 위한 도면들이다.

Claims (8)

  1. 기판을 준비하는 단계;
    상기 기판 상에 상기 기판 상의 높이에 따라 불순물 농도 구배를 가지는 하드 마스크 막을 형성하는 단계; 및
    상기 하드 마스크 막을 패터닝하여 하드 마스크 패턴을 형성하는 단계를 포함하되;
    상기 하드 마스크 패턴은 양의 기울기를 가지는 것을 특징으로 하는 패턴의 형성 방법.
  2. 기판을 준비하는 단계;
    상기 기판 상에 제1 마스크 막을 형성하는 단계;
    상기 제1 마스크 막 상에 제2 마스크 막을 형성하는 단계; 및
    상기 제2 마스크 막을 패터닝하여 양의 기울기를 가진 제2 마스크 패턴을 형성하는 단계를 포함하되,
    상기 제2 마스크 막은 상기 제2 마스크 막의 높이에 따른 불순물 농도 구배를 가진 것을 특징으로 하는 패턴의 형성 방법.
  3. 제 2 항에 있어서,
    상기 제2 마스크 패턴은 실리콘 산화막(SiO2), 실리콘 질화막(SiN), 폴리 실 리콘(poly Si), 실리콘 산화질화막(SiON), 타이타늄 질화막(TiN) 중에서 적어도 하나를 포함하는 것을 특징으로 하는 패턴의 형성 방법.
  4. 제 2 항에 있어서,
    상기 제2 마스크 패턴을 식각 마스크로 상기 제1 마스크 막의 일부 또는 전부를 식각하는 단계를 더 포함하는 것을 특징으로 하는 패턴의 형성 방법.
  5. 제 2 항에 있어서,
    상기 제2 마스크 막이 P형의 폴리실리콘이고, 상기 불순물 농도는 상기 제 1 마스크 막과 접촉하는 부분에서부터 높이가 증가함에 따라 감소하는 것을 특징으로 하는 패턴의 형성 방법.
  6. 제 2 항에 있어서,
    상기 제2 마스크 막이 N형의 폴리실리콘이고, 상기 불순물 농도는 상기 제 1 마스크 막과 접촉하는 부분에서부터 높이가 증가함에 따라 증가하는 것을 특징으로 하는 패턴의 형성 방법.
  7. 제 2 항에 있어서,
    상기 제2 마스크 패턴을 형성하는 단계는 불소 이온이나 염소 이온을 이용하여 이방성 식각하는 하는 것을 특징으로 하는 패턴의 형성 방법.
  8. 제 2 항에 있어서,
    상기 제2 마스크 패턴의 측면에 콘퍼멀한 스페이서 막를 형성하는 단계;
    상기 스페이서 막의 측면 및 상부면에 제3 마스크 막을 형성하는 단계;
    상기 제3 마스크 막을 식각하여 상기 스페이서 막의 상부면을 노출시키어 제3 마스크 패턴을 형성하는 단계;
    상기 제3 마스크 패턴 및 상기 제2 마스크 패턴을 식각 마스크로 사용하여 상기 스페이서 막 및 상기 제1 마스크 막을 식각하여 상기 기판을 노출시키는 단계; 및
    상기 제3 마스크 패턴 및 상기 제2 마스크 패턴을 식각 마스크로 사용하여 상기 기판을 식각하는 단계를 더 포함하는 것을 특징으로 하는 패턴의 형성 방법.
KR1020070074623A 2007-07-25 2007-07-25 불순물 농도 구배를 이용한 패턴의 형성 방법 KR20090011237A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070074623A KR20090011237A (ko) 2007-07-25 2007-07-25 불순물 농도 구배를 이용한 패턴의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070074623A KR20090011237A (ko) 2007-07-25 2007-07-25 불순물 농도 구배를 이용한 패턴의 형성 방법

Publications (1)

Publication Number Publication Date
KR20090011237A true KR20090011237A (ko) 2009-02-02

Family

ID=40682401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070074623A KR20090011237A (ko) 2007-07-25 2007-07-25 불순물 농도 구배를 이용한 패턴의 형성 방법

Country Status (1)

Country Link
KR (1) KR20090011237A (ko)

Similar Documents

Publication Publication Date Title
KR100450671B1 (ko) 스토리지 노드 콘택플러그를 갖는 반도체 소자의 제조방법
TWI483348B (zh) 使用雙溝槽製程以製造半導體裝置之側接點之方法
JP4040781B2 (ja) 半導体装置の自己整列コンタクト形成方法
US7745338B2 (en) Method of forming fine pitch hardmask patterns and method of forming fine patterns of semiconductor device using the same
KR20120036185A (ko) 반도체 소자 및 그 제조 방법
US7741682B2 (en) Semiconductor integrated circuit device including a silicon layer formed on a diffusion layer
KR100748559B1 (ko) 플래시 메모리 장치 및 그 제조 방법
US20200402839A1 (en) Semiconductor device and method of fabricating the same
US20080020582A1 (en) Method of forming an opening in a semiconductor device and method of manufacturing a semiconductor device using the same
KR100733446B1 (ko) 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
US7989335B2 (en) Methods of forming insulation layer patterns and methods of manufacturing semiconductor devices including insulation layer patterns
US7649218B2 (en) Lateral MOS transistor and method for manufacturing thereof
KR20090011237A (ko) 불순물 농도 구배를 이용한 패턴의 형성 방법
US7803701B2 (en) Method for fabricating a semiconductor device
KR100763102B1 (ko) 반도체 소자의 제조 방법
KR100585084B1 (ko) 반도체 소자의 셀프 얼라인 콘택 식각 방법
US11658023B2 (en) Method for forming semiconductor structure
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
KR100702123B1 (ko) 다마신 공정을 이용한 반도체 소자의 리세스 게이트형성방법
KR100589498B1 (ko) 반도체 소자 및 그의 제조방법
KR20050023982A (ko) 메탈 콘택의 형성 방법
KR20040110658A (ko) 반도체 제조방법
KR20080060303A (ko) 반도체 소자의 제조 방법
KR20070014407A (ko) 게이트 형성 방법
KR19990001327A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination