KR20090008041A - 이미지 센서 및 그 제조 방법 - Google Patents

이미지 센서 및 그 제조 방법 Download PDF

Info

Publication number
KR20090008041A
KR20090008041A KR1020070071330A KR20070071330A KR20090008041A KR 20090008041 A KR20090008041 A KR 20090008041A KR 1020070071330 A KR1020070071330 A KR 1020070071330A KR 20070071330 A KR20070071330 A KR 20070071330A KR 20090008041 A KR20090008041 A KR 20090008041A
Authority
KR
South Korea
Prior art keywords
voltage
conductivity type
transistor
dopant
doped
Prior art date
Application number
KR1020070071330A
Other languages
English (en)
Other versions
KR101344441B1 (ko
Inventor
정상일
정민영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070071330A priority Critical patent/KR101344441B1/ko
Priority to US12/218,287 priority patent/US8068157B2/en
Publication of KR20090008041A publication Critical patent/KR20090008041A/ko
Application granted granted Critical
Publication of KR101344441B1 publication Critical patent/KR101344441B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

이미지 센서 및 그 제조 방법이 제공된다. 상기 이미지 센서는 입사광에 응답하여 전하를 생성하여, 검출 노드의 전압을 변화시키는 광전 변환 소자, 검출 노드와 커플링되고, 제1 일함수를 갖는 물질로 이루어진 게이트를 포함하는 소오스 팔로워 트랜지스터, 및 소오스 팔로워 트랜지스터와 전압 노드 사이에 커플링되고, 제1 일함수보다 낮은 제2 일함수를 갖는 물질로 이루어진 게이트를 포함하는 선택 트랜지스터를 포함한다.
소오스 팔로워 트랜지스터, 일함수, 선형성 특성, 포화 영역

Description

이미지 센서 및 그 제조 방법{Image sensor and fabricating method thereof}
본 발명은 이미지 센서 및 그 제조 방법에 관한 것으로, 보다 자세하게는 MOS 이미지 센서 및 그 제조 방법에 관한 것이다.
이미지 센서(image sensor)는 광학 영상을 전기 신호로 변환시킨다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로보트 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
MOS 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝(scanning) 방식으로 구현 가능하다. 또한, 신호 처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능하며, MOS 공정 기술을 호환하여 사용할 수 있어 제조 단가를 낮출 수 있다. 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 따라서, MOS 이미지 센서는 기술 개발과 함께 고해상도가 구현 가능함에 따라 그 사용이 급격히 늘어나고 있다.
이러한 MOS 이미지 센서에서 사용되는 단위 픽셀은, 입사광에 응답하여 전하 를 생성하고 검출 노드의 전압을 변화시키는 광전 변환 소자와, 상기 검출 노드와 커플링되고 소오스 팔로워 동작을 하는 소오스 팔로워 트랜지스터(source follower transistor) 등을 포함한다.
본 발명이 해결하고자 하는 과제는, 선형성 특성(linearity characteristics)이 개선된 소오스 팔로워 트랜지스터를 포함하는 이미지 센서를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 상기 이미지 센서의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 일 태양은 입사광에 응답하여 전하를 생성하여, 검출 노드의 전압을 변화시키는 광전 변환 소자, 검출 노드와 커플링되고, 제1 일함수를 갖는 물질로 이루어진 게이트를 포함하는 소오스 팔로워 트랜지스터, 및 소오스 팔로워 트랜지스터와 전압 노드 사이에 커플링되고, 제1 일함수보다 낮은 제2 일함수를 갖는 물질로 이루어진 게이트를 포함하는 선택 트랜지스터를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 다른 태양은 입사광에 응답하여 전하를 생성하여, 검출 노드의 전압을 변화시키는 광전 변환 소자, 및 검출 노드와 커플링되고 제1 도전형의 도펀트가 도핑된 게이트와, 제1 도전형과 다른 제2 도전형의 도펀트가 도핑된 소오스/드레인과, 제1 도전형의 도펀트가 도핑된 채널을 포함하는 소오스 팔로워 트랜지스터를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 또 다른 태양은 입사광에 응답하여 전하를 생성하여, 검출 노드의 전압을 변화시키는 광전 변환 소자, 검출 노드와 커플링되고 제1 문턱 전압을 갖는 소오스 팔로워 트랜지스터, 및 소오스 팔로워 트랜지스터와 전압 노드 사이에 커플링되고, 제1 문턱 전압보다 작은 제2 문턱 전압을 갖는 선택 트랜지스터를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 또 다른 태양은 입사광에 응답하여 전하를 생성하여, 검출 노드의 전압을 변화시키는 광전 변환 소자, 및 검출 노드와 커플링되고 P형의 도펀트가 도핑된 게이트와, N형의 도펀트가 도핑된 소오스/드레인과, P형의 도펀트가 도핑된 채널을 포함하는 소오스 팔로워 트랜지스터, 전원 전압보다 높은 레벨을 갖는 승압 전압과 커플링된 전압 노드, 및 소오스 팔로워 트랜지스터와 전압 노드 사이에 커플링되고, 승압 전압보다 낮은 레벨의 선택 신호에 응답하여 동작하는 선택 트랜지스터를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 구동 방법의 일 태양은 센싱 어레이 영역과 주변 회로 영역이 정의된 기판을 제공하고, 기판의 센싱 어레이 영역 내에 제1 도전형의 불순물을 이온 주입하여 채널을 형성하고, 기판의 센싱 어레이 영역 상에 제1 게이트를 형성하고, 제1 게이트의 양측의 기판 내에 제2 도전형의 불순물을 이온 주입하여 소오스/드레인을 형성하고, 제1 게이트에 제1 도전형의 불순물을 이온 주입하여 소오스 팔로워 트랜지스터를 완성한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
상기한 바와 같은 이미지 센서 및 그 제조 방법에 따르면, 소오스 팔로워 트랜지스터가 포화 영역에서 안정적으로 동작할 수 있다. 따라서, 소오스 팔로워 트랜지스터의 선형성 특성이 개선될 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는" 은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "이루어지다(made of)"는 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하 본 발명의 실시예들에서는 이미지 센서의 일 예로 CMOS 이미지 센서를 예시할 것이다. 그러나, 본 발명에 따른 이미지 센서는 NMOS 또는 PMOS 공정만을 적용하거나 NMOS와 PMOS 공정을 모두 사용하는 CMOS 공정을 적용하여 형성한 이미 지 센서를 모두 포함할 수 있다.
도 1은 본 발명의 실시예들에 따른 이미지 센서의 블록도이다.
도 1을 참고하면, 본 발명의 실시예들에 따른 이미지 센서는 광전 변환 소자를 포함하는 픽셀들이 이차원적으로 배열되어 이루어진 액티브 픽셀 센서(APS) 어레이(10), 타이밍 발생기(timing generator)(20), 행 디코더(row decoder)(30), 행 드라이버(row driver)(40), 상관 이중 샘플러(Correlated Double Sampler, CDS)(50), 아날로그 디지털 컨버터(Analog to Digital Converter, ADC)(60), 래치부(latch)(70), 열 디코더(column decoder)(80) 등을 포함한다.
APS 어레이(10)는 2차원적으로 배열된 다수의 단위 픽셀들을 포함한다. 다수의 단위 픽셀들은 광학 영상을 전기적인 출력 신호로 변환하는 역할을 한다. APS 어레이(10)는 행 드라이버(40)로부터 선택 신호(SEL), 리셋 신호(RX), 전하 전송 신호(TX) 등 다수의 구동 신호를 수신하여 구동된다. 또한, 변환된 전기적인 출력 신호는 수직 신호 라인를 통해서 상관 이중 샘플러(50)에 제공된다.
타이밍 발생기(20)는 행 디코더(30) 및 열 디코더(80)에 타이밍(timing) 신호 및 제어 신호를 제공한다.
행 드라이버(40)는 행 디코더(30)에서 디코딩된 결과에 따라 다수의 단위 픽셀들을 구동하기 위한 다수의 구동 신호를 액티브 픽셀 센서 어레이(10)에 제공한다. 일반적으로 행렬 형태로 단위 픽셀이 배열된 경우에는 각 행별로 구동 신호를 제공한다.
상관 이중 샘플러(50)는 액티브 픽셀 센서 어레이(10)에 형성된 출력 신호를 수직 신호 라인을 통해 수신하여 유지(hold) 및 샘플링한다. 즉, 특정한 잡음 레벨(noise level)과, 상기 출력 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다.
아날로그 디지털 컨버터(60)는 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력한다.
래치부(70)는 디지털 신호를 래치(latch)하고, 래치된 신호는 컬럼 디코더(80)에서 디코딩 결과에 따라 순차적으로 영상 신호 처리부(도면 미도시)로 출력된다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서에서 사용되는 단위 픽셀의 회로도이다. 도 3은 도 2에 도시된 선택 트랜지스터와 소오스 팔로워 트랜지스터를 설명하기 위한 단면도이다. 도 4는 MOS 트랜지스터에서의 포화 영역과 선형 영역을 설명하기 위한 도면이다. 도 2에서는 설명의 편의상 4개의 트랜지스터를 포함하는 단위 픽셀을 예로 들고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 본 발명은 3개의 트랜지스터를 포함하는 단위 픽셀 또는, 5개의 트랜지스터를 포함하는 단위 픽셀에 적용할 수도 있다.
우선, 도 2를 참조하면, 단위 픽셀(P)이 행렬 형태로 배열되어 APS 어레이(도 1의 10)를 구성한다. 이러한 단위 픽셀(P)은 광전 변환 소자(11), 전송 트랜지스터(15), 소오스 팔로워 트랜지스터(17), 리셋 트랜지스터(18), 선택 트랜지스터(19)를 포함한다.
광전 변환 소자(11)는 입사광에 응답하여 광량에 대응하는 전하를 축적한다. 광전 변환 소자(11)는 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀드 포토 다이오드 또는 이들의 조합이 적용될 수 있으며, 도면에는 포토 다이오드가 예시되어 있다.
광전 변환 소자(11)는 축적된 전하를 검출 노드(N1)로 전송하는 전송 트랜지스터(15)와 전기적으로 연결된다. 검출 노드(N1)는 전기적으로 플로팅되어 있는 상태이므로, 플로팅 확산 영역(Floating Diffusion region)으로 불리기도 한다. 검출 노드(N1)는 기생 커패시턴스를 갖고 있기 때문에, 전하가 누적적으로 저장된다.
리셋 트랜지스터(18)는 검출 노드(N1)을 주기적으로 리셋시킨다. 리셋 트랜지스터(18)는 검출 노드(N1)와 전압 노드(N2) 사이에 커플링되고, 게이트로 리셋 신호(RX)를 제공받아 구동된다. 리셋 트랜지스터(18)가 리셋 신호(RX)에 의해 턴온되면, 전압 노드(N2)에 인가되고 있는 소정 전압, 예를 들어, 전원 전압(VDD)가 검출 노드(N1)로 전달되어 검출 노드(N1)를 리셋하게 된다.
선택 트랜지스터(19)는 단위 픽셀(P)을 선택하는 역할을 한다. 선택 트랜지스터(19)는 소오스 팔로워 트랜지스터(17)와 전압 노드(N2) 사이에 커플링되고, 게이트로 선택 신호(SEL)를 제공받아 구동된다.
소오스 팔로워 트랜지스터(17)는 검출 노드(N1)의 전류를 증폭하고, 증폭된 출력 신호를 출력 라인(Vout)으로 출력한다. 구체적으로, 소오스 팔로워 트랜지스터(17)는 전류 소오스(current source)(미도시)와 커플링되어 있어 일정한 레벨의 전류를 흐르게 하기 때문에, 소오스 팔로워 트랜지스터(17)의 소오스 전압은 게이트 전압에 비례하여 변하게 된다. 이와 같이 변하는 소오스 전압을 상관 이중 샘플 러(50)가 센싱하게 된다. 따라서, 소오스 전압과 게이트 전압은 서로 비례 관계(특히, 선형 관계)를 갖는 것이 중요하다. 또한, 소오스 전압과 게이트 전압이 선형 관계를 가질려면, 소오스 팔로워 트랜지스터(17)는 포화 영역에서 동작해야 한다.
이에 대해서 구체적으로 설명하면 다음과 같다. 도 4에 도시된 바와 같이, 포화 영역(A)은 게이트-소오스간 전압(VGS)에서 문턱 전압(Vth)을 뺀 값이, 드레인-소오스간 전압(VDS)보다 작은 영역을 의미하고, 선형 영역(B)은 게이트-소오스간 전압(VGS)에서 문턱 전압(Vth)을 뺀 값이, 드레인-소오스간 전압(VDS)보다 큰 영역을 의미한다. 한편, 포화 영역(A)과 선형 영역(B) 사이의 경계(C)는 핀치 오프 포인트(pinch-off point)라고도 불리고, 게이트-소오스간 전압(VGS)에서 문턱 전압(Vth)을 뺀 값이 드레인-소오스간 전압(VDS)과 동일한 부분을 의미한다.
MOS 트랜지스터가 포화 영역(A)에서 동작할 경우의 드레인 전류(ID)는 수학식 1과 같이 표현될 수 있고, 선형 영역(B)에서 동작할 경우의 드레인 전류(ID)는 수학식 2와 같이 표현될 수 있다. 수학식 1을 참조하면 포화 영역(A)에서 드레인 전류(ID)의 크기는 게이트-소오스간 전압(VGS)에 의해서 결정되지만, 수학식 2를 참조하면 선형 영역(B)에서 드레인 전류(ID)의 크기는 게이트-소오스간 전압(VGS)뿐만 아니라 드레인-소오스간 전압(VDS)에 의해서 결정되게 된다. 달리 표현하면, 드레인 전류(ID)가 일정할 때, 소오스 팔로워 트랜지스터(17)가 포화 영역(A)에서 동작하면 소오스 전압은 게이트 전압(VG)에 의해서만 영향을 받지만, 소오스 팔로워 트랜지스터(17)가 선형 영역(B)에서 동작하면 소오스 전압은 게이트 전압(VG)뿐만 아니라 드레인 전압(VD)에 의해서도 영향을 받게 된다. 따라서, 소오스 팔로워 트랜지스터(17)의 소오스 전압(VS)과 게이트 전압(VG)이 선형 관계를 가질려면, 소오스 팔로워 트랜지스터(17)는 포화 영역(A)에서 동작해야 한다.
ID ∝ (VGS - Vth)2
ID ∝ {(VGS - Vth)VDS - 1/2 VDS 2 }
한편, 선택 트랜지스터(19)가 소오스 팔로워 트랜지스터(17)와 전압 노드(N2) 사이에 배치되어 있으면, PSRR(Power Supply Rejection Ratio) 특성이 향상된다. PSRR 특성에 대해서 자세히 설명하면 다음과 같다. 소오스 팔로워 트랜지스터(17)는 안정적으로 동작하여 노이즈 없는 출력 신호를 생성해야 한다. 그런데, 소오스 팔로워 트랜지스터(17)가 전원 전압(VDD)이 인가되고 있는 전압 노드(N2)와 직접 커플링되어 있다면, 전원 전압(VDD)이 흔들리면 소오스 팔로워 트랜지스터(17)가 출력하는 출력 신호에도 노이즈가 발생할 수 있다. 그런데, 소오스 팔로워 트랜지스터(17)와 전압 노드(N2) 사이에 배치되어 있는 선택 트랜지스터(19)는, 전원 전압(VDD)의 흔들림이 소오스 팔로워 트랜지스터(17)에 전달되는 것을 방지한다.
반면, 선택 트랜지스터(19)가 소오스 팔로워 트랜지스터(17)와 전압 노드(N2) 사이에 배치되어 있으면, 소오스 팔로워 트랜지스터(17)가 포화 영역(A)과 선형 영역(B)의 경계에서 동작하게 되어, 동작이 불안정하게 될 수 있다. 즉, 소오스 팔로워 트랜지스터(17)의 선형성 특성(linearity characteristics)이 떨어질 수 있다. 이에 대해서 예를 들어 자세히 설명하면 다음과 같다.
소오스 팔로워 트랜지스터(17) 및 선택 트랜지스터(19)는 증가형(enhancement type) 트랜지스터이고, 리셋 트랜지스터(18)는 공핍형(depletion type) 트랜지스터일 수 있다. 전압 노드(N2)에 인가되고 있는 전원 전압(VDD)의 레벨이 약 2.8V이고, 트랜지스터의 문턱 전압(Vth)의 레벨은 약 0.6V인 경우를 예로 든다.
리셋 트랜지스터(18)가 검출 노드(N1)를 리셋하면, 검출 노드(N1)의 전압 레벨은 2.8V가 된다. 반면, 노드(N3)의 전압 레벨은 전원 전압(VDD)에서 선택 트랜지스터(19)의 문턱 전압(Vth)을 뺀 값과 동일해 지므로, 2.2V (= VDD-Vth = 2.8V-0.6V)가 된다.
아래의 수학식 3을 참고하면, 소오스 팔로워 트랜지스터(17)의 게이트-소오스간 전압(VGS)에서 문턱 전압(Vth)을 뺀 값과, 드레인-소오스간 전압(VDS)은 서로 동일하게 된다. 즉, 소오스 팔로워 트랜지스터(17)는 포화 영역(A)과 선형 영역(B) 의 경계에서 동작하게 된다. 따라서, 소오스 팔로워 트랜지스터(17)는 검출 노드(N1)의 전압(즉, 게이트 전압)에 비례하는 출력 신호(즉, 소오스 전압)를 생성할 수 없게 된다.
VGS -Vth = VG - VS -Vth = 2.8V - VS - 0.6V = 2.2V - VS
VDS = VD - VS = 2.2V - VS
∴ VGS - Vth = VDS
그런데, 본 발명의 일 실시예에 따른 이미지 센서에서, 소오스 팔로워 트랜지스터(17)의 게이트는 제1 일함수를 갖는 물질로 이루어지고, 선택 트랜지스터(19)의 게이트는 상기 제1 일함수보다 낮은 제2 일함수를 갖는 물질로 이루어질 수 있다. 도 3에 도시된 바와 같이, 제1 일함수를 갖는 물질로는 제1 도전형(예를 들어, P형)의 도펀트가 도핑된 반도체 물질을 예로 들 수 있고, 제2 일함수를 갖는 물질로는 제1 도전형과 다른 제2 도전형(예를 들어, N형)의 도펀트가 도핑된 반도체 물질을 예로 들 수 있다. 이와 같은 구성으로 인해서, 소오스 팔로워 트랜지스터(17)는 포화 영역에서 안정적으로 동작할 수 있다.
구체적으로 설명하면, 선택 트랜지스터(19)는 제2 도전형의 도펀트가 도핑된 게이트(120)와, 제2 도전형의 도펀트가 도핑된 소오스/드레인(102, 104)과, 제1 도전형의 도펀트가 도핑된 채널(112)을 포함한다. 소오스 팔로워 트랜지스터(17)는 제1 도전형의 도펀트가 도핑된 게이트(130)와, 제2 도전형의 도펀트가 도핑된 소오 스/드레인(104, 106)과, 제1 도전형의 도펀트가 도핑된 채널(116)을 포함한다.
선택 트랜지스터(19) 및 소오스 팔로워 트랜지스터(17)는 전자(electron)에 의해서 채널(112, 116)이 형성되기 때문에 NMOS 트랜지스터이고, 증가형 트랜지스터일 수 있다. 채널(112, 116)에 제1 도전형(예를 들어, P형) 도펀트를 도핑함으로써 MOS 트랜지스터의 문턱 전압을 상승시킬 수 있다. 이에 따라, MOS 트랜지스터가 턴오프 상태에서는 전자의 흐름을 확실히 차단할 수 있다.
한편, 소오스 팔로워 트랜지스터(17)의 게이트에는 제1 도전형의 도펀트가 도핑되어 있으므로, 게이트에 제2 도전형의 도펀트가 도핑되어 있는 경우와 비교할 때, 채널(112, 116)을 형성하기 위해서는 더 높은 레벨의 전압이 인가되어야 한다. 즉, 소오스 팔로워 트랜지스터(17)는 문턱 전압이 더 상승되는 효과를 얻을 수 있다. 예를 들어, 제2 도전형의 도펀트가 도핑되어 있는 게이트를 갖는 선택 트랜지스터(19)의 문턱 전압이 Vth라고 하면, 제1 도전형의 도펀트가 도핑되어 있는 게이트를 갖는 소오스 팔로워 트랜지스터(17)의 문턱 전압은 Vth+ΔΦ가 될 수 있다. 여기서, ΔΦ는 Φ1 - Φ2를 의미하고, Φ1은 게이트에 제1 도전형의 도펀트가 도핑되어 있는 경우의 일함수이고, Φ2는 게이트에 제2 도전형의 도펀트가 도핑되어 있는 경우의 일함수를 의미한다. 이웃하는 선택 트랜지스터(19)의 게이트에는 제2 도전형의 도펀트가 도핑되어 있고, 소오스 팔로워 트랜지스터(17)의 게이트에는 제1 도전형의 도펀트가 도핑되어 있으므로, 소오스 팔로워 트랜지스터(17)의 문턱 전압이 선택 트랜지스터(19)의 문턱 전압보다 높게 된다.
이에 따라, 소오스 팔로워 트랜지스터(17)가 포화 영역(A)에서 안정적으로 동작하게 된다. 즉, 소오스 팔로워 트랜지스터(17)의 선형성 특성(linearity characteristics)을 향상시킬 수 있다. 예를 들어 자세히 설명하면 다음과 같다.
소오스 팔로워 트랜지스터(17) 및 선택 트랜지스터(19)는 증가형(enhancement type) 트랜지스터이고, 리셋 트랜지스터(18)는 공핍형(depletion type) 트랜지스터일 수 있다. 전압 노드(N2)에 인가되고 있는 전원 전압(VDD)의 레벨이 약 2.8V이고, 선택 트랜지스터(19)의 문턱 전압의 레벨은 약 0.6V이고, 소오스 팔로워 트랜지스터(17)의 문턱 전압의 레벨은 약 0.6V+ΔΦ인 경우를 예로 든다.
리셋 트랜지스터(18)가 검출 노드(N1)를 리셋하면, 검출 노드(N1)의 전압 레벨은 2.8V가 된다. 반면, 노드(N3)의 전압 레벨은 전원 전압(VDD)에서 선택 트랜지스터(19)의 문턱 전압(Vth)을 뺀 값과 동일해 지므로, 2.2V (= VDD-Vth = 2.8V-0.6V)가 된다.
아래의 수학식 4를 참고하면, 소오스 팔로워 트랜지스터(17)의 게이트-소오스간 전압(VGS)에서 문턱 전압(Vth+ΔΦ)을 뺀 값이, 드레인-소오스간 전압(VDS)보다 작게 된다. 즉, 소오스 팔로워 트랜지스터(17)는 포화 영역(A)에서 동작하게 된다. 따라서, 소오스 팔로워 트랜지스터(17)는 검출 노드(N1)의 전압(즉, 게이트 전압)에 비례하는 출력 신호(즉, 소오스 전압)를 생성할 수 있다.
VGS - (Vth+ΔΦ) = VG - VS - (Vth + ΔΦ) = 2.8V - VS - (0.6V+ΔΦ) = 2.2V - VS - ΔΦ
VDS = VD - VS = 2.2V - VS
∴ VGS - Vth < VDS
도 5는 본 발명의 다른 실시예에 따른 이미지 센서에서 사용되는 단위 픽셀의 회로도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 이미지 센서가 도 3과 다른 점은, 전압 노드(N2)에 인가되는 전압이 전원 전압보다 높은 레벨을 갖는 승압 전압(VPP)를 사용한다는 점이다. 즉, 리셋 트랜지스터(18)는 검출 노드(N1)를 승압 전압(VPP)을 이용하여 리셋하게 된다.
또한, 전송 트랜지스터(15)는 승압 전압(VPP) 레벨의 전송 신호에 응답하여, 광전 변환 소자(11)에 축적된 전하를 검출 노드(N1)로 전달할 수 있다.
이와 같이 할 경우, 광전 변환 소자(11)에 축적된 전하를 검출 노드(N1)로 완전히 전달할 수 있어, 이미지 래그(image lag) 현상을 없앨 수 있다.
그런데, 선택 트랜지스터(19)는 승압 전압(VPP)보다 낮은 레벨의 선택 신호(SEL)에 응답하여 동작할 수 있다.
반면, 선택 트랜지스터(19)가 소오스 팔로워 트랜지스터(17)와 전압 노드(N2) 사이에 배치되어 있으면, 소오스 팔로워 트랜지스터(17)가 선형 영역(linear region)에서 동작할 수 있는데, 본 발명의 다른 실시예에 따른 이미지 센서에서 소오스 팔로워 트랜지스터(17)의 게이트에 제1 도전형의 도펀트를 도핑함 으로써 소오스 팔로워 트랜지스터(17)가 포화 영역에서 동작할 수 있도록 한다.
소오스 팔로워 트랜지스터(17) 및 선택 트랜지스터(19)는 증가형(enhancement type) 트랜지스터이고, 리셋 트랜지스터(18)는 공핍형(depletion type) 트랜지스터일 수 있다. 전압 노드(N2)에 인가되고 있는 승압 전압(VDD)의 레벨이 약 3.3V이고, 선택 트랜지스터(19)에 인가되고 있는 선택 신호(RX)는 전원 전압(VDD) 레벨(약 2.8V)이고, 선택 트랜지스터(19)의 문턱 전압의 레벨은 약 0.6V이고, 소오스 팔로워 트랜지스터(17)의 문턱 전압의 레벨은 약 0.6V+ΔΦ인 경우를 예로 든다.
리셋 트랜지스터(18)가 검출 노드(N1)를 리셋하면, 검출 노드(N1)의 전압 레벨은 3.3V가 된다. 반면, 노드(N3)의 전압 레벨은 선택 신호(RX)의 전압 레벨에서 선택 트랜지스터(19)의 문턱 전압(Vth)을 뺀 값과 동일해 지므로, 2.2V(= 2.8V-0.6V)가 된다.
아래의 수학식 5를 참고하면, ΔΦ가 0.5V보다 크게 되면, 소오스 팔로워 트랜지스터(17)의 게이트-소오스간 전압(VGS)에서 문턱 전압(Vth+ΔΦ)을 뺀 값이, 드레인-소오스간 전압(VDS)보다 작게 된다. 즉, 소오스 팔로워 트랜지스터(17)는 포화 영역에서 동작하게 된다. 따라서, 소오스 팔로워 트랜지스터(17)는 검출 노드(N1)의 전압(즉, 게이트 전압)에 비례하는 출력 신호(즉, 소오스 전압)를 생성할 수 있다.
VGS - (Vth+ΔΦ) = VG - VS -(Vth + ΔΦ) = 3.3V - VS - (0.6V + ΔΦ) = 2.7V - VS - ΔΦ
VDS = VD - VS = 2.2V - VS
∴ VGS - Vth < VDS (ΔΦ가 0.5V보다 큰 경우)
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 단면도이다. 도 6a 및 도 6b에서는 단위 픽셀의 다른 구성 요소에 대한 도시는 생략하고, 소오스 팔로워 트랜지스터만을 도시하였다.
우선, 도 6a을 참조하면, 제1 도전형(예를 들어, P형)의 기판(100) 내에 제1 도전형의 불순물을 이온 주입하여 채널(116)을 형성한다. 전술한 바와 같이, 채널(116)에 제1 도전형의 불순물을 이온 주입함으로써 소오스 팔로워 트랜지스터(17)의 문턱 전압을 상승시킬 수 있다.
이어서, 기판(100) 상에 게이트(130a)를 형성한다.
이어서, 게이트(130a)의 양측의 기판(100) 내에 제2 도전형(예를 들어, N형)의 불순물을 이온 주입하여 저농도 불순물 영역을 형성한다.
이어서, 게이트(130a)의 양측벽에 스페이서를 형성한다.
이어서, 게이트(130a)의 양측의 기판(100) 내에 제2 도전형의 불순물을 이온 주입(180)하여 고농도 불순물 영역을 형성하여, 소오스/드레인(104, 106)을 완성한다. 도면에서는 소오스/드레인(104, 106)이 LDD(Low Doped Drain) 형태인 경우를 예로 들었으나, 본 발명이 이에 한정되는 것은 아니다. 여기서, 게이트(130a)를 마 스크 패턴(141)으로 블로킹하여, 게이트(130a)에는 제2 도전형의 불순물이 이온 주입되지 않도록 한다.
도 6b를 참조하면, 게이트(130a)에 제1 도전형의 불순물을 이온 주입(182)하여 소오스 팔로워 트랜지스터를 완성한다. 여기서, 소오스/드레인(104, 106)를 마스크 패턴(142)으로 블로킹하여, 소오스/드레인(104, 106)에는 제1 도전형의 불순물이 이온 주입되지 않도록 한다.
도 7은 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 단면도이다.
도 7을 참조하면, 전술하였던 도 6b에서 소오스 팔로워 트랜지스터(17)의 게이트(130)에 제1 도전형의 불순물을 이온 주입(183)하는 것은, 기판(100)의 주변 회로 영역 상에 형성된 게이트(132)와, 게이트(132)의 양측의 기판(100) 내에 제1 도전형의 불순물을 이온 주입(183)하는 것과 동시에 이루어질 수 있다. 이와 같이 하면, 소오스 팔로워 트랜지스터(17)의 게이트(130)를 블로킹하기 위한 별도의 마스크 패턴을 사용하지 않아도 되기 때문에, 제조 과정 중에 사용되는 마스크 숫자가 증가되지 않는다.
도 8은 본 발명의 실시예들에 따른 이미지 센서를 포함하는 프로세서 기반 시스템을 나타내는 개략적 블록도이다.
도 8을 참조하면, 프로세서 기반 시스템(200)은 CMOS 이미지 센서(210)의 출력 이미지를 처리하는 시스템이다. 시스템(200)은 컴퓨터 시스템, 카메라 시스템, 스캐너, 기계화된 시계 시스템, 네비게이션 시스템, 비디오폰, 감독 시스템, 자동 포커스 시스템, 추적 시스템, 동작 감시 시스템, 이미지 안정화 시스템 등을 예시할 수 있으나, 이에 제한되는 것은 아니다.
컴퓨터 시스템 등과 같은 프로세서 기반 시스템(200)은 버스(205)를 통해 입출력(I/O) 소자(230)와 커뮤니케이션할 수 있는 마이크로프로세서 등과 같은 중앙 정보 처리 장치(CPU)(220)를 포함한다. CMOS 이미지 센서(210)는 버스(205) 또는 다른 통신 링크를 통해서 시스템과 커뮤니케이션할 수 있다. 또, 프로세서 기반 시스템(200)은 버스(205)를 통해 CPU(220)와 커뮤니케이션할 수 있는 RAM(240), CD ROM 드라이브(250) 및/또는 포트(260)를 더 포함할 수 있다. 포트(260)는 비디오 카드, 사운드 카드, 메모리 카드, USB 소자 등을 커플링하거나, 또 다른 시스템과 데이터를 통신할 수 있는 포트일 수 있다. CMOS 이미지 센서(210)는 CPU, 디지털 신호 처리 장치(DSP) 또는 마이크로프로세서 등과 함께 집적될 수 있다. 또, 메모리가 함께 집적될 수도 있다. 물론 경우에 따라서는 프로세서와 별개의 칩에 집적될 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 실시예들에 따른 이미지 센서의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서에서 사용되는 단위 픽셀의 회로도이다.
도 3은 도 2에 도시된 선택 트랜지스터와 소오스 팔로워 트랜지스터를 설명하기 위한 단면도이다.
도 4는 MOS 트랜지스터에서의 포화 영역과 선형 영역을 설명하기 위한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 이미지 센서에서 사용되는 단위 픽셀의 회로도이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 단면도이다.
도 8은 본 발명의 실시예들에 따른 이미지 센서를 포함하는 프로세서 기반 시스템을 나타내는 개략적 블록도이다.
(도면의 주요부분에 대한 부호의 설명)
10 : APS 어레이 11 : 광전 변환 소자
15 : 전송 트랜지스터 17 : 소오스 팔로워 트랜지스터
18 : 리셋 트랜지스터 19 : 선택 트랜지스터
130, 130a : 게이트 104, 106 : 소오스/드레인
116 : 채널

Claims (26)

  1. 입사광에 응답하여 전하를 생성하여, 검출 노드의 전압을 변화시키는 광전 변환 소자;
    상기 검출 노드와 커플링되고, 제1 일함수를 갖는 물질로 이루어진 게이트를 포함하는 소오스 팔로워 트랜지스터; 및
    상기 소오스 팔로워 트랜지스터와 전압 노드 사이에 커플링되고, 상기 제1 일함수보다 낮은 제2 일함수를 갖는 물질로 이루어진 게이트를 포함하는 선택 트랜지스터를 포함하는 이미지 센서.
  2. 제 1항에 있어서,
    상기 제1 일함수를 갖는 물질은 제1 도전형의 도펀트가 도핑된 반도체 물질이고, 상기 제2 일함수를 갖는 물질은 상기 제1 도전형과 다른 제2 도전형의 도펀트가 도핑된 반도체 물질인 이미지 센서.
  3. 제 2항에 있어서,
    상기 제1 도전형은 P형이고, 제2 도전형은 N형인 이미지 센서.
  4. 제 1항에 있어서,
    상기 제1 일함수를 갖는 물질은 제1 도전형의 도펀트가 도핑된 반도체 물질 이고,
    상기 소오스 팔로워 트랜지스터는 상기 제1 도전형과 다른 제2 도전형의 도펀트가 도핑된 소오스/드레인과, 상기 제1 도전형의 도펀트가 도핑된 채널을 포함하는 이미지 센서.
  5. 제 4항에 있어서,
    상기 제2 일함수를 갖는 물질은 제2 도전형의 도펀트가 도핑된 반도체 물질이고,
    상기 선택 트랜지스터는 상기 제2 도전형의 도펀트가 도핑된 소오스/드레인과, 상기 제1 도전형의 도펀트가 도핑된 채널을 포함하는 이미지 센서.
  6. 제 1항에 있어서,
    상기 검출 노드와 상기 전압 노드 사이에 커플링된 리셋 트랜지스터를 더 포함하고,
    상기 리셋 트랜지스터는 공핍형 트랜지스터인 이미지 센서.
  7. 제 6항에 있어서,
    상기 소오스 팔로워 트랜지스터 및 상기 선택 트랜지스터는 증가형 트랜지스터인 이미지 센서.
  8. 제 1항에 있어서,
    상기 전압 노드에 커플링된 전압은 전원 전압보다 높은 레벨을 갖는 승압 전압인 이미지 센서.
  9. 제 8항에 있어서,
    상기 선택 트랜지스터는 상기 승압 전압보다 낮은 레벨의 선택 신호에 응답하여 동작하는 이미지 센서.
  10. 제 8항에 있어서,
    상기 광전 변환 소자와 상기 검출 노드 사이에 커플링되고, 상기 광전 변환 소자에서 생성된 전하를 상기 검출 노드로 전달하는 전송 트랜지스터를 더 포함하고,
    상기 전송 트랜지스터는 상기 승압 전압 레벨의 전송 신호에 응답하여 동작하는 이미지 센서.
  11. 입사광에 응답하여 전하를 생성하여, 검출 노드의 전압을 변화시키는 광전 변환 소자; 및
    상기 검출 노드와 커플링되고 제1 도전형의 도펀트가 도핑된 게이트와, 상기 제1 도전형과 다른 제2 도전형의 도펀트가 도핑된 소오스/드레인과, 상기 제1 도전형의 도펀트가 도핑된 채널을 포함하는 소오스 팔로워 트랜지스터를 포함하는 이미 지 센서.
  12. 제 11항에 있어서,
    상기 소오스 팔로워 트랜지스터와 전압 노드 사이에 커플링된 선택 트랜지스터를 더 포함하는 이미지 센서.
  13. 제 12항에 있어서,
    상기 선택 트랜지스터는 제2 도전형의 도펀트가 도핑된 게이트와, 상기 제2 도전형의 도펀트가 도핑된 소오스/드레인과, 상기 제1 도전형의 도펀트가 도핑된 채널을 포함하는 이미지 센서.
  14. 제 11항에 있어서,
    상기 제1 도전형은 P형이고, 제2 도전형은 N형인 이미지 센서.
  15. 제 11항에 있어서,
    상기 검출 노드와 상기 전압 노드 사이에 커플링된 리셋 트랜지스터를 더 포함하고,
    상기 리셋 트랜지스터는 공핍형 트랜지스터인 이미지 센서.
  16. 제 15항에 있어서,
    상기 소오스 팔로워 트랜지스터 및 상기 선택 트랜지스터는 증가형 트랜지스터인 이미지 센서.
  17. 제 11항에 있어서,
    상기 전압 노드에 커플링된 전압은 전원 전압보다 높은 레벨을 갖는 승압 전압인 이미지 센서.
  18. 제 17항에 있어서,
    상기 선택 트랜지스터는 상기 승압 전압보다 낮은 레벨의 선택 신호에 응답하여 동작하는 이미지 센서.
  19. 제 17항에 있어서,
    상기 광전 변환 소자와 상기 검출 노드 사이에 커플링되고, 상기 광전 변환 소자에서 생성된 전하를 상기 검출 노드로 전달하는 전송 트랜지스터를 더 포함하고,
    상기 전송 트랜지스터는 상기 승압 전압 레벨의 전송 신호에 응답하여 동작하는 이미지 센서.
  20. 입사광에 응답하여 전하를 생성하여, 검출 노드의 전압을 변화시키는 광전 변환 소자;
    상기 검출 노드와 커플링되고, 제1 문턱 전압을 갖는 소오스 팔로워 트랜지스터; 및
    상기 소오스 팔로워 트랜지스터와 전압 노드 사이에 커플링되고, 상기 제1 문턱 전압보다 작은 제2 문턱 전압을 갖는 선택 트랜지스터를 포함하는 이미지 센서.
  21. 제 20항에 있어서,
    상기 소오스 팔로워 트랜지스터의 게이트는 제1 일함수를 갖는 물질로 이루어지고,
    상기 선택 트랜지스터의 게이트는 상기 제1 일함수보다 낮은 제2 일함수를 갖는 물질로 이루어진 이미지 센서.
  22. 제 21항에 있어서,
    상기 제1 일함수를 갖는 물질은 제1 도전형의 도펀트가 도핑된 반도체 물질이고, 상기 제2 일함수를 갖는 물질은 상기 제1 도전형과 다른 제2 도전형의 도펀트가 도핑된 반도체 물질인 이미지 센서.
  23. 입사광에 응답하여 전하를 생성하여, 검출 노드의 전압을 변화시키는 광전 변환 소자; 및
    상기 검출 노드와 커플링되고 P형의 도펀트가 도핑된 게이트와, N형의 도펀 트가 도핑된 소오스/드레인과, P형의 도펀트가 도핑된 채널을 포함하는 소오스 팔로워 트랜지스터;
    전원 전압보다 높은 레벨을 갖는 승압 전압과 커플링된 전압 노드; 및
    상기 소오스 팔로워 트랜지스터와 전압 노드 사이에 커플링되고, 상기 승압 전압보다 낮은 레벨의 선택 신호에 응답하여 동작하는 선택 트랜지스터를 포함하는 이미지 센서.
  24. 제 23항에 있어서,
    상기 선택 트랜지스터는 N형의 도펀트가 도핑된 게이트와, N형의 도펀트가 도핑된 소오스/드레인과, P형의 도펀트가 도핑된 채널을 포함하는 이미지 센서.
  25. 센싱 어레이 영역과 주변 회로 영역이 정의된 기판을 제공하고,
    상기 기판의 센싱 어레이 영역 내에 제1 도전형의 불순물을 이온 주입하여 채널을 형성하고,
    상기 기판의 센싱 어레이 영역 상에 제1 게이트를 형성하고,
    상기 제1 게이트의 양측의 기판 내에 제2 도전형의 불순물을 이온 주입하여 소오스/드레인을 형성하고,
    상기 제1 게이트에 제1 도전형의 불순물을 이온 주입하여 소오스 팔로워 트랜지스터를 완성하는 이미지 센서의 제조 방법.
  26. 제 25항에 있어서,
    상기 제1 게이트에 제1 도전형의 불순물을 이온 주입하는 것은, 상기 기판의 주변 회로 영역 상에 형성된 제2 게이트와, 상기 제2 게이트의 양측의 기판 내에 제1 도전형의 불순물을 이온 주입하는 것과 동시에 상기 제1 게이트에 제1 도전형의 불순물을 이온 주입하는 것을 포함하는 이미지 센서의 제조 방법.
KR1020070071330A 2007-07-16 2007-07-16 이미지 센서 및 그 제조 방법 KR101344441B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070071330A KR101344441B1 (ko) 2007-07-16 2007-07-16 이미지 센서 및 그 제조 방법
US12/218,287 US8068157B2 (en) 2007-07-16 2008-07-14 Image sensor with wide operating range

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070071330A KR101344441B1 (ko) 2007-07-16 2007-07-16 이미지 센서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090008041A true KR20090008041A (ko) 2009-01-21
KR101344441B1 KR101344441B1 (ko) 2013-12-23

Family

ID=40294971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070071330A KR101344441B1 (ko) 2007-07-16 2007-07-16 이미지 센서 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8068157B2 (ko)
KR (1) KR101344441B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090087644A (ko) * 2008-02-13 2009-08-18 삼성전자주식회사 따른 픽셀 회로 어레이
US8760631B2 (en) * 2010-01-27 2014-06-24 Intersil Americas Inc. Distance sensing by IQ domain differentiation of time of flight (TOF) measurements
US8736733B2 (en) * 2010-03-19 2014-05-27 Invisage Technologies, Inc. Dark current reduction in image sensors via dynamic electrical biasing
JP5643555B2 (ja) 2010-07-07 2014-12-17 キヤノン株式会社 固体撮像装置及び撮像システム
JP5885401B2 (ja) 2010-07-07 2016-03-15 キヤノン株式会社 固体撮像装置および撮像システム
JP5697371B2 (ja) 2010-07-07 2015-04-08 キヤノン株式会社 固体撮像装置および撮像システム
JP5751766B2 (ja) * 2010-07-07 2015-07-22 キヤノン株式会社 固体撮像装置および撮像システム
JP5656484B2 (ja) 2010-07-07 2015-01-21 キヤノン株式会社 固体撮像装置および撮像システム
KR102131327B1 (ko) 2013-08-16 2020-07-07 삼성전자 주식회사 소스 팔로워를 포함하는 이미지 센서
WO2016019258A1 (en) 2014-07-31 2016-02-04 Emanuele Mandelli Image sensors with noise reduction
US20160099283A1 (en) * 2014-10-03 2016-04-07 Omnivision Technologies, Inc. Photosensor with channel region having center contact
EP3472866A4 (en) * 2016-06-21 2020-02-12 Shenzhen Genorivision Technology Co., Ltd. DYNAMIC WIDE IMAGE SENSOR
US10425601B1 (en) 2017-05-05 2019-09-24 Invisage Technologies, Inc. Three-transistor active reset pixel
CN112752042A (zh) * 2020-12-30 2021-05-04 长春长光辰芯光电技术有限公司 行驱动器及其构成的图像传感器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614744A (en) * 1995-08-04 1997-03-25 National Semiconductor Corporation CMOS-based, low leakage active pixel array with anti-blooming isolation
JP3487575B2 (ja) 1997-12-26 2004-01-19 キヤノン株式会社 光電変換装置
JP4681767B2 (ja) * 2001-07-17 2011-05-11 キヤノン株式会社 撮像装置およびカメラ
JP4434530B2 (ja) * 2001-09-17 2010-03-17 ソニー株式会社 固体撮像装置
JP3795846B2 (ja) * 2002-08-29 2006-07-12 富士通株式会社 半導体装置
US6744084B2 (en) * 2002-08-29 2004-06-01 Micro Technology, Inc. Two-transistor pixel with buried reset channel and method of formation
JP2004241498A (ja) 2003-02-04 2004-08-26 Mitsubishi Electric Corp 固体撮像素子とその動作方法
JP4207659B2 (ja) * 2003-05-16 2009-01-14 ソニー株式会社 固体撮像装置およびその駆動方法、ならびにカメラ装置
US7652704B2 (en) * 2004-08-25 2010-01-26 Aptina Imaging Corporation Pixel for boosting pixel reset voltage
US7442970B2 (en) * 2004-08-30 2008-10-28 Micron Technology, Inc. Active photosensitive structure with buried depletion layer
JP4513497B2 (ja) * 2004-10-19 2010-07-28 ソニー株式会社 固体撮像装置
US7446807B2 (en) * 2004-12-03 2008-11-04 Micron Technology, Inc. Imager pixel with capacitance for boosting reset voltage
JP5114829B2 (ja) * 2005-05-13 2013-01-09 ソニー株式会社 半導体装置およびその製造方法
JP2006352341A (ja) * 2005-06-14 2006-12-28 Micron Technol Inc アンチエクリプス回路及びその動作方法
JP4747781B2 (ja) * 2005-10-27 2011-08-17 船井電機株式会社 撮像装置
KR100642451B1 (ko) 2005-11-07 2006-11-02 매그나칩 반도체 유한회사 시모스 이미지 센서 및 그 제조 방법
JP4650249B2 (ja) * 2005-12-13 2011-03-16 船井電機株式会社 撮像装置
US7470946B2 (en) * 2006-03-17 2008-12-30 Sharp Laboratories Of America, Inc. Triple-junction filterless CMOS color imager cell

Also Published As

Publication number Publication date
US20090027529A1 (en) 2009-01-29
US8068157B2 (en) 2011-11-29
KR101344441B1 (ko) 2013-12-23

Similar Documents

Publication Publication Date Title
KR101344441B1 (ko) 이미지 센서 및 그 제조 방법
JP5538876B2 (ja) 固体撮像装置
US7612819B2 (en) CMOS image sensor and method of operating the same
US7541571B2 (en) Image sensor having first and second charge transmitters
JP5713050B2 (ja) 固体撮像素子
US20060255380A1 (en) CMOS image sensor
JP2008258885A (ja) 撮像装置および撮像装置の駆動方法
JP2006157000A (ja) ベリードチャンネルｍｏｓトランジスタを具備したｃｍｏｓイメージセンサ
JP4654046B2 (ja) Ｃｍｏｓイメージセンサのクランプ回路
US20120132786A1 (en) Solid state imaging device
US6974943B2 (en) Active pixel cell using negative to positive voltage swing transfer transistor
JP2002217396A (ja) 固体撮像装置
KR20090050250A (ko) 이미지 센서
JP2006100761A (ja) 固体撮像素子及びその製造方法並びに固体撮像素子の駆動方法
US7727821B2 (en) Image sensing cell, device, method of operation, and method of manufacture
US9319613B2 (en) Image sensor having NMOS source follower with P-type doping in polysilicon gate
US20070096233A1 (en) Cmos image sensor
KR20070050576A (ko) 이미지 센서
KR100421121B1 (ko) 씨모스 이미지 센서에서 픽셀 회로의 구동방법
JP3597176B2 (ja) Ｃｃｄ型固体撮像素子
US20230353141A1 (en) Voltage generation circuit, image sensor, scope, and voltage generation method
US20160088244A1 (en) Switching circuit, sample and hold circuit, and solid-state imaging device
JP4618170B2 (ja) 固体撮像装置
JP3585898B2 (ja) Ｃｃｄ型固体撮像素子を用いたカメラ
JP3142943B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 7