KR20090004941A - 집적 회로 및 회로 기판의 직접 칩 실장 결합 구성에서의 열에너지 분산을 개선하기 위한 방법 및 장치 - Google Patents

집적 회로 및 회로 기판의 직접 칩 실장 결합 구성에서의 열에너지 분산을 개선하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20090004941A
KR20090004941A KR1020087024806A KR20087024806A KR20090004941A KR 20090004941 A KR20090004941 A KR 20090004941A KR 1020087024806 A KR1020087024806 A KR 1020087024806A KR 20087024806 A KR20087024806 A KR 20087024806A KR 20090004941 A KR20090004941 A KR 20090004941A
Authority
KR
South Korea
Prior art keywords
die
htc
circuit board
htc device
void
Prior art date
Application number
KR1020087024806A
Other languages
English (en)
Other versions
KR101212473B1 (ko
Inventor
제임스 엠. 하티스
Original Assignee
에이저 시스템즈 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 인크 filed Critical 에이저 시스템즈 인크
Publication of KR20090004941A publication Critical patent/KR20090004941A/ko
Application granted granted Critical
Publication of KR101212473B1 publication Critical patent/KR101212473B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41L—APPARATUS OR DEVICES FOR MANIFOLDING, DUPLICATING OR PRINTING FOR OFFICE OR OTHER COMMERCIAL PURPOSES; ADDRESSING MACHINES OR LIKE SERIES-PRINTING MACHINES
    • B41L1/00—Devices for performing operations in connection with manifolding by means of pressure-sensitive layers or intermediaries, e.g. carbons; Accessories for manifolding purposes
    • B41L1/20—Manifolding assemblies, e.g. book-like assemblies
    • B41L1/22—Manifolding assemblies, e.g. book-like assemblies made up of single sheets or forms
    • B41L1/24—Pads or books
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/13291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81902—Pressing the bump connector against the bonding areas by means of another connector by means of another bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

집적 회로(IC)와, CB 상에 장착되는 다이를 포함하는 회로 기판(CB) 조립체의 열전도성을 개선하기 위한 방법 및 장치가 개시된다. 고열전도성 디바이스는 제 1 단부가 다이의 일측부에 부착된다. 다이가 CB에 장착될 때, CB에 형성된 보이드는 HTC 디바이스의 제 2 단부를 수용하고, HTC 디바이스의 제 2 단부는 CB의 일부분과 접촉한다. 다이의 동작 동안, 다이에 의해 만들어진 열은 HTC 디바이스를 통하여 CB 내로 분산된다.
집적 회로, 회로 기판, 고열전도성 디바이스, 열 분산

Description

집적 회로 및 회로 기판의 직접 칩 실장 결합 구성에서의 열에너지 분산을 개선하기 위한 방법 및 장치{METHOD AND APPARATUS FOR IMPROVING THERMAL ENERGY DISSIPATION IN A DIRECT-CHIP-ATTACH COUPLING CONFIGURATION OF AN INTEGRATED CIRCUIT AND A CIRCUIT BOARD}
본 출원은 2004년 10월 14일자 출원된 PCT 국제출원 제PCT/US04/33982호, 및 "집적 회로 및 회로 기판의 직접 칩 실장 결합 구성에서의 열에너지 분산을 개선하기 위한 방법 및 장치"라는 명칭으로 2006년 4월 13일자 출원된 미국 일부계속출원 제XX/XXX,XXX호에 관한 것이다.
본 발명은 회로 기판(CB)에 관한 것이고, 보다 상세하게는 CB 상에 장착된 집적 회로(IC)에 의해 발생되는 열에너지를 분산시키는 것에 관한 것이다.
전형적인 IC 패키지는 통상적으로 내부 리드 프레임, 본딩 와이어 및 다이를 구비한 봉입 및/또는 캡슐화된 플라스틱 하우징, 뿐만 아니라 외부에 다이를 전기적으로 접속하기 위연 외부 전기 리드를 포함한다. 보다 높은 열 분산 다이를 수용하는 IC 패키지는 패키지 내에 형성된 부가적인 내부 히트 싱크(heat sink)를 가지며, 히트 싱크는 IC 기판에 접속된다. 히트 싱크는 전형적으로 금속층을 포함한다. 다이는 통상 이러한 금속층에 장착되며, 이 때, 다이의 전기 접촉 패드 위로 향하 고, 본딩 와이어는 IC 패키지의 내부 리드 프레임에 다이의 전기 접촉 패드를 접속한다. 리드 프레임은 다이와 본딩 와이어로부터 IC 패키지의 외부 전기 리드까지의 기계적으로 견고한 전기 경로를 제공한다. 리드 프레임은 통상 내부 리드 프레임과 외부 리드 사이의 전기 접속을 가교하기(bridge) 위하여 플라스틱 하우징 내에서 부분적으로 몰딩된다. 전기 리드는 패키지로부터 패키지가 장착되는 회로 기판(CB)으로의 전기 접속을 만든다.
고전력 열분산 IC가 CB 상에 장착될 때, IC 패키지 바로 밑에 위치된 CB 상의 히트스프레더(heat spreader) 디바이스는 IC 패키지의 히트 싱크로, 그런 다음 CB의 층들 내의 접지 평면으로 열 접속되고, CB의 층들은 전형적으로 인쇄회로 기판(PCB) 층들이다. 히트스프레더 디바이스는 IC에 의해 발생된 열을 CB 접지 평면 자체로 분산시킨다. IC에 의해 발생된 열은 또한 IC 패키지로부터 주위 대기로 멀리 대류하여 이동된다. 그러나, IC 패키지의 사용이 작은 물리적 위치로 제한될 때 및/또는 다른 다이에 대해 물리적으로 작을 때, 패키지 주위의 공기의 순환은 통상 매우 빈약하고, 그러므로, 대류에 의한 열의 제거는 매우 작다. IC에 의해 발생된 모든 열은 그런 다음 IC 패키지 히트 싱크를 통해 CB의 히트스프레더 디바이스 내로 대부분 하향 분산되어야만 한다.
직접 칩 실장 구성에 있어서, IC 패키지는 제거되고, 다이는 다이 상의 전기 접촉 패드가 CB 상의 직면 회로 도형(confronting circuit trace)들을 향해 하향하도록 역전된 위치에서 CB에 직접 장착되고, CB 상의 회로 도형에 다이의 접촉 패드를 연결하는 전기적 상호 접속부(예를 들어 납땜 범프(bump)에 의해 전기적으로 접 속된다. 직접 칩 실장 구성에서 사용된 CB는 통상 물리적으로 가요성 PCB이며, 플렉스(flex) CB 또는 플렉스 회로로서 공지된다. 이러한 가요성때문에, 플렉스 CB는 작은 물리적 영역으로 형상화될 수 있는 한편, 여전히 CB와 다이 사이의 전기 접촉을 유지한다. 이러한 형태의 회로들은 종종 하드 디스크 드라이브(HDD) 내의 하드드라이브 자기 기록 매체로부터 데이터를 읽거나 데이터를 쓰는 읽기/쓰기(read/write) 헤드와 같이 CB를 장착하는데 이용할 수 있는 공간이 매우 작은 상황에서 사용된다. 이러한 읽기/쓰기 헤드들은 전형적으로 그 위에 장착된 플렉스 CB를 구비한 스테인리스강 아마추어(armature)에 안치된다. 플렉스 CB의 전기 접촉부는 전형적으로 읽기/쓰기 헤드들을 전치증폭기(preamplifier) IC의 전기 접촉부에 접속한다. 이러한 전체적인 조립체는 그런 다음 자기 기록 매체 바로 위에서 공기 역학적으로 부양된다.
도 1은 전형적인 직접 칩 실장 조립체(11)의 사시도이며, 이것은 다양한 층(12)들과 플렉스 CB(12) 상에 장착된 IC 다이(13)를 포함한다. IC 다이(13)는, 다이(13) 상의 전기 접촉 패드(도시되지 않음)들이 플렉스 CB(12) 상의 회로 도형(도시되지 않음)에 전기 상호 접속부(예를 들어, 납땜 범프)에 의해 용이하게 접속되도록 배치되기 위해, 직면하는 위치에서 플렉스 CB(12)에 장착된다. 플렉스 CB(12)는 다이(13)와 마주하는 CB(12)의 측부와 접촉하는 히트 싱크 재료(14), 히트 싱크 재료(14) 상에 배치된 접착 및 단열 유전체 재료(예를 들어, 폴리이미드)의 층(15), 층(15) 상에 배치된 금속층(16), 및 금속층(16) 상에 배치된 단열 유전체 재료(예를 들어, 폴리이미드)의 층(17)을 포함할 수 있다. 상기된 회로 도형들 은 플렉스 CB(12)의 금속층(16)의 부분들에 의해 형성되고, 금속층 부분들은 전형적으로 구리로 만들어진다. 히트 싱크 재료(14)는 열분산기로서 기능하고, 열 경로는 다이(13)로부터 히트 싱크 재료(14)로 향하는 화살표(23, 24)로 지시된 바와 같이, 다이(13)로부터 히트 싱크 재료(14)로의 방향으로 있다.
일부의 경우에, 플렉스 CB는 히트 싱크 재료(14)와 폴리이미드 및 접착제의 층(15) 사이에 위치된 알루미늄 보강재(도시되지 않음, stiffener)와 같은 안정화 디바이스를 포함한다. 보강재는 플렉스 CB(12)에 기계적인 안정성을 제공한다. 플렉스 CB들에서, 보강재는 히트 싱크 및 안정화 디바이스로서 기능할 수 있으며, 이 경우에, 히트 싱크 재료(14)는 생략될 수 있다. 히트 싱크 재료(14)는 CB(12)의 부분일 필요는 없지만, 대신 CB(12)가 배치되는 분리 디바이스일 수 있다. 보강재가 사용되면, 히트 싱크 재료(14)로 및 궁극적으로 아마추어와 디스크 드라이브의 하우징으로의 열분산 경로를 제공한다.
전형적으로, 금속층(16)에 형성된 회로 도형과 다이(13)의 접촉 패드를 접속하는 전기적 상호 접속부(19)들은 납땜 또는 리드가 없는 범프들이며, 이것들은 다이(13)의 바닥면 상에 위치된 전기 접촉 패드(도시되지 않음) 상에 배치되어 가열되고, 플렉스 CB(12) 상의 회로 도형과 접촉 배치된다. 범프들이 냉각되고 경화될 때, 범프들은 다이(13)의 바닥면 상의 패드들과 플렉스 CB(12)의 금속층(16)에 형성된 회로 도형들 사이의 견고한 전기 접속을 형성한다.
전기 접속들이 다이(13) 상의 패드들과 플렉스 CB(12)의 회로 도형 사이에 만들어졌으면, 다이(13)의 표면과 CB(12)의 포면 사이에 약간의 공간이 존재한다. 전형적으로 25 내지 76 마이크로미터(0.001 내지 0.003 인치)의 범위에 있는 이러한 공간의 물리적인 기하학적 형태로 인하여, 다이(13)와 플렉스 CB(12) 사이의 공간은 전형적으로 언더필(underfill) 재료(21)가 충전되어, 기계적인 안정성을 제공한다. 이러한 것은 전기 접속이 실패하도록 유발할 수 있는 과도한 기계적 응력이 다이(13)와 상호 접속부들에 발휘되는 것을 방지하도록 의도된다. 언더필 재료(21)는 통상 다이(13)의 패드들이 플렉스 CB(12) 상의 회로 도형들과 상호 접속된 후에 적용된다. 언더필 재료(21)는 전형적으로 모세관 흐름을 사용하여 적용된다. 언더필 재료(21)는 그런 다음 고체의 물리적 상태로 재료를 경화시키기 위하여 가열된다. 현재 이러한 목적으로 사용되는 언더필 재료(21)는 빈약한 열전도성을 가지며, 전형적으로 독일, 뒤셀도르프에 소재한 Henkel Loctite Corporation에 의해 제조되는 Hysol®FP4549이다. 이러한 특정 언더필 재료는 집적 회로 패시베이션 재료들에 대한 개선된 접착성을 위해 설계된 고순도, 낮은 응력의 액상 에폭시이다.
도 1에 도시된 바와 같은 플렉스 CB 조립체가 디스크 드라이브의 읽기/쓰기 헤드 상에서 사용될 때, 플렉스 CB 조립체는 통상적으로 읽기 및 쓰기 작업이 실행될 수 있도록 많은 양의 전류 및/또는 전압을 사용한다. 이러한 형태의 신호들은 전형적으로 매우 빠른 상승 시간, 일부는 200피코초(ps), 극히 큰 순간 전류 및/또는 전압을 만드는 나노초(ns)당 700 밀리암페어(mA)를 초과하는 큰 슬루율(slew rate)을 보인다. 이러한 큰 순간 전류 및/또는 전압은 분산될 필요가 있는 많은 양의 열에너지를 만든다.
플렉스 회로 상의 구리 도형 영역을 증가시키는 것, 플렉스 회로 상에서의 구리 도형 두께를 증가시키는 것, 다중 "더미(dummy)" 범프들의 필요한 위치와 같은 고밀도 열전도성 상호 접속부를 사용하는 것, 보다 높은 열전도성 언더필을 사용하는 것, 및 다이/CB 인터페이스의 물리적 구조를 통하여 이미 발생한 전도성 냉각에 부가하여 주위 공기로 대류 냉각을 개선하는 것을 돕도록 CB에 마주한 플립-칩(flip-chip)의 측부에 히트 싱크를 부가하는 것을 포함하는 다수의 시도들이 CB 조립체의 히트 싱크의 효율성을 개선하도록 만들어졌었다. 현재까지, 개별적으로 또는 함께 사용되는 이러한 기술들 중에서 열저항을 상당히 감소시키고 또한 효과적인 저비용(또는 돈이 들지 않는) 해결 수단을 제공하는데 있어서 완전하게 효과적인 것으로 판명된 것은 없었다.
플렉스 CB 조립체가 예를 들어 공간 및 비용 제약을 중시하는 디스크 드라이브의 읽기/쓰기 헤드 상에서와 같이 물리적으로 매우 작은 환경에서 사용될 때, 열저항을 감소시키기 위한 전형적인 접근은 부적절 및/또는 비현실적이다. 부가하여, 플렉스 CB 조립체는 전형적으로 단층(즉, 도형이 형성되는 금속층(16))을 사용한다. 이 경우에, 공간 및 비용 제약이 중요하지 않은 다층 CB를 사용하는 것이 가능하고, 실제의 경우에, 간단한 다층 도금된 스루홀(through-hole) 기술들이 발생된 열을 분산시키기 위하여 CB를 통한 하향 열전도성 열 경로를 제공하도록 사용될 수 있다. 그러나, 다층 CB들은 통상 단층 CB보다 상당히 비용이 많이 든다. 그러므로, 다층 전도체 CB를 사용하는 것은 일부의 경우에 비용이 터무니없이 비쌀 수 있다. 또한, 디스크 드라이브 적용에서의 헤드 아마추어의 공기 역학으로 인하여, 디스크 드라이브의 아마추어 상에 배치된 다층 CB들은 통상 아마추어 상의 추가의 질량이 보다 느린 읽기 및 쓰기 속도를 초래할 수 있기 때문에 부적절하다.
따라서, CB 조립체에서, 특히 직접 칩 실장 조립체에서 열에너지를 더욱 효과적으로 분산시키기 위한 방법 및 장치에 대한 필요성이 존재한다.
본 발명은 회로 기판 조립체에서 열을 분산시키기 위한 방법 및 장치를 제공한다. CB 조립체는 보이드(void)가 형성되는 CB, CB의 측부에 장착되는 집적회로(IC) 다이, 및 제 1 단부에서 다이에 열 결합되고 적어도 부분적으로 보이드에 배치되는 고열전도성(HTC) 디바이스를 포함한다. HTC 디바이스는 보이드 밑에서 CBDML 일부에 열 결합되는 제 2 단부를 가진다. 다이에 의해 만들어진 열은 HTC 디바이스를 통해 CB 내로 분산된다.
상기 방법은 하나 이상의 전기 회로들 및 하나 이상의 전기 접속부들을 가지는 다이를 제공하는 단계, 하나 이상의 전기 접속부들을 가지며 보이드가 형성되는 CB를 제공하는 단계, 및 상기 다이 상의 적어도 하나의 전기 접속부가 상기 CB 상의 적어도 하나의 전기 접속부와 접촉하도록 CB 상에 상기 다이를 장착하는 단계를 포함한다. 다이가 CB에 장착될 때, HTC 디바이스의 적어도 일부분은 상기 보이드 내에 있으며, HTC 디바이스의 제 1 단부는 다이에 열 결합되고, HTC의 제 2 단부는 CB의 일부분과 열 결합된다.
본 발명의 이들 및 다른 특징 및 이점들은 다음의 설명, 도면 및 특허청구범위로부터 명백하게 된다.
도 1은 CB와, CB 상에 장착된 IC 다이를 포함하는 통상의 직접 칩 실장 구성의 단면도.
도 2는 예시적인 실시예에 따른 고열전도성(HTC, high thermal conductivity) 디바이스의 사시도.
도 3은 직접 칩 실장 조립체에 부착된 도 2에 도시된 HTC 디바이스를 가지는 예시적인 실시예에 따른 본 발명의 직접 칩 실장 조립체의 사시도.
본 발명의 한 실시예에 따라서, 비교적 높은 열전도성의 디바이스가 다이와 CB 사이에 배치되어, 다이와 CB와 접촉한다. 이러한 실시예에 따라서, 고열전도성(HTC) 디바이스는 한쪽 단부가 다이에 부착된다. 다이가 CB 상에 장착될 때, HTC 디바이스는 부분적으로 CB에 형성된 보이드 내에 배치되고, 다이에 부착된 디바이스의 단부는 CB의 보강재와 접촉한다. 다이에 의해 만들어진 열은 HTC를 통하여 기계적 안정화기로서 기능하는 보강재 내로 분산된다. 보강재는 또한 히트 싱크 재료로서 기능할 수 있다. 일부 실시예에서, 별도의 히트 싱크 재료가 보강재에 부가하여 사용될 수 있고, 이 경우에, 보강재로 분산된 열은 그런 다음 히트 싱크 재료로 분산된다.
다시 도 1에 도시된 직접 칩 실장 조립체(11)를 참조하여, 상호 접속부(19)를 형성하는 납땜 또는 리드가 없는 범프가 냉각하여 경화될 때, 이것들은 항상 고른 크기의 상호 접속부를 형성하는 것은 아니다. 이러한 것은 다이(13)의 바닥면(25)과 금속층(16)에 형성된 도형들 사이에 고르지 않은 공간을 초래한다. 이러 한 것이 발생할 때, 다이(13)의 평면은 CB(12)의 평면과 평행하지 않으며, 즉, 다이(13)는 CB(12)에 대해 기울어진다(tilt). 이러한 기울기는 기계적 응력이 다이(13) 상에 배치되도록 하고, 이는 상호 접속부(19)가 갈라지도록 하며, 이는 다이(13)가 적절하게 동작하는 것을 방해할 수 있다.
본 발명의 HTC 디바이스는 개선된 열분산을 제공할 뿐만 아니라, 기울기와 관련된 문제들을 제거한다. 도 2는 본 발명에 따른 HTC 디바이스(30)의 한 실시예의 사시도이다. 예시된 실시예에 따라서, HTC 디바이스(30)는 디스크 형상 부분(31)과 원뿔 형상 부분(32)을 포함한다. 디스크 형상 부분(31)은 제 1 측부(31A)와 제 2 측부(31B)를 포함한다. 원뿔 형상 부분(32)은 단부(32A)와 외부면(32B)을 포함한다. 원뿔 형상 부분(32)의 단부(32A)는 HTC 디바이스(30)의 한쪽 단부를 형성하고, 디스크 형상 부분(31)의 제 1 측부(31A)는 HTC 디바이스(30)의 다른 쪽 단부를 형성한다. 도 3을 참조하여 보다 상세하게 기술되는 바와 같이, 다이가 CB에 장착될 때, 제 1 측부(31A)는 CB와 면하는 다이의 측부와 접촉하고, 단부(32A)는 CB와, 일부 실시예에서, CB와 결합된 보강재와 접촉한다. 그러므로, 다이에 의해 만들어진 열은 HTC 디바이스(30)를통하여 CB(예를 들어, CB의 보강재) 내로 하향 분산된다.
도 3은 본 발명에 따른 직접 칩 실장 조립체(40)의 한 실시예의 사시도이다. 조립체(40)는 도 2에 도시된 HTC 디바이스(30), CB(42), 및 다이(43)를 포함한다. 일부 실시예에서, CB(42)는 플렉스 회로이다. CB(42)는 각각 도 1에 도시된 CB(12) 및 다이(13)를 참조하여 상기된 것과 동일한 층으로 만들어질 수 있다. 그러나, 조 립체(40)가 임의의 특정 다이 또는 CB로 한정되지 않는 다는 것을 당업자는 이해할 것이다. 부가하여, 비록 본 발명이 직접 칩 실장 구성을 참조하여 기술될지라도, 본 발명은 예를 들어 다중 레벨 CB 및 다이 부착 조립체를 포함하는 임의의 형태의 다이 및 CB에 동일하게 적용할 수 있다는 것을 당업자는 이해할 것이다.
도 3에 도시된 바와 같이, CB(42)는 보이드(44)를 포함할 수 있으며, 보이드는 CB(42)의 예를 들어 폴리이미드로 구성되는 상부층(45)을 통하여 예를 들어 알루미늄으로 구성되는 보강재(47)의 상부면(46)으로 하향 연장한다. HTC 디바이스(30)의 제 1 측부(31A)는 압력 접착제(도시되지 않음)를 사용하는 것과 같은 다양한 방법으로 다이(43)의 바닥면(48)에 부착될 수 있다. 한 실시예에서, 다이(43)가 CB(42) 상에 장착될 때, HTC 디바이스(30)는 보이드(44) 내에 위치되어서, HTC 디바이스(30)의 단부(32A)는 보강재(47)의 상부면(46)과 접촉한다. 일부 실시예에서, HTC 디바이스(30)의 단부(32A)는 예를 들어 압력 접착제 또는 임의의 다른 부착 재료 또는 기술을 사용하여 보강재(47)의 상부면(46)에 부착될 수 있다. 다른 실시예에서, HTC 디바이스(30)의 단부(32A)는 단지 CB(42)에 대한 다이(43)의 압력에 의해 보강재(47)의 상부면(46)에 대해 또는 가까이에서 유지될 수 있다.
예시된 실시예에서, 개구(44)는 HTC 디바이스(30)의 원뿔 형상 부분(32)의 형상을 수용하도록 원뿔 형상이다. 이 실시예의 이러한 양태에 따라서, 보이드(44)는 HTC 디바이스(30)의 원뿔 형상 부분(32)의 외부면(32B)이 보이드(44)의 내벽에 접촉 또는 근접하도록 치수화된다. 당업자가 예측할 수 있는 바와 같이, CB(42) 및 다이(43)는 각각 다이(43)가 CB(42) 상에 장착될 때 서로 접촉하는 전기 접속 부(52, 52)들을 포함한다. 한 실시예에 따라서, 제 1 측부(31A)로부터 단부(32A)까지의 HTC 디바이스(30)의 전체적인 길이는, 다이(43)가 CB(42)에 장착될 때 CB(42) 상의 전기 접속부(52)들이 다이(43) 상의 전기 접속부(53)들과 접촉하고 HTC 디바이스(30)의 단부(32A)가 보강재(47)의 상부면(46)에 접촉 또는 근접하도록 하는 정도이다. 또 다른 실시예에 따라서, HTC 디바이스(30)의 단부(32A)가 보강재(47)와 접촉할 필요가 없다. 예를 들어, 보이드(44)는 부분적으로 고열전도성의 일부 재료로 충전되어서, 다이(43)가 CB(42)에 장착될 때, HTC 디바이스(30)의 단부(32A)는 상기 재료와 접촉하게 된다. 이 예에서, 다이(43)로부터 보강재(47)까지의 전체 경로는 고열전도성이다.
본 발명의 실시예들에 따라서, 다이(43)에 의해 만들어진 열은 다이(43)로부터 HTC 디바이스(30)를 통해 보강재(47) 내로 분산되게 된다. 부가하여, HTC 디바이스(30)의 치수화(dimensioning)는, 다이(43)가 CB(42) 상에 장착될 때, 접속부(52, 53)들이 서로 접촉하고, HTC 디바이스(30)의 단부(32A)가 보강재(47)의 상부면(46)에 접촉 또는 근접하도록 하는 정도이다. 이러한 구성은 다이(43)가 CB(42)에 대하여 기울어지는 잠재성을 제거하는 것을 돕는다. 예를 들어, 접속부(53)가 납땜 범프들인 경우에, 모든 범프들이 동일한 높이로 경화되지 않을지라도, 또는 하나 이상의 범프들이 붕괴할지라도, 단부(32A)와 보강재(47)의 상부면(46) 사이의 접촉은 다이(43)가 기울어지는 것을 방지하게 된다. 부가하여, 보이드(44)와 HTC 디바이스(30)의 보완적인 형상들은 HTC 디바이스(30)와 보이드(44)의 자체 정렬을 제공하고, 이는 또한 CB(42) 상에서의 다이(43)의 장착을 용이하게 할 수 있다.
HTC 디바이스(30)는 예를 들어 압출 또는 사출 성형과 같은 다양한 기술에 의한 다이 제조 공정 동안 다이(43) 상에 배치될 수 있다. HTC 디바이스(30)는 CB(42)의 층(45)보다 높은 열전도성을 가지는 임의의 재료로 만들어질 수 있다. 일부 적절한 재료는 열전도성 엘라스토머 또는 열가소제들을 포함하지만 이에 한정되는 것은 아니다. HTC 디바이스(30)는 패시베이션 층을 포함하는 다이의 모든 다른 층이 형성된 후에 다이(43) 상에 배치될 수 있다. HTC 디바이스(30)가 웨이퍼 레벨(wafer level)에서 다이에 배치되면, HTC 디바이스를 위한 많은(예를 들어 수천) 몰드들을 포함하는 몰드가 많은 다이들 상에 HTC 디바이스를 배치하도록 사용될 수 있다. 그런 다음, 다이들이 웨이퍼로부터 절단될 때, 각각의 다이는 다이에 부착된 HTC 디바이스를 가지게 된다. 대안적으로, HTC 디바이스(30)는 다이들이 웨이퍼로부터 절단된 후에 다이 상에 배치될 수 있다.
본 발명의 HTC 디바이스는 임의의 특정한 고열전도성 재료로 만들어지는 것에 한정되지 않는다. 예를 들어, HTC 디바이스는 접속부(53)를 형성하는 납땜 범프가 다이(43) 상에 배치될 때 다이 상에 놓이는 납땜 범프일 수 있다. 이 경우에, HTC 디바이스를 형성하는 것은 다이(43) 또는 CB(42)를 만들 때 수행되는 추가의 공정 단계를 요구하지 않는다. 고열전도성의 재료는, 다이(43)가 CB(42)에 장착될 때, HTC 디바이스를 포함하는 납땜 범프가 상기 재료와 접촉하도록 보이드에 배치될 수 있다. 이러한 것은 다이로부터 보강재까지의 전체 경로가 고열전도성인 것을 보장한다. 이러한 것은 또한 HTC 디바이스를 포함하는 납땜 범프가 다이로부터 보 강재까지 연장하도록 충분히 크게 만드는 것을 필요없게 한다.
본 발명이 몇개의 예시적인 실시예를 참조하여 기술되었으며, 본 발명이 이러한 실시예들에 한정되지 않는다는 것을 유념하여야 한다. 본 명세서에 기술된 실시예들은 본 발명의 원리 및 개념을 전달하도록 도모되며, 본 발명을 수행하기 위한 독점적인 실시예를 설명하도록 의도되지 않는다. 예를 들어, HTC 디바이스는 원뿔 형상을 가지는 것으로 기술되었다. 이러한 것은 HTC 디바이스에 대한 많은 가능한 형상들중 단지 하나이다. HTC 디바이스는 특정 형상을 가지는 것으로 또는 임의의 특정 재료로 만들어지는 것으로 한정되지 않는다. 또한, 비록 HTC 디바이스가 다이에 먼저 부착되는 것으로서 기술되었을지라도, 대신에 CB에 먼저 부착될 수 있다. 아울러, 다른 실시예들에서, 하나 이상의 HTC 디바이스들이 사용될 수 있다. 예를 들어, 다중의 HTC 디바이스들이 다이(43)와 CB(42) 사이에 위치될 수 있다. 다른 변경예들이 상기된 실시예들에 대해 만들어질 수 있으며, 이러한 모든 변경예들은 본 발명의 범위 내에 있다.

Claims (20)

  1. 회로 기판(CB) 조립체로서,
    하나 이상의 전기 접속부들을 가지며 보이드가 형성되는 CB;
    상기 CB의 일측부에 장착되며, 하나 이상의 전기 회로 및 하나 이상의 전기 접속부들을 포함하는 집적 회로(IC); 및
    제 1 단부 및 제 2 단부를 가지며, 상기 제 1 단부가 상기 다이에 열 결합되고 상기 제 2 단부가 상기 보이드 밑에서 상기 CB의 일부분에 열 결합되도록, 상기 보이드에 적어도 부분적으로 배치되는 고열전도성(HTC) 디바이스를 포함하며,
    상기 CB 상의 적어도 하나의 전기 접속부는 상기 다이 상의 적어도 하나의 전기 접속부와 접촉하는 회로 기판 조립체.
  2. 제 1 항에 있어서, 상기 다이는 직접 칩 실장 구성으로 상기 CB에 장착되는 회로 기판 조립체.
  3. 제 1 항에 있어서, 상기 CB는 단층 CB인 회로 기판 조립체.
  4. 제 1 항에 있어서, 상기 CB는,
    제 1 측부 및 제 2 측부를 포함하고, 상기 다이가 상기 제 1 측부에 인접하여 부착되는 제 1 층; 및
    상기 제 1 층의 제 2 측부에 인접하여 배치되는 보강재 층을 포함하며;
    상기 보이드는 적어도 상기 제 1 층을 통하여 상기 보강재 층으로 하향 연장하며, 상기 HTC 디바이스의 제 2 단부는 상기 보강재 층과 접촉하고, 상기 보강재 층은 고열전도성 재료로 구성되는 회로 기판 조립체.
  5. 제 1 항에 있어서, 상기 HTC 디바이스는 열전도성 엘라스토머로 구성되는 회로 기판 조립체.
  6. 제 1 항에 있어서, 상기 HTC 디바이스는 열가소제로 구성되는 회로 기판 조립체.
  7. 제 1 항에 있어서, 상기 HTC 디바이스는 금속으로 구성되는 회로 기판 조립체.
  8. 제 7 항에 있어서, 상기 금속은 납땜인 회로 기판 조립체.
  9. 개선된 열분산을 가지는 회로 기판(CB) 조립체를 제조하는 방법으로서,
    하나 이상의 전기 회로들 및 하나 이상의 전기 접속부들을 가지는 다이를 제공하는 단계;
    하나 이상의 전기 접속부들을 가지며 보이드가 형성되는 CB를 제공하는 단 계; 및
    상기 다이 상의 적어도 하나의 전기 접속부들이 상기 CB 상의 적어도 하나의 전기 접속부들과 접촉하도록 상기 CB 상에 상기 다이를 장착하는 단계를 포함하며;
    상기 다이가 상기 CB에 장착될 때, HTC 디바이스의 적어도 일부분이 상기 보이드 내에 위치되어서, 상기 HTC 디바이스의 제 1 단부가 상기 다이에 열 결합되고, 상기 HTC 디바이스의 제 2 단부가 상기 CB의 일부분과 열 결합되는, 회로 기판(CB) 조립체 제조 방법.
  10. 제 9 항에 있어서, 상기 HTC 디바이스의 제 1 단부는 상기 다이가 웨이퍼의 일부일 때 몰딩 공정에 의해 상기 다이에 열 결합되는, 회로 기판(CB) 조립체 제조 방법.
  11. 제 9 항에 있어서, 상기 HTC 디바이스의 제 1 단부는 상기 다이가 웨이퍼로부터 절단된 후에 몰딩 공정에 의해 상기 다이에 열 결합되는, 회로 기판(CB) 조립체 제조 방법.
  12. 제 10 항에 있어서, 상기 HTC 디바이스의 제 2 단부는 상기 CB의 보강재의 표면과 열 결합되는, 회로 기판(CB) 조립체 제조 방법.
  13. 제 9 항에 있어서, 상기 HTC 디바이스는 열전도성 엘라스토머로 구성되는, 회로 기판(CB) 조립체 제조 방법.
  14. 제 9 항에 있어서, 상기 HTC 디바이스는 열가소제로 구성되는, 회로 기판(CB) 조립체 제조 방법.
  15. 제 9 항에 있어서, 상기 HTC 디바이스는 금속으로 구성되는, 회로 기판(CB) 조립체 제조 방법.
  16. 제 15 항에 있어서, 상기 금속은 납땜을 포함하고, 상기 HTC 디바이스는 납땜 범핑 공정이 수행될 때 상기 다이와 열 결합되는, 회로 기판(CB) 조립체 제조 방법.
  17. 제 9 항에 있어서, 상기 HTC 디바이스는 상기 다이가 상기 CB에 장착하기 전에 상기 다이에 열 결합되는, 회로 기판(CB) 조립체 제조 방법.
  18. 제 9 항에 있어서, 상기 HTC 디바이스는 상기 다이가 상기 CB에 장착하기 전에 상기 CB의 일부분에 열 결합되는, 회로 기판(CB) 조립체 제조 방법.
  19. 회로 기판(CB) 조립체로서,
    하나 이상의 전기 접속부들을 가지며 보이드가 형성되는 CB;
    상기 CB의 일측부에 장착되고, 하나 이상의 전기 회로들 및 하나 이상의 전기 접속부들을 포함하는 집적 회로(IC); 및
    제 1 단부 및 제 2 단부를 가지며, 상기 제 1 단부가 상기 다이에 부착되고 상기 제 2 단부가 상기 보이드 밑에서 상기 CB의 일부분에 부착 또는 근접하도록 상기 보이드에 적어도 부분적으로 배치되는 고열전도성(HTC) 디바이스를 포함하며,
    상기 CB 상의 적어도 하나의 전기 접속부는 상기 다이 상의 적어도 하나의 전기 접속부와 접촉하는 회로 기판(CB) 조립체.
  20. 개선된 열 분산을 가지는 회로 기판(CB) 조립체를 제조하는 방법으로서,
    하나 이상의 전기 회로들 및 하나 이상의 전기 접속부들을 가지는 다이를 제공하는 단계;
    하나 이상의 전기 접속부들을 가지며 보이드가 형성되는 CB를 제공하는 단계; 및
    상기 다이 상의 적어도 하나의 전기 접속부들이 상기 CB 상의 적어도 하나의 전기 접속부들과 접촉하도록 상기 다이를 상기 CB에 장착하는 단계를 포함하며;
    상기 다이가 상기 CB에 장착될 때, HTC 디바이스의 제 1 단부가 상기 다이에 부착되고 상기 HTC 디바이스의 제 2 단부가 상기 CB의 일부분에 부착 또는 근접하도록, 상기 HTC 디바이스의 일부분이 상기 보이드 내에 위치되는, 회로 기판(CB) 조립체 제조 방법.
KR1020087024806A 2006-04-14 2006-04-14 집적 회로 및 회로 기판의 직접 칩 실장 결합 구성에서의 열에너지 분산을 개선하기 위한 방법 및 장치 KR101212473B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2006/014009 WO2007120124A1 (en) 2006-04-14 2006-04-14 Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board

Publications (2)

Publication Number Publication Date
KR20090004941A true KR20090004941A (ko) 2009-01-12
KR101212473B1 KR101212473B1 (ko) 2012-12-18

Family

ID=36741215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087024806A KR101212473B1 (ko) 2006-04-14 2006-04-14 집적 회로 및 회로 기판의 직접 칩 실장 결합 구성에서의 열에너지 분산을 개선하기 위한 방법 및 장치

Country Status (3)

Country Link
JP (1) JP2009533865A (ko)
KR (1) KR101212473B1 (ko)
WO (1) WO2007120124A1 (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109943A (ja) * 1991-10-21 1993-04-30 Fujitsu Ltd 集積回路の冷却構造
JPH05243415A (ja) * 1992-02-26 1993-09-21 Sony Corp 配線基板
JP2000012723A (ja) * 1998-06-23 2000-01-14 Nitto Denko Corp 回路基板の実装構造体およびそれに用いる多層回路基板
JP3446826B2 (ja) * 2000-04-06 2003-09-16 沖電気工業株式会社 半導体装置及びその製造方法
JP3849573B2 (ja) * 2001-05-22 2006-11-22 株式会社日立製作所 電子装置
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP2003200535A (ja) * 2001-10-25 2003-07-15 Matsushita Electric Ind Co Ltd プリプレグおよび回路基板、ならびにそれらの製造方法
JP4462473B2 (ja) * 2002-07-01 2010-05-12 富士通株式会社 高周波回路基板及びそれを用いた半導体装置
US7199466B2 (en) * 2004-05-03 2007-04-03 Intel Corporation Package design using thermal linkage from die to printed circuit board
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor

Also Published As

Publication number Publication date
WO2007120124A1 (en) 2007-10-25
JP2009533865A (ja) 2009-09-17
KR101212473B1 (ko) 2012-12-18

Similar Documents

Publication Publication Date Title
US5489752A (en) Process for dissipating heat from a semiconductor package
US10438873B2 (en) Semiconductor chip package having heat dissipating structure
JP4805901B2 (ja) 半導体パッケージ
US6396136B2 (en) Ball grid package with multiple power/ground planes
KR100458832B1 (ko) 리드리스 칩 캐리어의 설계 및 구조
JP4910439B2 (ja) 半導体装置
EP0772234A2 (en) Integrated circuit package
US20040095727A1 (en) Thermal heat spreaders designed for lower cost manufacturability, lower mass and increased thermal performance
WO1996012299A1 (en) Integrated circuit package
KR101054440B1 (ko) 전자 소자 패키지 및 그 제조 방법
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
US7817434B2 (en) Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board
JP2845227B2 (ja) マルチチップモジュールの実装構造
JP2012169330A (ja) 電子装置
KR100952850B1 (ko) 개선된 열 에너지 소산을 가진 인쇄 회로 기판 어셈블리
KR101212473B1 (ko) 집적 회로 및 회로 기판의 직접 칩 실장 결합 구성에서의 열에너지 분산을 개선하기 위한 방법 및 장치
JP2011171656A (ja) 半導体パッケージおよびその製造方法
CN111213234B (zh) 半导体组装件
JP2006278771A (ja) 半導体装置及びその製造方法
JP3618393B2 (ja) 高熱伝導性を有するボールグリッドアレイ集積回路パッケージ
US7208827B2 (en) Encasing arrangement for a semiconductor component
US20230317555A1 (en) Cooling package structure applied to integrated circuit and method of assembly thereof
JPS6395637A (ja) 半導体集積回路装置
KR20010015387A (ko) Ｂｇａ 형 반도체 장치 패키지
US20070246822A1 (en) Hard disk drive preamp heat dissipation methods

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee