KR20080108885A - 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법 - Google Patents

양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR20080108885A
KR20080108885A KR1020070094584A KR20070094584A KR20080108885A KR 20080108885 A KR20080108885 A KR 20080108885A KR 1020070094584 A KR1020070094584 A KR 1020070094584A KR 20070094584 A KR20070094584 A KR 20070094584A KR 20080108885 A KR20080108885 A KR 20080108885A
Authority
KR
South Korea
Prior art keywords
substrate
oxide layer
semiconductor device
semiconductor
package module
Prior art date
Application number
KR1020070094584A
Other languages
English (en)
Other versions
KR100894247B1 (ko
Inventor
권영세
김경민
Original Assignee
(주)웨이브닉스이에스피
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)웨이브닉스이에스피, 한국과학기술원 filed Critical (주)웨이브닉스이에스피
Priority to PCT/KR2007/004610 priority Critical patent/WO2008153245A2/en
Publication of KR20080108885A publication Critical patent/KR20080108885A/ko
Application granted granted Critical
Publication of KR100894247B1 publication Critical patent/KR100894247B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

수광 또는 발광소자를 사용하는 경우에도 효과적으로 기능이 발휘되고 다른 반도체 소자 및 부품과의 연결이 용이하도록, 양극산화막을 형성할 수 있는 재질로 형성되는 기판과, 기판 상에 형성되고 적어도 하나의 개구부를 갖는 산화물층과, 산화물층의 개구부 내에 실장되는 반도체 소자와, 산화물층 및 반도체 소자를 덮도록 형성되고 반도체 소자의 상면이 노출되도록 일부가 제거되는 유기물층과, 유기물층 또는 산화물층 상에 형성되고 반도체 소자와 연결되는 리드선을 포함하는 양극산화막을 이용한 반도체 패키지 모듈을 제공한다.
양극산화막, 알루미늄, 패키지, 모듈, 수동소자, 수광소자, 발광소자, 전극, 산화물층

Description

양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법 {Semiconductor Package Module Using Anodized Oxide Layer and Manufacturing Method Thereof}
본 발명은 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 리드선을 모서리까지 연장하여 형성하고 수광 및 발광을 위한 개구부를 형성하는 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법에 관한 것이다.
반도체 소자의 제조공정에서 패키징(packaging) 공정은 반도체 칩을 외부 환경으로부터 보호하고, 사용이 용이하도록 반도체 칩을 형상화시키고, 반도체 칩에 구성된 동작기능을 보호함으로써 반도체 소자의 신뢰성을 향상시키는 작업이다.
최근 반도체 소자의 집적도가 향상되고, 반도체 소자의 기능이 다양해짐에 따라 패키징 공정의 추세는 점차 패키지 핀이 적은 공정에서 많은 공정인 다핀화 공정으로 옮겨가고 있으며, 인쇄회로기판(Printed Circuit Board: PCB)에 패키지를 끼우는 구조에서 표면에 실장하는 방식의 표면 실장형 형태(Surface Mounting Device)로 전환되고 있다. 이러한 표면 실장형 형태의 패키지는 SOP(Small Outline Package), PLCC(Plastic Leaded Chip Carrier), QFP(Quad Flat Package), BGA(Ball Grid Array) 및 CSP(Chip Scale Package) 등 많은 종류가 소개되고 있다.
이러한 반도체 패키지들과 관련된 칩 캐리어 또는 인쇄회로기판에 사용되는 기재(base) 기판은 열적, 전기적 및 기계적으로 안정하여야 한다. 칩 캐리어 또는 PCB용 기재 기판으로서, 종래에는 고가의 세라믹 기판을 사용하거나 폴리이미드계 수지, 플루오르계 수지 또는 실리콘계 수지 등을 소재로 하는 수지 기판이 사용되어 왔다.
세라믹 기판이나 수지 기판은 그 소재가 절연성이기 때문에, 쓰루홀(through hole) 공정 후 절연물질을 도포할 필요가 없다. 그러나, 수지 기판들의 경우, 재료 자체가 고가일 뿐만 아니라, 내습성 및 내열성 등이 불량하여 칩 캐리어용 기판으로는 사용이 곤란하다는 문제점이 있다. 또한, 세라믹 기판은 수지 기판에 비하여 내열성이 다소 우수한 것은 사실이지만, 수지 기판과 마찬가지로 고가이며, 가공상의 어려움과 함께 가공비가 많이 소요되는 단점이 있다.
이러한 세라믹 또는 수지 기판의 단점을 극복하기 위하여 금속 소재 기판의 사용이 제안되었다. 금속 소재 기판은 가격이 저렴할 뿐만 아니라 가공이 용이하고 열적 신뢰성이 양호하다는 장점을 가진다. 그러나, 이러한 금속 소재 기판은 전술한 수지 또는 세라믹 기판에서는 불필요한 절연 처리를 별도로 실시하여야 하며, 열방출을 보다 효과적으로 하기 위하여 완성된 기판의 하부 또는 상부에 히트 싱크(heat sink) 또는 히트 스프레드(heat spread) 역할을 할 수 있는 메탈 코어를 부착하여야 한다.
한편, 칩 캐리어 또는 인쇄회로기판은 최근의 경박단소화 추세에 맞추어 두 께가 얇으며, 표면이 편평한 것이 선호되고 있다. 이와 같은 박형화 및 편평화를 실현하기 위하여 기판 상에 칩 또는 부품이 탑재될 부위에 캐비티를 형성하여 여기에 부품을 탑재하는 방법이 사용되고 있다.
이러한 캐비티를 형성함에 있어서, 종래에는 수지 기판을 이용하여 이를 드릴링하므로써 캐비티를 형성하는 방법이 사용되었다. 그러나, 상기한 방법에 따르면, 캐비티 가공시간 및 가공비가 많이 들뿐 아니라 가공된 캐비티의 편차가 커서 부품 탑재시 부품이 기울어지기 쉽기 때문에 기판의 편평도 유지에 어려움이 크다. 또한, 기판의 소재인 수지는 열적, 기계적 특성이 불량하기 때문에 캐비티에 부품을 탑재할 경우, 응력에 의한 심한 변형이 발생된다는 단점이 있다.
대한민국 등록특허공보 제10-0656300호에는 상기한 문제점을 개선하여 금속 소재 기판에 부품을 탑재하기 위한 캐비티를 수직으로 형성하는 것에 의하여 열적, 전기적 및 기계적으로 안정하고, 기판의 편평도 유지가 용이한 3차원 알루미늄 패키지 모듈이 공개되어 있다.
종래 3차원 알루미늄 패키지 모듈의 경우에는 유기 절연막과 알루미늄 산화물층상에 수동소자 또는 패드 등의 제2소자를 배치하고, PA, PA, LNA, 페이스 시프터(phase shifter), 믹서, 오실레이터, VCO 등의 제1소자와 제2소자를 배선을 통하여 서로 연결하는 방법이 제시되고 있다.
그런데 제2소자가 유기 절연막과 알루미늄 산화물층상에 배치되지 않는 경우의 배선방법이 구체적으로 제시되지 않았다.
그리고 유기물층이 반도체 장치를 덮는 구성으로 이루어지므로, 수광 또는 발광소자의 경우에는 그대로 적용하는 것이 어렵다는 문제가 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 리드선을 테두리(모서리)부분까지 연장하여 형성하고 유기물층의 일부를 제거하여 개구부를 형성하므로 수광 또는 발광이 가능한 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법을 제공하는데, 그 목적이 있다.
본 발명이 제안하는 양극산화막을 이용한 반도체 패키지 모듈은 양극산화막을 형성할 수 있는 재질로 형성되는 기판과, 상기 기판 상에 형성되고 적어도 하나의 개구부를 갖는 산화물층과, 상기 산화물층의 개구부 내에 실장되는 반도체 소자와, 상기 산화물층 및 반도체 소자를 덮도록 형성되는 유기물층과, 상기 유기물층 또는 산화물층 상에 형성되고 상기 반도체 소자와 연결되는 리드선을 포함하여 이 루어진다.
그리고 본 발명의 양극산화막을 이용한 반도체 패키지 모듈은 상기 산화물층의 개구부 내에 실장되는 반도체 소자를 광소자로 구성하고, 상기 광소자의 상면이 노출되도록 상기 유기물층의 일부를 제거하여 구성하는 것도 가능하다.
본 발명의 양극산화막을 이용한 반도체 패키지 모듈 제조방법은 판형상의 기판을 준비하는 단계와, 상기 기판의 한쪽면(상면)을 소정 깊이까지 양극 산화하여 산화물층을 형성하는 단계와, 상기 산화물층의 표면에 마스킹 패턴을 형성하고 화학적 식각을 행하여 산화물층에 복수의 개구부를 형성하는 단계와, 상기 마스킹 패턴을 제거하는 단계와, 상기 산화물층의 개구부에 반도체 소자를 실장하는 단계와, 상기 반도체 소자와 산화물층의 상면에 유기절연층을 형성하는 단계와, 상기 유기절연층 및 산화물층에 회로 및 리드선을 형성하는 단계를 포함하여 이루어진다.
상기에서 기판을 양극 산화하기 전에 기판의 하면에 산화를 방지하기 위하여 산화방지 마스킹 패턴을 형성하는 것도 가능하다.
본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법에 의하면, 리드선이 유기절연층 또는 산화물층의 테두리까지 연장되어 형성되므로, 이웃하여 설치 또는 형성되는 반도체 소자, 광소자, 회로 등과의 연결을 효과적으로 행할 수 있다.
그리고 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법에 의하면, 유기절연층의 일부(반도체 소자인 광소자의 상면부분)를 제거하므 로, 수광 또는 발광소자 등의 광소자를 반도체 소자로 사용하는 경우에도 유용하게 기능을 발휘하는 것이 가능하다.
본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법에 의하면, 기판 내부에 반도체 소자가 실장되고 비어홀과 도금 등의 방식으로 반도체 소자와 외부 소자가 전기적으로 연결되므로 패키지 모듈의 두께가 획기적으로 감소하고, 금속 기판이나 실리콘 기판을 이용할 수 있으므로 열 방출 성능이 크게 향상된다.
또 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈에 의하면, 산화물층이 절연체이므로, 바닥 전극 사이에서의 단락 위험성이 실질적으로 감소한다.
그리고 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법에 의하면, 기판으로 실리콘 기판을 사용하는 것이 가능하며, 이 경우에 능동 및 수동 소자를 CMOS 공정을 통하여 형성한 다음 본 발명을 이용하여 다른 반도체 소자를 패키지하는 것도 가능하다.
다음으로 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈의 바람직한 실시예를 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다양한 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 한정되는 것으로 해석되지 않는다. 본 발명의 실시예들은 해당 기술분야에서 보통의 지식을 가진 자가 본 발명을 이해할 수 있도록 설명하기 위해서 제공되는 것이고, 도면에서 나타내는 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 예시적으로 나타내는 것이다. 그리고, 도면에서 동일한 구성은 동일한 부호로 표시한다.
본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈의 제1실시예는 도 1 및 도 2에 나타낸 바와 같이, 기판(10) 상에 산화물층(12)이 양극 산화를 통하여 형성된다.
상기에서 기판(10)은 열전도율이 합성수지나 세라믹에 비하여 매우 우수한 재료를 이용하여 형성한다. 예를 들면 상기 기판(10)은 0.1∼5mm 정도 두께로 형성하며, 바람직하게는 0.15∼1.0mm 정도의 얇은 두께로 형성하는 것이 좋다.
상기 기판(10)을 형성하기 위한 재료로는 양극산화막을 형성할 수 있는 재질을 이용하여 형성한다.
상기에서 양극산화막을 형성할 수 있는 재질로는 알루미늄(Al), 마그네슘(Mg), 타이타늄(Ti) 등의 금속 기판과 실리콘(Si), 갈륨비소(GaAs) 등과 같은 반도체 기판 등이 사용 가능하다.
상기 기판(10)은 판형상 및 웨이퍼 형상 등의 임의의 형상으로 형성하는 것이 가능하며, 인쇄회로 기술 및 반도체 공정 등의 적용이 가능하도록 이루어진다.
상기 기판(10)으로 알루미늄을 사용하게 되면, 상기 산화물층(12)으로는 알루미늄산화물층이 양극 산화를 통하여 형성된다.
상기 산화물층(12)에는 패터닝후 화학식각하여 그의 측벽이 기판(10)의 상면(윗면)에 대하여 수직하게 형성되는 복수의 개구부(14)를 형성한다.
상기 개구부(14)에는 PA, LNA, 위상천이기(phase shifter), 믹서, 오실레이 터, VCO 등과 같은 반도체 소자(16)가 접착물질(17)을 이용하여 부착 설치된다.
상기 산화물층(12)은 상기 개구부(14)에 실장되는 반도체 소자(16)의 높이에 대응하는 두께로 형성하며, 대략 반도체 소자(16) 높이의 0.25∼2.5배 정도의 두께로 형성한다.
예를 들면 상기 산화물층(12)을 식각하여 개구부(14)를 형성하고, 상기 개구부(14)에 반도체 소자(16)를 실장할 때에 반도체 소자(16)의 하단부 일부 또는 반도체 소자(16) 전체가 개구부(14) 내에 삽입되도록, 상기 산화물층(12)의 두께를 적정하게 설정한다.
상기 반도체 소자(16)에는 구리(Cu) 또는 금(Au) 등의 도전성 금속으로 이루어진 전극 단자(18)가 상면에 형성된다.
상기 전극 단자(18)를 포함하는 반도체 소자(16)와 상기 기판(10)의 상부에는 유기절연층(20)을 형성한다.
상기 유기절연층(20)은 예를 들어, BCB 또는 폴리이미드 등을 이용하여 형성한다.
상기 유기절연층(20)에는 후속 공정에서 그 위에 형성될 리드선(26)과 상기 반도체 소자(16)와의 전기적 연결을 위한 컨택트홀(22)이 형성된다. 상기 컨택트홀(22)에는 도전체가 채워져 전기적인 연결을 행하게 된다.
상기 유기절연층(20)과 산화물층(12)에는 상기 반도체 소자(16)와 서로 연결되는 리드선(26)을 형성한다.
상기 리드선(26)은 유기절연층(20) 또는 산화물층(12)의 테두리부분(모서리 부분)까지 연장되어 형성되고, 이웃하여 배치 설치되는 다른 반도체 소자 또는 광전자 소자, 구동회로, 신호선 등과 연결될 수 있도록 구성된다.
그리고 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈의 제2실시예는 도 3 및 도 4에 나타낸 바와 같이, 유기절연층(20)의 일부를 제거하여 상기 반도체 소자(16)의 상면이 노출되도록 구성된다.
상기에서 반도체 소자(16)로는 수광소자, 발광소자 등의 광소자가 사용된다.
상기와 같이 유기절연층(20)의 일부를 제거하여 상기 반도체 소자(16)인 광소자의 상면이 노출되면, 광이 효과적으로 전달 및 방출되며, 광소자의 원활한 작동이 이루어진다.
도 3 및 도 4에 있어서는 리드선(26)이 반도체 소자(16)인 광소자의 상면에 모두 연결된다. 즉 반도체 소자(16)인 광소자의 상면에 양쪽 전극 단자(18)가 모두 설치되는 경우를 나타낸다.
도 5에 나타낸 바와 같이, 반도체 소자(16)인 광소자의 상면 및 하면으로 전극 단자(18)가 나뉘어 설치되는 경우에는, 상면쪽에 설치된 전극 단자(18)에는 리드선(26)이 바로 연결되고, 하면쪽에 설치된 전극 단자(18)에는 도전체가 채워지는 컨택트홀(19)을 통하여 기판(10)이 전기적으로 연결되고, 기판(10)이 다른 한쪽 전극으로 사용된다.
상기에서 컨택트홀(19)은 반도체 소자(16)를 실장하기 위한 접착물질(17)의 일부를 제거하여 형성하는 것도 가능하고, 반도체 소자(16)의 하면에 설치되는 전극 단자(18) 부위에는 접착물질(17)을 도포하지 않는 것으로 형성하는 것도 가능하 다. 상기 컨택트홀(19)에는 도전체가 채워져 전기적인 연결을 행하게 된다.
그리고 상기 접착물질(17)로 전도성 접착제를 사용하는 경우에는 상기 컨택트홀(19)을 형성하지 않고 전기적으로 반도체 소자(16)와 기판(10)을 전기적으로 연결하는 것도 가능하다.
또 도 6에 나타낸 바와 같이, 반도체 소자(16)인 광소자의 하면에 양쪽 전극단자(18)가 모두 설치되는 경우에는, 하나의 전극 단자(18)에는 도전체가 채워지는 컨택트홀(19)을 통하여 기판(10)이 전기적으로 연결되고, 기판(10)이 하나의 전극으로 사용되며, 다른 하나의 전극 단자(18)는 도전체가 채워지는 컨택트홀(27)이나 와이어 배선 등을 통하여 유기절연층(20)의 위에 형성되는 리드선(26)과 전기적으로 연결된다.
상기에서 컨택트홀(27)은 유기절연층(20)에 형성되고, 기판(10)과는 단락이 되지 않도록 형성된다. 상기 컨택트홀(27)에는 도전체가 채워져 전기적인 연결을 행하며, 컨택트홀(27)의 상부에는 리드선(26)이 연결된다.
그리고 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈 제조방법의 일실시예는 도 7 및 도 8에 나타낸 바와 같이, 기판(10)을 준비하는 단계(P10), 상기 기판(10)의 하면의 전면에 산화방지 마스킹 패턴(44)을 형성하는 단계(P20), 상기 기판(10)을 소정 깊이까지 양극 산화하여 산화물층(12)을 형성하는 단계(P30), 상기 산화물층(12)의 표면에 마스킹 패턴(42)을 형성하고 화학적 식각을 행하여 산화물층(12)에 복수의 개구부(14)를 형성하는 단계(P40), 상기 마스킹 패턴(42) 및 산화방지 마스킹 패턴(44)을 제거하는 단계(P50), 상기 산화물층(12)의 개구부(14) 에 반도체 소자(16)를 실장하는 단계(P60), 상기 반도체 소자(16)와 산화물층(12)의 상면에 유기절연층(20)을 형성하는 단계(P70), 상기 유기절연층(20) 및 산화물층(12)에 리드선(26)을 형성하는 단계(P80)를 포함하여 이루어진다.
상기에서 기판(10)으로는 양극산화막을 형성할 수 있는 재질을 사용한다. 상기 양극산화막을 형성할 수 있는 재질로는 알루미늄(Al), 마그네슘(Mg), 타이타늄(Ti) 등의 금속과 실리콘(Si), 갈륨비소(GaAs) 등의 반도체가 사용 가능하다.
상기 기판(10)으로 실리콘 기판을 사용하는 경우에는, 상기 기판(10)을 준비하는 단계(P10)에서 반도체 프로세스를 이용하여 메모리 및 아날로그 소자 등과 같은 능동 및 수동 소자를 실리콘 기판 위에 CMOS 공정을 통하여 형성한 후, 본 발명에 따른 나머지 단계를 수행하여 다른 반도체 소자(16)를 패키지 하는 것도 가능하다.
상기 기판(10)의 하면에 산화방지 마스킹 패턴(44)을 형성하게 되면, 양극 산화를 행하는 경우 기판(10)의 상면에서만 산화가 이루어져 산화물층(12)이 기판(10)의 상면쪽에만 형성된다.
그리고 기판(10)에 대하여 양극 산화를 행할 때에, 상기 기판(10)의 하면에서 양극 산화가 이루어지지 않도록 기판(10)의 하면부를 다른 기기나 기구를 이용하여 보호하는 것이 가능한 경우에는 상기한 산화방지 마스킹 패턴(44)을 형성하는 단계를 생략하는 것도 가능하다. 즉 상기 산화방지 마스킹 패턴(44)은 기판(10) 하면부의 양극 산화를 방지하기 위한 것이므로, 이를 적절한 방법으로 구현할 수 있을 경우에는 산화방지 마스킹 패턴(44)은 형성할 필요가 없다.
상기 산화물층(12)은 상기 개구부(14)에 실장되는 반도체 소자(16)의 높이에 대응하는 두께로 형성하며, 대략 반도체 소자(16) 높이의 0.25∼2.5배 정도의 두께로 형성한다.
상기 개구부(14)는 그 측벽이 금속기판(10)의 상면과 수직을 이루도록 형성한다.
상기 반도체 소자(16)는 접착물질(17)을 이용하여 상기 개구부(14)의 기판(10) 상에 실장된다.
상기 반도체 소자(16)로는 PA, LNA, 위상천이기 등이 사용 가능하다.
상기 반도체 소자(16)의 상부에는 전극 단자(18)를 설치한다.
상기 유기절연층(20)은 상기 반도체 소자(16)와 산화물층(12) 위에 형성되며, BCB 또는 폴리이미드 등을 이용하여 형성한다.
상기 유기절연층(20)의 소정 부분에는 포토리소그라피 공정이나 패턴형성 공정 등을 이용하여 컨택트홀(22)이 형성된다.
상기 컨택트홀(22)과 연결되도록 상기 유기절연층(20) 위에 리드선(26)을 형성한다.
상기 리드선(26)은 다른 반도체 소자 및 외부 장치와 연결할 수 있도록 유기절연층(20)의 테두리부분(모서리부분)까지 연장 형성한다.
그리고 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈 제조방법의 일실시예에 있어서, 상기 반도체 소자를 실장하는 단계(P60)에서 실장하는 반도체 소자(16)로 수광소자 또는 발광소자 등의 광소자를 적용하고, 상기 유기절연층을 형성하는 단계(P70)에서 유기절연층(20)을 형성하고 상기 반도체 소자(16)의 상면이 노출되도록 유기절연층(20)의 일부를 제거하는 것도 가능하다.
상기에서 유기절연층(20)의 일부를 제거하여 광소자인 반도체 소자(16)의 상면을 노출시키는 공정에서, 유기절연층(20)이 감광성 물질로 형성된 경우에는 리소그래피(lithography) 공정을 이용하는 것이 바람직하고, 유기절연층(20)이 감광성 물질이 아닌 경우에는 패턴형성 공정을 통한 건식 식각을 이용하는 것이 바람직하다.
그리고 상기 반도체 소자(16)로 광소자를 사용하는 경우에는, 반도체 소자(16)의 한쪽면에 양쪽 전극이 설치되면 임의의 접착물질을 사용하는 것이 가능하다. 또, 상기 반도체 소자(16)의 양쪽면에 나뉘어 전극이 각각 설치되면, 도전성 접착물질을 사용하고, 기판(10)으로 금속 기판을 사용하며, 기판(10)을 다른 한쪽 전극으로 이용하는 것이 가능하다.
상기에서는 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러가지로 변형하여 실시하는 것이 가능하고, 이 또한 본 발명의 범위에 속한다.
도 1은 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈의 제1실시예를 나타내는 단면도이다.
도 2는 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈의 제1실시예를 나타내는 평면도이다.
도 3은 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈의 제2실시예를 나타내는 평면도이다.
도 4는 도 3의 A-A선 단면도이다.
도 5는 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈의 제2실시예에 있어서 반도체 소자의 상면과 하면으로 나뉘어 전극이 연결되는 상태를 나타내는 단면도이다.
도 6은 본 발명에 다른 양극산화막을 이용한 반도체 패키지 모듈의 제2실시예에 있어서 반도체 소자의 하면에 양쪽 전극이 연결되는 상태를 나타내는 단면도이다.
도 7은 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈 제조방법의 일실시예를 나타내는 블럭도이다.
도 8은 본 발명에 따른 양극산화막을 이용한 반도체 패키지 모듈 제조방법의 일실시예를 나타내는 공정 순서도이다.

Claims (13)

  1. 양극산화막을 형성할 수 있는 재질로 형성되는 기판과,
    상기 기판 상에 형성되고 적어도 하나의 개구부를 갖는 산화물층과,
    상기 산화물층의 개구부 내에 실장되는 반도체 소자와,
    상기 산화물층 및 반도체 소자를 덮도록 형성되는 유기물층과,
    상기 유기물층 또는 산화물층 상에 형성되고 상기 반도체 소자와 연결되는 리드선을 포함하는 양극산화막을 이용한 반도체 패키지 모듈.
  2. 청구항 1에 있어서,
    상기 기판은 반도체 또는 금속으로 형성되는 양극산화막을 이용한 반도체 패키지 모듈.
  3. 청구항 2에 있어서,
    상기 기판을 형성하는 반도체는 실리콘, 갈륨비소 중의 하나인 양극산화막을 이용한 반도체 패키지 모듈.
  4. 청구항 1에 있어서,
    상기 산화물층의 개구부 내에 실장되는 반도체 소자는 발광 및 수광 소자를 포함하는 광소자 중에서 선택하고,
    상기 광소자의 상면이 노출되도록 상기 유기물층의 일부를 제거하여 구성하는 양극산화막을 이용한 반도체 패키지 모듈.
  5. 청구항 1 또는 청구항 4에 있어서,
    상기 산화물층은 실장되는 반도체 소자 높이의 0.25∼2.5배 범위에서 설정되는 두께로 형성하는 양극산화막을 이용한 반도체 패키지 모듈.
  6. 청구항 1 또는 청구항 4에 있어서,
    상기 유기절연층에는 상기 리드선과 상기 반도체 소자와의 전기적 연결을 위한 컨택트홀을 형성하는 양극산화막을 이용한 반도체 패키지 모듈.
  7. 청구항 1 또는 청구항 4에 있어서,
    상기 반도체 소자의 상면 및 하면에 전극 단자가 설치되고, 상면쪽에 설치되는 전극 단자는 리드선과 전기적으로 연결되고, 하면쪽에 설치되는 전극 단자는 기판과 전기적으로 연결되는 양극산화막을 이용한 반도체 패키지 모듈.
  8. 청구항 7에 있어서,
    상기 반도체 소자의 상면쪽에 설치되는 전극 단자는 상기 리드선과 와이어본딩으로 연결되는 양극산화막을 이용한 반도체 패키지 모듈.
  9. 청구항 1 또는 청구항 4에 있어서,
    상기 반도체 소자의 하면에 전극 단자가 모두 설치되고, 일부의 전극 단자는 기판과 전기적으로 연결되고, 다른 전극 단자는 유기절연층 또는 산화물층 위에 형성되는 리드선과 전기적으로 연결되는 양극산화막을 이용한 반도체 패키지 모듈.
  10. 기판을 준비하는 단계,
    상기 기판의 한쪽면을 소정 깊이까지 양극 산화하여 산화물층을 형성하는 단계,
    상기 산화물층의 표면에 마스킹 패턴을 형성하고 화학적 식각을 행하여 산화물층에 복수의 개구부를 형성하는 단계,
    상기 마스킹 패턴을 제거하는 단계,
    상기 산화물층의 개구부에 반도체 소자를 실장하는 단계,
    상기 반도체 소자와 산화물층의 상면에 유기절연층을 형성하는 단계,
    상기 유기절연층 및 산화물층에 리드선을 형성하는 단계를 포함하는 양극산화막을 이용한 반도체 패키지 모듈 제조방법.
  11. 청구항 10에 있어서,
    상기 산화물층은 실장되는 반도체 소자 높이의 0.25∼2.5배 범위에서 설정하는 두께로 형성하는 양극산화막을 이용한 반도체 패키지 모듈 제조방법.
  12. 청구항 10에 있어서,
    상기 반도체 소자를 실장하는 단계에서는 반도체 소자로 광소자를 사용하고,
    상기 유기절연층을 형성하는 단계에서는 형성된 유기절연층의 일부를 제거하여 상기 반도체 소자의 상면을 노출시키는 양극산화막을 이용한 반도체 패키지 모듈 제조방법.
  13. 청구항 10에 있어서,
    상기 기판으로 반도체 기판을 사용하고,
    상기 기판을 준비하는 단계에서는 능동 및 수동 소자를 반도체 기판 위에 형성하는 공정을 더 행하는 양극산화막을 이용한 반도체 패키지 모듈 제조방법.
KR1020070094584A 2007-06-11 2007-09-18 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법 KR100894247B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2007/004610 WO2008153245A2 (en) 2007-06-11 2007-09-20 Semiconductor package module using anodized oxide layer and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070056899 2007-06-11
KR20070056899 2007-06-11

Publications (2)

Publication Number Publication Date
KR20080108885A true KR20080108885A (ko) 2008-12-16
KR100894247B1 KR100894247B1 (ko) 2009-04-21

Family

ID=40368416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070094584A KR100894247B1 (ko) 2007-06-11 2007-09-18 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100894247B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101212794B1 (ko) * 2010-10-19 2013-01-21 전자부품연구원 반도체 패키지 및 이의 제조 방법
WO2016050608A1 (de) * 2014-09-30 2016-04-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834136B1 (ko) * 2006-10-20 2008-06-02 주식회사 와이텔포토닉스 광소자 패키지 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101212794B1 (ko) * 2010-10-19 2013-01-21 전자부품연구원 반도체 패키지 및 이의 제조 방법
WO2016050608A1 (de) * 2014-09-30 2016-04-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
US9893232B2 (en) 2014-09-30 2018-02-13 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component

Also Published As

Publication number Publication date
KR100894247B1 (ko) 2009-04-21

Similar Documents

Publication Publication Date Title
KR100656300B1 (ko) 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
US7193329B2 (en) Semiconductor device
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
US7176062B1 (en) Lead-frame method and assembly for interconnecting circuits within a circuit module
KR100907508B1 (ko) 패키지 기판 및 그 제조방법
US20070296075A1 (en) Package Using Selectively Anodized Metal and Manufacturing Method Thereof
KR20020074228A (ko) 하측면에 컨택이 마련된 반도체 소자 및 그 제조 방법
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
US20120306064A1 (en) Chip package
JP2009010378A (ja) 擬似チップを有する半導体素子パッケージ
US6320136B1 (en) Layered printed-circuit-board and module using the same
KR100894247B1 (ko) 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법
TW201438155A (zh) 具有傾斜結構之半導體元件封裝
KR100675030B1 (ko) 집적 회로 패키지
KR20020055687A (ko) 반도체 패키지
JP2795063B2 (ja) 混成集積回路装置
WO2008153245A2 (en) Semiconductor package module using anodized oxide layer and manufacturing method thereof
KR200254077Y1 (ko) 열방출용 구리랜드를 갖는 윈도우 칩 스케일 패키지용인쇄회로기판
KR20020088300A (ko) 냉매를 방열재로 사용한 반도체 패키지
KR100464562B1 (ko) 반도체 패키지
KR100237566B1 (ko) 반도체 박형 패키지
KR200179997Y1 (ko) 반도체패키지의 히트슬러그 구조
KR19990058939A (ko) 적층형 반도체 패키지 및 그의 어셈블리 방법
KR20060041009A (ko) 회로 패턴이 형성된 금속 방열판을 구비하는 반도체 패키지
KR20010066012A (ko) 반도체 패키지 제조용 히트블럭

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140407

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee