KR20080102366A - 유기 발광 트랜지스터 소자 및 그 제조 방법 - Google Patents

유기 발광 트랜지스터 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20080102366A
KR20080102366A KR1020087018933A KR20087018933A KR20080102366A KR 20080102366 A KR20080102366 A KR 20080102366A KR 1020087018933 A KR1020087018933 A KR 1020087018933A KR 20087018933 A KR20087018933 A KR 20087018933A KR 20080102366 A KR20080102366 A KR 20080102366A
Authority
KR
South Korea
Prior art keywords
layer
electrode layer
electrode
light emitting
organic
Prior art date
Application number
KR1020087018933A
Other languages
English (en)
Inventor
카츠나리 오바타
시니치 한다
타쿠야 하타
켄지 나카무라
아추시 요시자와
히로유키 엔도
Original Assignee
다이니폰 인사츠 가부시키가이샤
닛폰 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이니폰 인사츠 가부시키가이샤, 닛폰 덴키 가부시키가이샤 filed Critical 다이니폰 인사츠 가부시키가이샤
Publication of KR20080102366A publication Critical patent/KR20080102366A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 기판과, 상기 기판의 상면측에 설치된 제1 전극층, 상기 제1 전극층의 상면측에 국소적으로 평면에서 보아 소정의 크기로 설치된 절연층과 보조 전극층 및 전하 주입 억제층을 해당 순서로 갖는 적층구조체, 적어도 상기 적층구조체가 설치되어 있지 않은 상기 제1 전극층의 상면측에 설치된 유기 EL층 및, 상기 유기 EL층의 상면측에 설치된 제2 전극층을 갖추어 이루어진 것을 특징으로 하는 유기 발광 트랜지스터 소자에 관한 것이다.

Description

유기 발광 트랜지스터 소자 및 그 제조 방법{ORGANIC LIGHT EMITTING TRANSISTOR ELEMENT AND METHOD FOR MANUFACTURING SAME}
본 발명은, 유기 발광 트랜지스터 소자 및 그 제조 방법에 관한 것으로, 더욱 자세하게는, 종형의 유기 발광 트랜지스터 소자에 있어서, 양극과 음극 사이의 전류 제어를 용이하게 한 유기 발광 트랜지스터 소자 및 그 제조 방법에 관한 것이다.
유기 EL(Organic Electroluminesence) 소자는, 소자 구조가 단순하기 때문에, 박형·경량·대면적·저비용인 차세대 디스플레이의 발광소자로서 기대되어 최근 그 연구가 활발히 행해지고 있다. 유기 EL 소자를 구동시키기 위한 구동 방식으로서는, 박막 트랜지스터(TFT : Thin Film Transistor)를 이용한 액티브 매트릭스 방식의 전계효과형 트랜지스터(FET : Field Effect Transistor)가 동작 속도나 소비 전력의 면에서 효과가 있는 것으로 고려되고 있다. 한편, 박막 트랜지스터를 구성하는 반도체 재료에 대해서는, 실리콘 반도체나 화합물 반도체 등의 무기 반도체 재료에 대해 연구되고 있는 것 외에, 최근에는 유기 반도체 재료를 이용한 유기 박막 트랜지스터(유기 TFT)의 연구도 활발히 행해지고 있다. 유기 반도체 재료는 차세대 반도체 재료로서 기대되고 있지만, 무기 반도체 재료에 비해 전하 이동도가 낮고 저항이 높다는 문제점이 있다.
한편, 전계효과형 트랜지스터에 대해서는, 그 구조를 종형으로 한 종형 FET 구조의 정전유도형 트랜지스터(SIT : Static Induction Transistor)에서, 트랜지스터의 채널폭을 짧게 할 수 있는 것, 표면의 전극 전체를 유효하게 이용할 수 있기 때문에, 고속 응답이나 대전력화가 가능하게 되는 것, 계면 영향을 받기 어렵게 되는 것 등의 이점이 인정되고 있다.
그래서, 최근, 정전유도형 트랜지스터(SIT)의 상기 이점을 활용하여, 그와 같은 SIT 구조와 유기 EL 소자 구조를 복합시킨 유기 발광 트랜지스터의 개발이 검토되고 있다(예컨대, 쿠도 카즈히로(Kazuhiro Kudo)에 의한 「유기 트랜지스터의 현상과 장래 전망」, 응용 물리, 제72권, 제9호, 제1151페이지 ~ 제1156페이지(2003년); 일본국 특허공개 2003-324203호 공보(특히 청구항 1); 일본국 특허공개 2002-343578호 공보(특히 도 23)).
도 21은 상기 문헌 「유기 트랜지스터의 현상과 장래 전망」에 기재된, SIT 구조와 유기 EL 소자 구조를 복합시킨 유기 발광 트랜지스터의 일례를 도시한 개략 단면도이다. 이 유기 발광 트랜지스터(101)는, 도 21에 도시된 바와 같이, 유리 기판(102) 상에, 투명 도전막으로 이루어진 소스 전극(103)과, 슬릿 형상의 쇼트키 게이트 전극(105)이 매립된 정공 수송층(104), 발광층(106) 및, 드레인 전극(107)이 해당 순서로 설치된 종형 FET 구조를 가지고 있다.
상기와 같이, 이 복합형 유기 발광 트랜지스터(101)는 정공 수송층(104)의 내부에 슬릿 형상의 쇼트키 게이트 전극(105)이 매립된 구조를 가지고 있다. 정공 수송층(104)과 게이트 전극(105)은 쇼트키 접합하고, 이것에 의해 정공 수송층(104)에 공핍층이 형성된다. 이 공핍층의 넓이는, 게이트 전압(소스 전극(103)과 게이트 전극(105) 사이에 인가하는 전압)에 의해 변화한다. 여기서, 해당 게이트 전압을 변화시키는 것에 의해 채널폭을 제어하고, 또한 소스 전극(103)과 드레인 전극(107) 사이의 인가 전압을 제어하는 것에 의해 전하의 발생량을 변화시키고 있다.
또한, 도 22는 일본국 특허공개 2002-343578호 공보에 기재된, FET 구조와 유기 EL 소자 구조를 복합시킨 유기 발광 트랜지스터의 일례를 도시한 개략 단면도이다. 이 유기 발광 트랜지스터(111)는, 도 22에 도시된 바와 같이, 기체(112) 상에 보조 전극(113)과 절연층(118)이 적층되어 있다. 그리고, 절연층(118) 상에 부분적으로 양극(115)이 형성되고, 더욱이 절연층(118) 상에 양극(115)을 덮도록 발광재료층(116)이 형성되어 있다. 발광재료층(116) 상에 음극(117)이 형성되어 있다. 양극(115) 상에는 양극 버퍼층(119)이 형성되어 있다. 양극 버퍼층(119)은 양극(115)으로부터 발광재료층(116)으로 정공을 통과시키지만, 발광재료층(116)으로부터 양극(115)으로 전자가 통과하는 것을 막는 기능을 가진다. 이러한 유기 발광 트랜지스터(111)에 있어서도, 보조 전극(113)과 양극(115) 사이의 인가 전압을 변화시킴으로써 채널폭을 제어하고, 또한 양극(115)과 음극(117) 사이의 인가 전압을 제어함으로써 전하의 발생량을 변화시키고 있다.
상기 문헌 및 상기 특허 문헌에 기재된 SIT 구조와 유기 EL 소자 구조를 복합화시킨 유기 발광 트랜지스터에서는, 예컨대 도 22를 참조해서 설명하면, 양 극(115)과 음극(117) 사이에 일정 전압(-Vd1 < 0)을 인가하면, 음극(117)에 대향하는 측의 양극(115)의 면에서 많은 정공이 발생하고, 그 정공이 상기 음극(117)으로 향하는 흐름(전하의 흐름)이 일어난다. 여기서, 보다 큰 전하의 흐름을 얻기 위해(즉, 보다 큰 휘도를 얻기 위해), Vd=-Vd2《 -Vd1으로 되는 전압을 양극(115)과 음극(117) 사이에 인가하면, 양극(115)과 음극(117) 사이의 전하의 발생과 그 흐름이 지배적으로 되기 때문에, 보조 전극(113)과 양극(115) 사이의 인가 전압(Vg)을 제어해도 전하 발생량을 제어할 수 없어, 발광량의 제어가 어렵다는 문제가 있다.
본 발명은, 상기 문제를 해결하기 위해 이루어진 것이다. 본 발명의 목적은, 양극과 음극과의 사이의 전류 제어가 용이한 종형의 유기 발광 트랜지스터 소자 및 그 제조 방법을 제공하는 것이다.
본 발명은, 기판과, 상기 기판의 상면측에 설치된 제1 전극층, 상기 제1 전극층의 상면측에 국소적으로 평면에서 보아 소정의 크기로 설치된 절연층과 보조 전극층 및 전하 주입 억제층을 해당 순서로 갖는 적층구조체, 적어도 상기 적층구조체가 설치되어 있지 않은 상기 제1 전극층의 상면측에 설치된 유기 EL층 및, 상기 유기 EL층의 상면측에 설치된 제2 전극층을 갖추어 이루어진 것을 특징으로 하는 유기 발광 트랜지스터 소자이다.
또한, 본 발명은, 기판과, 상기 기판의 상면측에 소정 패턴으로 설치된 제1 전극층, 상기 제1 전극층이 설치되어 있지 않은 상기 기판의 상면측에 상기 제1 전극층을 평면에서 보아 끼워넣도록 설치된 절연층과 보조 전극층 및 전하 주입 억제층을 해당 순서로 갖는 적층구조체, 적어도 상기 제1 전극층의 상면측에 설치된 유기 EL층 및, 상기 유기 EL층의 상면측에 설치된 제2 전극층을 갖추어 이루어지고, 상기 제1 전극층의 두께와 상기 절연층의 두께가, 상기 제1 전극층이 상기 보조 전극층에 접촉하지 않도록 조정되어 있는 것을 특징으로 하는 유기 발광 트랜지스터 소자이다.
본 명세서에 있어서, 「제 1 전극층을 평면에서 보아 끼워넣도록」이라는 것은, 제1 전극층이 적층구조체(절연층)에 접한 태양으로 끼워져 있는 경우, 제1 전극층 이 적층구조체(절연층) 내로 파고든 태양으로 끼워져 있는 경우 및, 제1 전극이 적층구조체(절연층)에 접하지 않는 태양으로 끼워져 있는 경우 모두를 포함한다. 또한, 그들 태양은, 제1 전극층의 양 사이드 각각에 있어 다르게 되어 있어도 된다.
유기 EL층에서는, 제1 전극층과 제2 전극층으로부터 주입되는 전하가 결합하는 경우에 발광 현상이 생긴다. 본 발명에 의하면, 보조 전극층이 제1 전극층과 제2 전극층의 중간 영역에 설치되어 있고, 보조 전극층과 제1 전극층 사이의 인가전압을 변화시킴으로써, 제1 전극층 및 제2 전극층에서의 전하 발생량을 증가 또는 감소시킬 수가 있다. 이에 따라, 결과적으로 발광량을 제어할 수가 있다.
또한, 본 발명에 의하면, 보조 전극층이 절연층과 전하 주입 억제층 사이에 끼워져 있다. 이에 따라, 보조 전극층의 상면 및 하면에서는, 전하(정공 또는 전자)의 발생 내지 소실이 억제된다. 따라서, 보조 전극층에서의 가변 전압이, 제1 전극층 및 제2 전극층에서의 전하 발생량에 큰 영향을 미칠 수 있다.
이상의 특징에 의해, 본 발명에 의한 유기 발광 트랜지스터 소자는, 제1 전극층과 제2 전극층 사이에 일정 전압이 인가된 "노말리 온(normally-ON)"형의 발광 소자로서 바람직하게 적용될 수 있다. 더욱이, 보조 전극층과 제1 전극층 사이에 인가되는 전압을 가변 제어함으로써, 제1 전극-제2 전극 사이에 흐르는 전류(전하 발생량)를 제어할 수가 있어서, 결과적으로 발광량을 제어할 수가 있다.
바람직하기는, 상기 유기 EL층은, 전하 주입층과 발광층을 적어도 갖는다. 또한 바람직하기는, 상기 유기 EL층은, 전하 주입 재료를 포함한 발광층을 적어도 갖는다.
또한 바람직하기는, 상기 제1 전극층과, 해당 제1 전극층 상에 설치되는 상기 유기 EL층 및/또는 상기 적층구조체 사이에, 제2 전하 주입층이 더 설치된다.
또한 바람직하기는, 상기 유기 EL층과 상기 제2 전극층 사이에, 해당 제2 전극층용 제3 전하 주입층이 설치된다.
또한 바람직하기는, 상기 전하 주입 억제층은, 절연재료(보다 바람직하기는 포지티브형의 레지스트 막)에 의해 구성된다. 이 경우, 제2 전극층에 대향하는 전하 주입 억제층을 보조 전극층 상에 용이하게, 또한 치수정밀도가 좋게 형성할 수 있다.
예컨대, 상기 제1 전극(층)은 양극으로서 기능하고, 상기 제2 전극(층)은 음극으로서 기능한다. 또한, 상기 제1 전극(층)은 음극으로서 기능하고, 상기 제2 전극(층)은 양극으로서 기능한다. 제1 전극과 제2 전극이 어느 쪽의 극성을 가지는 경우라도, 보조 전극(층)과 제1 전극 사이에 인가되는 전압(게이트 전압)을 제어하는 것에 의해, 전하량을 예민하게 변화시킬 수가 있다. 따라서, 제1 전극-제2 전극 사이에 흐르는 전류가 제어되어, 결과적으로 발광량을 예민하게 제어할 수가 있다.
또한, 본 발명은, 상기 어느 하나의 특징을 갖는 유기 발광 트랜지스터 소자와, 해당 유기 발광 트랜지스터 소자의 제1 전극(층)과 제2 전극(층) 사이에 일정 전압을 인가하는 제1 전압 공급수단 및, 해당 유기 발광 트랜지스터 소자의 제1 전극(층)과 보조 전극(층) 사이에 가변 전압을 인가하는 제2 전압 공급수단을 갖춘 것을 특징으로 하는 유기 발광 트랜지스터이다.
본 발명에 의하면, 제1 전압 공급수단과 제2 전압 공급수단에 의해, 제1 전극과 제 2 전극 사이에 일정 전압을 인가함과 더불어, 제1 전극과 보조 전극 사이에 가변 전압을 인가할 수가 있다. 그 결과, 전하량을 예민하게 변화시킬 수가 있어 제1 전극-제2 전극 사이에 흐르는 전류가 제어되어 발광량을 예민하게 제어할 수가 있다.
또한, 본 발명은, 매트릭스 형상으로 배치된 복수의 발광부를 갖춘 발광 표시장치에 있어서, 상기 복수의 발광부 각각이 상기 어느 하나의 특징을 갖춘 유기 발광 트랜지스터 소자를 갖는 것을 특징으로 하는 발광 표시장치이다.
이와 같은 발광 표시장치에 의하면, 발광량의 제어가 용이하기 때문에, 휘도 조정이 용이하다.
또한, 본 발명은, 상면에 제1 전극층이 형성된 기판을 준비하는 단계와, 상기 제1 전극층의 상면측에 국소적으로 평면에서 보아 소정 크기로 이루어진 절연층과 보조 전극층 및 전하 주입 억제층을 해당 순서로 갖는 적층구조체를 설치하는 단계, 상기 적층구조체가 설치되어 있지 않은 상기 제1 전극층의 상면측에 유기 EL층을 설치하는 단계 및, 상기 유기 EL층의 상면측에 제2 전극층을 설치하는 단계를 갖추어 이루어진 것을 특징으로 하는 유기 발광 트랜지스터 소자의 제조방법이다.
또한, 본 발명은, 상면에 소정 패턴으로, 제1 전극층이 형성된 기판을 준비하는 단계와, 상기 제1 전극층이 형성되어 있지 않은 상기 기판의 상면측에 상기 제1 전극층을 평면에서 보아 끼워넣도록, 절연층과 보조 전극층 및 전하 주입 억제층을 해당 순서로 갖는 적층구조체를 설치하는 단계, 상기 제1 전극층의 상면측에 유기 EL층을 설치하는 단계 및, 상기 유기 EL층의 상면측에 제2 전극층을 설치하는 단계를 갖추어 이루어지고, 상기 제1 전극층의 두께와 상기 절연층의 두께가, 상기 제1 전극층이 상기 보조 전극층에 접촉하지 않도록 조정되어 있는 것을 특징으로 하는 유기 발광 트랜지스터 소자의 제조방법이다.
이상과 같은 유기 발광 트랜지스터 소자의 제조방법에서는, 절연층/보조 전극/전하 주입 억제층으로 이루어진 적층구조체 사이에, 유기 EL층을 용이하면서 정밀도 좋게 형성할 수 있다. 더욱이, 매트릭스 형상으로 소자화하는 것도 가능해진다.
바람직하기는, 상기 적층구조체를 설치하는 단계 중에서, 상기 전하 주입 억제층의 재료로서 광 조사에 의해 제거 가능하게 되는 감광성 재료(포지티브형의 감광성 재료)가 이용되고, 상기 절연층 및 상기 보조 전극층의 한쪽 또는 양쪽의 재료로서 상기 감광성 재료의 노광 파장을 투과하지 않는 재료가 이용되며, 해당 감광성 재료를 상기 보조 전극층을 덮도록 상기 제1 전극층 상에 설치한 후에 상기 기판측으로부터 노광함으로써 상기 제1 전극층 상에 설치된 해당 감광성 재료만을 제거해서, 상기 전하 주입 억제층이 형성된다.
이 경우, 전하 주입 억제층을 용이하면서 정밀도 좋게 형성하는 것이 가능하다(불필요한 부분을 용이하면서 정밀도 좋게 제거할 수 있다).
또한, 바람직하기는, 상기 유기 EL층을 설치하는 단계에서, 상기 유기 EL층은 마스크 증착법(mask deposition process) 또는 잉크젯법(ink-jetting method)과 같은 패터닝법(patterning process)에 의해 형성된다. 보다 구체적으로는, 상기 유기 EL층을 저분자 재료로 형성하는 경우에는 마스크 증착법 등으로 패턴 형성하는 것이 바람직하고, 상기 유기 EL층을 고분자 재료로 형성하는 경우에는 잉크젯법 등으로 패턴 형성하는 것이 바람직하다. 이들 방법에 의해, 유기 EL층이 절연층/보조 전극/전하 주입 억제층으로 이루어진 인접한 적층구조체 사이에 형성될 수 있어, 매트릭스 형상으로 소자화하는 것도 가능하게 된다.
또한, 바람직하기는, 상기 적층구조체의 상기 절연층이 상기 제1 전극층 상 또는 상기 기판상에 설치되기 전에, 상기 제1 전극층 상에 상기 전하 주입층과 같은 재료 또는 다른 재료로 이루어진 제2 전하 주입층이 미리 설치된다.
또한, 본 발명은, 기판과, 상기 기판의 상면측에 설치된 제1 전극층, 상기 제1 전극층의 상면측에 국소적으로 평면에서 보아 소정 크기로 설치된 절연층과 보조 전극층 및 전하 주입 억제층을 해당 순서로 갖는 적층구조체, 적어도 상기 적층구조체가 설치되어 있지 않은 상기 제1 전극층의 상면측에 설치된 유기 반도체층 및, 상기 유기 반도체층의 상면측에 설치된 제2 전극층을 갖추어 이루어진 것을 특징으로 하는 유기 트랜지스터 소자이다.
또한, 본 발명은, 기판과, 상기 기판의 상면측에 소정 패턴으로 설치된 제1 전극층, 상기 제1 전극층이 설치되어 있지 않은 상기 기판의 상면측에 상기 제1 전극층을 평면에서 보아 끼워넣도록 설치된 절연층과 보조 전극층 및 전하 주입 억제층을 해당 순서로 갖는 적층구조체, 적어도 상기 제1 전극층의 상면측에 설치된 유기 반도체층 및, 상기 유기 반도체층의 상면측에 설치된 제2 전극층을 갖추어 이루어지고, 상기 제1 전극층의 두께와 상기 절연층의 두께가, 상기 제1 전극층이 상기 보조 전극층에 접촉하지 않도록 조정되어 있는 것을 특징으로 하는 유기 트랜지스터 소자이다.
도 1은, 본 발명의 1실시 형태에 따른 유기 발광 트랜지스터 소자를 도시한 모식 단면도,
도 2는, 도 1의 유기 발광 트랜지스터 소자에 있어서의 전하의 흐름을 개념적으로 나타낸 설명도,
도 3a 내지 도 3c는, 각각 본 발명의 다른 실시 형태에 따른 유기 발광 트랜지스터 소자를 도시한 모식 단면도,
도 4는, 본 발명의 다른 실시 형태에 따른 유기 발광 트랜지스터 소자를 도시한 모식 단면도,
도 5는, 본 발명의 다른 실시 형태에 따른 유기 발광 트랜지스터 소자를 도시한 모식 단면도,
도 6은, 본 발명의 다른 실시 형태에 따른 유기 발광 트랜지스터 소자를 도시한 모식 단면도,
도 7은, 본 발명의 다른 실시 형태에 따른 유기 발광 트랜지스터 소자를 도시한 모식 단면도,
도 8은, 본 발명의 다른 실시 형태에 따른 유기 발광 트랜지스터 소자를 도시한 모식 단면도,
도 9a 및 도 9b는, 본 발명의 다른 실시 형태에 따른 유기 발광 트랜지스터 소자를 도시한 모식 단면도,
도 10a 및 도 10b는, 본 발명의 1실시 형태에 따른 유기 발광 트랜지스터 소자를 도시한 모식 단면도,
도 11a 내지 도 11f는, 본 발명의 1실시 형태에 따른 유기 발광 트랜지스터 소자의 제조 방법을 도시한 공정도,
도 12a 내지 도 12f는, 본 발명의 다른 실시 형태에 따른 유기 발광 트랜지스터 소자의 제조 방법을 도시한 공정도,
도 13은, 본 발명의 1실시 형태에 따른 유기 발광 트랜지스터 소자를 구성하는 전극 배치의 일례를 도시한 평면도,
도 14는, 본 발명의 1실시 형태에 따른 유기 발광 트랜지스터소자를 구성하는 전극 배치의 다른 예를 도시한 평면도,
도 15는, 본 발명의 1실시 형태에 따른 유기 발광 트랜지스터 소자를 내장한 발광 표시장치의 일례를 도시한 개략도,
도 16은, 발광 표시장치 내의 각 화소(단위 소자)로서 설치된, 본 발명의 1실시 형태에 따른 유기 발광 트랜지스터 소자를 갖춘 유기 발광 트랜지스터의 일례를 도시한 회로 개략도,
도 17은, 발광 표시장치 내의 각 화소(단위 소자)로서 설치된, 본 발명의 1실시 형태에 따른 유기 발광 트랜지스터 소자를 갖춘 유기 발광 트랜지스터의 다른 예를 도시한 회로 개략도,
도 18은, 실시예 1의 유기 발광 트랜지스터 소자의 모식 단면도,
도 19는, 실시예 2의 유기 발광 트랜지스터 소자의 모식 단면도,
도 20은, 실시예 3의 유기 발광 트랜지스터 소자의 모식 단면도,
도 21은, SIT 구조와 유기 EL 소자 구조를 복합시킨 종래의 유기 발광 트랜지스터의 일례를 도시한 단면 구성도,
도 22는, SIT 구조와 유기 EL 소자 구조를 복합시킨 종래의 유기 발광 트랜지스터의 다른 예를 도시한 단면 구성도이다.
이하, 본 발명을 실시 형태를 기초로 상세하게 설명한다. 도 1 내지 도 9는, 각각 본 발명에 따른 유기 발광 트랜지스터 소자의 각 실시 형태(구성예)를 나타내고 있다. 본 발명의 유기 발광 트랜지스터 소자는 유기 EL 소자 구조와 종형 FET 구조를 갖춘 전계효과형 유기 발광 트랜지스터 소자이다.
본 발명에 의한 유기 발광 트랜지스터 소자는, 제1 전극(층)(4)과 적층구조체(8)의 구성에 의해, 도 1 내지 도 7에 도시된 제1 형태와, 도 8 및 도 9에 도시 된 제2 형태로 대별되지만, 이들은 동일한 기술적 사상을 공유하는 것이다.
제1 형태에 따른 유기 발광 트랜지스터 소자(10)는, 도 1 내지 도 7에 도시된 바와 같이, 기판(1)과, 기판(1) 상에 설치된 제1 전극(4), 제1 전극(4) 상에 설치된 평면에서 보아 소정 크기로 이루어진 적층구조체(8), 적어도 적층구조 체(8)가 설치되어 있지 않은 제1 전극(4) 상에 설치된 유기 EL층(6) 및, 유기 EL층(6) 상에 설치된 제2 전극(층)(7)을 적어도 갖추고 있다. 적층구조체(8)는, 절연층(3)과 보조 전극(층)(2) 및 전하 주입 억제층(5)이 해당 순서로 적층되어 있는 구조체이다.
한편, 제2 형태에 따른 유기 발광 트랜지스터 소자(70, 70A, 70B)는, 도 8 및 도 9에 도시된 바와 같이, 기판(1)과, 기판(1) 상에 소정 패턴으로 설치된 제1 전극(4), 제1 전극(4)이 형성되어 있지 않은 기판(1) 상에 상기 제1 전극(4)을 평면에서 보아 끼워넣도록 설치된 적층구조체(8), 적어도 제1 전극(4) 상에 설치된 유기 EL층(6) 및, 유기 EL층(6) 상에 설치된 제2 전극(7)을 적어도 갖추고 있다. 적층구조체(8)는, 절연층(3)과 보조 전극(층)(2) 및 전하 주입 억제층(5)이 해당 순서로 적층되어 있는 구조체이다. 제2 형태로는, 제1 전극(4)의 두께(T5)와 절연층(3)의 두께는, 제1 전극(4)이 보조 전극(2)에 접촉하지 않도록 조정되어 있다. 또한, 유기 EL층(6)은, 적층구조체(8)가 설치되어 있지 않은 제1 전극(4) 상에만 설치되는 경우 외에, 제1 전극(4)에 더해 적층구조체(8)의 일부 또는 전부를 덮도록 설치되어도 된다.
상기 제1 형태 및 제2 형태에 따른 유기 발광 트랜지스터 소자는 모두, 절연 층(3)과 보조 전극(2) 및 전하 주입 억제층(5)이 평면에서 보아 같은 크기로 해당 순서로 적층되어 있는 적층구조체(8)를 갖추고 있다. 또한, 보조 전극(2)의 엣지부(2a)와 유기 EL층(6)이 접촉하도록 구성되어 있다.
유기 EL층(6)에서는, 제1 전극(층)(4)과 제 2 전극(층)(7)으로부터 주입되는 전하(정공 및 전자)가 결합하는 경우, 발광 현상이 생긴다. 유기 발광 트랜지스터 소자(10)에서는, 보조 전극(2)이 제1 전극(4)과 제2 전극(7)의 중간 영역에 설치되어 있고, 보조 전극(2)과 제1 전극(4) 사이의 인가전압(게이트 전압 VG)을 변화시키는 것에 의해, 제1 전극(4) 및 제2 전극(7)에서의 전하 발생량을 증가 또는 감소시킬 수가 있다. 따라서, 결과적으로 발광량을 제어할 수가 있다.
한편, 도시된 바와 같이, 보조 전극(2)은 절연층(3)과 전하 주입 억제층(5) 사이에 끼워져 있기 때문에, 보조 전극(2)의 상면 및 하면에서는, 전하(정공 또는 전자)의 발생 내지 소실이 억제된다. 따라서, 보조 전극(2)에서의 가변 전압(게이트 전압 VG)은, 제1 전극(4) 및 제2 전극(7)에서 발생하는 전하 발생량에 큰 영향을 미칠 수 있다.
이러한 발광량 제어는, 절연층(3)과 전하 주입 억제층(5) 사이에 끼워진 보조 전극(2)을 포함하는 적층구조체(8)를 제1 전극(4)과 제2 전극(7)의 중간 영역에 설치함으로써 실현될 수 있다. 예컨대, 제1 전극(4)을 양극으로 하고, 제2 전극(7)을 음극으로 하여, 양자 사이에 일정 전압(드레인 전압 VD)을 인가하는 경우에, 보조 전극(2)과 제1 전극(4) 사이에 전하 발생량을 증가하는 방향으로 게이트 전압 VG를 인가하는 경우에, 정공의 흐름(도 2에서의 화살표 21)은 커지게 되고 (도 2에 서의 화살표 22), 한편 보조 전극(2)과 제1 전극(4) 사이에 전하 발생량을 줄이는 방향으로 게이트 전압 VG를 인가하는 경우에, 정공의 흐름은 작아지게 된다(도 2에서의 화살표 23). 즉, 제1 전극-제2 전극 사이에 일정 전압이 인가된 노말리 온 형의 발광 소자에서, 이와 같은 보조 전극(2)을 설치해서 상기 보조 전극(2)과 제1 전극(4)의 사이에 가변 전압을 인가함으로써, 제1 전극-제2 전극 사이에 흐르는 전하량을 제어할 수 있어 유기 EL층(6)에서의 발광휘도를 제어할 수가 있다. 구체적으로는, 제1 전극-제2 전극 사이에 일정 전압이 인가된 노말리 온 형의 발광 소자에서, 보조 전극(2)과 제1 전극(4) 사이에 전하 발생량을 증가하는 방향으로 게이트 전압 VG를 인가하는 경우에, 유기 EL층(6)의 휘도가 향상되어 밝아지게 되고, 보조 전극(2)과 제1 전극(4) 사이에 전하 발생량을 줄이는 방향으로 게이트 전압 VG를 인가하는 경우에, 유기 EL층(6)의 휘도가 감소해서 어둡게 된다.
그리고, 보조 전극-제1 전극 사이의 전압 제어에 더해, 제1 전극-제2 전극 사이의 전압도 변화시키면, 휘도의 보다 높은 계조(gradation) 제어를 실현할 수 있어서, 보다 세밀한 화상 형성을 실현할 수 있다.
전극의 극성에 대해서는, 제1 전극(4)을 양극으로, 제2 전극(7)을 음극으로 해서 구성해도 되고, 제1 전극(4)을 음극으로, 제2 전극(7)을 양극으로 해서 구성해도 된다. 제1 전극(4)과 제2 전극(7)이 어느 쪽의 극성을 갖는 경우에 있어도, 보조 전극(2)과 제1 전극(4) 사이에 인가하는 전압을 제어하는 것에 의해, 전하량을 예민하게 변화시킬 수가 있고, 이에 의해 제1 전극-제2 전극 사이에 흐르는 전류를 제어해서, 결과적으로 유기 EL층(6)의 휘도를 제어하는 것이 가능하다.
다만, 제1 전극(4)이 양극이고 제2 전극(7)이 음극인 경우에는, 제1 전극(4)에 접하는 측에 바람직하게 설치되는 전하 주입층(12)은 정공주입층이다(도 1 내지 도 9 참조). 그리고, 제2 전극(7)에 접해서 전하 주입층(14)(제3 전하 주입층)이 설치되는 경우(도 6 참조)에는, 해당 전하 주입층(14)은 전자주입층이다. 한편, 제1 전극(4)이 음극이고 제2 전극(7)이 양극인 경우에는, 제1 전극(4)에 접하는 전하 주입층(12)은 전자주입층이다. 그리고, 제2 전극(7)에 접해 전하 주입층(14)이 설치되는 경우(도 6 참조)에는, 해당 전하 주입층(14)은 정공주입층이다.
본 발명의 유기 발광 트랜지스터 소자에서는, 절연층(3)과 보조 전극(2) 및 전하 주입 억제층(5)이 평면에서 보아 같은 크기로 해당 순서로 적층된 적층구조체(8)를 갖고 있으면서 보조 전극(2)의 엣지부(2a)와 유기 EL층(6)이 접촉하도록 구성되어 있을 것이 중요한 특징이다. 그 외의 특징은 다양하게 변경될 수 있다. 예컨대, 유기 EL층(6)의 형태에 대해서는 특히 한정되지 않고, 각종의 형태를 예시할 수 있다.
유기 EL층(6)의 형태로는, 예컨대, 도 1 내지 도 3c에 도시된 바와 같이, 제1 전극(4) 측에서 전하 주입층(12)과 발광층(11)이 해당 순서로 형성된 2층 구조나, 도 4 및 도 5에 도시된 바와 같이, 제1 전극(4) 측에서 제2 전하 주입층(12')과 전하 주입층(12) 및 발광층(11)이 해당 순서로 형성된 3층 구조나, 도 6에 도시된 바와 같이, 제1 전극(4) 측에서 전하 주입층(12)과 발광층(11) 및 전하 주입층(14)이 해당 순서로 형성된 3층 구조나, 도 7에 도시된 바와 같이, 제1 전극(4) 측으로부터 전하 주입층(12)과 전하 수송층(13) 및 발광층(11)이 해당 순서로 형성 된 3층 구조 등을 예시할 수 있다. 또한, 유기 EL층(6)의 구성은 이들에 한정되지 않고, 필요에 따라, 전하 수송층 등이 설치되어도 된다. 더욱이, 발광층(11) 중에 전하 주입층 재료나 전하 수송층 재료를 함유시켜 전하 주입층이나 전하 수송층과 마찬가지의 기능을 갖춘 단층구조로 이루어진 것도 채용할 수 있다.
도 4 및 도 5의 각 실시 형태에서는, 전술한 바와 같이, 제1 전극(4) 측으로부터 전하 주입층(12')과 전하 주입층(12) 및 발광층(11)이 해당 순서로 형성되어 있다. 즉, 이들 실시 형태의 유기 발광 트랜지스터 소자(30, 40)에서는, 제1 전극(4)과 적층구조체(8) 및 유기 EL층(6) 사이에 전하 주입층(12)과 같은 재료 또는 다른 재료로 이루어진 전하 주입층(12')이 설치되어 있다. 이와 같은 유기 발광 트랜지스터 소자(30, 40)에 있어서는, 적층구조체(8) 아래쪽의 제1 전극(4) 상에도 전하 주입층(12')이 더 설치되어 있기 때문에, 제1 전극(4) 측 상의 적층구조체(8) 면에서도 전하를 발생시킬 수가 있다. 그 발생 전하도 보조 전극(2)과 제1 전극(4) 사이에 인가되는 전압에 의해 제어된다. 따라서, 제1 전극-제2 전극 사이에 흐르는 전류가 제어되어, 결과적으로 발광량이 제어될 수 있다.
유기 EL층(6)이 전하 주입층(12)과 발광층(11)을 갖는 경우에, 전하 주입층(12)의 두께는, 도 1 내지 도 3c에 도시된 바와 같이, 특히 한정되지 않는다. 예컨대, (i) 도 1에 도시된 바와 같이, 전하 주입층(12)의 두께 T3를 적층구조 체(8)의 합계 두께 T2보다도 두껍게 해서, 전하 주입층(12)이 적층구조체(8)를 덮도록 형성되어도 되고, (ⅱ) 도 3a에 도시된 바와 같이, 전하 주입층(12)의 두께 T3를 절연층(3)의 두께와 거의 같은 두께로 해도 되고, (ⅲ) 도 3b에 도시된 바와 같이, 전하 주입층(12)의 두께 T3를 절연층(3)과 보조 전극(2)의 합계 두께 T2와 거의 같은 두께로 해도 되고, (ⅳ) 도 3c에 도시된 바와 같이, 전하 주입층(12)의 두께 T3를 적층구조체(8)의 두께 T2와 거의 같은 두께로 해도 된다.
또한, 예컨대, 도 3c에 도시된 바와 같이, 적층구조체(8)를 제1 전극(4)과 제2 전극(7)의 양쪽에 접하는 두께로 형성하면, 적층구조체(8)끼리의 사이에 유기 EL층(6)이 형성되어, 매트릭스 형상의 소자화가 가능하다.
한편, 제2 형태에 따른 유기 발광 트랜지스터 소자(70, 70A, 70B)는, 도 8 및 도 9에 도시된 바와 같이, 기판(1)과, 기판(1) 상에 소정 패턴으로 설치된 제1 전극(4), 제1 전극(4)이 형성되어 있지 않은 기판(1) 상에 상기 제1 전극(4)을 평면에서 보아 끼워 넣도록 설치된 적층구조체(8), 적어도 제1 전극(4) 상에 설치된 유기 EL층(6) 및, 유기 EL층(6) 상에 설치된 제2 전극(7)을 적어도 갖추고 있다. 적층구조체(8)는, 절연층(3)과 보조 전극(층)(2) 및 전하 주입 억제층(5)이 해당 순서로 적층되어있는 구조체이다. 제2 형태로는, 제1 전극(4)의 두께(T5)와 절연층(3)의 두께는 제1 전극(4)이 보조 전극(2)에 접촉하지 않도록 조정되어 있다.
보다 상세하게는, 도 8에 도시된 유기 발광 트랜지스터(70)에서는, 평면에서 보아, 기판(1) 상의 제1 전극(4)이 그 양측의 절연층(3, 3)에 접한 형태로 끼워져 있다. 도 9a에 도시된 유기 발광 트랜지스터(70A)에서는, 평면에서 보아, 기판(1) 상의 제1 전극(4)이 그 양측의 절연층(3, 3) 내에 파고든 형태로 끼워져 있다. 도 9b에 도시된 유기 발광 트랜지스터(70B)에서는, 평면에서 보아, 기판(1) 상의 제1 전극(4)이 그 양측의 절연층(3, 3)에 접하지 않는(절연층(3, 3)으로부터 떨어진) 태양으로 끼워져 있다. 즉, 본 발명의 제2 형태에 따른 유기 발광 트랜지스터 에서, 「제 1 전극(층)(4)을 평면에서 보아 끼워넣도록 설치된 적층구조체(8)」라는 것은, 이들 모든 태양을 포함하고, 더욱이, 그들 태양은 제1 전극(4)의 양 사이드에서 다르게 되어도 된다.
제2 형태의 유기 발광 트랜지스터 소자(70, 70A, 70B)는, 기판(1) 상에 제1 전극(4)과 적층구조체(8)가 패터닝되어 형성된다. 보다 구체적으로는, 제1 전극(4)이 형성되어 있지 않은 기판(1) 상에, 앞에서 설명한 바와 같이 「그 제1 전극(4)을 평면에서 보아 끼워 넣도록」 적층구조체(8)가 형성된다. 그 외의 구조에 대해서는, 도 1 내지 도 7을 이용해서 설명한 구조와 마찬가지이기 때문에, 여기서는 그 설명을 생략한다. 한편, 제2 형태에 따른 유기 발광 트랜지스터 소자(70, 70A, 70B)에서는, 기판(1) 면으로부터 절연층(3) 상면까지의 거리 T4는, 기판(1) 면으로부터 제1 전극(4) 상면까지의 거리 T5 보다도 큰 (T4>T5) 것이 필요하다(도 8 참조). 이와 같은 관계로 형성되는 것에 의해, 제1 전극(4)은 보조 전극(2)에 접촉하는 일이 없으면서 보조 전극(2)의 엣지부(2a)가 전하 주입층(12) 또는 전하 주입 재료를 포함한 유기 EL층(6)에 접촉할 수 있다.
각 실시 형태의 유기 발광 트랜지스터 소자는, 탑 에미션(top-emission)형의 발광 트랜지스터 소자이어도 되고, 보텀 에미션(bottom-emission)형의 발광 트랜지스터 소자이어도 된다. 어느 형태를 채용하는가에 의존해서, 구성되는 각 층의 광 투과성이 설계된다. 또한, 유기 발광 트랜지스터 소자의 각 단면도는 유기 발광 트랜지스터의 1 화소(1 픽셀)에 대응하고 있다. 따라서, 해당 화소마다 소정의 발광 색을 발광하는 발광층을 형성하면, 컬러 디스플레이 등의 발광 표시장치를 형성할 수도 있다.
< 유기 트랜지스터 소자 >
또, 도 lOa 및 도 lOb에 도시된 바와 같이, 본 발명의 특징을 유기 트랜지스터 소자에 적용할 수도 있다.
예컨대, 도 lOa에 도시된 제1 형태의 유기 트랜지스터 소자(80A)는, 기판(1)과, 기판(1) 상에 설치된 제1 전극(4), 제1 전극(4) 상에 설치된 평면에서 보아 소정의 크기로 이루어진 적층구조체(8), 적어도 적층구조체(8)가 설치되어 있지 않은 제1 전극(4) 상에 설치된 유기 반도체층(15) 및, 유기 반도체층(15) 상에 설치된 제2 전극(층)(7)을 적어도 갖고 있다. 적층구조체(8)는, 절연층(3)과 보조 전극(층)(2) 및 전하 주입 억제층(5)이 해당 순서로 적층되어 있는 구조체이다. 이와 같은 유기 트랜지스터 소자(80A)에서는 유기 반도체층(15)에 흐르는 전하량(전류)을 제어할 수가 있다.
또한, 도 1Ob에 도시된 제2 형태의 유기 트랜지스터 소자(80b)는, 기판(1)과, 기판(1) 상에 소정 패턴으로 설치된 제1 전극(4), 제1 전극(4)이 형성되어 있지 않은 기판(1) 상에 상기 제1 전극(4)을 평면에서 보아 끼워 넣도록 설치된 적층구조체(8), 적어도 제1 전극(4) 상에 설치된 유기 반도체층(15) 및, 유기 반도체층(15) 상에 설치된 제2 전극(7)을 적어도 갖추고 있다. 적층구조체(8)는 절연층(3)과 보조 전극(층)(2) 및 전하 주입 억제층(5)이 해당 순서로 적층되어 있는 구조체이고, 또한, 제1 전극(4)의 두께와 절연층(3)의 두께는 제1 전극(4)이 보조 전극(2)에 접촉하지 않도록 조정되어 있다. 이와 같은 유기 트랜지스터 소자(80B)에서도, 유기 반도체층(15)에 흐르는 전하량(전류)을 제어하는 것이 가능하다.
한편, 상기 유기 반도체층(15)에는, 필요에 따라, 전하 주입층이나 전하 수송층도 포함될 수 있다. 또한, 도 lOa 및 도 lOb의 예에서는, 유기 반도체층(15)이, 적층구조체(8)를 덮을 수 있는 두께로 설치되어 있다. 그리고, 제2 형태 에 따른 유기 트랜지스터에서도, 도 8, 도 9a 및 도 9b를 이용해서 설명한 제2 형태에 따른 유기 발광 트랜지스터의 경우와 마찬가지로, 「제 1 전극(4)을 평면에서 보아 끼워 넣도록 설치된 적층구조체(8)」라는 것은, 제1 전극(4)이 적층구조체(8)(절연층(3))에 접한 태양으로 끼워져 있는 경우와, 제1 전극(4)이 적층구조체(8)(절연층(3)) 내에 파고든 태양으로 끼워져 있는 경우 및, 제1 전극(4)이 적층구조체(8)(절연층(3))에 접하지 않는 태양으로 끼워져 있는 경우를 포함하고, 더욱이, 그들 태양은 제1 전극(4)의 양 사이드 각각에 있어서 다르게 되어 있어도 된다.
<유기 발광 트랜지스터 소자의 구성>
이하, 각 실시 형태의 유기 발광 트랜지스터 소자를 구성하는 층 및 전극에 대해 설명한다.
기판(1)은, 특히 한정되는 것이 아니고, 적층되는 각층의 재료 등에 의해 적절히 결정할 수가 있다. 예컨대, Al 등의 금속, 유리, 석영 또는 수지 등의 각종 재료로부터 선택될 수 있다. 광을 기판으로부터 출사시키는 보텀 에미션 구조의 유기 발광 트랜지스터 소자의 경우에는, 투명 또는 반투명인 재료로 기판이 형성되는 것이 바람직하다. 한편, 광을 제2 전극(7)으로부터 출사시키는 탑 에미션 구조의 유기 발광 트랜지스터 소자의 경우에는, 반드시 투명 또는 반투명인 재료를 이용할 필요는 없다. 즉, 불투명 재료로 기판(1)을 형성해도 된다.
특히 바람직하기는, 유기 EL 소자의 기판으로서 일반적으로 이용되고 있는 각종의 것을 이용할 수가 있다. 예컨대, 용도에 따라, 유연한 재질이나 경질인 재질 등으로 이루어진 것이 선택될 수 있다. 구체적으로는, 예컨대, 유리, 석영, 폴리에틸렌, 폴리프로필렌, 폴리에틸렌 테레프탈레이트, 폴리메타크릴레이트, 폴리메틸메타크릴레이트, 폴리메틸 아크릴레이트, 폴리에스테르, 폴리카보네이트 등의 재료로 이루어진 기판을 들 수 있다.
기판(1)의 형상으로서는, 매엽 형상(individual shape)이어도 연속 형상(필름이나 SUS(박판 형상의 것)의 롤 형상 등)이어도 된다. 구체적인 형상으로서는, 예컨대 카드 형상, 필름 형상, 디스크 형상 등을 들 수 있다.
전극으로서는, 보조 전극(2)과 제1 전극(4) 및 제2 전극(7)이 설치되어 있다. 이들 각 전극의 재료로서는, 금속, 도전성 산화물, 도전성 고분자 등이 이용될 수 있다.
제1 전극(4)은 기판(1) 상에 설치된다. 상기 제1 형태에서는, 해당 제1 전극(4) 상에 절연층(3)과 보조 전극(2) 및 전하 주입 억제층(5)으로 이루어진 적층구조체(8)가 소정 크기로 설치된다. 상기 제2 형태에서는, 제1 전극(4)이 형성되어 있지 않은 기판(1) 상에, 해당 제1 전극(4)을 양측으로부터 끼워 넣도록, 절연층(3)과 보조 전극(2) 및 전하 주입 억제층(5)으로 이루어진 적층구조체(8)가 소정 크기로 설치된다.
상기 소정 크기는, 특히 한정되지 않지만, 예컨대 도 13을 참조해서 후술하는 바와 같이, 라인폭이 1~500㎛정도에서 라인피치가 1~500㎛ 정도인 빗 모양(comb-shaped)의 적층구조체(8)나, 예컨대 도 14를 참조해서 후술하는 바와 같이, 격자폭이 1~500㎛ 정도에서 격자 피치가 1~500㎛ 정도인 격자형의 적층구조체( 8)(도 14에서는, X 방향의 적층구조체(8x)와 Y 방향의 적층구조체(8y)로 도시되어 있다)를 예로서 들 수가 있다. 또한, 적층구조체(8)의 형상은 빗 모양이나 격자모양으로 한정되지 않고, 마름모꼴(rhombus)이나 원형 등의 각종의 형상으로 형성되어도 된다. 그 라인폭이나 피치에 대해서도, 특히 한정되지 않는다. 또한, 각 라인폭 및/또는 라인피치는 동일하지 않아도 된다.
보조 전극(2)은, 유기 EL층(6)과 쇼트키 접촉을 형성한다. 이 때문에, 유기 EL층(6)이 정공주입층 또는 정공주입재료를 갖는 유기 EL층인 경우에는, 일함수가 작은 금속으로 보조 전극(2)을 형성하는 것이 바람직하고, 한편 유기 EL층(6)이 전자 주입층 또는 전자주입재료를 갖는 유기 EL층인 경우에는, 일함수가 큰 금속으로 보조 전극(2)을 형성하는 것이 바람직하다. 이와 같은 보조 전극(2)의 형성재료로서는, 예컨대, 작은 일 함수를 갖는, 알루미늄, 은 등의 단일 금속 재료와, MgAg 등의 마그네슘 합금, AlLi , AlCa , AlMg 등의 알루미늄 합금, Li, Ca와 같은 알칼리 금속 재료, LiF와 같은 알칼리 금속 합금 및, 다른 금속 재료 등을 바람직하게 사용할 수가 있다. 더욱이, 전하(정공, 전자) 주입층과 쇼트키 접촉을 형성하는 것이 가능한 경우에는, ITO(인디움 주석 옥사이드), 산화 인디움, IZO(인디움 아연 옥사이드), SnO2, ZnO 등의 투명 도전막, 금, 크롬과 같은 일 함수가 큰 금속 재료, 폴리아닐린, 폴리아세틸렌, 폴리알킬티오펜 유도체, 폴리실란 유도체와 같은 도전성 고분자 등도 사용할 수 있다.
제1 전극(4) 또는 제2 전극(7)을 음극으로서 구성하는 경우의 형성 재료로서는, 작은 일 함수를 갖는, 알루미늄, 은 등의 단일 금속 재료, MgAg 등의 마그네슘 합금, AlLi, AlCa, AlMg 등의 알루미늄 합금, Li, Ca와 같은 알칼리 금속 재료, LiF와 같은 알칼리 금속 합금 및, 다른 금속 재료 등을 들 수가 있다.
한편, 제1 전극(4) 또는 제2 전극(7)을 양극으로 해서 구성하는 경우의 형성재료로서는, 해당 양극과 접하는 유기 EL층(6)(전하 주입층(12) 또는 발광층(11))의 구성 재료와 저항성 접촉을 형성하는 금속에 있어서 보조 전극(2)이나 상기 음극에 이용되는 전극 재료와 같은 전극 재료를 들 수 있다. 바람직하기는, 금, 크롬과 같은 일 함수가 큰 금속재료나, ITO(인디움 주석 옥사이드), 산화인디움, IZO(인디움 아연 옥사이드), SnO2, ZnO 등의 투명도전막, 폴리아닐린, 폴리아세틸렌, 폴리알킬티오펜 유도체, 폴리실란 유도체와 같은 도전성 고분자를 들 수 있다.
제1 전극(4)은 기판(1)의 상면측에 설치된다. 기판(1)과 제1 전극(4) 사이에 장벽층(barrier layer)이나 평활층 등이 설치되어 있어도 된다.
또, 보조 전극(2)은, 제1 전극(4) 상 또는 기판(1) 상에 소정의 형상으로 설치된 절연층(3) 상에, 해당 절연층(3)과 평면에서 보아 같은 크기로 설치된다. 여기서, 「같은 크기」라는 것은, 크기가 엄밀하게 일치하는 경우를 포함하는 외에, 작용, 효과가 공통되는 정도의 크기까지 포함하는 의미로 이용하고 있다. 또한, 제2 전극(7)은 유기 EL층(6)을 제1 전극(4)과 상기 제2 전극(7) 사이에 끼워넣도록 설치된다.
보조 전극(2)과 제1 전극(4) 및 제2 전극(7)은 각각 상기 전극재료로 형성된 단층 구조의 전극이어도 되고, 복수의 전극재료로 형성된 적층 구조의 전극이어도 된다.
또한 후술하는 바와 같이, 전하 주입 억제층(5)의 형성재료로서 광 조사에 의해 제거 가능하게 되는 감광성 재료가 이용되는 경우에는, 보조 전극(2)의 형성재료로서 해당 감광성 재료의 노광 파장을 투과하지 않는 재료를 이용하는 것이 바람직하고, 제1 전극(4)의 형성재료로서 해당 감광성 재료의 노광 파장을 투과하는 재료를 이용하는 것이 바람직하다. 또한, 각 전극의 두께는, 특히 한정되지 않지만, 통상은 10~1000nm의 범위 내이다.
유기 발광 트랜지스터 소자가 보텀 에미션 구조인 경우에는 발광층(11) 보다 아래쪽에 위치하는 전극은 투명 또는 반투명으로 되어 있는 것이 바람직하다. 한편, 탑 에미션 구조인 경우에는 발광층(11) 보다 위쪽에 위치하는 전극은 투명 또는 반투명으로 되어 있는 것이 바람직하다. 투명한 전극 재료로서는 상기한 투명 도전막, 금속 박막, 도전성 고분자막을 이용할 수가 있다. 또한, 아래쪽, 위쪽이라는 것은, 본 발명을 도시한 도면을 평면에서 보았을 때의 형태에 대해, 그 상하방향에서의 아래쪽, 위쪽을 의미하고, 양쪽(오른쪽, 왼쪽)이라는 것은, 본 발명을 도시한 도면을 평면에서 보았을 때의 형태에 대해, 그 좌우방향에 있어서의 양쪽(오 른쪽, 왼쪽)을 의미하고 있다.
상기 각 전극은 진공증착, 스퍼터링(sputtering), CVD 등의 진공 프로세스 또는 도포에 의해 형성된다. 각 전극의 두께(막 두께)는 사용되는 재료 등에 의해서도 달라지는데, 예컨대 1Onm~1OOOnm 정도인 것이 바람직하다. 또한, 발광층(11)이나 전하 주입층(12) 등의 유기 EL층(6) 상에 전극이 성막되는 경우에는 전극 성막시에 해당 유기 EL층(6)에 미치는 대미지(damage)를 경감하기 위해, 해당 유기 EL층(6) 상에 보호층(도시되지 않았음)이 설치되어도 된다. 보호층은, 전극이 스퍼터링법 등으로 유기 EL층(6) 상에 성막되는 경우에 있어서, 전극 형성 전에 미리 설치되는 것으로, 예컨대, Au, Ag, Al 등의 반투명막이나 ZnS, ZnSe 등의 무기 반도체막 등의 증착막 또는 스퍼터링막과 같이, 그 성막시에 유기 EL층(6)에 대미지를 주기 어려운 것이 성막되는 것이 바람직하다. 보호층의 두께로서는 1~500nm 정도의 두께로 성막되는 것이 바람직하다.
절연층(3)은, 제1 전극(4) 상(제1 형태)에, 또는 기판(1) 상(제2 형태)에, 소정 장소에 소정 크기/형상으로 설치된다. 해당 소정 크기는, 특히 한정되지 않지만, 전술한 바와 같이, 라인폭이 1~500㎛ 정도이고 라인피치가 1~500㎛ 정도인 빗 모양의 절연층(3)이나, 격자 폭이 1~500㎛ 정도이고, 격자 피치가 1~500㎛ 정도의 격자형의 절연층(3)을 예로서 들 수가 있다. 한편, 절연층(3)의 형상은 빗 모양이나 격자 모양으로 한정되지 않고, 마름모꼴이나 원형 등의 각종의 형상으로 형성되어도 된다. 그 라인폭이나 피치에 대해서도 특히 한정되지 않는다. 또한, 각 라인폭 및/또는 라인피치는 동일하지 않아도 된다.
절연층(3)은, 예컨대, SiO2, SiNx, Al203 등의 무기 재료나, 폴리클로로피렌, 폴리에틸렌 테레프탈레이트, 폴리옥시메틸렌, 폴리비닐 클로라이드, 폴리비닐리덴 플루오라이드, 시아노에틸 풀루란, 폴리메틸 메타아크릴레이트, 폴리비닐 페놀, 폴리술폰, 폴리카보네이트, 폴리이미드 등의 유기재료나, 일반적으로 사용되고 있는 시판의 레지스트 재료로 형성될 수 있다. 절연막(3)은, 상기의 각 재료로 형성된 단층 구조의 절연막이어도 되고, 복수의 재료로 형성된 적층 구조의 절연막이어도 된다. 또한 후술하는 바와 같이, 전하 주입 억제층(5)의 형성 재료로서 광 조사에 의해 제거 가능하게 되는 감광성 재료가 이용되는 경우에는, 절연층(3) 및 해당 절연층(3) 상에 같은 크기로 형성되는 보조 전극(2)의 한쪽 또는 양쪽의 형성재료로서, 해당 감광성 재료의 노광 파장을 투과하는 재료가 이용되는 것이 바람직하다.
특히, 본 발명에 있어서는, 제조 비용이나 제조 용이성의 관점으로부터, 일반적으로 사용되고 있는 레지스트 재료를 바람직하게 이용할 수 있다. 그리고, 스크린 인쇄법, 스핀 코트법, 캐스트법, 초크랄스키법(Czochralski method), 전사법(decalcomania method), 잉크젯법, 포토리소그래피법 등에 의해, 소정의 패턴이 형성될 수 있다. 또한 상기의 무기 재료로 이루어진 절연막(3)에 대해서는 CVD법 등의 기존의 패턴프로세스를 이용해서 형성할 수 있다. 절연막(3)의 두께는 얇을수록 바람직하지만, 너무 얇으면 보조 전극(2)과 제1 전극(4) 사이의 누설 전류가 커지게 되기 쉽기 때문에, 통상 10~500nm 정도인 것이 바람직하다.
또한 유기 발광 트랜지스터 소자가 보텀 에미션 구조인 경우에는, 절연막(3) 은 발광층(11) 보다 아래 쪽에 위치한다. 따라서, 절연막(3)은 투명 또는 반투명으로 되어 있는 것이 바람직하다. 한편, 유기 발광 트랜지스터 소자가 탑 에미션 구조인 경우에는 절연막(3)은 투명 또는 반투명일 필요는 없다.
전하 주입 억제층(5)은 보조 전극(2) 상에 해당 보조 전극(2)과 평면에서 보아 같은 크기로 설치된다. 그리고, 이 전하 주입 억제층(5)은, 제1 전극(4)-보조 전극(2) 사이에 전압을 인가한 경우에, 제2 전극(7)에 대향하는 보조 전극(2)의 상면에서 발생해서 제2 전극(7)으로 향하는 전하(정공 또는 전자, 이하 같음)의 흐름을 억제하도록 작용한다.
본 발명에서는, 전하 주입 억제층(5)이 보조 전극(2)의 상면에 평면에서 보아 같은 크기로 설치되어 있기 때문에, 제1 전극(4)-보조 전극(2) 사이에 전압을 인가한 경우, 보조 전극(2)에서 발생하는 전하(전하의 흐름)는 전하 주입 억제층(5)이 설치되어 있지 않은 소면적의 엣지부(2a)에서 발생한다. 보조 전극(2)의 엣지부(2a)에서의 전하(전하의 흐름) 발생량은 보조 전극(2)과 제1 전극(4) 사이에 인가되는 게이트 전압 VG로 제어된다. 또, 엣지부(2a)에서 발생한 전하(전하 의 흐름)는 그 극성에 의존해서, 제1 전극(4)과 제2 전극(7) 사이에 인가된 드레인 전압 VD에 의해 제2 전극(7) 또는 제1 전극(4)으로 향한다. 그 결과, 해당 전하가 제1 전극(4)-제2 전극(7) 사이의 인가에 의해 발생한 전하에 가해져서, 총전하량을 변화시킨다. 한편, 제1 전극(4)에서도 전하가 발생한다. 그 결과, 해당 전하도 제1 전극(4)-제2 전극(7) 사이의 인가에 의해 발생한 전하에 가해져서, 총전하량을 변화시킨다.
제1 전극(4)-보조 전극(2) 사이에서 발생하는 전하의 극성이 제1 전극(4)-제2 전극(7) 사이에서 발생하는 전하의 극성과 같다고 하면, 상기 총전하량 은 증가하는 방향으로 변화한다. 한편, 극성이 역이면, 상기 총전하량은 줄어드는 방향으로 변화한다. 즉, 제1 전극-제2 전극 사이에 일정 전압이 인가된 노말리 온 형의 발광 소자에서 보조 전극(2)과 제1 전극(4) 사이에 전하 발생량을 증가하는 방향으로 게이트 전압 VG를 인가하는 경우에, 유기 EL층(6)에서 발광하는 휘도가 향상해서 밝아진다. 한편, 보조 전극(2)과 제1 전극(4) 사이에 전하 발생량을 줄이는 방향으로 게이트 전압 VG를 인가하는 경우에, 유기 EL층(6)에서 발광하는 휘도가 감소해서 어둡게 된다. 더욱이, 이러한 보조 전극(2)-제1 전극(4) 사이의 전압 제어에 더해, 제1 전극(4)-제2 전극(7) 사이의 전압도 가변으로 하면, 휘도의 고도한 계조를 실현할 수 있어서 보다 세밀한 화상 형성을 실현할 수 있다.
전하 주입 억제층(5)은, 상기 작용을 하게 되는 한, 각종의 재료로 형성할 수 있다. 전하 주입 억제층(5)으로서는, 절연성의 무기막이나 유기막을 예시할 수 있다. 예컨대, SiO2 , SiNx, Al2O3 등의 무기 절연 재료로 형성된 것이어도 되고, 일반적인 유기 절연 재료, 예컨대, 폴리클로로피렌, 폴리에틸렌 테레프탈레이트, 폴리옥시메틸렌, 폴리비닐 클로라이드, 폴리비닐리덴 플루오라이드, 시아노에틸 풀루란, 폴리메틸 메타크릴레이트, 폴리비닐 페놀, 폴리술폰, 폴리카보네이트, 폴리이미드 등의 유기 절연 재료로 형성된 것이어도 된다. 또한, 전하 주입 억제층(5)은 상기의 각 재료로 형성된 단층 구조의 전하 주입 억제층이어도 되고, 복수의 재 료로 형성된 적층 구조의 전하 주입 억제층이어도 된다. 전하 주입 억제층(5)은 진공 증착, 스퍼터링, CVD 등의 진공프로세스 또는 도포에 의해 형성된다. 그 막 두께는, 사용되는 재료 등에 따라 다르지만, 예컨대 0.001㎛~10㎛ 정도인 것이 바람직하다.
본 발명에 있어서의 전하 주입 억제층(5)은 입수가 용이하고, 성막 이 용이하며, 정밀도가 좋은 패터닝이 용이한 절연재료로 이루어지는 것이 바람직하다. 특히, 광조사에 의해 제거 가능하게 되는 감광성 재료로 이루어진 막, 보다 구체적으로는 포지티브형의 레지스트 막을 사용하는 것이 바람직하다. 전하 주입 억제층(5)의 형성재료로서 포지티브형의 감광성 재료를 이용하는 경우에는 해당 감광성 재료를 보조 전극(2)을 덮도록 제1 전극(4) 상의 전체면에 설치하고, 그 후에 기판(1)측으로부터 노광한다. 이에 의해, 제1 전극(4) 상에 설치된 포지티브형 의 감광성 재료만이 용이하면서 치수정밀도가 좋게 제거될 수 있다. 그 결과, 보조 전극(2) 상에 해당 보조 전극(2)과 평면에서 보아 같은 크기의 전하 주입 억제층(5)을 치수정밀도가 좋게 형성할 수가 있다.
유기 EL층(6)은 상술한 바와 같이, 적어도 전하 주입층(12)과 발광층(11)을 가진다. 또는, 유기 EL층(6)은 적어도 전하 주입 물질을 포함하는 발광층(11)을 가진다. 유기 EL층(6)은 이들 조건을 충족하는 것이면, 특히 한정되지 않고, 상술한 각종의 형태가 채용될 수 있다. 유기 EL층(6)을 구성하는 각 층은 소자의 구성이나 구성 재료의 종류 등에 따라, 적절한 두께(예컨대 0.1nm~1㎛의 범위 내)로 형성된다. 한편, 유기 EL층(6)을 구성하는 각 층의 두께가 너무 두꺼운 경우에는, 일정한 광출력을 얻기 위해 큰 인가 전압이 필요하게 되어, 발광효율이 나빠지는 경우가 있다. 한편, 유기 EL층(6)을 구성하는 각 층의 두께가 너무 얇은 경우에는, 핀홀(pinhole) 등이 발생해서 전계를 인가해도 충분한 휘도를 얻을 수 없는 경우가 있다.
발광층(11)의 형성 재료로서는, 유기 EL 소자의 발광층으로서 일반적으로 이용되고 있는 재료이면 특히 한정되지 않는다. 예컨대, 색소계 발광 재료(pigment luminescent material), 금속 착체계 발광 재료(metal complex luminescent material), 고분자계 발광 재료(polymer luminescent material) 등을 들 수가 있다.
색소계 발광 재료로서는, 예컨대, 시클로펜타디엔 유도체, 테트라 페닐 부타디엔 유도체, 트리페닐아민 유도체, 옥사디아졸 유도체, 피라졸로퀴놀린 유도체, 디스티릴벤제 유도체, 디스티릴아릴렌 유도체, 시롤 유도체, 티오펜 사이클릭 화합물, 피리딘 사이클릭 화합물, 페리논 유도체, 페릴렌 유도체, 올리고티오펜 유도체, 트리푸마닐아민 유도체, 옥사디아졸 이분자체, 피라졸린 이분자체 등을 들 수 있다. 또한, 금속 착체계 재료로서는, 예컨대, 알루미퀴놀리놀 착체, 벤조퀴놀리놀 베릴리늄 착체, 벤조옥사졸 아연 착체, 벤조티아졸 아연 착체, 아조메틸 아연 착체, 포르피린 아연 착체, 유로퓸 착체 등을 들 수 있다. 금속 착체계 발광 재료로서는, 그 외에 중심금속으로서 Al, Zn, Be 또는 Tb, Eu, Dy 등의 희토류 금속 및 리간드(ligand)로서 옥사디아졸, 티아디아졸, 페닐피리딘, 페닐벤조이미다졸 또는 퀴놀린 구조 등을 갖는 금속 착체 등을 들 수 있다. 또한, 고분자계 발광 재료로서 는, 예컨대, 폴라파라페닐렌 비닐렌 유도체, 폴리티오펜 유도체, 폴리파라페닐렌 유도체, 폴리실란 유도체, 폴리아세틸렌 유도체, 폴리비닐 카르바졸, 폴리플루오레논 유도체, 폴리플루오렌 유도체, 폴리퀴노옥살린 유도체 및 이 유도체의 공중합체 등을 들 수 있다.
발광층(11) 중에는 발광 효율의 향상이나 발광 파장을 변화시키는 등의 목적으로, 도핑제 등의 첨가제를 첨가하도록 해도 된다. 도핑제로서는, 예컨대 페릴렌 유도체, 쿠마린 유도체, 루브렌 유도체, 퀴나크리돈 유도체, 스쿠아레움 유도체, 포르피린 유도체, 스티릴 색소, 테트라센 유도체, 피라졸린 유도체, 데카시클렌, 페녹사존, 퀴노옥살린 유도체, 카르바졸 유도체, 플루오렌 유도체 등을 들 수 있다.
전하 주입층(12)의 형성 재료로서는, 예컨대, 발광층(11)의 발광재료로서 예시한 화합물을 들 수가 있다. 그 외, 패닐아민, 스타버스트 아민, 프탈로시아닌, 폴리아센, 산화 바나듐, 산화 몰리브덴, 산화 루테늄, 산화 알루미늄 등의 산화물, 어모퍼스(amorphous) 카본, 폴리아닐린, 폴리티오펜 등의 유도체 등을 들 수가 있다.
또한, 제2 전극(7)의 발광층(11) 측에는 제2 전극용의 전하 주입층(14)(도 6 참조)이 설치되어도 된다. 예컨대, 제2 전극(7)을 음극으로 한 경우에 있어서의 전하(전자) 주입층(14)의 형성 재료로서는 발광층(11)의 발광재료로서 예시한 화합물 외에, 알루미늄, 불화 리튬, 스트론튬, 산화 마그네슘, 불화 마그네슘, 불화 스트론튬, 불화 칼슘, 불화 바륨, 산화 알루미늄, 산화 스트론튬, 칼슘, 폴리메틸 메타 크릴레이트 폴리스티렌 술폰산 나트륨, 리튬, 세슘, 불화 세슘 등의 알칼리 금속류, 알칼리 금속류의 할로겐화물, 알칼리 금속의 유기착체 등을 들 수가 있다.
제1 전극(4)을 양극으로 한 경우에 있어서의 전하(정공) 수송층(13)(도 7 참조)의 형성 재료로서는, 프탈로시아닌, 나프탈로시아닌, 포르피린, 옥사디아졸, 트리페닐아민, 트리아졸, 이미다졸, 이미다졸론, 피라졸린, 테트라하이드로이미다졸, 히드라존, 스틸벤, 펜타센, 폴리티오펜, 부타디엔, 이러한 유도체 등, 정공 수송 재료로서 통상 사용되는 것을 이용할 수가 있다. 또한, 전하 수송층(13)의 형성 재료로서 시판되고 있는 예컨대 폴리(3, 4)에틸렌디옥시티오펜/폴리스티렌 술포네이트(약칭 PEDOT/PSS, 바이엘(BAYER) 사제, 상품명: Baytron P AI4083 , 수용액으로서 시판) 등도 사용할 수가 있다. 전하 수송층(13)은 이러한 화합물을 함유한 전하 수송층 형성용 도액을 이용해 형성된다. 또한 이러한 전하 수송 재료는, 상기의 발광층(11) 내에 혼합해도 되고, 상기의 전하 주입층(12) 내에 혼합해도 된다.
또한, 도시하고 있지 않지만, 전하 수송층을 발광층(11)의 제2 전극(7) 측에 설치해도 된다. 예컨대, 제2 전극(7)을 음극으로 한 경우에 있어서의 해당 전하(전자) 수송층의 형성 재료로서는, 안트라퀴노디메탄, 플루오레닐리덴 메탄, 테트라시아노에틸렌, 플루오레논, 디페노퀴논 옥사디아졸, 안트론, 티오피란 디옥사이드, 디페노퀴논, 벤조퀴논, 마로노니트릴, 디니트로벤젠, 니트로안트라퀴논, 무수 말레산, 페릴렌테트라카르복실산, 이러한 유도체 등 전자 수송 재료로서 통상 사용되는 것을 이용할 수가 있다. 해당 전하(전자) 수송층은 이러한 화합물을 함유한 전하 수송층 형성용 도액을 이용해서 형성된다. 또한 이들 전하 수송 재료는 상기의 발 광층(11) 내에 혼합해도 되고, 상기의 전자 주입층(12) 내에 혼합해도 된다.
또한 상술한 발광층(11), 전하 주입층(12), 전하 수송층(13) 등으로 이루어진 유기 EL층 중에는, 필요에 따라, 올리고머 재료 또는 덴드리머 재료 등의 발광재료 또는 전하 수송 주입 재료가 함유될 수 있다. 또한, 유기 EL층을 구성하는 각 층은, 진공 증착법에 의해 성막되든가, 또는 각각의 형성 재료가 톨루엔, 클로로포름, 디클로로 메탄, 테트라하이드로푸란, 디옥산 등의 용매에 용해 또는 분산되어 도포액이 조정되어 그 도포액이 도포 장치 등을 이용해서 도포 또는 인쇄 등 되는 것에 의해 형성된다.
유기 EL층(6)은, 상기한 바와 같이 각종의 적층 태양에 따라, 발광층 형성 재료, 전하 주입층 형성 재료, 전하 수송층 형성 재료 등에 의해 형성된다. 여기서, 유기 EL층(6)은 격벽(도시되지 않았음)에 의해 구분되어, 소정 위치마다 형성된다. 격벽(도시되지 않았음)은 유기 발광 트랜지스터 소자를 갖춘 발광 표시장치의 평면에 있어서, 발광색 마다 구분된 영역을 형성한다. 격벽의 재료로서는, 종래부터 격벽 재료로서 사용되고 있는 각종의 재료, 예컨대 감광성 수지, 활성 에너지선 경화성 수지, 열경화성 수지, 열가소성 수지 등이 이용될 수 있다. 격벽의 형성 수단으로서는, 채용되는 격벽 재료에 적절한 수단이 채용된다. 예컨대, 격벽은 후막인쇄법이나, 감광성 레지스트를 이용한 패터닝에 의해 형성될 수 있다.
도 3c에 도시된 실시 형태에서는, 전하 주입 억제층(5)이 제2 전극(7)에 접촉하도록 두껍게 한 구성이 채용되어 있다. 이 경우에는, 절연층(3)과 보조 전극(2) 및 전하 주입 억제층(5)으로 이루어진 적층구조체(8)가 격벽으로서 작용한 다. 그 이외의 실시 형태에 있어서는, 예컨대 도 3a에 도시된 바와 같이, 적층구조체(8)는 제2 전극(7)에 접촉하지 않도록 얇게 형성되어 있다. 따라서, 격벽 (도시되지 않았음)에 에워싸인 범위마다 각 색의 발광층을 설치함으로써 발광부가 형성된다.
<유기 발광 트랜지스터 소자의 제조 방법>
다음에, 본 발명에 따른 유기 발광 트랜지스터 소자의 제조 방법의 실시 형태에 대해 설명한다. 도 11a 내지 도 11f는 본 발명의 제1 태양의 1실시 형태에 따른 유기 발광 트랜지스터 소자의 제조 방법을 도시한 공정도이다.
본 실시 형태의 유기 발광 트랜지스터 소자의 제조방법은, 제1 전극(4)이 형성된 기판(1)을 준비하는 단계(도 11a 참조)와, 제1 전극(4) 상에 소정 크기로 절연막(3)과 보조 전극(2) 및 전하 주입 억제층(5)이 해당 순서로 적층되어 있는 적층구조체(8)를 설치하는 단계(도 11b 내지 도 11e 참조), 적층구조체(8)가 설치되어 있지 않은 제1 전극(4) 상에 유기 EL층(6)을 설치하는 단계(도 11f 참조) 및, 유기 EL층(6) 상에 제2 전극(7)을 설치하는 단계(도 11f 참조)를 적어도 갖추고 있다.
상기 각 단계 중, 제1 전극(4) 상에 적층구조체(8)를 설치하는 단계에서는, (ⅰ) 절연층(3)과 보조 전극(2) 및 전하 주입 억제층(5) 각각을 마스크 증착법으로 직접 패턴 형성하여도 좋으나, (ⅱ) 도 11c 내지 도 11e에 도시된 것과 같이, 전하 주입 억제층(5)의 형성재료로서 광조사에 의해 제거 가능하게 되는 감광성 재료(포지티브형 레지스트)를 이용하고, 절연층(3)과 해당 절연층(3) 상에 같은 크기로 형 성되는 보조 전극(2)의 한쪽 또는 양쪽을 해당 감광성 재료의 노광 파장을 투과하지 않는 재료로 형성함과 더불어, 제1 전극(4)을 해당 감광성 재료의 노광 파장을 투과하는 재료로 형성하면, 해당 감광성 재료를 절연층(3)과 보조 전극(2)으로 이루어진 적층체를 덮도록 설치한 후, 기판(1)측으로부터 노광함으로써, 제1 전극(4) 상에 설치된 감광성 재료만이 제거된다. 이에 따라, 그 적층체 상에만 감광성 재료가 설치된 적층구조체(8)를 용이하면서 정밀도 좋게 형성할 수 있다.
감광성 재료의 노광 파장을 투과하지 않는 보조 전극 재료로서는, Al, Au, Cr, Pt, Ti 등의 금속 외에, 투명전극인 ITO나 IZO의 상면 또는 하면에 Au나 Al 등을 적층한 것이어도 된다. 또한, 보조 전극(2)에는 Au, Cr, Pt, Ti, ITO, IZO의 어느 재료가 적어도 1층 들어가도록 구성해도 된다.
즉, 도 11c에 도시된 바와 같이, 우선, 포지티브형 레지스트(5')가 보조 전극(2)을 덮도록 제1 전극(4) 상에 설치된다. 그 후, 도 11d에 도시된 바와 같이, 기판(1) 측으로부터 포지티브형 레지스트(5')의 노광 파장의 광이 조사되어, 제1 전극 상에 설치된 포지티브형 레지스트(5')가 노광된다. 그 다음에, 도 11e에 도시된 바와 같이, 노광 후의 포지티브형 레지스트(5')가 현상되어, 제1 전극(4) 상에 설치된 포지티브형 레지스트(5')만이 제거된다. 이와 같이 해서, 전하 주입 억제층(5)이 보조 전극(2) 상에 해당 보조 전극(2)과 평면에서 보아 같은 크기로 설치될 수 있다.
도 11a 내지 도 11f는 도 1에 도시된 유기 발광 트랜지스터 소자(10)의 제조 방법에 대응하지만, 도 3a 내지 도 3c에 도시된 유기 발광 트랜지스터 소자에 대해 서도 마찬가지로 제조할 수가 있다.
도 3a에 도시된 유기 발광 트랜지스터 소자(20A)를 제조하는 경우에는, 전하 주입층(12)이 마스크 증착법 또는 잉크젯법 등의 패터닝법에 의해, 예컨대 그 두께 T3가 절연층(3)의 두께와 거의 같아지게 될 때까지 형성된다. 그 후, 전하 주입층(12) 상 및 전하 주입 억제층(5) 상을 일정하게 덮도록 발광층(11)이 형성된다.
또한, 도 3b에 도시된 유기 발광 트랜지스터 소자(20B)를 제조하는 경우에는, 전하 주입층(12)이 마스크 증착법 또는 잉크젯법 등의 패터닝법에 의해, 예컨대 그 두께 T3가 절연층(3)과 보조 전극(2)과 전하 주입 억제층(5)의 합계 두께(적층구조체(8)의 합계 두께)와 거의 같아지게 될 때까지 형성된다. 그 후, 전하 주입층(12) 상 및 전하 주입 억제층(5) 상을 일정하게 덮도록 발광층(11)이 형성된다.
또한, 도 3c에 도시된 유기 발광 트랜지스터 소자(20C)를 제조하는 경우에는, 전하 주입층(12)이 마스크 증착법 또는 잉크젯법 등의 패터닝법에 의해, 그 두께 T3가 절연층(3)과 보조 전극(2)의 적층체의 두께와 거의 같아지게 될 때까지 형성된다. 그 후, 발광층(11)이 마스크 증착법 또는 잉크젯법 등의 패터닝법에 의해, 전하 주입층(12)과 발광층(11)의 합계 두께가 적층구조체(8)의 합계 두께를 초과하지 않으면서 거의 같게 될 때까지 형성된다.
도 3a 내지 도 3c에 도시된 유기 발광 트랜지스터 소자를 제조하는 방법에 있어서는, 상기와 같이 유기 EL층(6)을 구성하는 각 층을 저분자 재료로 형성하는 경우에는, 마스크 증착법 등으로 패턴 형성하는 것이 바람직하고, 유기 EL층(6)을 구성하는 각 층을 고분자재료로 형성하는 경우에는, 잉크젯법 등으로 패턴 형성하 는 것이 바람직하다. 이들 방법에 의해, 유기 EL층(6)이 서로 이웃하는 적층구조체(8, 8)의 사이에 형성될 수 있어, 소자화가 가능해진다. 더욱이, 예컨대 도 3c에 도시된 바와 같이, 적층구조체(8)끼리의 사이에 유기 EL층(6)을 형성해서, 매트릭스 형상으로 소자화하는 것도 가능하게 된다.
도 12a 내지 도 12f는, 도 4에 도시된 유기 발광 트랜지스터 소자의 제조방법의 일례를 도시한 공정도이다. 이 제조방법에 있어서는, 도 12a 내지 도 12f에 도시된 바와 같이, 절연층(3)을 설치하는 단계 전에, 제1 전극(4)의 상면에 전하 주입층(12)과 같은 재료 또는 다른 재료로 이루어진 제2 전하 주입층(12')을 미리 설치하는 단계가 행해진다. 그 외의 점은, 도 11a 내지 도 11f에 도시한 제조방법과 같다. 공통되는 단계의 설명은 생략한다.
도 11a 내지 도 11f에 대한 설명 중에서 기술한 바와 같이, 기판(1) 측으로부터 노광해서 제1 전극(4) 상에 설치된 포지티브형 레지스트만을 제거하는 단계를 위해, 제1 전극(4) 상에 미리 형성되는 전하 주입층(12')도 노광 파장을 투과하는 재료로 형성되어 있는 것이 바람직하다.
또한, 본 발명의 제2 태양의 유기 발광 트랜지스터 소자(도 8, 도 9a 및 도 9b에 도시된 바와 같은 유기 발광 트랜지스터 소자(70, 70A, 70B))의 제조방법은, 상면에 소정 패턴으로 제1 전극(4)이 형성된 기판(1)을 준비하는 단계와, 제1 전극(4)이 형성되어 있지 않은 기판(1)의 상면측에 제1 전극(4)를 평면에서 보아 끼워 넣도록 소정의 크기로 이루어진 절연층(3), 보조 전극(2) 및 전하 주입 억제층(5)을 해당 순서로 갖는 적층구조체(8)를 설치하는 단계, 제1 전극(4)의 상면측 에 유기 EL층(6)을 설치하는 단계 및 유기 EL층(6)의 상면측에 제2 전극(7)을 설치하는 단계를 적어도 갖고 있다. 그리고, 제1 전극(4)의 두께와 절연층(3)의 두께가 제1 전극(4)이 보조 전극(2)에 접촉하지 않도록 조정되어 있는 것을 특징으로 한다. 제2 태양의 유기 발광 트랜지스터 소자의 제조방법은, 적층구조체(8)를 제1 전극(4)이 형성되어 있지 않은 기판(1) 상에 해당 제1 전극(4)을 평면에서 보아 끼워 넣도록 형성하는 점에서, 제1 태양의 유기 발광 트랜지스터 소자의 제조방법과는 다르지만, 기타의 단계는 동일하다.
또한, 도 5 내지 도 7의 유기 발광 트랜지스터 소자 및 도 10의 유기 트랜지스터 소자도, 상기와 거의 같은 단계를 거쳐 제조할 수가 있다.
이상과 같은 제조방법에 의하면, 절연층(3)과 보조 전극(2)으로 이루어진 적층체 상에 전하 주입 억제층(5)을 형성할 때에, 포지티브형 감광성 재료를 그 적층체를 덮도록 설치한 후에 기판(1) 측으로부터 노광함으로써, 그 적층체 사이에 설치된 포지티브형 감광성 재료만을 용이하면서 정밀도 좋게 제거할 수 있다.
<유기 발광 트랜지스터 및 발광 표시장치>
다음에, 본 발명의 유기 발광 트랜지스터 및 발광 표시장치의 실시 형태에 대해 설명 하지만, 본 발명은 이하의 설명에 의해 한정되지 않는다.
본 실시 형태의 유기 발광 트랜지스터는 유기 발광 트랜지스터 소자가 시트 형상 기판 상에 매트릭스 형상으로 배치된다. 본 실시 형태의 유기 발광 트랜지스터는, 유기 발광 트랜지스터 소자와, 해당 유기 발광 트랜지스터 소자의 제1 전 극(4)과 제2 전극(7) 사이에 일정 전압(드레인 전압 VD)을 인가하는 제1 전압 공급 수단 및, 해당 유기 발광 트랜지스터 소자의 제1 전극(4)과 보조 전극(2) 사이에 가변 전압(게이트 전압 VG)을 인가하는 제2 전압 공급 수단을 갖추고 있다.
도 13 및 도 14는, 본 실시 형태의 유기 발광 트랜지스터에 포함되는 유기 발광 트랜지스터 소자의 전극 배치의 예를 도시한 평면도이다. 도 13은, 절연층(3)과 보조 전극(2) 및 전하 주입 억제층(5)으로 이루어진 적층 구조체(8)를 빗 형태로 형성했을 경우의 배치도이고, 도 14는, 해당 적층 구조체를 격자모양으로 형성했을 경우의 배치도이다. 도 13에 도시된 전극 배치는, 평면에서 보아 상하 방향으로 뻗는 제1 전극(4)과, 해당 제1 전극(4)에 직교하도록 한쪽으로부터 뻗는 빗 형태의 적층 구조체(8)(보조 전극(2)을 포함함) 및, 제1 전극(4)에 직교함과 더불어 적층 구조체(8)와 겹치도록 다른 쪽으로부터 뻗는 제2 전극(7)으로 구성되어 있다. 도 14에 도시된 전극 배치에서는, 도 13의 빗 형태의 적층 구조체(8) 대신, 격자를 구성하는 X 방향의 적층 구조체(8x)와 Y 방향의 적층 구조체(8y)가 설치되어 있다. 한편, 도 13 및 도 14의 배치는 모두 일례이다.
또한, 본 실시 형태의 발광 표시장치에서는, 복수의 발광부가 매트릭스 형상으로 배치되어 있다. 그 복수의 발광부 각각이 본 발명의 특징을 가지는 유기 발광 트랜지스터 소자를 갖추고 있다.
도 15는, 본 발명의 1실시 형태에 따른 유기 발광 트랜지스터 소자를 내장한 발광 표시장치의 일례를 도시한 개략도이다. 도 16은, 발광 표시장치 내의 각 화 소(단위 소자)로서 설치된, 본 발명의 1실시 형태에 따른 유기 발광 트랜지스터 소자를 가지는 유기 발광 트랜지스터의 일례를 도시한 회로 개략도이다. 여기서 설명되는 발광 표시장치는 각 화소(단위 소자)(180)가 하나의 스위칭 트랜지스터를 가지는 예이다.
도 15 및 도 16에 도시된 각 화소(180)는 종횡으로 배열된 제1 스위칭 배선(187) 및 제2 스위칭 배선(188)에 접속되어 있다. 제1 스위칭 배선(187) 및 제2 스위칭 배선(188)은, 도 15에 도시된 바와 같이, 전압 제어 회로(164)에 접속되어 있다. 전압 제어 회로(164)는 화상 신호 공급원(163)에 접속되어 있다. 그 외, 도 15 및 도 16에 있어서, 도면참조부호 186은 접지선이고, 도면참조부호 189는 정전압 인가선이다.
도 16에 도시된 바와 같이, 제1 스위칭 트랜지스터(183)의 소스(193a)는 제2 스위칭 배선(188)에 접속되고, 제1 스위칭 트랜지스터(183)의 게이트(194a)는 제1 스위칭 배선(187)에 접속되며, 제1 스위칭 트랜지스터(183)의 드레인(195a)은 유기 발광 트랜지스터(140)의 보조 전극(2) 및 전압 유지용 캐패시터(185)의 한쪽 단자에 접속되어 있다. 전압 유지용 캐패시터(185)의 다른 쪽 단자는 상기 그라운드(186)에 접속되어 있다. 유기 발광 트랜지스터(140)의 제2 전극(7)도 그라운드(186)에 접속되어 있다. 유기 발광 트랜지스터(140)의 제1 전극(4)은 정전압 인가선(189)에 접속되어 있다.
다음에, 도 16에 도시된 회로의 동작에 대해 설명한다. 제1 스위칭 배선(187)에 전압이 인가되면, 제1 스위칭 트랜지스터(183)의 게이트(194a)에 전압이 인가된다. 이에 의해, 소스(193a)와 드레인(195a) 사이에 도통이 생긴다. 이 상태에 있어서, 제2 스위칭 배선(188)에 전압이 인가되면, 드레인(195a)에 전압이 인가되어 전압 유지용 캐패시터(185)에 전하가 축적된다. 이에 의해, 제1 스위칭 배선(187) 또는 제2 스위칭 배선(188)에 인가되는 전압이 오프(off)로 되어도, 유기 발광 트랜지스터(140)의 보조 전극(2)에는 전압 유지용 캐패시터(185)에 축적되었던 전하가 소멸할 때까지 전압이 계속 인가된다. 한편, 유기 발광 트랜지스터(140)의 제1 전극(4)에 전압이 인가되는 것에 의해, 제1 전극(4)과 제2 전극(7) 사이가 도통해서, 정전압 공급선(189)으로부터 유기 발광 트랜지스터(140)를 통과하여 그라운드(186)로 전류가 흘러 유기 발광 트랜지스터(140)가 발광한다.
도 17은, 발광 표시장치 내의 각 화소(단위 소자)로서 설치된, 본 발명의 1실시 형태에 따른 유기 발광 트랜지스터 소자를 가지는 유기 발광 트랜지스터의 다른 예를 도시한 회로 개략도이다. 여기서 설명되는 발광 표시장치는 각 화소(단위 소자)(181)가 2개의 스위칭 트랜지스터를 가지는 예이다.
도 17에 도시된 각 화소(181)는, 도 16의 경우와 같이, 종횡으로 배열된 제1 스위칭 배선(187) 및 제2 스위칭 배선(188)에 접속되어 있다. 제1 스위칭 배선(187) 및 제2 스위칭 배선(188)은, 도 15에 도시된 바와 같이, 전압 제어 회로(164)에 접속되어 있다. 전압 제어 회로(164)는 화상 신호 공급원(163)에 접속되어 있다. 그 외, 도 17에 있어서, 도면참조부호 186은 그라운드 배선이고, 도면참조부호 209는 전류 공급선이며, 도면참조부호 189는 정전압 인가선이다.
도 17에 도시된 바와 같이, 제1 스위칭 트랜지스터(183)의 소스(193a)는 제2 스위칭 배선(188)에 접속되고, 제1 스위칭 트랜지스터(183)의 게이트(194a)는 제1 스위칭 배선(187)에 접속되며, 제1 스위칭 트랜지스터(183)의 드레인(195a)은 제2 스위칭 트랜지스터(184)의 게이트(194b) 및 전압 유지용 캐패시터(185)의 한쪽 단자에 접속되어 있다. 전압 유지용 캐패시터(185)의 다른 쪽 단자는 그라운드(186)에 접속되어 있다. 제2 스위칭 트랜지스터(184)의 소스(193b)는 전류원(209)에 접속되고, 제2 스위칭 트랜지스터(184)의 드레인(195b)은 유기 발광 트랜지스터(140)의 보조 전극(2)에 접속되어 있다. 유기 발광 트랜지스터(140)의 제2 전극(7)은 그라운드(186)에 접속되어 있다. 유기 발광 트랜지스터(140)의 제1 전극(4)은 정전압 인가선(189)에 접속되어 있다.
다음에, 도 17에 도시된 회로의 동작에 대해 설명한다. 제1 스위칭 배선(187)에 전압이 인가되면, 제1 스위칭 트랜지스터(183)의 게이트(194a)에 전압이 인가된다. 이에 의해, 소스(193a)와 드레인(195a) 사이에 도통이 생긴다. 이 상태에 있어서, 제2 스위칭 배선(188)에 전압이 인가되면, 드레인(195a)에 전압이 인가되어 전압 유지용 캐패시터(185)에 전하를 축적할 수 있다. 이에 의해, 제1 스위칭 배선(187) 또는 제2 스위칭 배선(188)에 인가되는 전압이 오프로 되어도, 제2 스위칭 트랜지스터(184)의 게이트(194b)에는 전압 유지용 캐패시터(185)에 축적할 수 있었던 전하가 소멸할 때까지 전압 인가가 계속된다. 제2 트랜지스터(184)의 게이트(194b)에 전압이 인가되는 것에 의해, 소스(193b)와 드레인(195b) 사이가 도통해서, 정전압 공급선(189)으로부터 유기 발광 트랜지스터(140)를 통과하여 그라운드(186)로 전류가 흘러 유기 발광 트랜지스터(140)가 발광한다.
도 15에 도시된 화상 신호 공급원(163)에는, 화상 정보를 재생하는 장치나, 입력된 전기 자기적인 정보를 전기신호로 변환시키는 장치가 내장되어 있든가 또는 접속되어 있다. 화상 정보를 재생하는 장치로는, 예컨대 화상 정보가 기록된 화상 정보 미디어가 내장되어 있든가 또는 접속되어 있다. 그리고, 화상 신호 공급원(163)은 화상 정보를 재생하는 장치나 입력된 전기 자기적인 정보를 전기신호로 변환시키는 장치로부터의 전기신호를, 전압 제어장치(164)가 받아들이는 전기신호 형태로 변환해서, 전압 제어장치(164)에 보내도록 되어 있다. 전압 제어장치( 164)는 화상 신호 공급원(163)으로부터 받은 전기신호를 다시 변환시켜, 어느 화소(180,181)를 얼마나 오래 발광시키는지를 계산해서, 제1 스위칭 배선(187) 및 제2 스위칭 배선(188)에 인가하는 전압, 시간 및 타이밍을 결정한다. 이에 의해, 발광 표시장치는 화상 정보를 기초로 원하는 화상을 표시할 수 있도록 된다.
또한 근접한 미소 화소마다, 적색을 기조로 하는 색, 녹색을 기조로 하는 색, 청색을 기조로 하는 색의 RGB 삼색을 발광할 수 있도록 하면, 칼라 표시의 화상 표시장치를 얻을 수 있다.
<실시예>
이하에, 실시예를 설명한다.
(실시예 1)
두께 100nm의 ITO 막을 제1 전극(4)(양극)으로서 갖는 유리기판(1) 상에 절 연층이 SiO2의 스퍼터링(sputtering)에 의해 100nm의 두께로 층상으로 성막되었다. 그 후, 그 층상의 절연층 상에 보조 전극으로 되는 Al이 30nm의 두께로 층 형상으로 스퍼터링된다. 다음에, 에칭용 레지스트(토쿄 오카 공업주식회사제, 상품명 : OFPR800)가 두께 2㎛로 도포되고, 노광 및 현상되어, 빗 형상의 레지스트 패턴이 형성되었다. 마스크로서 상기 레지스트 패턴을 이용함으로써, Al이 인산 : 질산 = 4:1의 혼합용액에 의해 에칭되었다. 따라서 빗 형상의 보조 전극(2)이 100㎛의 폭(d1)으로 형성되었다. 이어, 그 빗 형상의 에칭용 레지스트를 마스크로해서, 층 형상의 절연층(3)이 드라이에칭되고, 보조 전극(2)과 평면에서 보아 같은 크기로, 두께 100nm의 빗 형상의 절연층(3)이 형성되었다. 그 후, 에칭용 레지스트는 박리액(토쿄 오카 공업주식회사제, 상품명 : 박리액 104)으로 박리되었다. 그리고 그 후, 제1 전극(4) 및 보조 전극(2)을 덮도록 PVP계의 레지스트(토쿄 오카 공업주식회사제, 상품명 : TMR-P10)가 스핀 코트법에 의해 lOOnm의 두께로 성막되었다. 그 후, 그것이 노광, 현상되어 보조 전극(2)과 평면에서 보아 같은 크기로 이루어진 전하 주입 억제층(5)이 형성되었다.
다음에, 절연층(3)과 보조 전극(2) 및 전하 주입 억제층(5)으로 이루어진 적층구조체(8)가 형성되어 있지 않은 제1 전극(4) 상에 전하 주입 재료인 폴리플루오렌(아메리칸다이소스사제, 상품명 : Poly [(9,9-dioctylfluorenyl-2,7-diyl)-co-(N, N'-diphenyl)-N, N'-di(p-butylphenyl) 1,4-diamino-benzene)])이 스핀 코트법으로 도포되어, 적층구조체(8)(절연층(3)과 보조 전극(2) 및 전하 주입 억제층(5) 으로 이루어진 적층체)의 두께 이상인 250nm의 두께로 전하 주입층(12)이 형성되었다.
그리고 그 후, 전하(정공) 수송층(13)으로서, α-NPD(두께 40nm)가 전하 주입층(12)을 덮도록 해서 진공증착에 의해 성막되었다. 그리고, 발광층(11)으로서 Alq3(두께 60nm)/전자 주입층(14)으로서 LiF(두께 1nm)/제2 전극(7)으로서 Al(두께 100nm)이 해당 순서로 진공증착에 의해 적층되었다. 따라서, 도 18에 도시된 바와 같은 실시예 1의 유기 발광 트랜지스터 소자가 제작되었다.
(실시예 2)
전하 주입 재료인 폴리플루오렌(아메리칸다이소스사제, 상품명 : Poly [(9,9-dioctylfluorenyl-2,7-diyl)-co-(N, N'-diphenyl)-N, N'-di(p-butylphenyl) 1,4-diamino-benzene)])이 잉크젯법으로 도포되어, 적층구조체(8)(절연층(3)과 보조 전극(2) 및 전하 주입 억제층(5)으로 이루어진 적층체)의 두께 이하인 200nm의 두께로 전하 주입층(12)이 형성되었다. 그 외에는, 실시예 1과 동일하게 해서, 도 19에 도시된 바와 같은 실시예 2의 유기 발광 트랜지스터 소자가 제작되었다.
(실시예 3)
제1 전극(4) 상에 층상의 절연층이 형성되기 전에, 제1 전극(4) 상에 전하 (정공) 주입층(12')으로서 폴리(3, 4)에틸렌디옥시티오펜 / 폴리스티렌술포네이트 (약칭 PEDOT/PSS, 바이에르사제, 상품명 ; Baytron P CH8000)이 스핀 코트법에 의해 두께 80nm로 형성되었다. 그 외에는, 실시예 1과 동일하게 해서, 도 20에 도시된 바와 같은 실시예 3의 유기 발광 트랜지스터 소자가 제작되었다.

Claims (18)

  1. 기판과,
    상기 기판의 상면측에 설치된 제1 전극층,
    상기 제1 전극층의 상면측에 국소적으로 평면에서 보아 소정의 크기로 설치된, 절연층과 보조 전극층과 전하 주입 억제층을 해당 순서로 갖는 적층구조체,
    적어도 상기 적층구조체가 설치되어 있지 않은 상기 제1 전극층의 상면측에 설치된 유기 EL층 및,
    상기 유기 EL층의 상면측에 설치된 제2 전극층을 갖추어 이루어진 것을 특징으로 하는 유기 발광 트랜지스터 소자.
  2. 기판과,
    상기 기판의 상면측에 소정 패턴으로 설치된 제1 전극층,
    상기 제1 전극층이 설치되어 있지 않은 상기 기판의 상면측에 상기 제1 전극층을 평면에서 보아 끼워넣도록 설치된 절연층과 보조 전극층 및 전하 주입 억제층을 해당 순서로 갖는 적층구조체,
    적어도 상기 제1 전극층의 상면측에 설치된 유기 EL층 및,
    상기 유기 EL층의 상면측에 설치된 제2 전극층을 갖추어 이루어지고,
    상기 제1 전극층의 두께와 상기 절연층의 두께가, 상기 제1 전극층이 상기 보조 전극층에 접촉하지 않도록 조정되어 있는 것을 특징으로 하는 유기 발광 트랜 지스터 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 유기 EL층은, 전하 주입층과 발광층을 적어도 갖추고 있는 것을 특징으로 하는 유기 발광 트랜지스터 소자.
  4. 제1항 또는 제2항에 있어서,
    상기 유기 EL층은, 전하 주입 재료를 포함하는 발광층을 적어도 갖추고 있는 것을 특징으로 하는 유기 발광 트랜지스터 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 전극층과, 해당 제1 전극층 상에 설치되는 상기 유기 EL층 및/또는 상기 적층구조체와의 사이에 제2 전하 주입층이 더 설치되어 있는 것을 특징으로 하는 유기 발광 트랜지스터 소자.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 유기 EL층과 상기 제2 전극층 사이에 해당 제2 전극층용 제3 전하 주입층이 설치되어 있는 것을 특징으로 하는 유기 발광 트랜지스터 소자.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 전하 주입 억제층이 절연재료에 의해 구성되어 있는 것을 특징으로 하는 유기 발광 트랜지스터 소자.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1 전극층은 양극으로서 기능하고, 상기 제2 전극층은 음극으로서 기능하는 것을 특징으로 하는 유기 발광 트랜지스터 소자.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1 전극층은 음극으로서 기능하고, 상기 제2 전극층은 양극으로서 기능하는 것을 특징으로 하는 유기 발광 트랜지스터 소자.
  10. 청구항 제1항 내지 제9항 중 어느 한 항에 기재된 유기 발광 트랜지스터 소자와,
    상기 유기 발광 트랜지스터 소자의 제 1 전극층과 제2 전극층 사이에 일정 전압을 인가하는 제1 전압 공급수단 및,
    상기 유기 발광 트랜지스터 소자의 제1 전극층과 보조 전극층 사이에 가변 전압을 인가하는 제2 전압 공급수단을 구비하여 이루어진 것을 특징으로 하는 유기 발광 트랜지스터.
  11. 매트릭스 형상으로 배치된 복수의 발광부를 구비한 발광 표시장치에 있어서,
    상기 복수의 발광부 각각이 청구항 제1항 내지 제9항 중 어느 한 항에 기재된 유기 발광 트랜지스터 소자를 갖추고 있는 것을 특징으로 하는 발광 표시장치.
  12. 청구항 제1항에 기재된 유기 발광 트랜지스터 소자를 제조하는 방법에 있어서,
    상면에 제1 전극층이 형성된 기판을 준비하는 단계와,
    상기 제1 전극층의 상면측에 국소적으로 평면에서 보아 소정의 크기로 이루어진 절연층과 보조전극층 및 전하 주입 억제층을 해당 순서로 갖는 적층구조체를 설치하는 단계,
    상기 적층구조체가 설치되어 있지 않은 상기 제1 전극층의 상면측에 유기 EL층을 설치하는 단계 및,
    상기 유기 EL층의 상면측에 제2 전극층을 설치하는 단계를 갖추어 이루어진 것을 특징으로 하는 유기 발광 트랜지스터 소자의 제조방법.
  13. 청구항 제2항에 기재된 유기 발광 트랜지스터 소자를 제조하는 방법에 있어서,
    상면에 소정 패턴으로 제1 전극층이 형성된 기판을 준비하는 단계와,
    상기 제1 전극층이 형성되어 있지 않은 상기 기판의 상면측에 상기 제1 전극 층을 평면에서 보아 끼워넣도록 절연층과 보조 전극층 및 전하 주입 억제층을 해당 순서로 갖는 적층구조체를 설치하는 단계,
    상기 제1 전극층의 상면측에 유기 EL층을 설치하는 단계 및,
    상기 유기 EL층의 상면측에 제2 전극층을 설치하는 단계를 갖추어 이루어지고,
    상기 제1 전극층의 두께와 상기 절연층의 두께가, 상기 제1 전극층이 상기 보조 전극층에 접촉하지 않도록 조정되어 있는 것을 특징으로 하는 유기 발광 트랜지스터 소자의 제조방법.
  14. 제12항 또는 제13항에 있어서,
    상기 적층구조체를 설치하는 단계 중에서, 상기 전하 주입 억제층의 재료로서 광 조사에 의해 제거 가능한 감광성 재료가 이용되고,
    상기 절연층 및 상기 보조 전극층의 한쪽 또는 양쪽의 재료로서 상기 감광성 재료의 노광 파장을 투과하지 않는 재료가 이용되며,
    해당 감광성 재료를, 상기 보조 전극층을 덮도록 상기 제1 전극층 상에 설치한 후에 상기 기판측으로부터 노광함으로써 상기 제1 전극층 상에 설치된 해당 감광성 재료만을 제거해서, 상기 전하 주입 억제층이 형성되는 것을 특징으로 하는 유기 발광 트랜지스터 소자의 제조방법
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 유기 EL층을 설치하는 공정에서, 상기 유기 EL층은 마스크 증착법 또는 잉크젯법 등의 패터닝법에 의해 형성되는 것을 특징으로 하는 유기 발광 트랜지스 터 소자의 제조방법.
  16. 제12항 내지 제15항 중 어느 한 항에 있어서,
    상기 적층구조체의 상기 절연층이 상기 제1 전극층 상 또는 상기 기판 상에 설치되기 전에, 상기 제1 전극층 상에 상기 전하 주입층과 같은 재료 또는 다른 재료로 이루어진 제2 전하 주입층이 미리 설치되는 것을 특징으로 하는 유기 발광 트랜지스터 소자의 제조방법.
  17. 기판과,
    상기 기판의 상면측에 설치된 제1 전극층,
    상기 제1 전극층의 상면측에 국소적으로 평면에서 보아 소정의 크기로 설치된 절연층과 보조 전극층 및 전하 주입 억제층을 해당 순서로 갖는 적층구조체,
    적어도 상기 적층구조체가 설치되어 있지 않은 상기 제1 전극층의 상면측에 설치된 유기 반도체층 및,
    상기 유기 반도체층의 상면측에 설치된 제2 전극층을 갖추어 이루어진 것을 특징으로 하는 유기 트랜지스터 소자.
  18. 기판과,
    상기 기판의 상면측에 소정 패턴으로 설치된 제1 전극층,
    상기 제1 전극층이 설치되어 있지 않은 상기 기판의 상면측에 상기 제1 전극 층을 평면에서 보아 끼워넣도록 설치된 절연층과 보조 전극층 및 전하 주입 억제층을 해당 순서로 갖는 적층구조체,
    적어도 상기 제1 전극층의 상면측에 설치된 유기 반도체층 및,
    상기 유기 반도체층의 상면측에 설치된 제2 전극층을 갖추어 이루어지고,
    상기 제1 전극층의 두께와 상기 절연층의 두께가, 상기 제1 전극층이 상기 보조 전극층에 접촉하지 않도록 조정되어 있는 것을 특징으로 하는 유기 트랜지스터 소자.
KR1020087018933A 2006-01-27 2007-01-26 유기 발광 트랜지스터 소자 및 그 제조 방법 KR20080102366A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006018689A JP2007200746A (ja) 2006-01-27 2006-01-27 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
JPJP-P-2006-00018689 2006-01-27

Publications (1)

Publication Number Publication Date
KR20080102366A true KR20080102366A (ko) 2008-11-25

Family

ID=38309306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087018933A KR20080102366A (ko) 2006-01-27 2007-01-26 유기 발광 트랜지스터 소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US7923720B2 (ko)
JP (1) JP2007200746A (ko)
KR (1) KR20080102366A (ko)
CN (1) CN101375428B (ko)
TW (1) TW200733448A (ko)
WO (1) WO2007086520A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140058752A (ko) * 2012-11-05 2014-05-15 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 유기 발광 표시 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4934774B2 (ja) 2006-09-05 2012-05-16 大日本印刷株式会社 有機発光トランジスタ及び表示装置
KR101148458B1 (ko) * 2008-09-19 2012-05-24 파나소닉 주식회사 유기 일렉트로 루미네슨스 소자 및 그 제조 방법
US8901547B2 (en) * 2012-08-25 2014-12-02 Polyera Corporation Stacked structure organic light-emitting transistors
KR102072798B1 (ko) * 2013-06-11 2020-02-04 삼성디스플레이 주식회사 보조 전극을 포함하는 유기 발광 소자
IL229837A0 (en) * 2013-12-08 2014-03-31 Technion Res & Dev Foundation electronic means
KR102294724B1 (ko) * 2014-12-02 2021-08-31 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
CN105280830B (zh) 2015-11-11 2017-11-28 京东方科技集团股份有限公司 一种有机电致发光器件及其制作方法、显示装置
KR101992917B1 (ko) * 2016-11-30 2019-06-25 엘지디스플레이 주식회사 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법
CN113875031B (zh) * 2019-05-29 2024-07-23 三星显示有限公司 显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343578A (ja) * 2001-05-10 2002-11-29 Nec Corp 発光体、発光素子、および発光表示装置
JP2003324203A (ja) 2002-04-30 2003-11-14 Sharp Corp 静電誘導型トランジスタ
JP4561122B2 (ja) * 2004-02-26 2010-10-13 日本電気株式会社 有機薄膜発光トランジスタの製造方法
KR100626036B1 (ko) * 2004-11-17 2006-09-20 삼성에스디아이 주식회사 유기 발광 소자 및 상기 유기 발광 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140058752A (ko) * 2012-11-05 2014-05-15 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 유기 발광 표시 장치

Also Published As

Publication number Publication date
US7923720B2 (en) 2011-04-12
US20090224233A1 (en) 2009-09-10
JP2007200746A (ja) 2007-08-09
TW200733448A (en) 2007-09-01
CN101375428B (zh) 2010-12-22
WO2007086520A1 (ja) 2007-08-02
CN101375428A (zh) 2009-02-25

Similar Documents

Publication Publication Date Title
KR101284427B1 (ko) 유기 발광 트랜지스터 소자 및 그 제조 방법
JP4808479B2 (ja) 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
JP4809682B2 (ja) 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
JP4962500B2 (ja) 有機トランジスタ素子、その製造方法、有機発光トランジスタ及び発光表示装置
JP5087927B2 (ja) 有機発光素子、有機発光トランジスタ及び発光表示装置
KR20080102366A (ko) 유기 발광 트랜지스터 소자 및 그 제조 방법
TWI362229B (en) Organic light-emitting transistor and display device
US9711723B2 (en) Display and method of manufacturing the same, unit, transfer printing method, organic electroluminescence unit and method of manufacturing the same, and electronic apparatus
US8063553B2 (en) Organic electroluminescence display device and method of manufacturing the same
JP4381206B2 (ja) 発光トランジスタ
KR20130033259A (ko) 유기 발광 소자와 그 제조 방법, 유기 표시 패널, 유기 표시 장치
CN103380490A (zh) 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
JP4900160B2 (ja) 発光素子及び発光表示装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid