KR20080096163A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20080096163A
KR20080096163A KR1020070041270A KR20070041270A KR20080096163A KR 20080096163 A KR20080096163 A KR 20080096163A KR 1020070041270 A KR1020070041270 A KR 1020070041270A KR 20070041270 A KR20070041270 A KR 20070041270A KR 20080096163 A KR20080096163 A KR 20080096163A
Authority
KR
South Korea
Prior art keywords
gate
data
pixel
line
common voltage
Prior art date
Application number
KR1020070041270A
Other languages
English (en)
Other versions
KR100890308B1 (ko
Inventor
김민우
김민형
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070041270A priority Critical patent/KR100890308B1/ko
Priority to JP2007233036A priority patent/JP4932650B2/ja
Priority to US12/049,154 priority patent/US8994627B2/en
Priority to DE602008000227T priority patent/DE602008000227D1/de
Priority to EP08155181A priority patent/EP1986182B1/en
Priority to CN2008100943344A priority patent/CN101295113B/zh
Publication of KR20080096163A publication Critical patent/KR20080096163A/ko
Application granted granted Critical
Publication of KR100890308B1 publication Critical patent/KR100890308B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 해결하고자 하는 기술적 과제는 화소의 충전 전하량을 일정하게 유지하여 각각의 화소가 충전 전하량의 불균형을 이루어 발생되는 잔상현상과 잔류 전압이 발생하는 것을 방지하는 데 있다.
이를 위해 본 발명은 세로 방향으로 배열된 다수의 데이터 선과, 데이터선과 교차하도록 가로 방향으로 배열되며 홀수 선은 제1방향으로 연장되고 짝수 선은 상기 제1방향의 대향 방향인 제2방향으로 연장된 다수의 게이트선, 및 데이터선과는 교차하고 게이트 선에는 평행하게 배열되며 홀수 선은 제2방향으로 연장되고 짝수 선은 상기 제1방향 연장된 다수의 공통전압선을 포함하는 액정 표시 장치를 개시한다.
LCD, 게이트, 공통전압, 충전 량, 잔상

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
도 1은 종래의 액정 표시 장치를 도시한 블록도이다.
도 2는 본 발명의 일실시예에 따른 액정 표시 장치를 도시한 블록도이다.
도 3은 도2에 도시된 액정 표시 장치의 화소들을 등가회로로 도시한 회로도이다.
도 4a와 도4b는 도2에 도시된 액정 표시 장치의 화소와 전기적으로 연결된 데이터선과 화소의 충전 량의 관계를 도시한 그래프이다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치를 도시한 블록도이다.
도 6은 도5에 도시된 액정 표시 장치의 화소들을 등가회로로 도시한 회로도이다.
도 7a와 도7b는 도5에 도시된 액정 표시 장치의 화소와 전기적으로 연결된 데이터선과 화소의 충전 량의 관계를 도시한 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100; 액정 표시 장치
110; 게이트 구동부 120; 데이터 구동부
130; 공통전압 공급부 140; 액정 표시 패널
TFT; 박막트랜지스터 CLC; 액정 소자
Cst; 용량성 소자 141; 화소전극
142; 공통전극
본 발명은 액정 표시 장치에 관한 것으로서, 보다 자세하게는 각각의 화소에 전하 충전 량의 균형을 맞춰 패널에 잔상이 발생하는 것을 방지할 수 있는 액정 표시 장치에 관한 것이다.
종래의 액정 표시 장치에서는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정소자들이 매트릭스 형태로 배열되어진 액정표시패널과 이 액정표시패널을 구동하기 위한 구동회로를 구비한다. 도 1과 같이 종래의 액정표시장치(100)는 액정표시패널(140)에 데이터 구동부(120)의 데이터선(Data[1] 내지 Data[m])과 게이트 구동부(110)의 게이트선(Gate[1] 내지 Gate[n])이 교차되고 교차부에 액정 소자(CLC)를 구동하기 위한 박막트랜지스터(TFT, Thin Film Transistor)가 형성된다. 또한, 액정 표시 패널에는 액정 소자(CLC)의 전압을 유지하기 위한 용량성 소자(Cst)가 형성된다. 액정 소 자(CLC)는 화소전극(141)에 데이터전압이 인가되고 공통전압 공급부(130)에서 공통전압(Vcom)이 인가될 때 액정 층에 전계에 의해 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량을 조절하거나 빛을 차단하게 된다.
상기 액정표시장치(100)는 공통전압선이 액정표시패널 내에 쇼트구조로 되어 있다. 화소는 공통전압이 공통전극(142)에 인가되고, 게이트전압이 입력되어 화소전극(141)에 데이터 전압이 인가될 때, 상기 공통전극(142)과 화소전극(141) 사이에 전기적으로 연결된 용량성 소자(Cst)는 양쪽 전극 차에 해당하는 전하량을 충전한다. 그러나 게이트전압은 좌측에서 우측으로 이동하는 동안 지연현상이 발생하게 되어, 좌측단의 화소전극에 인가되는 데이터전압과 우측단의 화소전극에 인가되는 데이터 전압 값은 지연으로 인해서 오차가 발생된다. 그리고 화소전극과 같은 지연현상을 최소화 하기위해서 공통전압은 양쪽 단을 쇼트 시켜서 양쪽 단에서 공통전압을 인가하게 되는데, 이때 양단의 화소는 지연현상이 발생하지 않지만, 중앙열 즉, 제m/2데이터선(Data[m/2])과 전기적으로 연결된 화소는 공통전압이 인가되는 동안 지연현상이 발생하게 되어, 각각의 화소는 충전 량의 비대칭성을 띄게 된다. 이러한 충전 량 불균형으로 인해 패턴이 변화 될 때 잔상이 발생하게 되고, 불필요한 충전 량으로 인한 잔류 전압이 발생하게 된다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적 은 화소의 충전 전하량을 일정하게 유지하여 각각의 화소가 충전 전하량의 불균형을 이루어 발생되는 잔상현상과 잔류 전압이 발생하는 것을 방지 할 수 있는 액정 표시 장치를 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 액정 표시 장치는 세로 방향으로 배열된 다수의 데이터선과 상기 데이터선과 교차하도록 가로 방향으로 배열되며, 홀수선은 제1방향으로 연장되고, 짝수선은 상기 제1방향의 대향 방향인 제2방향으로 연장된 다수의 게이트선 및 상기 데이터선과는 교차하고, 상기 게이트선에는 평행하게 배열되며, 홀수선은 제2방향으로 연장되고, 짝수선은 상기 제1방향 연장된 다수의 공통전압선을 포함할 수 있다.
상기 홀수 게이트선은 제1방향으로 게이트 전압이 전달되고, 짝수 라인의 게이트선은 제2방향으로 게이트 전압이 전달될 수 있다.
상기 홀수 공통전압선은 제2방향으로 공통전압이 전달되고, 짝수 라인의 공통전압선은 제2방향으로 공통전압이 전달될 수 있다.
상기 제1방향은 데이터선과 수직으로 배열된 게이트선과 공통전압선을 통해 제1데이터선 쪽에서 제m데이터선 쪽으로 게이트전압과 공통전압이 이동하는 방향이고, 상기 제2방향은 데이터선과 수직으로 배열된 게이트선과 공통전압선을 통해 제m데이터선 쪽에서 제1데이터선 쪽으로 게이트전압과 공통전압이 이동하는 방향일 수 있다.
상기 제1방향은 데이터선과 수직으로 배열된 게이트선과 공통전압선을 통해 제m데이터선 쪽에서 제1데이터선 쪽으로 게이트전압과 공통전압이 이동하는 방향이고, 상기 제2방향은 데이터선과 수직으로 배열된 게이트선과 공통전압선을 통해 제1데이터선 쪽에서 제m데이터선 쪽으로 게이트전압과 공통전압이 이동하는 방향일 수 있다.
상기 데이터선, 게이트선 및 공통전압선과 전기적으로 연결되어 데이터전압, 게이트전압 및 공통전압을 인가받아 액정을 동작하게 하는 다수의 화소를 더 포함할 수 있다.
상기 다수의 화소는 각각의 데이터선과 각각의 게이트선 또는 공통전압선이 직교하는 부분에 형성될 수 있다.
상기 화소회로는 상기 데이터선과 화소전극 사이에 전기적으로 연결된 스위칭소자와 상기 화소전극과 공통전극 사이에 전기적으로 연결된 액정소자 및 상기 화소전극과 상기 공통전극 사이에 전기적으로 연결된 용량성소자를 포함할 수 있다.
상기 스위칭소자는 제어전극이 게이트선에 전기적으로 연결되고, 제1전극이 상기 데이터선에 전기적으로 연결되며, 제2전극이 화소전극에 전기적으로 연결될 수 있다.
상기 스위칭소자는 제어전극에 인에이블 게이트전압이 인가되면 턴온되어 데이터 전압을 화소전극에 인가할 수 있다.
상기 공통전극은 공통전압선에 전기적으로 연결될 수 있다.
상기 다수의 화소는 게이트선에서 인가되는 게이트전압과 상기 게이트선과 대향하는 방향의 공통전압선에서 인가되는 공통전압이 서로 보상되어 각각의 화소의 충전 량을 일정하게 유지시켜줄 수 있다.
상기 화소는 제1방향으로 연장된 게이트선과, 제2방향으로 연장된 공통전압선 및 제1데이터선과 전기적으로 연결된 화소에 공통전압이 지연되어 인가되면, 게이트전압이 지연되는 공통전압량 만큼 더 충전해서 화소 충전 량을 일정하게 유지할 수 있다.
상기 화소는 제1방향으로 연장된 게이트선과, 제2방향으로 연장된 공통전압선 및 제m데이터선과 전기적으로 연결되는 화소에 게이트전압이 지연되어 인가되면, 공통전압이 지연되는 게이트전압량 만큼 더 충전해서 화소 충전 량을 일정하게 유지할 수 있다.
상기 화소는 제1방향으로 연장된 공통전압선과 제2방향으로 연장된 게이트선 및 제1데이터선과 전기적으로 연결된 화소에 게이트전압이 지연되어 인가되면, 공통전압이 지연되는 게이트전압량 만큼 더 충전해서 화소 충전 량을 일정하게 유지할 수 있다.
상기 화소는 제1방향으로 연장된 공통전압선과 제2방향으로 연장된 게이트선 및 제m데이터선과 전기적으로 연결되는 화소에 공통전압이 지연되어 인가되면, 게이트전압이 지연되는 공통전압량 만큼 더 충전해서 화소 충전 량을 일정하게 유지할 수 있다.
상기 화소는 제1방향으로 연장된 게이트선과, 제2방향으로 연장된 공통전압 선 및 제1데이터선과 전기적으로 연결된 화소에 게이트전압이 지연되어 인가되면, 공통전압이 지연되는 게이트전압량 만큼 더 충전해서 화소 충전 량을 일정하게 유지할 수 있다.
상기 화소는 제1방향으로 연장된 게이트선과, 제2방향으로 연장된 공통전압선 및 제m데이터선과 전기적으로 연결되는 화소에 공통전압이 지연되어 인가되면, 게이트전압이 지연되는 공통전압량 만큼 더 충전해서 화소 충전 량을 일정하게 유지할 수 있다.
상기 화소는 제1방향으로 연장된 공통전압선과 제2방향으로 연장된 게이트선 및 제1데이터선과 전기적으로 연결된 화소에 공통전압이 지연되어 인가되면, 게이트전압이 지연되는 공통전압량 만큼 더 충전해서 화소 충전 량을 일정하게 유지할 수 있다.
상기 화소는 제1방향으로 연장된 공통전압선과 제2방향으로 연장된 공게이트선 및 제m데이터선과 전기적으로 연결되는 화소에 게이트전압이 지연되어 인가되면, 공통전압이 지연되는 게이트전압량 만큼 더 충전해서 화소 충전 량을 일정하게 유지할 수 있다.
상기와 같이 하여 본 발명에 의한 액정 표시 장치는 화소의 충전 전하량을 일정하게 유지하여 각각의 화소가 충전 전하량의 불균형을 이루어 발생되는 잔상현상과 잔류 전압이 발생하는 것을 방지 할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. 또한, 어떤 부분이 다른 부분과 전기적으로 연결(electrically coupled)되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
도 2를 참조하면, 본 발명의 일실시예에 따른 액정 표시 장치가 도시되어 있다.
도 2에서 도시된 바와 같이 액정 표시 장치는 게이트 구동부(110), 데이터 구동부(120), 공통 전압 공급부(130) 및 액정 표시 패널(140)을 포함 할 수 있다.
상기 게이트 구동부(110)는 다수의 게이트선(Gate[1],Gate[2],…,Gate[n])을 통하여 상기 액정 표시 패널(140)에 게이트 전압을 순차적으로 공급할 수 있다. 상기 다수의 게이트선(Gate[1],Gate[2],…,Gate[n])은 상기 액정 표시 패널(140)에 가로 방향으로 배열되어 화소와 전기적으로 연결된다. 상기 게이트선(Gate[1],Gate[2],…,Gate[n]) 중 홀수 번째 게이트 선은 제m데이터선(Data[m])쪽에서 제1데이터선(Data[1])쪽으로 연장되어 게이트전압이 인가되고, 짝수 번째 게이트 선은 제1데이터선(Data[1])쪽에서 제m데이터선(Data[m])쪽으로 연장되어 게이트전압이 인가된다. 즉, 홀수 번째 게이트 선은 제m데이터선(Data[m])과 전기적으로 연결된 화소부터 제1데이터선(Data[1])과 전기적으로 연결된 화소로 게이트 전압이 인가되고, 짝수 번째 게이트 선은 제1데이터선(Data[1])과 전기적으로 연결된 화소로부터 제m데이터선(Data[m])과 전기적으로 연결된 화소로 게이트전압이 인가된다. 상기 홀수 번째 게이트선과 전기적으로 연결된 화소는 제m데이터선(Data[m])과 전기적으로 연결된 화소에 게이트전압 지연시간이 가장 짧고, 제1데이터선(Data[1])과 전기적으로 연결된 화소에 게이트전압 지연 시간이 가장 길게 된다. 상기 짝수 번째 게이트선과 전기적으로 연결된 화소는 제1데이터선(Data[1])과 전기적으로 연결된 화소에 게이트전압 지연시간이 가장 짧고, 제m데이터선(Data[m])과 전기적으로 연결된 화소에 게이트전압 지연 시간이 가장 길게 된다.
상기 데이터 구동부(120)는 다수의 데이터선(Data[1],Data[2],…,Data[m])을 통하여 상기액정 표시 패널(140)에 데이터 전압을 순차적으로 공급할 수 있다. 상기 다수의 데이터선(Data[1],Data[2],…,Data[m])은 상기 액정 표시 패널(140)에 세로 방향으로 배열되어 화소와 전기적으로 연결된다.
상기 공통 전압 공급부(130)는 액정셀 구동시 기준전압이 되는 공통전압(Vcom)을 생성하여 공통전압선(Vcom_OL, Vcom_EL)을 통해 공급한다. 상기 공통전압선(Vcom_OL, Vcom_EL)은 상기 액정 표시 패널(140)에 가로 방향으로 배열되어 화소와 전기적으로 연결된다. 상기 공통전압선(Vcom_OL, Vcom_EL) 중 홀수 번째 공통전압선(Vcom_OL)은 제1데이터선(Data[1])쪽에서 제m데이터선(Data[m])쪽으로 연장되어 공통전압이 인가되고, 짝수 번째 공통전압선(Vcom_EL)은 제m데이터선(Data[m])쪽에서 제1데이터선(Data[1])쪽으로 연장되어 공통전압이 인가된다. 즉, 홀수 번째 공통전압선(Vcom_OL)은 제1데이터선(Data[1])과 전기적으로 연결된 화소부터 제m데이터선(Data[m])과 전기적으로 연결된 화소로 게이트전압이 인가되고, 짝수 번째 공통전압선(Vcom_EL)은 제m데이터선(Data[m])과 전기적으로 연결된 화소로부터 제1데이터선(Data[1])과 전기적으로 연결된 화소로 공통전압이 인가된다. 상기 홀수 번째 공통전압선(Vcom_OL)과 전기적으로 연결된 화소는 제1데이터선(Data[1])과 전기적으로 연결된 화소에 공통전압 지연시간이 가장 짧고, 제m데이터선(Data[m])과 전기적으로 연결된 화소에 공통전압 지연 시간이 가장 길게 된다. 상기 짝수 번째 공통전압선(Vcom_EL)과 전기적으로 연결된 화소는 제1데이터선(Data[1])과 전기적으로 연결된 화소에 공통전압 지연시간이 가장 길고, 제m데이터선(Data[m])과 전기적으로 연결된 화소에 공통전압 지연 시간이 가장 짧게 된다.
상기 액정 표시 패널(140)은 가로 방향으로 배열되어 있는 다수의 게이트선(Gate[1],Gate[2],…,Gate[n]) 및 공통전압선(Vcom_OL, Vcom_EL)과 세로 방향으로 배열되는 다수의 데이터선(Data[1],Data[2],…,Data[m])과 상기 다수의 게이트선(Gate[1],Gate[2],…,Gate[n]), 공통전압선(Vcom_OL, Vcom_EL) 및 다수의 데이터선(Data[1],Data[2],…,Data[m])에 의해 정의되는 화소(P, Pixel)를 포함 할 수 있다.
여기서 상기 화소(Pixel)는 이웃하는 두 게이트선(또는 공통전압선)과 이웃하는 두 데이터선에 의해 정의 되는 화소 영역에 형성 될 수 있다. 물론, 상술한 바와 같이 상기 게이트선(Gate[1],Gate[2],…,Gate[n])에는 상기 게이트 구동부(110)로 부터 게이트전압이 공급될 수 있고, 상기 데이터선(Data[1],Data[2], …,Data[m])에는 상기의 데이터 구동부(120)로 부터 데이터 전압이 공급될 수 있으며, 상기 공통전압선(Vcom_OL, Vcom_EL)에는 상기 공통전압 구동부(130)로부터 공통전압이 공급 될 수 있다.
도 3을 참조하면 도2의 액정 표시 장치의 화소들을 등가회로로 도시한 회로도가 도시되어 있다.
도 3의 액정 표시 장치의 화소들은 박막트랜지스터(TFT), 액정 소자(CLC) 및 용량성 소자(Cst)를 포함하여 이루어진다.
상기 박막트랜지스터(TFT)는 게이트전극이 게이트선(Gate[1],Gate[2],…,Gate[n])과 전기적으로 연결되고, 제1전극(드레인전극 또는 소스전극)은 데이터선(Data[1],Data[2],…,Data[m])에 전기적으로 연결되며, 제2전극(소스전극 또는 드레인전극)은 화소전극(141)에 전기적으로 연결된다. 상기 박막트랜지스터(TFT)는 게이트전극에 하이레벨의 게이트전압이 인가되면 턴온되어 데이터선(Data[1],Data[2],…,Data[m])에서 인가되는 데이터전압을 화소전극(141)으로 전달한다.
상기 액정 소자(CLC)는 제1전극이 상기 화소전극(141)에 전기적으로 연결되며, 제2전극이 공통전극(142)에 전기적으로 연결된다. 상기 액정 소자(CLC)는 화소전극(141)에 데이터전압이 인가되고 공통전압 공급부(130)에서 공통전압(Vcom)이 인가될 때 액정층에 전계에 의해 액정분자들의 배열이 바뀌면서 투과되는 빛의 광 량을 조절하거나 빛을 차단하게 된다.
상기 용량성 소자(Cst)는 제1전극이 상기 화소전극(141)에 전기적으로 연결되며, 제2전극이 공통전극(142)에 전기적으로 연결된다. 즉, 상기 액정 소자(CLC)와 병렬로 연결된다. 상기 용량성 소자(Cst)는 박막트랜지스터(TFT)의 게이트전극에 하이레벨의 게이트전압이 인가되어 박막트랜지스터(TFT)가 턴온 되어 화소전극(141)에 데이터전압을 인가되면, 화소전극(141)과 공통전극(142) 사이의 전압의 차에 해당하는 전하량을 충전한다. 상기 용량성 소자(Cst)에 충전된 전하량은 박막트랜지스터(TFT)의 게이트전극에 로우레벨의 게이트전압이 인가되어 박막트랜지스터(TFT)가 턴오프된 기간 동안 화소전극(141)에 공급되어 액정의 구동이 유지되도록 한다. 이러한 용량성 소자(Cst)의 충전 량은 화소전극(141)과 공통전극(142)사이의 전압 차에 의해 결정된다.
도 4a와 도4b를 참조하면, 도2에 도시된 액정 표시 장치의 화소와 전기적으로 연결된 데이터선과 화소의 충전 량의 관계를 도시한 그래프가 도시되어 있다.
도 4a는 홀수 번째 게이트선(Gate[1],Gate[3],…,Gate[n-1])과 전기적으로 연결된 홀수 번째 화소부의 충전 량을 도시한 그래프가 도시되어 있다. 상기 화소는 세로방향으로 배열된 데이터선(Data[1],Data[2],…,Data[m])과 가로방향으로 배열된 홀수 번째 게이트선(Gate[1],Gate[3],…,Gate[n-1]) 및 가로방향으로 배열되 면 게이트선과 대향방향으로 연장된 홀수 번째 공통전압선(Vcom_OL)과 전기적으로 연결된다.
상기 홀수 번째 화소부의 충전 량은, 제1데이터선(Data[1])과 전기적으로 연결된 화소의 게이트전압 지연시간은 다른 데이터선(Data[2],Data[3],…,Data[m])과 전기적으로 연결된 화소의 게이트전압 지연기간 보다 길게 되고, 공통전압 지연기간은 다른 데이터선(Data[2],Data[3],…,Data[m])과 전기적으로 연결된 화소의 공통전압 지연기간 보다 짧게 된다. 그리고, 제m데이터선(Data[m])과 전기적으로 연결된 화소의 게이트전압 지연시간은 다른 데이터선(Data[1],Data[2],…,Data[m-1])과 전기적으로 연결된 화소의 게이트전압 지연기간 보다 짧게 되고, 공통전압 지연기간은 다른 데이터선(Data[1],Data[2],…,Data[m-1])과 전기적으로 연결된 화소의 공통전압 지연기간 보다 길게 된다. 이때, 상기 공통전압선(Vcom_OL)과 상기 홀수 번째 게이트선(Gate[1],Gate[3],…,Gate[n-1])은 제1데이터선(Data[1])과 전기적으로 연결된 화소부의 게이트전압 지연시간과 제m데이터선(Data[m])과 전기적으로 연결된 화소부의 게이트전압 지연시간의 차이와, 제1데이터선(Data[1])과 전기적으로 연결된 화소부의 공통전압 지연시간과 제m데이터선(Data[m])과 전기적으로 연결된 화소부의 공통전압 지연시간의 차이는 동일하다. 즉, 제1데이터선(Data[1])과 전기적으로 연결된 화소부의 게이트전압 지연시간은 공통전압 지연시간이 보상하고, 제m데이터선(Data[m])과 전기적으로 연결된 화소부의 공통전압 지연시간은 게이트전압 지연시간이 보상하여, 각각의 화소는 게이트전압 지연기간과 공통전압 지연기간이 서로 보상하여 동일한 충전 량을 갖게 된다. 동일한 충전 량을 갖게 되는 화소 는 패널의 화소 충전 량이 불균일해서 일어나는 잔상 현상과 잔류 전압을 방지할 수 있다. 그리고 공통전압선(Vcom_OL)과 상기 홀수 번째 게이트선(Gate[1],Gate[3],…,Gate[n-1])은 공정에서 동일 메탈라인을 이용하므로, 거리에 따른 지연시간은 동일하게 된다.
도 4b는 짝수 번째 게이트선(Gate[2],Gate[4],…,Gate[n])과 전기적으로 연결된 짝수 번째 화소부의 충전 량을 도시한 그래프가 도시되어 있다. 상기 화소는 세로방향으로 배열된 데이터선(Data[1],Data[2],…,Data[m])과 가로방향으로 배열된 짝수 번째 게이트선(Gate[2],Gate[4],…,Gate[n]) 및 가로방향으로 배열되며 게이트선과 대향방향으로 연장된 짝수 번째 공통전압선(Vcom_EL)과 전기적으로 연결된다.
상기 짝수 번째 화소부의 충전 량은, 제1데이터선(Data[1])과 전기적으로 연결된 화소의 게이트전압 지연시간은 다른 데이터선(Data[2],Data[3],…,Data[m])과 전기적으로 연결된 화소의 게이트전압 지연기간 보다 짧게 되고, 공통전압 지연기간은 다른 데이터선(Data[2],Data[3],…,Data[m])과 전기적으로 연결된 화소의 공통전압 지연기간 보다 길게 된다. 그리고 제m데이터선(Data[m])과 전기적으로 연결된 화소의 게이트전압 지연시간은 다른 데이터선(Data[1],Data[2],…,Data[m-1])과 전기적으로 연결된 화소의 게이트전압 지연기간 보다 길게 되고, 공통전압 지연기간은 다른 데이터선(Data[1],Data[2],…,Data[m-1])과 전기적으로 연결된 화소의 공통전압 지연기간 보다 짧게 된다. 이때, 상기 공통전압선(Vcom_EL)과 상기 짝수 번째 게이트선(Gate[2],Gate[4],…,Gate[n])은 제1데이터선(Data[1])과 전기적으로 연결된 화소부의 게이트전압 지연시간과 제m데이터선(Data[m])과 전기적으로 연결된 화소부의 게이트전압 지연시간의 차이와, 제1데이터선(Data[1])과 전기적으로 연결된 화소부의 공통전압 지연시간과 제m데이터선(Data[m])과 전기적으로 연결된 화소부의 공통전압 지연시간의 차이는 동일하다. 즉, 제1데이터선(Data[1])과 전기적으로 연결된 화소부의 공통전압 지연시간은 게이트전압 지연시간이 보상하고, 제m데이터선(Data[m])과 전기적으로 연결된 화소부의 게이트전압 지연시간은 공통전압 지연시간이 보상하여, 각각의 화소는 게이트전압 지연기간과 공통전압 지연기간이 서로 보상하여 동일한 충전 량을 갖게 된다. 동일한 충전 량을 갖게 되는 화소는 패널의 화소 충전 량이 불균일해서 일어나는 잔상 현상과 잔류 전압을 방지할 수 있다. 그리고 공통전압선(Vcom_EL)과 상기 짝수 번째 게이트선(Gate[2],Gate[4],…,Gate[n])은 공정에서 동일 메탈라인을 이용하므로, 거리에 따른 지연시간은 동일하게 된다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 액정 표시 장치가 도시되어 있다.
도 5에서 도시된 바와 같이 액정 표시 장치는 게이트 구동부(110), 데이터 구동부(120), 공통 전압 공급부(130) 및 액정 표시 패널(140)을 포함 할 수 있다.
상기 게이트 구동부(110)는 다수의 게이트선(Gate[1],Gate[2],…,Gate[n])을 통하여 상기액정 표시 패널(140)에 게이트 전압을 순차적으로 공급할 수 있다. 상기 다수의 게이트선(Gate[1],Gate[2],…,Gate[n])은 상기 액정 표시 패널(140)에 가로 방향으로 배열되어 화소와 전기적으로 연결된다. 상기 게이트선(Gate[1],Gate[2],…,Gate[n]) 중 홀수 번째 게이트 선은 제1데이터선(Data[1])쪽에서 제m데이터선(Data[m])쪽으로 연장되어 게이트전압이 인가되고, 짝수 번째 게이트 선은 제m데이터선(Data[m])쪽에서 제1데이터선(Data[1])쪽으로 연장되어 게이트전압이 인가된다. 즉, 홀수 번째 게이트 선은 제1데이터선(Data[1])과 전기적으로 연결된 화소부터 제m데이터선(Data[m])과 전기적으로 연결된 화소로 게이트전압이 인가되고, 짝수 번째 게이트 선은 제m데이터선(Data[m])과 전기적으로 연결된 화소로부터 제1데이터선(Data[1])과 전기적으로 연결된 화소로 게이트전압이 인가된다. 상기 홀수 번째 게이트선과 전기적으로 연결된 화소는 제1데이터선(Data[1])과 전기적으로 연결된 화소에 게이트전압 지연시간이 가장 짧고, 제m데이터선(Data[m])과 전기적으로 연결된 화소에 게이트전압 지연 시간이 가장 길게 된다. 상기 짝수 번째 게이트선과 전기적으로 연결된 화소는 제1데이터선(Data[1])과 전기적으로 연결된 화소에 게이트전압 지연시간이 가장 길고, 제m데이터선(Data[m])과 전기적으로 연결된 화소에 게이트전압 지연 시간이 가장 짧게 된다.
상기 데이터 구동부(120)는 다수의 데이터선(Data[1],Data[2],…,Data[m])을 통하여 상기액정 표시 패널(140)에 데이터 전압을 순차적으로 공급할 수 있다. 상기 다수의 데이터선(Data[1],Data[2],…,Data[m])은 상기 액정 표시 패널(140)에 세로 방향으로 배열되어 화소와 전기적으로 연결된다.
상기 공통 전압 공급부(130)는 액정 구동시 기준전압이 되는 공통전압(Vcom) 을 생성하여 공통전압선(Vcom_OL, Vcom_EL)을 통해 공급한다. 상기 공통전압선(Vcom_OL, Vcom_EL)은 상기 액정 표시 패널(140)에 가로 방향으로 배열되어 화소와 전기적으로 연결된다. 상기 공통전압선(Vcom_OL, Vcom_EL) 중 홀수 번째 공통전압선(Vcom_OL)은 제m데이터선(Data[m])쪽에서 제1데이터선(Data[1])쪽으로 연장되어 공통전압이 인가되고, 짝수 번째 공통전압선(Vcom_EL)은 제1데이터선(Data[1])쪽에서 제m데이터선(Data[m])쪽으로 연장되어 공통전압이 인가된다. 즉, 홀수 번째 공통전압선(Vcom_OL)은 제m데이터선(Data[m])과 전기적으로 연결된 화소부터 제1데이터선(Data[1])과 전기적으로 연결된 화소로 게이트전압이 인가되고, 짝수 번째 공통전압선(Vcom_EL)은 제1데이터선(Data[1])과 전기적으로 연결된 화소로부터 제m데이터선(Data[m])과 전기적으로 연결된 화소로 공통전압이 인가된다. 상기 홀수 번째 공통전압선(Vcom_OL)과 전기적으로 연결된 화소는 제1데이터선(Data[1])과 전기적으로 연결된 화소에 공통전압 지연시간이 가장 길고, 제m데이터선(Data[m])과 전기적으로 연결된 화소에 공통전압 지연 시간이 가장 짧게 된다. 상기 짝수 번째 공통전압선(Vcom_EL)과 전기적으로 연결된 화소는 제1데이터선(Data[1])과 전기적으로 연결된 화소에 공통전압 지연시간이 가장 짧고, 제m데이터선(Data[m])과 전기적으로 연결된 화소에 공통전압 지연 시간이 가장 길게 된다.
상기 액정 표시 패널(140)은 가로 방향으로 배열되어 있는 다수의 게이트선(Gate[1],Gate[2],…,Gate[n]) 및 공통전압선(Vcom_OL, Vcom_EL)과 세로 방향으로 배열되는 다수의 데이터선(Data[1],Data[2],…,Data[m])과 상기 다수의 게이트선(Gate[1],Gate[2],…,Gate[n]), 공통전압선(Vcom_OL, Vcom_EL) 및 다수의 데이터 선(Data[1],Data[2],…,Data[m])에 의해 정의되는 화소(P, Pixel)를 포함 할 수 있다.
여기서 상기 화소(Pixel)는 이웃하는 두 게이트선(또는 공통전압선)과 이웃하는 두 데이터선에 의해 정의 되는 화소 영역에 형성 될 수 있다. 물론, 상술한 바와 같이 상기 게이트선(Gate[1],Gate[2],…,Gate[n])에는 상기 게이트 구동부(110)로 부터 게이트전압이 공급될 수 있고, 상기 데이터선(Data[1],Data[2],…,Data[m])에는 상기의 데이터 구동부(120)로 부터 데이터 전압이 공급될 수 있으며, 상기 공통전압선(Vcom_OL, Vcom_EL)에는 상기 공통전압 구동부(130)로부터 공통전압이 공급 될 수 있다.
도 6을 참조하면 도5의 액정 표시 장치의 화소들을 등가회로로 도시한 회로도가 도시되어 있다.
도 6의 액정 표시 장치의 화소들은 박막트랜지스터(TFT), 액정 소자(CLC) 및 용량성 소자(Cst)를 포함하여 이루어진다.
상기 박막트랜지스터(TFT)는 게이트전극이 게이트선(Gate[1],Gate[2],…,Gate[n])과 전기적으로 연결되고, 제1전극(드레인전극 또는 소스전극)은 데이터선(Data[1],Data[2],…,Data[m])에 전기적으로 연결되며, 제2전극(소스전극 또는 드레인전극)은 화소전극(141)에 전기적으로 연결된다. 상기 박막트랜지스터(TFT)는 게이트전극에 하이레벨의 게이트전압이 인가되면 턴온되어 데이터 선(Data[1],Data[2],…,Data[m])에서 인가되는 데이터전압을 화소전극(141)으로 전달한다.
상기 액정 소자(CLC)는 제1전극이 상기 화소전극(141)에 전기적으로 연결되며, 제2전극이 공통전극(142)에 전기적으로 연결된다. 상기 액정 소자(CLC)는 화소전극(141)에 데이터전압이 인가되고 공통전압 공급부(130)에서 공통전압(Vcom)이 인가될 때 액정층에 전계에 의해 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량을 조절하거나 빛을 차단하게 된다.
상기 용량성 소자(Cst)는 제1전극이 상기 화소전극(141)에 전기적으로 연결되며, 제2전극이 공통전극(142)에 전기적으로 연결된다. 즉, 상기 액정 소자(CLC)와 병렬로 연결된다. 상기 용량성 소자(Cst)는 박막트랜지스터(TFT)의 게이트전극에 하이레벨의 게이트전압이 인가되어 박막트랜지스터(TFT)가 턴온 되어 화소전극(141)에 데이터전압을 인가되면, 화소전극(141)과 공통전극(142) 사이의 전압의 차에 해당하는 전하량을 충전한다. 상기 용량성 소자(Cst)에 충전된 전하량은 박막트랜지스터(TFT)의 게이트전극에 로우레벨의 게이트전압이 인가되어 박막트랜지스터(TFT)가 턴오프된 기간 동안 화소전극(141)에 공급되어 액정의 구동이 유지되도록 한다. 이러한 용량성 소자(Cst)의 충전 량은 화소전극(141)과 공통전극(142)사이의 전압 차에 의해 결정된다.
도 7a와 도7b를 참조하면, 도5에 도시된 액정 표시 장치의 화소와 전기적으로 연결된 데이터선과 화소의 충전 량의 관계를 도시한 그래프가 도시되어 있다.
도 7a는 홀수 번째 게이트선(Gate[1],Gate[3],…,Gate[n-1])과 전기적으로 연결된 홀수 번째 화소부의 충전 량을 도시한 그래프가 도시되어 있다. 상기 화소는 세로방향으로 배열된 데이터선(Data[1],Data[2],…,Data[m])과 가로방향으로 배열된 홀수 번째 게이트선(Gate[1],Gate[3],…,Gate[n-1]) 및 가로방향으로 배열되며 게이트선과 대향방향으로 연장된 홀수 번째 공통전압선(Vcom_OL)과 전기적으로 연결된다.
상기 홀수 번째 화소부의 충전 량은, 제1데이터선(Data[1])과 전기적으로 연결된 화소의 게이트전압 지연시간은 다른 데이터선(Data[2],Data[3],…,Data[m])과 전기적으로 연결된 화소의 게이트전압 지연기간 보다 짧게 되고, 공통전압 지연기간은 다른 데이터선(Data[2],Data[3],…,Data[m])과 전기적으로 연결된 화소의 공통전압 지연기간 보다 길게 된다. 그리고 제m데이터선(Data[m])과 전기적으로 연결된 화소의 게이트전압 지연시간은 다른 데이터선(Data[1],Data[2],…,Data[m-1])과 전기적으로 연결된 화소의 게이트전압 지연기간 보다 길게 되고, 공통전압 지연기간은 다른 데이터선(Data[1],Data[2],…,Data[m-1])과 전기적으로 연결된 화소의 공통전압 지연기간 보다 짧게 된다. 이때, 상기 공통전압선(Vcom_OL)과 상기 홀수 번째 게이트선(Gate[1],Gate[3],…,Gate[n-1])은 제1데이터선(Data[1])과 전기적으로 연결된 화소부의 게이트전압 지연시간과 제m데이터선(Data[m])과 전기적으로 연결된 화소부의 게이트전압 지연시간의 차이와, 제1데이터선(Data[1])과 전기적으로 연결된 화소부의 공통전압 지연시간과 제m데이터선(Data[m])과 전기적으로 연결된 화소부의 공통전압 지연시간의 차이는 동일하다. 즉, 제1데이터선(Data[1])과 전기적으로 연결된 화소부의 공통전압 지연시간은 게이트전압 지연시간이 보상하고, 제m데이터선(Data[m])과 전기적으로 연결된 화소부의 게이트전압 지연시간은 공통전압 지연시간이 보상하여, 각각의 화소는 게이트전압 지연기간과 공통전압 지연기간이 서로 보상하여 동일한 충전 량을 갖게 된다. 동일한 충전 량을 갖게 되는 화소는 패널의 화소 충전 량이 불균일해서 일어나는 잔상 현상과 잔류 전압을 방지할 수 있다. 그리고 공통전압선(Vcom_OL)과 상기 홀수 번째 게이트선(Gate[1],Gate[3],…,Gate[n-1])은 공정에서 동일 메탈라인을 이용하므로, 거리에 따른 지연시간은 동일하게 된다.
도 7b는 짝수 번째 게이트선(Gate[2],Gate[4],…,Gate[n])과 전기적으로 연결된 짝수 번째 화소부의 충전 량을 도시한 그래프가 도시되어 있다. 상기 화소는 세로방향으로 배열된 데이터선(Data[1],Data[2],…,Data[m])과 가로방향으로 배열된 짝수 번째 게이트선(Gate[2],Gate[4],…,Gate[n]) 및 가로방향으로 배열되면 게이트선과 대향방향으로 연장된 짝수 번째 공통전압선(Vcom_EL)과 전기적으로 연결된다.
상기 짝수 번째 화소부의 충전 량은, 제1데이터선(Data[1])과 전기적으로 연결된 화소의 게이트전압 지연시간은 다른 데이터선(Data[2],Data[3],…,Data[m])과 전기적으로 연결된 화소의 게이트전압 지연기간 보다 길게 되고, 공통전압 지연기간은 다른 데이터선(Data[2],Data[3],…,Data[m])과 전기적으로 연결된 화소의 공 통전압 지연기간 보다 짧게 된다. 그리고 제m데이터선(Data[m])과 전기적으로 연결된 화소의 게이트전압 지연시간은 다른 데이터선(Data[1],Data[2],…,Data[m-1])과 전기적으로 연결된 화소의 게이트전압 지연기간 보다 짧게 되고, 공통전압 지연기간은 다른 데이터선(Data[1],Data[2],…,Data[m-1])과 전기적으로 연결된 화소의 공통전압 지연기간 보다 길게 된다. 이때, 상기 공통전압선(Vcom_EL)과 상기 짝수 번째 (Gate[2],Gate[4],…,Gate[n])는 제1데이터선(Data[1])과 전기적으로 연결된 화소부의 게이트전압 지연시간과 제m데이터선(Data[m])과 전기적으로 연결된 화소부의 게이트전압 지연시간의 차이와, 제1데이터선(Data[1])과 전기적으로 연결된 화소부의 공통전압 지연시간과 제m데이터선(Data[m])과 전기적으로 연결된 화소부의 공통전압 지연시간의 차이는 동일하다. 즉, 제1데이터선(Data[1])과 전기적으로 연결된 화소부의 게이트전압 지연시간은 공통전압 지연시간이 보상하고, 제m데이터선(Data[m])과 전기적으로 연결된 화소부의 공통전압 지연시간은 게이트전압 지연시간이 보상하여, 각각의 화소는 게이트전압 지연기간과 공통전압 지연기간이 서로 보상하여 동일한 충전 량을 갖게 된다. 동일한 충전 량을 갖게 되는 화소는 패널의 화소 충전 량이 불균일해서 일어나는 잔상 현상과 잔류 전압을 방지할 수 있다. 그리고 공통전압선(Vcom_EL)과 상기 짝수 번째 게이트선((Gate[2],Gate[4],…,Gate[n])은 공정에서 동일 메탈라인을 이용하므로, 거리에 따른 지연시간은 동일하게 된다.
상술한 바와 같이, 본 발명에 의한 액정 표시 장치는 화소의 충전 전하량을 일정하게 유지하여 각각의 화소가 충전 전하량의 불균형을 이루어 발생되는 잔상현상과 잔류 전압이 발생하는 것을 방지하는 효과가 있다.
이상에서 설명한 것은 본 발명에 의한 액정 표시 장치를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (20)

  1. 세로 방향으로 배열된 다수의 데이터선;
    상기 데이터선과 교차하도록 가로 방향으로 배열되며, 홀수선은 제1방향으로 연장되고, 짝수선은 상기 제1방향의 대향 방향인 제2방향으로 연장된 다수의 게이트선; 및
    상기 데이터선과는 교차하고, 상기 게이트선에는 평행하게 배열되며, 홀수선은 제2방향으로 연장되고, 짝수선은 상기 제1방향 연장된 다수의 공통전압선을 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치.
  2. 제 1 항에 있어서,
    상기 홀수 게이트선은 제1방향으로 게이트 전압이 전달되고, 짝수 라인의 게이트선은 제2방향으로 게이트 전압이 전달되는 것을 특징으로 하는 액정 표시 장치.
  3. 제 1 항에 있어서,
    상기 홀수 공통전압선은 제2방향으로 공통전압이 전달되고, 짝수 라인의 공통전압선은 제2방향으로 공통전압이 전달되는 것을 특징으로 하는 액정 표시 장치.
  4. 제 1 항에 있어서,
    상기 제1방향은 데이터선과 수직으로 배열된 게이트선과 공통전압선을 통해 제1데이터선 쪽에서 제m데이터선 쪽으로 게이트전압과 공통전압이 이동하는 방향이고, 상기 제2방향은 데이터선과 수직으로 배열된 게이트선과 공통전압선을 통해 제m데이터선 쪽에서 제1데이터선 쪽으로 게이트전압과 공통전압이 이동하는 방향인 것을 특징으로 하는 액정 표시 장치.
  5. 제 1 항에 있어서,
    상기 제1방향은 데이터선과 수직으로 배열된 게이트선과 공통전압선을 통해 제m데이터선 쪽에서 제1데이터선 쪽으로 게이트전압과 공통전압이 이동하는 방향이고, 상기 제2방향은 데이터선과 수직으로 배열된 게이트선과 공통전압선을 통해 제1데이터선 쪽에서 제m데이터선 쪽으로 게이트전압과 공통전압이 이동하는 방향인 것을 특징으로 하는 액정 표시 장치.
  6. 제 1 항에 있어서,
    상기 데이터선, 게이트선 및 공통전압선과 전기적으로 연결되어 데이터전압, 게이트전압 및 공통전압을 인가받아 액정을 동작하게 하는 다수의 화소를 더 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치.
  7. 제 6 항에 있어서,
    상기 다수의 화소는 각각의 데이터선과 각각의 게이트선 또는 공통전압선이 직교하는 부분에 형성되는 것을 특징으로 하는 액정 표시 장치.
  8. 제 6 항에 있어서, 상기 화소는
    상기 데이터선과 화소전극 사이에 전기적으로 연결된 스위칭소자;
    상기 화소전극과 공통전극 사이에 전기적으로 연결된 액정소자;및
    상기 화소전극과 상기 공통전극 사이에 전기적으로 연결된 용량성소자를 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치.
  9. 제 8 항에 있어서,
    상기 스위칭소자는 제어전극이 게이트선에 전기적으로 연결되고, 제1전극이 상기 데이터선에 전기적으로 연결되며, 제2전극이 화소전극에 전기적으로 연결된 것을 특징으로 하는 액정 표시 장치.
  10. 제 9 항에 있어서,
    상기 스위칭소자는 제어전극에 인에이블 게이트전압이 인가되면 턴온되어 데이터 전압을 화소전극에 인가하는 것을 특징으로 하는 액정 표시 장치.
  11. 제 8 항에 있어서,
    상기 공통전극은 공통전압선에 전기적으로 연결된 것을 특징으로 하는 액정 표시 장치.
  12. 제 6 항에 있어서,
    상기 다수의 화소는 게이트선에서 인가되는 게이트전압과 상기 게이트선과 대향하는 방향의 공통전압선에서 인가되는 공통전압이 서로 보상되어 각각의 화소의 충전 량을 일정하게 유지시켜주는 것을 특징으로 하는 액정 표시 장치.
  13. 제 12 항에 있어서,
    상기 화소는 제1방향으로 연장된 게이트선과, 제2방향으로 연장된 공통전압선 및 제1데이터선과 전기적으로 연결된 화소에 공통전압이 지연되어 인가되면, 게이트전압이 지연되는 공통전압량 만큼 더 충전해서 화소 충전 량을 일정하게 유지하는 것을 특징으로 하는 액정 표시 장치.
  14. 제 13 항에 있어서,
    상기 화소는 제1방향으로 연장된 게이트선과, 제2방향으로 연장된 공통전압선 및 제m데이터선과 전기적으로 연결되는 화소에 게이트전압이 지연되어 인가되면, 공통전압이 지연되는 게이트전압량 만큼 더 충전해서 화소 충전 량을 일정하게 유지하는 것을 특징으로 하는 액정 표시 장치.
  15. 제 14 항에 있어서,
    상기 화소는 제1방향으로 연장된 공통전압선과 제2방향으로 연장된 게이트선 및 제1데이터선과 전기적으로 연결된 화소에 게이트전압이 지연되어 인가되면, 공통전압이 지연되는 게이트전압량 만큼 더 충전해서 화소 충전 량을 일정하게 유지하는 것을 특징으로 하는 액정 표시 장치.
  16. 제 15 항에 있어서,
    상기 화소는 제1방향으로 연장된 공통전압선과 제2방향으로 연장된 게이트선 및 제m데이터선과 전기적으로 연결되는 화소에 공통전압이 지연되어 인가되면, 게이트전압이 지연되는 공통전압량 만큼 더 충전해서 화소 충전 량을 일정하게 유지하는 것을 특징으로 하는 액정 표시 장치.
  17. 제 12 항에 있어서,
    상기 화소는 제1방향으로 연장된 게이트선과, 제2방향으로 연장된 공통전압선 및 제1데이터선과 전기적으로 연결된 화소에 게이트전압이 지연되어 인가되면, 공통전압이 지연되는 게이트전압량 만큼 더 충전해서 화소 충전 량을 일정하게 유지하는 것을 특징으로 하는 액정 표시 장치.
  18. 제 17 항에 있어서,
    상기 화소는 제1방향으로 연장된 게이트선과, 제2방향으로 연장된 공통전압선 및 제m데이터선과 전기적으로 연결되는 화소에 공통전압이 지연되어 인가되면, 게이트전압이 지연되는 공통전압량 만큼 더 충전해서 화소 충전 량을 일정하게 유 지하는 것을 특징으로 하는 액정 표시 장치.
  19. 제 18 항에 있어서,
    상기 화소는 제1방향으로 연장된 공통전압선과 제2방향으로 연장된 게이트선 및 제1데이터선과 전기적으로 연결된 화소에 공통전압이 지연되어 인가되면, 게이트전압이 지연되는 공통전압량 만큼 더 충전해서 화소 충전 량을 일정하게 유지하는 것을 특징으로 하는 액정 표시 장치.
  20. 제 19 항에 있어서,
    상기 화소는 제1방향으로 연장된 공통전압선과 제2방향으로 연장된 공게이트선 및 제m데이터선과 전기적으로 연결되는 화소에 게이트전압이 지연되어 인가되면, 공통전압이 지연되는 게이트전압량 만큼 더 충전해서 화소 충전 량을 일정하게 유지하는 것을 특징으로 하는 액정 표시 장치.
KR1020070041270A 2007-04-27 2007-04-27 액정 표시 장치 KR100890308B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070041270A KR100890308B1 (ko) 2007-04-27 2007-04-27 액정 표시 장치
JP2007233036A JP4932650B2 (ja) 2007-04-27 2007-09-07 液晶表示装置
US12/049,154 US8994627B2 (en) 2007-04-27 2008-03-14 Liquid crystal display
DE602008000227T DE602008000227D1 (de) 2007-04-27 2008-04-25 Flüssigkristallanzeige
EP08155181A EP1986182B1 (en) 2007-04-27 2008-04-25 Liquid crystal display
CN2008100943344A CN101295113B (zh) 2007-04-27 2008-04-28 液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070041270A KR100890308B1 (ko) 2007-04-27 2007-04-27 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20080096163A true KR20080096163A (ko) 2008-10-30
KR100890308B1 KR100890308B1 (ko) 2009-03-26

Family

ID=39535779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070041270A KR100890308B1 (ko) 2007-04-27 2007-04-27 액정 표시 장치

Country Status (6)

Country Link
US (1) US8994627B2 (ko)
EP (1) EP1986182B1 (ko)
JP (1) JP4932650B2 (ko)
KR (1) KR100890308B1 (ko)
CN (1) CN101295113B (ko)
DE (1) DE602008000227D1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103278951B (zh) 2012-07-24 2016-12-21 上海天马微电子有限公司 液晶显示装置及其驱动方法
KR20150060360A (ko) * 2013-11-26 2015-06-03 삼성디스플레이 주식회사 표시 장치
KR20150116068A (ko) 2014-04-04 2015-10-15 삼성디스플레이 주식회사 표시장치
CN109326257B (zh) * 2018-11-21 2021-01-26 合肥京东方光电科技有限公司 一种显示面板的驱动方法、显示驱动装置及显示装置
US11145269B2 (en) * 2019-08-02 2021-10-12 Sakai Display Products Corporation Display apparatus accurately reducing display non-uniformity
CN112489602B (zh) * 2019-09-11 2022-06-21 矽创电子股份有限公司 显示面板的驱动电路、显示面板的驱动方法与显示模块
CN114550665B (zh) * 2020-11-24 2023-09-15 京东方科技集团股份有限公司 液晶显示装置、其驱动系统及其驱动方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04269789A (ja) * 1991-02-25 1992-09-25 Seiko Instr Inc 電気光学的表示装置
JP2780543B2 (ja) * 1991-11-06 1998-07-30 日本電気株式会社 液晶表示基板及び液晶表示装置
JP3544572B2 (ja) * 1995-02-01 2004-07-21 株式会社日立製作所 液晶パネルおよび液晶表示装置
JP3338281B2 (ja) * 1996-03-19 2002-10-28 株式会社東芝 液晶表示パネル
JP2001194685A (ja) 2000-01-06 2001-07-19 Hitachi Ltd 液晶表示装置
EP1325093A2 (en) * 2000-09-26 2003-07-09 Matsushita Electric Industrial Co., Ltd. Display unit and drive system thereof and an information display unit
JP3917845B2 (ja) * 2001-11-16 2007-05-23 シャープ株式会社 液晶表示装置
JP4152708B2 (ja) * 2002-09-25 2008-09-17 シャープ株式会社 アクティブマトリクス基板およびその製造方法並びに液晶表示装置
JP4074207B2 (ja) * 2003-03-10 2008-04-09 株式会社 日立ディスプレイズ 液晶表示装置
KR100945581B1 (ko) 2003-06-23 2010-03-08 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100652215B1 (ko) * 2003-06-27 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시장치
JP2006171022A (ja) 2004-12-10 2006-06-29 Sharp Corp 表示装置およびその駆動方法
KR20070031620A (ko) * 2005-09-15 2007-03-20 삼성전자주식회사 액정 표시 장치
KR20070043314A (ko) * 2005-10-21 2007-04-25 삼성전자주식회사 액정 디스플레이 장치

Also Published As

Publication number Publication date
JP2008276160A (ja) 2008-11-13
EP1986182B1 (en) 2009-10-21
KR100890308B1 (ko) 2009-03-26
DE602008000227D1 (de) 2009-12-03
US8994627B2 (en) 2015-03-31
EP1986182A1 (en) 2008-10-29
JP4932650B2 (ja) 2012-05-16
CN101295113B (zh) 2010-06-16
US20080266219A1 (en) 2008-10-30
CN101295113A (zh) 2008-10-29

Similar Documents

Publication Publication Date Title
KR100890308B1 (ko) 액정 표시 장치
KR101495695B1 (ko) 능동 매트릭스 디스플레이 패널을 구동하는 방법, 장치 및 디스플레이
KR101623593B1 (ko) 액정표시장치
US9224348B2 (en) Liquid crystal display
US8228287B2 (en) Liquid crystal display device for removing ripple voltage and method of driving the same
US8416231B2 (en) Liquid crystal display
JP5306762B2 (ja) 電気光学装置及び電子機器
US8878763B2 (en) Display apparatus
KR20070060757A (ko) 표시 장치 및 그 구동 장치
KR20080085499A (ko) 액정표시장치 및 이의 구동방법
EP1187091A2 (en) Method of driving scanning lines of a active matrix liquid crystal device
JP4597939B2 (ja) 液晶表示装置とその駆動方法
US9588363B2 (en) Liquid crystal display device and driving method thereof
CN107515499B (zh) 液晶显示面板
US20110096050A1 (en) Liquid crystal display and method of driving the same
EP1927975B1 (en) Method of driving liquid crystal display device
KR101167929B1 (ko) 수평전계방식 액정표시소자
JPWO2012141133A1 (ja) 液晶表示装置およびマルチディスプレイシステム
US20120133576A1 (en) Liquid crystal display device circuit, liquid crystal display device board, and liquid crystal display device
KR20060062645A (ko) 킥백전압 보상방법과 이를 이용한 액정표시장치
KR101696480B1 (ko) 액정표시장치 및 그 제조방법
WO2018061094A1 (ja) 表示装置
KR20070019133A (ko) 액정표시장치
KR102460262B1 (ko) 표시장치 및 그 구동방법
KR100922296B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 12