KR20150116068A

KR20150116068A - 표시장치

Info

Publication number: KR20150116068A
Application number: KR1020140040381A
Authority: KR
Inventors: 구본용; 손동연
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-04-04
Filing date: 2014-04-04
Publication date: 2015-10-15
Also published as: US20150287379A1; US9489910B2

Abstract

본 발명의 실시 예에 따른 표시장치는 복수의 게이트 라인들 및 복수의 데이터 라인들에 연결된 복수의 화소들이 배치되는 표시패널, 상기 데이터 라인들을 통해 상기 화소들에 복수의 데이터 전압들을 제공하는 데이터 구동부, 상기 화소들에 제1 및 제2 공통 전압들을 제공하는 공통 전압 생성부를 포함하되, 상기 게이트 라인들 중 홀수 번째의 게이트 라인들에 연결된 화소들은 좌측에 인접한 상기 데이터 라인들에 연결되어 상기 데이터 전압들을 제공받고, 상기 게이트 라인들 중 짝수 번째의 게이트 라인들에 연결된 화소들은 우측에 인접한 상기 데이터 라인들에 연결되어 상기 데이터 전압들을 제공받고, 상기 공통 전압 생성부는 상기 홀수 번째의 게이트 라인들과 연결된 화소들에 상기 제1 공통 전압을 출력하고, 상기 짝수 번째의 게이트 라인들과 연결된 화소들에 상기 제2 공통 전압을 출력한다.

Description

표시장치{DISPLAY DEVICE}

본 발명은 표시장치에 관한 것으로, 더 상세하게는 Z-인버젼 방식에 기반하여 동작하는 표시장치에 관한 것이다.

표시장치는 영상을 표시하는 표시패널, 표시패널을 구동하는 게이트 구동부 및 데이터 구동부를 포함한다. 표시패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 및 게이트 라인들 및 데이터 라인들에 연결된 복수의 화소들을 포함한다. 게이트 라인들은 게이트 구동부로부터 게이트 신호들을 수신한다. 데이터 라인들은 데이터 구동부로부터 데이터 전압들을 수신한다. 화소들은 게이트 라인들을 통해 제공받은 게이트 신호들에 응답하여 데이터 라인들을 통해 데이터 전압들을 제공받는다. 화소들은 데이터 전압들에 대응하는 계조를 표시한다. 따라서, 영상이 표시된다.

한 편, 표시장치는 화소 전극과 공통 전극 사이에 동일한 전압을 계속하여 인가하는 경우, 액정이 열화되어 화면상에 크로스토크(Crosstalk) 현상이 발생될 수 있다. 이를 방지하기 위해, 데이터 전압의 위상이 반전되어 표시패널에 제공될 수 있다. 표시패널의 구동 방식에는 데이터 라인에 인가되는 데이터 전압의 위상에 따라, 라인 인버젼(line inversion), 컬럼 인버젼(column inversion), 및 도트 인버젼(dot inversion) 방식이 있다.

일 예로, 라인 인버젼 방식은 데이터 라인에 인가되는 데이터 전압의 위상을 각 라인마다 반전시켜 인가하는 방식이다. 일 예로, 컬럼 인버젼 방식은 데이터 라인에 인가되는 데이터 전압의 위상을 각 컬럼마다 반전시켜 인가하는 방식이다. 일 예로, 도트 인버젼 방식은 데이터 라인에 인가되는 데이터 전압의 위상을 각 컬럼(column)과 라인(line)마다 반전시켜 인가하는 방식이다.

최근에는, 표시장치의 소비전력을 감소시키기 위해, Z-인버젼(Z-Inversion, 이하: ZI) 방식을 기반으로 데이터 전압의 위상을 반전하는 표시패널의 구동방식이 제안되었다.

본 발명의 목적은, Z-인버젼 방식을 기반으로 동작하는 표시장치를 제공하는 데 있다. 또한, Z-인버젼 방식에 기반하여, 복수의 공통 전압들이 표시패널에 인가되는 표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명에 따른 표시장치는 복수의 게이트 라인들 및 복수의 데이터 라인들에 연결된 복수의 화소들이 배치되는 표시패널, 상기 데이터 라인들을 통해 상기 화소들에 복수의 데이터 전압들을 제공하는 데이터 구동부, 상기 화소들에 제1 및 제2 공통 전압들을 제공하는 공통 전압 생성부를 포함하되, 상기 게이트 라인들 중 홀수 번째의 게이트 라인들에 연결된 화소들은 좌측에 인접한 상기 데이터 라인들에 연결되어 상기 데이터 전압들을 제공받고, 상기 게이트 라인들 중 짝수 번째의 게이트 라인들에 연결된 화소들은 우측에 인접한 상기 데이터 라인들에 연결되어 상기 데이터 전압들을 제공받고, 상기 공통 전압 생성부는 상기 홀수 번째의 게이트 라인들과 연결된 화소들에 상기 제1 공통 전압을 출력하고, 상기 짝수 번째의 게이트 라인들과 연결된 화소들에 상기 제2 공통 전압을 출력한다.

본 발명에 따르면, 시인성이 향상된 표시장치가 제공될 수 있다.

도 1은 본 발명의 실시 예에 따른 표시장치의 블록도이다.
도 2는 본 발명의 일 실시 에에 따른 도 1에 도시된 표시패널에 배치되는 공통 전압 라인들을 보여주는 회로도이다.
도 3은 도 2에 도시된 화소들의 제1 프레임에 따른 극성을 보여주는 도면이다.
도 4는 도 2에 도시된 화소들의 제2 프레임에 따른 극성을 보여주는 도면이다.
도 5는 일반적인 게이트-소스 간에 발생되는 기생 캐패시터를 보여주는 회로도이다.
도 6 및 도 7은 본 발명의 실시 예에 따른 화소 전극 및 공통 전압의 전압 레벨을 보여주는 그래프이다.
도 8은 본 발명의 다른 실시 예에 따른 표시패널에 배치되는 공통 전압 라인들을 보여주는 회로도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대 또는 축소하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들 의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

도 1은 본 발명의 실시 예에 따른 표시장치의 블록도이다.

도 1을 참조하면, 표시장치(500)는 표시패널(100), 인쇄 회로 기판(200), 게이트 구동부(300), 및 데이터 구동부(400)를 포함한다.

표시패널(100)에는 복수의 화소들(PX)이 구비된다. 도 1에는 간결한 설명을 위해, 화소들(PX) 중 하나의 화소(PX)와, 화소(PX)에 연결된 복수의 게이트 라인들(GL1~GLn) 중 하나의 게이트 라인(GLi), 그리고 복수의 데이터 라인들(DL1~DLm+1) 중 하나의 데이터 라인(DLj)이 도시되었다. 여기서, n 및 m은 0보다 큰 정수이다. i는 0보다 크고 n보다 작거나 같은 정수이다. j는 0보다 크고 m+1보다 작거나 같은 정수이다. 그러나, 실질적으로 게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm+1) 각각은 표시패널(100)에 배치되어, 대응하는 각 화소(PX)에 연결된다. 여기서, 화소들(PX)은 매트릭스 형태로 배열될 수 있다.

게이트 라인들(GL1~GLn)은 행 방향으로 연장되어 열 방향으로 연장된 데이터 라인들(DL1~DLm+1)과 서로 교차하도록 배치될 수 있다. 화소(PX)는 대응하는 게이트 라인(GLi) 및 대응하는 데이터 라인(DLj)에 연결된다.

자세하게, 게이트 라인(GLi)과 데이터 라인(DLj)에 연결된 화소(PX)는 박막 트랜지스터(Tr) 및 박막 트랜지스터(Tr)에 연결된 액정 캐패시터(Clc)를 포함한다. 박막 트랜지스터(Tr)는 게이트 라인(GLi)에 연결된 게이트 전극, 데이터 라인(DLj)에 연결된 소오스 전극, 및 액정 캐패시터(Clc)에 연결된 드레인 전극을 포함한다. 도시되지 않았으나, 다른 화소들도 도시된 화소(PX)와 동일한 구성을 갖는다.

또한, 액정 캐패시터(Clc)는 박막 트랜지스터(Tr)의 드레인 전극에 전기적으로 연결된 화소 전극(PE), 화소 전극(PE)과 마주보는 공통 전극(CE), 및 화소 전극(PE)과 공통 전극(CE) 사이에 배치된 액정층(미 도시됨)에 의해 형성된다. 액정 캐패시터(Clc)에는 화소 전극(PE)에 공급된 데이터 전압 및 공통 전극(CE)에 공급된 제1 또는 제2 공통 전압(Vcom1, Vcom2) 간의 차전압이 충전될 수 있다.

한 편, 본 발명의 실시 예에 따르면, 화소들(PX)은 Z-인버젼(Z-Inversion, 이하: ZI) 방식에 기반하여 표시패널(100)에 배치될 수 있다. 이에 대해서는 도 2를 통해 자세히 설명된다.

인쇄 회로 기판(200)은 타이밍 컨트롤러(210) 및 공통 전압 생성부(220)를 포함한다. 타이밍 컨트롤러(210)는 표시장치(500)의 외부로부터 복수의 영상 신호들(RGB) 및 복수의 제어신호들(CS)을 수신한다. 타이밍 컨트롤러(210)는 영상 신호들(RGB)에 응답하여 데이터 구동부(400)와의 인터페이스 사양에 맞도록 영상 신호들(RGB)의 데이터 포맷을 변환한다. 데이터 포맷이 변환된 영상 신호들(R'G'B')은 데이터 구동부(400)에 제공된다.

또한, 타이밍 컨트롤러(210)는 제어신호들(CS)에 응답하여, 게이트 제어신호(G-CS), 데이터 제어신호(D-CS), 및 공통 전압 제어신호(V-CS)를 생성한다. 타이밍 컨트롤러(210)는 게이트 제어신호(G-CS)를 게이트 구동부(300)에 제공하며, 데이터 제어신호(D-CS)를 데이터 구동부(400)에 제공한다. 또한, 타이밍 컨트롤러(210)는 공통 전압 제어신호(V-CS)를 공통 전압 생성부(220)에 제공한다.

공통 전압 생성부(220)는 타이밍 컨트롤러(210)로부터 공통 전압 제어신호(V-CS)를 수신한다. 실시 예에 있어서, 공통 전압 생성부(220)는 공통 전압 제어신호(V-CS)에 응답하여, 표시패널(100)에 제공할 제1 및 제2 공통 전압들(Vcom1, Vcom2)을 생성한다. 한 편, 본 발명의 기술적 사상은 이에 한정되지 않으며, 공통 전압 생성부(220)는 공통 전압 제어신호(V-CS)에 응답하여 복수의 공통 전압들을 생성할 수 있다.

자세하게, 공통 전압 생성부(220)는 데이터 구동부(400)를 통해, 제1 공통 전압(Vcom1)을 표시패널(100)에 배치된 제1 및 제3 공통 전압 라인들(VL1, VL3)에 제공할 수 있다. 또한, 공통 전압 생성부(220)는 데이터 구동부(400)를 통해, 제2 공통 전압(Vcom2)을 표시패널(100)에 배치된 제2 및 제4 공통 전압 라인들(VL2, VL4)에 제공할 수 있다.

게이트 구동부(300)는 타이밍 컨트롤러(210)로부터 제공되는 게이트 제어신호(G-CS)에 응답하여 복수의 게이트 신호들을 순차적으로 출력한다. 게이트 구동부(300)는 게이트 라인들(GL1~GLn)을 통해 게이트 신호들을 표시패널(100)에 배치된 화소들(PX)에 제공할 수 있다. 화소들(PX)은 게이트 신호들에 응답하여 행 단위로 그리고 순차적으로 스캐닝될 수 있다.

데이터 구동부(400)는 타이밍 컨트롤러(210)로부터 제공되는 데이터 제어신호(D-CS)에 응답하여, 영상 신호들(R'G'B')을 데이터 전압들로 변환한다. 데이터 구동부(400)는 변환된 데이터 전압들을 표시패널(100)에 배치된 화소들(PX)에 제공한다. 여기서, 데이터 전압들은 제1 및 제2 데이터 전압들을 포함할 수 있다. 화소들(PX)은 게이트 신호들에 응답하여 데이터 전압들을 제공받고, 데이터 전압들에 대응하는 계조를 표시한다. 그 결과, 화소들(PX)에 의해 영상이 표시될 수 있다.

또한, 실시 예에 따르면, 게이트 라인들(GL1~GLn) 중 홀수 번째의 게이트 라인들(GL1, GL3,,, GLn-1)에 연결된 화소들(PX)은 데이터 라인들(DL1~DLm+1) 중 제1 내지 m 번째 데이터 라인들을 통해 대응하는 데이터 전압들을 제공받는다. 게이트 라인들(GL1~GLn) 중 짝수 번째의 게이트 라인들(GL2, GL4,,, GLn)에 연결된 화소들(PX)은 데이터 라인들(DL1~DLm+1) 중 제2 내지 m+1 번째 데이터 라인들을 통해 대응하는 데이터 전압들을 제공받는다. 한편, 단위 프레임마다, 데이터 라인들(DL1~DLm+1) 중 홀수 및 짝수 번째 데이터 라인들에 제공되는 각 데이터 전압들의 극성은 서로 반대될 수 있다.

도 2는 도 1에 도시된 표시 패널의 화소들의 배치 구성을 보여주는 도면이다.

도 2에는 설명의 편의를 위해 4행 및 4열의 화소들(PX)이 배치되었으나, 실질적으로 이보다 많은 화소들이 표시 패널에 배치될 수 있다. 또한, 본 발명의 실시 예에 따르면, 표시패널(100, 도1 참조)은 Z-인버젼(ZI) 방식에 기반하여 동작될 수 있다.

자세하게 도 2를 참조하면, 화소들(PX11~PX44)은 행 단위로 대응하는 게이트 라인들(GL1~GL4)에 연결될 수 있다. 즉, 화소들(PX11~PX44)은 제1 방향(D1)을 따라 순차적으로 배치된 게이트 라인들(GL1~GL4)에 연결될 수 있다.

홀수 번째 행에 배치된 화소들(P11~P14, P31~P34)은 좌측에 인접한 데이터 라인들(DL1~DL4)에 연결될 수 있다. 또한, 짝수 번째 행에 배치된 화소들(P21~P24, P41~P44)은 우측에 인접한 데이터 라인들(DL2~DL5)에 연결될 수 있다.

즉, 화소들(PX11~PX44)은 행 단위로 좌측에 인접한 데이터 라인들(DL1~DL4) 및 우측에 인접한 데이터 라인들(DL2~DL5)에 교번적으로 연결될 수 있다.

이하 홀수 번째 게이트 라인들은 제1 게이트 라인이라 칭하고, 홀수 번째 행에 배치된 화소들(P11~P14, P31~P34)은 제1 화소들이라 칭한다. 짝수 번째 게이트 라인들은 제2 게이트 라인이라 칭하고, 짝수 번째 행(P21~P24, P41~P44)에 배치된 화소들은 제2 화소들이라 칭한다.

제1 게이트 라인에 연결된 제1 화소들은 제1 및 제3 공통 전압 라인들(VL1, VL3)에 연결될 수 있다. 자세하게, 제2 방향(D2)의 반대 방향을 따라, 표시 패널(100)의 중심부부터 좌측에 배치된 제1 화소들은 제1 공통 전압 라인(VL1)에 연결될 수 있다. 제2 방향(DL2)을 따라, 표시 패널(100)의 중심부부터 우측에 배치된 제1 화소들은 제3 공통 전압 라인(VL3)에 연결될 수 있다. 제1 화소들은 제1 및 제3 공통 전압 라인들(VL1, VL3)을 통해 제1 공통 전압(Vcom1)을 제공받을 수 있다.

제2 게이트 라인들에 연결된 제2 화소들은 제2 및 제4 공통 전압 라인들(VL2, VL4)에 연결될 수 있다. 구체적으로 제2 방향(DL2)의 반대 방향을 따라, 표시 패널의 중심부부터 좌측에 배치된 제2 화소들은 제2 공통 전압 라인(VL2)에 연결될 수 있다. 제2 방향(DL2)을 따라, 표시 패널의 중심부부터 우측에 배치된 화소들은 제4 공통 전압 라인(VL4)에 연결될 수 있다. 제2 화소들은 제2 및 제4 공통 전압 라인들(VL2, VL4)을 통해 제2 공통 전압(Vcom2)을 제공받을 수 있다.

한편, 각 프레임 동안 컬럼 인버젼 방식에 기반한 데이터 전압들이 데이터 라인들(DL1~DL5)에 제공된다. 즉, 각 프레임에서 데이터 라인들(DL1~DL5)에 정극성 및 부극성의 데이터 전압들이 교대로 제공된다. 예를 들어, 어느 한 프레임에서 홀수 번째 데이터 라인들에 정극성의 데이터 전압들이 제공되고, 짝수 번째 데이터 라인들에 부극성의 데이터 전압들이 제공될 수 있다.

또한, 데이터 라인들(DL1~DL5)에 제공되는 데이터 전압들의 극성은 매 프레임마다 반전된다. 예를 들어, 이전 프레임에서 홀수 번째 데이터 라인들에 정극성의 데이터 전압들이 제공된다. 이 후, 현재 프레임에서 짝수 번째 데이터 라인들에 부극성의 데이터 전압들이 제공될 수 있다. 화소들(PX11~PX44)은 행단위로 대응하는 게이트 라인들로부터 순차적으로 제공된 게이트 신호들에 응답하여 대응하는 데이터 라인들로부터 데이터 전압들을 제공받을 수 있다.

도 3 및 도 4는 도 2에 도시된 화소들의 제1 및 제2 프레임들에 따른 극성을 보여주는 도면이다.

도2 및 도 3를 참조하면, 제1 프레임(1-Frame) 동안, 화소들(PX11~44)은 컬럼 인버젼 방식에 기반하여 데이터 전압들을 수신한다. 먼저, 제1 데이터 라인(DL1)에는 정극성(+)의 데이터 전압이 제공된다. 그 결과, 제1 데이터 라인(DL1)에 연결된 제1 및 제3 화소들(PX11, PX31)에는 정극성(+)의 데이터 전압이 제공된다. 다음, 제2 데이터 라인(DL2)에는 부극성(-)의 데이터 전압이 제공된다. 그 결과, 제2 데이터 라인(DL2)에 연결된 제2 및 제4 화소들(PX21, PX41), 그리고 제1 및 제3 화소들(PX12, PX32)에는 부극성(-)의 데이터 전압이 제공된다. 즉, 데이터 라인들 중 홀수 번째 데이터 라인들에 제공되는 데이터 전압들의 극성과, 짝수 번째 데이터 라인들에 제공되는 데이터 전압들의 극성이 서로 반전될 수 있다.

다음, 제3 데이터 라인(DL3)에는 정극성(+)의 데이터 전압이 제공된다. 그 결과, 제3 데이터 라인(DL3)에 연결된 제2 및 제4 화소들(PX22, PX42), 그리고 제1 및 제3 화소들(PX13, PX33)에는 정극성(+)의 데이터 전압이 제공된다. 다음, 제4 데이터 라인(DL4)에는 부극성(-)의 데이터 전압이 제공된다. 그 결과, 제4 데이터 라인(DL4)에 연결된 제2 및 제4 화소들(PX23, PX43), 그리고 제1 및 제3 화소들(PX14, PX34)에는 부극성(-)의 데이터 전압이 제공된다.

이 후, 도2 및 도 4를 참조하면, 제2 프레임(2-Frame) 동안, 화소들(PX11~44)은 컬럼 인버젼 방식에 기반하여 제1 프레임(1-Frame)과 반대되는 데이터 전압들을 수신한다. 즉, 제1 데이터 라인(DL1)에는 부극성(-)의 데이터 전압이 제공되고, 제2 데이터 라인(DL2)에는 정극성(+)의 데이터 전압이 제공되고, 제3 데이터 라인(DL3)에는 부극성(-)의 데이터 전압이 제공되고, 제4 데이터 라인(DL4)에는 정극성(+)의 데이터 전압이 제공된다. 그 결과, 화소들(PX11~PX44)은 제1 프레임(1-Frame)과 반대되는 극성을 가질 수 있다.

상술된 바에 따르면, 화소들(PX11~PX44)은 각 프레임마다 도트 인버젼 방식으로 동작될 수 있다. 즉, 본 발명의 실시 예에 따른 Z-인버젼(ZI) 방식은 컬럼 인버젼 방식과 동일하게 데이터 전압들을 데이터 라인들에 제공하지만, 도트 인버젼 방식과 동일한 효과를 얻을 수 있다. 따라서, 도트 인버젼 방식에 비해 소비 전력을 30% 절감할 수 있다.

도 5는 일반적인 게이트-소스 간에 발생되는 기생 캐패시터를 보여주는 회로도이다.

일반적으로, 박막 트랜지스터(Tr)는 게이트 라인(GLi)으로부터 제공되는 게이트 신호에 응답하여, 데이터 라인(DLj)으로부터 제공되는 데이터 전압을 화소 전극(PE)에 인가한다. 그러나, 화소 전극(PE)의 전압 레벨은 제1 및 제2 프레임들 동안 킥백 전압에 의해, 정극성(+) 및 부극성(-)에 따른 데이터 전압의 레벨과 비교하여 소정만큼 각각 감소될 수 있다. 여기서, 킥백 전압이란 게이트 신호가 턴-온에서 턴-오프로 천이되거나 턴-오프에서 턴-온으로 천이되는 경우, 게이트 전극 및 소스 전극 간의 커플링 현상으로 발생되는 기생 용량을 의미한다. 즉, 박막 트랜지스터(Tr)의 소스 전극과 게이트 전극 간의 기생 캐패시터(Cgs)가 발생될 수 있다. 따라서, 공통 전압 생성부는 이러한 킥백 전압을 고려하여 공통 전압을 생성한다.

그러나, 도 2에 도시된 바와 같이, Z-인버젼(ZI) 방식에 기반하여 표시패널(100)에 화소들(PX)이 배치될 경우, 홀수 및 짝수 번째 게이트 라인들에 연결된 화소들 간의 발생되는 킥백 전압이 서로 상이할 수 있다. 즉, 동일한 공통 전압이 홀수 및 짝수 번째 게이트 라인들에 연결된 화소들에 제공될 경우, 화소들의 정극성(+)에 따른 데이터 전압의 레벨과 부극성(-)에 따른 데이터 전압의 레벨이 서로 달라질 수 있다. 한편, 정극성(+)에 따른 데이터 전압의 레벨과 부극성(-)에 따른 데이터 전압의 레벨은 절대값에 따라 서로 동일한 것으로 가정한다.

그 결과, 제1 게이트 라인에 연결된 화소들에 대응하는 액정 캐패시터(Clc)의 전압 실효치와, 제2 게이트 라인에 연결된 화소들에 대응하는 액정 캐패시터(Clc)의 전압 실효치가 서로 달라질 수 있다. 이러한 액정 캐패시터(Clc)의 전압 실효치 차이는 색상 및 명암의 차이를 유발하게 되어, 표시패널의 화면상에서 불균일한 색상 및 명암이 표시되는 불량을 일으킬 수 있다. 여기서, 제1 및 제2 게이트 라인들은 도 2에서 상술된 홀수 및 짝수 번째의 게이트 라인들 일 수 있다.

본 발명에 따른 공통 전압 생성부(220, 도1 참조)는 공통 전압 제어신호(V-CS)에 응답하여, 제1 게이트 라인 및 제2 게이트 라인에 연결된 화소들 간의 킥백 전압이 참조된 제1 및 제2 공통 전압들(Vcom1, Vcom2)을 생성한다.

도 6 및 도 7은 본 발명의 실시 예에 따른 화소 전극 및 공통 전압의 전압 레벨을 보여주는 그래프이다.

도 1 및 6을 참조하면, 그래프의 X 축은 시간(t)을 나타내며, Y 축은 화소 전극의 전압 레벨(V)을 보여준다.

공통 전압 생성부(220)는 홀수 번째 게이트 라인들에 연결된 화소들에 제공할 제1 공통 전압(Vcom1)을 생성한다. 여기서, 제1 공통 전압(Vcom1)의 레벨은 제1 전압 레벨(VC1)일 수 있다. 또한, 일 예로, 도 6에 도시된 그래프는 홀수 번째 게이트 라인에 연결된 화소들 중 어느 하나의 화소에 대응하는 제1 화소 전극의 전압 레벨을 나타낼 수 있다.

자세하게, 제1 프레임(1-Frame)에서, 제1 화소 전극에는 게이트 신호가 하이 레벨로 천이되는 활성화 시간(H) 동안, 대응하는 데이터 전압이 수신된다. 여기서, 제1 화소 전극에는 제1 프레임(1-Frame) 동안 하이 레벨(VH)에 해당하는 정극성(+)의 데이터 전압이 수신되는 것으로 설명된다. 이 후, 제1 화소 전극에는 게이트 신호가 로우 레벨로 천이되는, 즉 활성화 시간(H)이 종료됨에 따라 데이터 전압이 수신되지 않는다. 이 때, 제1 화소 전극의 전압 레벨은, 하이 레벨(VH)에서 제1 킥백 전압(KV1)에 의해 소정만큼 감소된다.

제2 프레임(2-Frame)에서, 제1 화소 전극에는 게이트 신호가 하이 레벨로 천이되는 활성화 시간(H) 동안, 대응하는 데이터 전압이 수신된다. 여기서, 제1 화소 전극에는 제2 프레임(2-Frame) 동안 로우 레벨(VL)에 해당하는 부극성(-)의 데이터 전압이 수신되는 것으로 설명된다. 이 후, 제1 화소 전극에는 게이트 신호가 로우 레벨로 천이되는, 즉 활성화 시간(H)이 종료됨에 따라 데이터 전압이 수신되지 않는다. 이 때, 제1 화소 전극의 전압 레벨은, 로우 레벨(VL)에서 제2 킥백 전압(KV2)에 의해 소정만큼 감소된다.

한 편, 실시 예에 따르면, 공통 전압 생성부(220)는 제1 및 제2 킥백 전압들(KV1, KV2)에 기반하여, 제1 공통 전압(Vcom1)을 생성할 수 있다.

자세하게, 제1 프레임(1-Frame)에서, 화소의 액정 캐패시터(Clc, 도5 참조)에는 제1 실효 전압(RV1)이 유지된다. 여기서, 제1 실효 전압(RV1)은 제1 공통 전압(Vcom1)과, 하이 레벨(VH)에 해당하는 정극성(+)의 데이터 전압에서 제1 킥백 전압(KV1)이 차등된 전압 간의 전압차일 수 있다. 또한, 제2 프레임(2-Frame)에서, 화소의 액정 캐패시터(Clc)에는 제2 실효 전압(RV2)이 유지된다. 여기서, 제2 실효 전압(RV2)은 제1 공통 전압(Vcom1)과, 로우 레벨(LH)에 해당하는 부극성(-)의 데이터 전압에서 제2 킥백 전압(KV2)이 차등된 전압 간의 전압차일 수 있다. 즉, 공통 전압 생성부(220)는 제1 및 제2 실효 전압들(RV1, RV2)의 절대값 레벨이 서로 동일하도록 제1 공통 전압(Vcom1)을 생성할 수 있다.

도 1 및 7을 참조하면, 그래프의 X 축은 시간(t)을 나타내며, Y 축은 화소 전극의 전압 레벨(V)을 보여준다.

공통 전압 생성부(220)는 제2 게이트 라인에 연결된 화소들에 제공할 제2 공통 전압(Vcom2)을 생성한다. 여기서, 제2 공통 전압(Vcom2)의 레벨은 제2 전압 레벨(VC2)로서 정의한다. 또한, 일 예로, 도 7에 도시된 그래프는 제2 게이트 라인에 연결된 화소들 중 어느 하나의 화소에 대응하는 제2 화소 전극의 전압 레벨을 나타낼 수 있다.

한 편, 본 발명에 따른 화소들(PX)이 Z-inversion 방식에 기반하여 표시패널(100)에 배치됨에 따라, 홀수 및 짝수 번째 게이트 라인들에 연결된 화소들의 킥백 전압이 서로 상이할 수 있다. 예를 들어, 제1 프레임들(1-Frame) 동안, 홀수 번째 게이트 라인들에 연결된 화소들에 발생되는 제1 킥백 전압(KV1, 도6 참조)과 짝수 번째 게이트 라인들에 연결된 화소에 발생되는 제3 킥백 전압(KV3)의 레벨이 서로 다를 수 있다.

자세하게, 제1 프레임(1-Frame)에서, 제2 화소 전극에는 게이트 신호가 하이 레벨로 천이되는 활성화 시간(H) 동안, 대응하는 데이터 전압이 수신된다. 여기서, 제2 화소 전극에는 제1 프레임(1-Frame) 동안 하이 레벨(VH)에 해당하는 정극성(+)의 데이터 전압이 수신되는 것으로 설명된다. 이 후, 제2 화소 전극에는 게이트 신호가 로우 레벨로 천이되는, 즉 활성화 시간(H)이 종료됨에 따라 데이터 전압이 수신되지 않는다. 이 때, 제2 화소 전극의 전압 레벨은, 하이 레벨(VH)에서 제3 킥백 전압(KV3)에 의해 소정만큼 감소된다.

제2 프레임(2-Frame)에서, 제2 화소 전극에는 게이트 신호가 하이 레벨로 천이되는 활성화 시간(H) 동안, 대응하는 데이터 전압이 수신된다. 여기서, 제2 화소 전극에는 제2 프레임(2-Frame) 동안 로우 레벨(VL)에 해당하는 부극성(-)의 데이터 전압이 수신되는 것으로 설명된다. 이 후, 제2 화소 전극에는 게이트 신호가 로우 레벨로 천이되는, 즉 활성화 시간(H)이 종료됨에 따라 데이터 전압이 수신되지 않는다. 이 때, 제2 화소 전극의 전압 레벨은, 로우 레벨(VL)에서 제4 킥백 전압(KV4)에 의해 소정만큼 감소된다.

한 편, 실시 예에 따르면, 공통 전압 생성부(220)는 제3 및 제4 킥백 전압들(KV3, KV4)에 기반하여, 제2 공통 전압(Vcom2)을 생성할 수 있다.

자세하게, 제1 프레임(1-Frame1)에서, 화소의 액정 캐패시터(Clc, 도5 참조)에는 제3 실효 전압(RV3)이 유지된다. 여기서, 제3 실효 전압(RV3)은 제2 공통 전압(Vcom2)과, 하이 레벨(VH)에 해당하는 정극성(+)의 데이터 전압에서 제3 킥백 전압(KV3)이 차등된 전압 간의 전압차일 수 있다. 또한, 제2 프레임(2-Frame2)에서, 화소의 액정 캐패시터(Clc)에는 제4 실효 전압(RV4)이 유지된다. 여기서, 제4 실효 전압(RV4)은 제2 공통 전압(Vcom2)과, 로우 레벨(LH)에 해당하는 부극성(-)의 데이터 전압에서 제4 킥백 전압(KV4)이 차등된 전압 간의 전압차일 수 있다. 즉, 공통 전압 생성부(220)는 제3 및 제4 실효 전압들(RV3, RV4)의 각 절대값 레벨이 서로 동일하도록 제2 공통 전압(Vcom2)을 생성할 수 있다.

상술된 바와 같이, 본 발명에 따른 공통 전압 생성부(220)는 제1 게이트 라인 및 제2 게이트 라인에 연결된 각 화소들의 킥백 전압에 기반하여, 제1 및 제2 공통 전압들(Vcom1, Vcom2)을 생성한다. 그 결과, 제1 게이트 라인 및 제2 게이트 라인에 연결된 각 화소들의 실효 전압이 각각 동일하게 유지될 수 있다. 이로 인해, 제1 게이트 라인 및 제2 게이트 라인에 연결된 각 화소들 간의 실효 전압이 상이함에 따라 발생되는 크로스토크 현상이 방지될 수 있다. 따라서, 표시패널 상의 시인성이 향상될 수 있다.

도 8은 본 발명의 다른 실시 예에 따른 표시패널에 배치되는 공통 전압 라인들을 보여주는 회로도이다.

도 8을 참조하면, 도 2에 도시된 표시패널(100)과 비교하여, 제1 내지 제4 공통 전압 라인들(VL1a~VL4a)이 표시패널(600)의 좌측에 배치된다. 즉, 도 2에 도시된 표시패널(100)과 비교하여, 표시패널(600)에는 두 개의 공통 전압 라인들이 화소들(PX11~PX44)의 좌측에 더 배치된다. 또한, 화소들(PX11~PX44)의 좌측에 제1 내지 제4 공통 전압 라인들(VL1a~VL4a)이 배치되는 것으로 설명되나, 우측에도 4 개의 공통 전압 라인들이 배치될 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 복수의 공통 전압 라인들이 표시패널(600)에 배치될 수 있다.

공통 전압 생성부(220, 도1 참조)는 제1 내지 제4 공통 전압들(Vcom1~Vcom4)을 생성한다. 공통 전압 생성부(220)는 제1 내지 제4 공통 전압 라인들(VL1a~VL4a)에 대응하는 각 공통 전압을 제공한다. 마찬가지로, 본 발명의 기술적 사상은 이에 한정되지 않으며, 복수의 공통 전압 라인들에 대응되도록 복수의 공통 전압들을 생성할 수 있다. 그리고 표시패널(600)에 제1 내지 제4 화소들(PX11~PX44)이 배치되는 것으로 설명되나 이에 한정되지 않으며, 복수의 화소들이 배치될 수 있다.

일반적으로, 공통 전압 생성부로부터 출력된 공통 전압은 각 화소의 공통 전극에 제공된다. 그러나, 공통 전압이 공통 전압 라인에 따라 각 화소에 제공되는 동안, 전압 손실(Loss)이 발생될 수 있다. 특히, 전압 손실은 거리에 비례하여 커질 수 있다.

본 발명에 따른 표시패널(600)은 도 2에 도시된 표시패널(100)과 비교하여, 제1 및 제n 게이트 라인들(GL1, GLn)에 연결된 화소들에 제3 및 제4 공통 전압들(Vcom3, Vcom4)이 제공될 수 있다. 이를 제외한, 도 8에 도시된 표시패널(600)과 도 2에 도시된 표시패널(100)의 동작 방식은 서로 동일할 수 있다.

자세하게, 제1 게이트 라인(GL1)에 연결된 화소들(PX11~PX14)에는 제3 공통 전압 라인(VL3a)을 통해 제3 공통 전압(Vcom3)이 인가될 수 있다. 또한, 제n 게이트 라인(GLn)에 연결된 화소들(PXn1~PXn4)에는 제4 공통 전압 라인(VL4a)을 통해 제4 공통 전압(Vcom4)이 인가될 수 있다. 이 경우, 제n 게이트 라인(GLn)에 연결된 화소들(PXn1~PXn4)이 제1 게이트 라인(GL1)에 연결된 화소들(PX11~PX14) 보다 공통 전압 생성부(220)로부터 멀리 배치될 수 있다. 그 결과, 공통 전압 생성부(220)는, 일 예로, 제3 공통 전압(Vcom3) 보다 제4 공통 전압(Vcom4)의 전압 레벨을 소정만큼 높게 생성할 수 있다.

상술된 바와 같이, 본 발명에 따른 공통 전압 생성부(220)는 화소들의 배치에 기반하여, 대응하는 복수의 공통 전압들을 생성할 수 있다.

이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

100: 표시패널
200: 인쇄 회로 기판
210: 타이밍 컨트롤러
220: 공통 전압 생성부
300: 게이트 구동부
400: 데이터 구동부

Claims

복수의 게이트 라인들 및 복수의 데이터 라인들에 연결된 복수의 화소들이 배치되는 표시패널;
상기 데이터 라인들을 통해 상기 화소들에 복수의 데이터 전압들을 제공하는 데이터 구동부; 및
상기 화소들에 제1 및 제2 공통 전압들을 제공하는 공통 전압 생성부를 포함하되,
상기 게이트 라인들 중 홀수 번째의 게이트 라인들에 연결된 화소들은 좌측에 인접한 상기 데이터 라인들에 연결되어 상기 데이터 전압들을 제공받고, 상기 게이트 라인들 중 짝수 번째의 게이트 라인들에 연결된 화소들은 우측에 인접한 상기 데이터 라인들에 연결되어 상기 데이터 전압들을 제공받고,
상기 공통 전압 생성부는 상기 홀수 번째의 게이트 라인들과 연결된 화소들에 상기 제1 공통 전압을 출력하고, 상기 짝수 번째의 게이트 라인들과 연결된 화소들에 상기 제2 공통 전압을 출력하는 표시장치.
제 1 항에 있어서,
외부 제어신호에 응답하여 공통 전압 제어신호를 생성하는 타이밍 컨트롤러를 더 포함하되,
상기 공통 전압 생성부는 상기 공통 전압 제어신호에 응답하여 상기 제1 및 제2 공통 전압들을 생성하는 표시장치.
제 2 항에 있어서,
상기 타이밍 컨트롤러는 데이터 제어신호를 더 생성하되,
상기 데이터 구동부는 상기 데이터 제어신호에 응답하여 상기 데이터 전압들을 생성하고, 상기 화소들은 상기 데이터 라인들을 통해 대응하는 상기 데이터 전압들을 제공받는 표시장치.
제 1 항에 있어서,
상기 데이터 구동부는 제1 프레임 동안, 상기 데이터 라인들 중 홀수 번째 데이터 라인들에 정극성에 기반한 데이터 전압들을 출력하는 표시장치.
제 4 항에 있어서,
상기 데이터 구동부는 상기 제1 프레임에 후속되는 제2 프레임 동안, 상기 데이터 라인들 중 상기 홀수 번째 데이터 라인들에 부극성에 기반한 데이터 전압들을 출력하는 표시장치.
제 1 항에 있어서,
상기 데이터 구동부는 제1 프레임 동안, 상기 데이터 라인들 중 짝수 번째 데이터 라인들에 부극성에 기반한 데이터 전압들을 출력하는 표시장치.
제 6항에 있어서,
상기 데이터 구동부는 상기 제1 프레임에 후속되는 제2 프레임 동안, 상기 데이터 라인들 중 상기 짝수 번째 데이터 라인들에 정극성에 기반한 데이터 전압들을 출력하는 표시장치.
제 1 항에 있어서,
각 프레임 동안, 상기 데이터 라인들 중 홀수 번째 데이터 라인들에 제공되는 데이터 전압들 및 짝수 번째 데이터 라인들에 제공되는 데이터 전압들의 극성은 서로 반전되는 표시장치.
제 1 항에 있어서,
상기 표시패널에는 제1 및 제2 공통 전압 라인들이 배치되되,
상기 홀수 번째의 게이트 라인들에 연결된 화소들은 상기 제1 공통 전압 라인을 통해 상기 제1 공통 전압을 수신하며, 상기 짝수 번째의 게이트 라인들에 연결된 화소들은 상기 제2 공통 전압 라인을 통해 상기 제2 공통 전압을 수신하는 표시장치.
제 1 항에 있어서
상기 화소들 각각은,
상기 데이터 전압들 중 대응하는 데이터 전압을 제공받는 화소 전극;
상기 제1 공통 전압 또는 상기 제2 공통 전압을 제공받는 공통 전극; 및
상기 대응하는 데이터 전압 및 상기 제1 또는 제2 공통 전압 간의 차전압을 충전하는 액정 캐패시터를 포함하는 표시장치.
제 10 항에 있어서,
상기 제1 공통 전압은, 제1 프레임 동안 상기 게이트 라인들 중 홀수 번째의 게이트 라인들에 연결된 화소들의 액정 캐패시터에 충전된 전압 및, 상기 제1 프레임에 후속하는 제2 프레임 동안 상기 게이트 라인들 중 홀수 번째의 게이트 라인들에 연결된 화소들의 상기 액정 캐패시터에 충전된 전압 간에 기반하여 생성되는 표시장치.
제 10 항에 있어서,
상기 제2 공통 전압은, 제1 프레임 동안 상기 게이트 라인들 중 짝수 번째의 게이트 라인들에 연결된 화소들의 액정 캐패시터에 충전된 전압 및, 상기 제1 프레임에 후속하는 제2 프레임 동안 상기 게이트 라인들 중 짝수 번째의 게이트 라인들에 연결된 화소들의 상기 액정 캐패시터에 충전된 전압 간에 기반하여 생성되는 표시장치.
제 1 항에 있어서,
상기 표시패널에는 복수의 공통 전압 라인들이 배치되되,
상기 공통 전압 생성부는 상기 공통 전압 라인들에 상기 제1 및 제2 공통 전압들을 출력하는 표시장치.
제 1 항에 있어서,
상기 공통 전압 생성부는 상기 제1 및 제2 공통 전압들 이외의 복수의 공통 전압들을 더 출력하되,
상기 표시패널에는 복수의 공통 전압 라인들이 배치되며, 상기 공통 전압 생성부는 상기 공통 전압 라인들에 대응하는 상기 공통 전압들을 출력하는 표시장치.
제 1 항에 있어서,
상기 화소들은 Z-인버젼 방식에 기반하여 동작하는 표시장치.