KR20080076730A

KR20080076730A - 검출 회로 및 전원 시스템

Info

Publication number: KR20080076730A
Application number: KR1020080008063A
Authority: KR
Inventors: 마사토시 고쿠분; 다카시 마츠모토; 히데노부 이토
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2007-02-16
Filing date: 2008-01-25
Publication date: 2008-08-20
Also published as: TWI356174B; TW200835925A; CN101247081A; JP2008206225A; CN101247081B; US7982431B2; US20080252265A1; JP5029055B2; KR101068182B1

Abstract

본 발명은 회로 규모의 축소가 가능한 검출 회로를 제공하는 것을 목적으로 한다.

배터리 검출 회로(34)는 저항(R1)의 양단자의 전압이 입력되는 전류 증폭기(41)와, 저항(R2)의 양단자의 전압이 입력되는 전류 증폭기(42)를 갖는다. 전류 증폭기(41)는, 저항(R1)에 흐르는 전류(I out)를 검출하여 전류 검출 신호(S1)를 출력하고, 전류 증폭기(42)는, 저항(R2)에 흐르는 충전 전류(I chg)를 검출하여 충전 전류 검출 신호(S2)를 출력한다. 에러 증폭기(43)는, 제1 반전 입력 단자에 전류 검출 신호(S1)가 입력되고, 제2 반전 입력 단자에 충전 전류 검출 신호(S2)가 입력된다. 에러 증폭기(43)의 비반전 입력 단자에는 전류 기준 신호(I OUTM) 및 제한 전류 신호(I DAC)에 기초하는 기준 신호가 입력되어 있다. 에러 증폭기(43)는, 전류 검출 신호(S1)와 충전 전류 검출 신호(S2) 중 높은 쪽과 기준 신호를 비교하고, 그 비교 결과에 따른 오차 전압을 발생한다.

Description

검출 회로 및 전원 시스템{DETECTION CIRCUIT AND POWER SUPPLY SYSTEM}

본 발명은, 검출 회로 및 전원 시스템에 관한 것이다.

일반적으로 노트형 퍼스널 컴퓨터 등의 휴대형 전자기기는, 탑재된 배터리, 또는 접속된 AC 어댑터 등의 외부 전원에 의해 동작한다. 그리고, 전자기기에 탑재된 배터리는, 외부 전원이 접속되어 있을 때에, 상기 외부 전원으로부터 공급되는 충전 전류에 의해 충전된다. 그리고 휴대형 전자기기의 소형화와 함께, 검출 회로 및 전원 시스템의 규모 축소가 요구되고 있다.

종래, 전자기기에는 구동 전원으로서 2차 전지가 탑재되어 있는 것이 있고, 이러한 전자기기에는, 외부 전력원으로부터 공급되는 충전 전류에 의해 2차 전지를 충전하는 충전 회로가 구비되어 있다(예컨대, 특허 문헌 1 참조). 충전 회로의 동작예를 도 6에 따라서 설명한다.

전자기기에 탑재된 충전 회로(11)에는, 상기 전자기기에 접속된 입력 전력 어댑터(12)로부터 직류의 어댑터 전압(VAC)이 공급되어 있다. 충전 회로(11)는 DC/DC 컨버터이고, 어댑터 전압(VAC)을 전압 변환한 전압(V out)을 출력하며, 출력 전류(I out) 등에 기초하여, 전압(V out)을 제어한다. 자세하게는, 충전 회로(11) 는 출력 전류(I out)를 검출하기 위한 저항(R1)의 양단이 접속된 전류 증폭기(13a)와, 배터리(BT)에 공급하는 전류(I chg)를 검출하기 위한 저항(R2)의 양단이 접속된 전류 증폭기(13b)를 구비하고 있다. 각 전류 증폭기(13a, 13b)의 출력 단자는 각각 에러 증폭기(14a, 14b)에 접속되어 있다. 또한, 배터리(BT)의 단자 전압은 에러 증폭기(14c)에 입력되고, 저항(R1)의 양단자 전압은 승산기(15)에 입력되며, 그 승산기(15)는 에러 증폭기(14d)에 접속되어 있다. 그리고 저항(R1)에 흐르는 출력 전류(I out)와, 배터리(BT)에 접속된 저항(R2)에 흐르는 충전 전류(I chg)와, 배터리(BT)의 단자 전압에 기초하여, 에러 증폭기(14a 내지 14d)에 의해 제어 전류(I sc)가 흐르고, 그 제어 전류(I sc)에 기초하여 펄스폭 변조기(PWM)(17)는 MOS 트랜지스터(T1, T2)를 온/오프하는 듀티 사이클을 변경한다. 그 듀티 사이클에 따른 출력 전력이 시스템 DC/DC 컨버터(18)를 통해 시스템 회로(19)에 공급되고, 또한 동시에, 출력 전류에 의해 배터리(BT)가 충전된다.

[특허 문헌 1] 일본 특허 제3428955호 공보

그런데, 휴대형 전자기기의 소형화와 함께, 충전 회로의 회로 규모의 축소가 요구되고 있다. 그러나, 상기한 종래 회로에서는, 출력 전압(V out)을 제어하기 위한 검출 대상(출력 전류 등)마다 에러 증폭기가 필요하다. 그리고, 각 에러 증폭기의 출력 단자에는, 위상 보상을 위한 전자 부품을, 충전 회로의 칩에 대하여 외부 부착해야 한다. 이 때문에, 에러 증폭기가 많으면, 칩에 있어서의 외부 단자가 많아져 칩 면적의 축소에 대한 저해 요인이 된다.

본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로서, 그 목적은, 회로 규모의 축소가 가능한 검출 회로 및 전원 시스템을 제공하는 것에 있다.

상기 목적을 달성하기 위해, 청구항 1에 기재한 발명은, 복수의 저항의 양단자 전압이 각각 입력되어 저항에 흐르는 전류에 따른 신호를 출력하는 복수의 전류 증폭기와, 상기 복수의 전류 증폭기의 출력 신호와, 상기 복수의 저항에 흐르는 전류에 대응하여 각각 설정된 복수의 기준 신호에 기초하여, 대응하는 출력 신호와 기준 신호와의 차에 따른 신호를 출력하는 오차 증폭기를 포함하였다.

이 구성에 의하면, 복수의 전류 증폭기에 대하여 각각 오차 증폭기를 포함하는 구성과 비교하여, 하나의 오차 증폭기에 의해 복수의 전류 증폭기의 출력 신호와 기준 신호와의 차에 따른 신호를 출력할 수 있기 때문에, 위상 보상 등을 위해 외부 부착되는 전자 부품의 수가 적어지고, 그에 수반하여 칩에 형성되는 외부 패 드의 수를 적게 할 수 있기 때문에, 회로 규모의 축소가 가능해진다.

청구항 2에 기재한 발명은, 외부 전원으로부터 공급되는 직류의 전원 전압에 기초하여 동작하는 전자기기에 설치되고, 상기 외부 전원으로부터 공급되는 입력 전류와 2차 전지에 대한 충전 전류를 검출하며, 상기 입력 전류와 상기 충전 전류의 각각에 대응하여 설정된 기준값과 상기 입력 전류 및 상기 충전 전류와의 차에 따른 제어 전류를 생성하는 검출 회로로서, 상기 입력 전류를 검출한 제1 검출 신호를 출력하는 전류 증폭기와, 상기 충전 전류를 검출한 제2 검출 신호를 출력하는 전류 증폭기와, 상기 제1 및 제2 검출 신호가 입력되고, 상기 입력 전류와 상기 충전 전류에 따라서 설정된 기준 신호와, 상기 제1 및 제2 검출 신호 중 어느 하나의 신호와의 차에 따른 오차 신호를 출력하는 오차 증폭기를 포함하였다.

이 구성에 의하면, 복수의 전류 증폭기에 대하여 각각 오차 증폭기를 포함하는 구성과 비교하여, 하나의 오차 증폭기에 의해 복수의 전류 증폭기의 출력 신호와 기준 신호와의 차에 따른 신호를 출력할 수 있기 때문에, 위상 보상 등을 위해 외부 부착되는 전자부품의 수가 적어지고, 그에 수반하여 칩에 형성되는 외부 패드의 수를 적게 할 수 있기 때문에, 검출 회로의 회로 규모, 더 나아가서는 전원 시스템의 회로 규모의 축소가 가능해진다.

청구항 3에 기재한 발명은, 제1 저항의 양단자 전압이 입력되고, 이 제1 저항에 흐르는 전류에 따른 제1 검출 신호를 출력하는 제1 전류 증폭기와, 제2 저항의 양단자 전압이 입력되며, 이 제2 저항에 흐르는 전류에 따른 제2 검출 신호를 출력하는 제2 전류 증폭기와, 상기 제1 저항에 흐르는 전류와 상기 제2 저항에 흐 르는 전류의 각각에 대응하여 설정된 제1 및 제2 기준 신호가 입력되고, 이 제1 및 제2 기준 신호의 상대적인 차를 갖는 제1 및 제2 차 신호를 출력하는 감산기와, 상기 제1 검출 신호와 상기 제1 및 제2 차 신호를 연산한 결과를 갖는 신호를 출력하는 연산기와, 상기 연산기의 출력 신호와 상기 제2 검출 신호가 입력되며 상기 제1 기준 신호 또는 상기 제2 기준 신호가 입력되고, 상기 제1 기준 신호 또는 상기 제2 기준 신호와, 상기 출력 신호와 상기 제2 검출 신호 중 어느 하나와의 차에 따른 신호를 출력하는 오차 증폭기를 포함하였다.

이 구성에 의하면, 2개의 전류 증폭기에 대하여 각각 오차 증폭기를 포함하는 구성과 비교하여, 하나의 오차 증폭기에 의해 2개의 전류 증폭기의 출력 신호와 기준 신호와의 차에 따른 신호를 출력할 수 있기 때문에, 위상 보상 등을 위해 외부 부착되는 전자부품의 수가 적어지고, 그에 수반하여 칩에 형성되는 외부 패드의 수를 적게 할 수 있기 때문에, 검출 회로의 회로 규모, 더 나아가서는 전원 시스템의 회로 규모의 축소가 가능해진다.

청구항 4에 기재한 발명은, 청구항 3 기재의 검출 회로에 있어서, 상기 제1 전류 증폭기로부터 출력되는 제1 검출 신호를 레벨 변환하여 상기 연산기에 출력하는 제1 레벨 시프트 회로와, 상기 제1 및 제2 기준 신호의 각각을 레벨 변환하여 상기 감산기에 출력하는 제2 및 제3 레벨 시프트 회로를 포함하고, 상기 레벨 시프트 회로는, 각각의 출력 신호가, 상기 제2 검출 신호의 변동 범위 내가 되도록 레벨 변환하게 설정된다.

이 구성에 의하면, 검출하는 전류의 레벨이 상이한 복수의 전류와, 이들의 전류에 따라서 설정된 기준 신호의 레벨을 변환함으로써, 하나의 오차 증폭기에 의해 차에 따른 신호를 생성할 수 있게 된다.

청구항 5에 기재한 발명은, 청구항 1 내지 4 중 어느 한 항에 기재한 검출 회로에 있어서, 상기 오차 증폭기는, 기준 신호가 입력되는 하나의 단자와, 상기 기준 신호와 비교하는 복수의 신호가 각각 입력되는 복수의 단자와, 상기 복수의 신호 중 전압이 가장 낮은 신호와, 상기 기준 신호와의 차에 따른 오차 전압을 출력하는 오차 증폭 회로와, 상기 복수의 신호의 오프셋에 따른 바이어스 전류를 생성하는 바이어스 회로를 포함하고, 상기 바이어스 전류에 의해 상기 오차 증폭기에 있어서의 상기 복수의 신호를 보정한다.

이 구성에 의하면, 바이어스 회로에 의해 생성하는 바이어스 전류에 의해서 오차 증폭기에 있어서의 신호를 보정함으로써, 오차 증폭기에 입력되는 복수의 신호에 발생하는 오프셋에 의한 오동작을 방지할 수 있게 된다.

청구항 6에 기재한 발명은, 청구항 5 기재의 검출 회로에 있어서, 상기 오차 증폭 회로는, 한 쌍의 트랜지스터를 포함한 차동 증폭부와, 상기 복수의 신호가 제어 단자에 각각 공급되고, 상기 한 쌍의 트랜지스터 중 하나에 접속된 복수의 트랜지스터와, 상기 기준 신호가 제어 단자에 공급되며, 상기 한 쌍의 트랜지스터 중 하나에 접속된 트랜지스터와, 상기 바이어스 전류를 상기 복수의 트랜지스터에 공급하는 트랜지스터를 포함하였다.

이 구성에 의하면, 바이어스 회로에 의해 생성되는 바이어스 전류에 의해서 오차 증폭기에 있어서의 신호를 보정함으로써, 오차 증폭기에 입력되는 복수의 신 호에 발생하는 오프셋에 의한 오동작을 방지할 수 있게 된다.

청구항 7에 기재한 발명은, 직류의 출력 전압을 생성하는 외부 전원과, 상기 외부 전원의 출력 전압에 기초하여 동작하는 전자기기로 이루어지는 전원 시스템에 있어서, 상기 외부 전원은, 직류의 출력 전압을 생성하며 제어 전류에 따라서 상기 출력 전압을 변경하는 전압 제어 회로를 포함하고, 상기 전자기기는 2차 전지와, 상기 외부 전원의 출력 전압과 상기 2차 전지의 출력 전압 중 적어도 하나의 전압에 기초하여 동작하는 시스템 회로와, 상기 외부 전원의 출력 전류와 상기 2차 전지의 출력 전압과 상기 외부 전원의 출력 전류와 상기 2차 전지에 대한 충전 전류 중 적어도 2개와, 검출 대상에 따른 기준 신호와의 차에 따른 오차 신호를 생성하며, 복수의 오차 신호 중 하나에 기초하여 상기 제어 전류를 발생시키는 검출 회로를 포함하고, 상기 검출 회로는, 상기 외부 전원의 출력 전류와 상기 2차 전지의 출력 전압과 상기 외부 전원의 출력 전류와 상기 2차 전지에 대한 충전 전류 중 적어도 2개와, 기준 신호와의 차에 따른 오차 신호를 생성하는 오차 증폭기를 포함하여, 이 오차 신호에 기초하여 상기 제어 전류를 발생시키도록 하였다.

청구항 8에 기재한 발명은, 직류의 출력 전압을 생성하는 외부 전원과, 상기 외부 전원의 출력 전압에 기초하여 동작하는 전자기기로 이루어지는 전원 시스템으로서, 상기 외부 전원은, 직류의 출력 전압을 생성하며 제어 전류에 따라서 상기 출력 전압을 변경하는 전압 제어 회로를 포함하고, 상기 전자기기는, 2차 전지와, 상기 외부 전원의 출력 전압과 상기 2차 전지의 출력 전압 중 적어도 하나의 전압에 기초하여 동작하는 시스템 회로와, 상기 제어 전류를 발생시키는 검출 회로를 포함하며, 상기 검출 회로는, 상기 외부 전원의 출력 전류가 흐르는 제1 저항의 양단자 전압이 입력되고, 이 출력 전류에 따른 제1 검출 신호를 출력하는 제1 전류 증폭기와, 상기 2차 전지에 대한 충전 전류가 흐르는 제2 저항의 양단자 전압이 입력되며, 이 충전 전류에 따른 제2 검출 신호를 출력하는 제2 전류 증폭기와, 상기 출력 전류와 상기 충전 전류의 각각에 대응하여 설정된 제1 및 제2 기준 신호가 입력되고, 이 제1 및 제2 기준 신호의 상대적인 차를 갖는 제1 및 제2 차 신호를 출력하는 감산기와, 상기 제1 검출 신호와 상기 제1 및 제2 차 신호를 연산한 결과를 갖는 신호를 출력하는 연산기와, 상기 연산기의 출력 신호와 상기 제2 검출 신호가 입력되며 상기 제1 기준 신호 또는 상기 제2 기준 신호가 입력되고, 상기 제1 기준 신호 또는 상기 제2 기준 신호와, 상기 출력 신호와 상기 제2 검출 신호 중 어느 하나와의 차에 따른 신호를 출력하는 오차 증폭기를 포함하여, 상기 오차 증폭기의 출력 신호에 기초하여 상기 제어 전류를 발생시키도록 하였다.

이 구성에 의하면, 복수의 전류 증폭기에 대하여 각각 오차 증폭기를 포함하는 구성과 비교하여, 하나의 오차 증폭기에 의해 복수의 전류 증폭기의 출력 신호 와 기준 신호와의 차에 따른 신호를 출력할 수 있기 때문에, 위상 보상 등을 위해 외부 부착되는 전자부품의 수가 적어지고, 그에 수반하여 칩에 형성되는 외부 패드의 수를 적게 할 수 있기 때문에, 검출 회로의 회로 규모, 더 나아가서는 전원 시스템의 회로 규모의 축소가 가능해진다.

청구항 9에 기재한 발명은, 청구항 8 기재의 전원 시스템에 있어서, 상기 검출 회로는, 상기 제1 전류 증폭기로부터 출력되는 제1 검출 신호를 레벨 변환하여 상기 연산기에 출력하는 제1 레벨 시프트 회로와, 상기 제1 및 제2 기준 신호의 각각을 레벨 변환하여 상기 감산기에 출력하는 제2 및 제3 레벨 시프트 회로를 포함하고, 상기 레벨 시프트 회로는, 각각의 출력 신호가 상기 제2 검출 신호의 변동 범위 내가 되도록 레벨 변환하게 설정된다.

이 구성에 의하면, 검출하는 전류의 레벨이 상이한 복수의 전류와, 이들 전류에 따라서 설정된 기준 신호의 레벨을 변환함으로써, 하나의 오차 증폭기에 의해 차에 따른 신호를 생성할 수 있게 된다.

청구항 10에 기재한 발명은, 청구항 7 내지 청구항 9 중 어느 한 항에 기재한 전원 시스템에 있어서, 상기 오차 증폭기는, 기준 신호가 입력되는 하나의 단자와, 상기 기준 신호와 비교하는 복수의 신호가 각각 입력되는 복수의 단자와, 상기 복수의 신호 중 전압이 가장 낮은 신호와 상기 기준 신호와의 차에 따른 오차 전압을 출력하는 오차 증폭 회로와, 상기 복수의 신호의 오프셋에 따른 바이어스 전류를 생성하는 바이어스 회로를 포함하고, 상기 바이어스 전류에 의해 상기 오차 증폭기에 있어서의 상기 복수의 신호를 보정하도록 하였다.

본 발명에 의하면, 회로 규모의 축소가 가능한 전원 시스템, 검출 회로 및 전원 시스템을 제공할 수 있다.

이하, 본 발명을 구체화한 일 실시형태를 도 1 내지 도 5에 따라서 설명한다.

도 1은, 전원 시스템의 개략 구성도이다. 전원 시스템은, 외부 전원으로서의 AC 어댑터(21)와, 그 AC 어댑터(21)에 접속된 전자기기(31)로 구성되어 있다. AC 어댑터(21)는 교류 전원(AC)에 접속되고, 이 교류 전원(AC)으로부터 공급되는 상용 교류 전압은 AC 어댑터(21)의 전압 변환 회로(22)에 입력된다. 전압 변환 회로(22)는 교류 전압을 교류-직류 변환하여 생성한 직류 전압을 출력한다. 전압 제어 회로(23)는 제어 전류(I sc)가 입력되고, 이 제어 전류(I sc)에 기초하여, 직류 전압으로부터 제어된 어댑터 전압(VAC)을 생성한다. 이 어댑터 전압(VAC)은 전자기기(31)에 공급된다.

어댑터 전압(VAC)은 저항(R1)을 통해 시스템 DC/DC 컨버터(32)에 공급된다. 시스템 DC/DC 컨버터(32)에는 저항(R2)을 통해 2차 전지(배터리)(BT)가 접속되어 있다. 시스템 DC/DC 컨버터(32)는, 어댑터 전압(VAC)과 배터리로부터 공급되는 배 터리 전압에 기초하여, 입력 전압을 전압 변환하여 생성한 시스템 전압(VS)을 시스템 회로(33)에 공급한다. 따라서, 시스템 회로(33)에는, AC 어댑터(21)로부터 공급되는 전력과, 배터리(BT)로부터 공급되는 전력 중 적어도 하나에 의한 전력이 공급된다. 시스템 회로(33)는, 전자기기(31)의 각종 기능을 제공하는 회로이다.

저항(R1) 및 저항(R2)은 배터리 검출 회로(34)에 접속되어 있다. 배터리 검출 회로(34)는, 저항(R1)의 양단자에 접속되고, 저항(R2)과 배터리(BT) 사이에 접속되어 있다. 배터리 검출 회로(34)는, 저항(R1)의 양단자 사이의 전위차에 기초하여, 이 저항(R1)에 흐르는 전류(I out)를 검출한다. 또한, 배터리 검출 회로(34)는, 저항(R2)의 양단자 사이의 전위차에 기초하여, 이 저항(R2)에 흐르는 전류(I chg)를 검출한다. 또한, 배터리 검출 회로(34)는, 시스템 DC/DC 컨버터(32)에 공급되는 전압[또는 어댑터 전압(VAC)]과 배터리(BT)의 단자 전압을 검출한다. 그리고, 배터리 검출 회로(34)는 검출한 전류, 전압에 기초하여, 제어 전류(I sc)를 생성한다. 이 제어 전류(I sc)는, AC 어댑터(21)의 전압 제어 회로(23)에 공급된다. 따라서 AC 어댑터(21)의 전압 제어 회로(23)는, 배터리 검출 회로(34)로부터 출력되는 제어 전류(I sc)에 따라서, 어댑터 전압(VAC)을 제어한다.

다음에, AC 어댑터(21)의 구성예를 설명한다. 도 2에 도시하는 바와 같이, 전압 변환 회로(22)의 출력 단자는 제1 트랜지스터(T11)의 제1 단자(예컨대 소스)에 접속되고, 제1 트랜지스터(T11)의 제2 단자(예컨대 드레인)는 초크 코일(L1)의 제1 단자에 접속되며, 초크 코일(L1)의 제2 단자는 제1 단자(P1)에 접속되어 있다. 또한, 제1 트랜지스터(T11)의 제2 단자는 제2 트랜지스터(T12)의 제1 단자(예컨대 드레인)에 접속되고, 그 제2 트랜지스터(T12)의 제2 단자(예컨대 소스)는 그라운드에 접속되어 있다. 제1 트랜지스터(T11)의 제어 단자(게이트)와 제2 트랜지스터(T12)의 제어 단자(게이트)는 펄스폭 변조기(PWM)(24)에 접속되어 있다. 본 실시형태에 있어서, 제1 트랜지스터(T11)는 P채널 MOS 트랜지스터이며, 제2 트랜지스터(T12)는 N채널 MOS 트랜지스터이다. 또한, 도면에는 각 트랜지스터(T11, T12)의 보디 다이오드를 도시하고 있다.

상기 초크 코일(L1)의 제1 단자는 다이오드(D1)의 캐소드에 접속되고, 다이오드(D1)의 애노드는 그라운드에 접속되어 있다. 제1 단자(P1)는 평활용 콘덴서(C1)의 제1 단자에 접속되고, 콘덴서(C1)의 제2 단자는 그라운드에 접속되어 있다. 제2 단자(P2)는 그라운드에 접속되고, 제3 단자(P3)는 펄스폭 변조기(PWM)(24)에 접속되어 있다.

펄스폭 변조기(24)에는 제3 단자(P3)를 통해 제어 전류(I sc)가 입력되어 있다. 펄스폭 변조기(PWM)(24)는, 소정의 듀티 사이클로써 제1 트랜지스터(T11)와 제2 트랜지스터(T12)를 상보적으로 온/오프 제어한다. 제1 트랜지스터(T11)의 스위칭 동작에 의해, 그 트랜지스터(T11)의 출력 전류는, 초크 코일(L1) 및 콘덴서(C1)에 의해 평활된다. 여기서, 제1 트랜지스터(T11)의 온시에는, 전압 변환 회로(22)의 출력 전압이 이 트랜지스터(T11)를 통해 LC 회로[초크 코일(L1)과 콘덴서(C1)로 이루어지는 평활 회로]에 공급된다. 제1 트랜지스터(T11)가 오프되면, 다이오드(D1)를 통해 전류 경로가 형성된다. 이 때, 제1 트랜지스터(T11)의 온시에 초크 코일(L1)에 축적된 에너지가 제1 단자(P1)측으로 방출된다.

또한, 펄스폭 변조기(24)는 제어 전류(I sc)에 응답하여 듀티 사이클을 변경한다. 자세하게는, 펄스폭 변조기(24)는, 제어 전류(I sc)의 전류값에 따라서 제1 트랜지스터(T11)를 온하는 기간을 변화시키도록, 듀티 사이클을 변경한다. AC 어댑터(21)로부터 출력되는 어댑터 전압(VAC)은, 제1 트랜지스터(T11)의 온기간에 대응한다. 제1 트랜지스터(T11)의 온기간이 길면, 초크 코일(L1)에 축적되는 에너지가 많아져 높은 어댑터 전압(VAC)이 출력되고, 제1 트랜지스터(T11)의 온기간이 짧으면, 초크 코일(L1)에 축적되는 에너지가 적어져 낮은 어댑터 전압(VAC)이 출력된다.

따라서, AC 어댑터(21)는, 제어 전류(I sc)에 따라서 어댑터 전압(VAC)을 변경한다. 그리고 제어 전류(I sc)가 공급되지 않을 때, AC 어댑터(21)는, 예컨대 최저 전압의 어댑터 전압(VAC)을 출력한다. 이 경우, 교류 전원(AC)에 접속한 AC 어댑터(21)를 전자기기(31)에 접속한 경우, 제어 전류(I sc)가 0(제로)이기 때문에, 최저 전압의 어댑터 전압(VAC)을 전자기기(31)에 공급한다. 이 때문에, 전자기기(31)에 탑재된 배터리(BT)에 대하여 큰 돌입 전류가 흐르는 것을 막을 수 있다.

다음에, 제어 전류(I sc)를 생성하는 구성, 즉 전자기기(31)에 탑재된 배터리 검출 회로(34)의 구성을 설명한다.

AC 어댑터(21)에 의해 생성된 어댑터 전압(VAC)은, 전자기기(31)의 제1 단자(P11)에 접속된 저항(R1)을 통해 시스템 DC/DC 컨버터(32)에 공급된다. 이 저항(R1)에는 AC 어댑터(21)로부터 공급되는 전류(I out)[전자기기(31)에 있어서는 입력 전류(Iin)]가 흐른다. 또한, 어댑터 전압(VAC)은 저항(R1) 및 저항(R2)을 통 해 배터리(BT)에 공급된다. 이 저항(R2)에는, 배터리(BT)에 대한 충전 전류(I chg)가 흐른다.

저항(R1)의 양단자는 배터리 검출 회로(34)의 전류 증폭기(41)의 입력 단자에 접속되고, 저항(R2)의 양단자는, 전류 증폭기(42)의 입력 단자에 접속되어 있다. 전류 증폭기(41)는, 저항(R1)에 흐르는 전류(I out), 즉 AC 어댑터(21)의 출력 전류를 검출하고, 그 검출 결과에 따른 전류 검출 신호(S1)를 오차 증폭기로서의 에러 증폭기(43)에 출력한다. 전류 증폭기(42)는, 저항(R2)에 흐르는 전류(I chg), 즉 배터리(BT)에 대한 충전 전류(I chg)를 검출하고, 그 전류량에 따른 충전 전류 검출 신호(S2)를 에러 증폭기(43)에 출력한다.

에러 증폭기(43)는 2개의 반전 입력 단자와 하나의 비반전 입력 단자를 갖고 있다. 에러 증폭기(43)는, 제1 반전 입력 단자에 전류 검출 신호(S1)가 입력되고, 제2 반전 입력 단자에 충전 전류 검출 신호(S2)가 입력된다. 에러 증폭기(43)의 비반전 입력 단자에는 전류 기준 신호(I OUTM) 및 제한 전류 신호(I DAC)에 기초하는 기준 신호가 입력되어 있다. 전류 기준 신호(I OUTM)는, 전자기기(31)에 있어서 사용되는 총 전류량에 따라서 설정되어 있고, 제한 전류 신호(I DAC)는 배터리(BT)의 충전 전류에 따라서 설정된 전압값으로 설정되어 있다. 에러 증폭기(43)는, 전류 검출 신호(S1)와 충전 전류 검출 신호(S2) 중 낮은 쪽과 기준 신호를 비교하여, 그 비교 결과에 따른 오차 전압을 발생한다.

저항(R2)과 배터리(BT) 사이의 접속점은, 에러 증폭기(44)의 반전 입력 단자에 접속되어 있다. 그 에러 증폭기(44)의 비반전 입력 단자에는, 전압 제한 신 호(VDAC)가 입력된다. 에러 증폭기(44)는 배터리(BT)의 단자 전압과 전압 제한 신호(VDAC)와의 차를 증폭한 오차 전압을 발생한다.

상기 저항(R1)의 양단자는 승산기(45)에 접속되어 있다. 승산기(45)는, 저항(R1)의 단자 전압, 즉 어댑터 전압(VAC)을 검출하고, 저항(R1)의 양단자 간 전압에 의해 총전류량을 검출한다. 그리고 승산기(45)는, 어댑터 전압(VAC)과 총전류량을 승산한 결과, 즉 총전력량에 따른 전력 검출 신호(PWRO)를 에러 증폭기(46)에 출력한다. 에러 증폭기(46)는, 반전 입력 단자에 전력 검출 신호(PWRO)가 입력되고, 비반전 입력 단자에 전력 제한 신호(PWRM)가 입력된다. 에러 증폭기(46)는, 전력 검출 신호(PWRO)와 전력 제한 신호(PWRM)와의 차를 증폭한 오차 전압을 발생한다.

즉, 본 실시형태의 배터리 검출 회로(34)는, 종래예의 충전 회로(11)(도 6 참조)와 동일한 수의 검출 대상에 대한 오차 전압을, 3개의 에러 증폭기(43, 44, 46)에 의해 생성하고 있다. 더 자세하게는, 종래예에서는, 저항(R1)에 흐르는 전류(I out)와, 배터리(BT)에 대한 충전 전류(I chg)에 대한 오차 전압을 2개의 에러 증폭기(14a, 14b)로써 생성했었지만, 본 실시형태에서는 하나의 에러 증폭기(43)에 의해 생성하고 있다. 이 때문에, 칩에 대한 외부 부착 부품의 수가 적어지고, 즉 외부 단자가 적어지기 때문에, 칩이나 그 칩을 밀봉한 패키지의 사이즈를 작게 할 수 있다.

에러 증폭기(43, 44, 46)의 출력 단자에는 다이오드(D11, D12, D13)의 캐소드가 각각 접속되어 있다. 다이오드(D11 내지 D13)의 애노드는 공통 접속되고, 전 류 전압 변환 회로(47)에 접속되어 있다. 다이오드(D11 내지 D13)는, 각 에러 증폭기(43, 44, 46)의 출력 전압 중, 가장 큰 전압에 의존한 전류(오차 전류)를 전류 전압 변환 회로(47)에 전달한다. 이것은, 각 검출값 중, 가장 큰 에러(오차)의 검출값이다.

전류 전압 변환 회로(47)의 출력 단자에는, 정전류원을 구성하는 트랜지스터(T21)의 제어 단자(게이트)가 접속되어 있다. 전류 전압 변환 회로(47)는, 전류량에 비례한 전압값의 신호를 트랜지스터(T21)의 게이트에 공급한다. 이 트랜지스터(T21)는, 본 실시형태에서는 P채널 MOS 트랜지스터이고, 소스에 어댑터 전압(VAC)이 공급되며, 드레인이 제3 단자(P13)에 접속되어 있다. 전자기기(31)의 제2 단자(P12)는 그라운드에 접속되어 있다.

트랜지스터(T21)는, 게이트에 공급되는 전압에 따른 저항체로서 동작하고, 그 저항값에 따른 제어 전류(I sc)를 흘린다. 상기한 바와 같이, 트랜지스터(T21)는 P채널 MOS 트랜지스터이기 때문에, 높은 게이트 전압에서는 저항값이 크고, 낮은 게이트 전압에서는 저항값이 작다. 따라서, 전류 전압 변환 회로(47)의 출력 전압이 높은, 즉 검출 결과에 있어서 에러(오차)가 큰 경우, 트랜지스터(T21)는 적은 제어 전류(I sc)를 흘리고, 전류 전압 변환 회로(47)의 출력 전압이 낮은, 즉 검출 결과에 있어서 에러(오차)가 작은 경우, 트랜지스터(T21)는 큰 제어 전류(I sc)를 흘리도록 동작한다.

배터리(BT)가 탑재되어 있지 않은 경우, 에러 증폭기(44)에 입력되는 단자 전압은 0(제로)이다. 또한 에러 증폭기(43)에 의해서 검출되는 충전 전류는 0이다. 따라서 에러(오차)가 커, 전류 전압 변환 회로(47)의 입력 전류가 크다. 이 때, 트랜지스터(T21)는 적은 제어 전류(I sc)를 흘리기 때문에, AC 어댑터(21)의 전압 제어 회로(23)는, 낮은 어댑터 전압(VAC)을 출력한다. 이 상태에서 배터리(BT)를 장착한 경우, 배터리(BT)의 단자 전압과, AC 어댑터(21)로부터 공급되는 어댑터 전압(VAC)과의 차가 적어져 배터리(BT)에 대한 돌입 전류가 억제된다.

상기와 같이 구성된 전원 시스템에 있어서, 동작 정지시 등과 같이 동작 전원 전압이 저하된 경우, 배터리 검출 회로(34)는, 제어 전류(I sc)를 적게 하도록 동작하기 때문에, AC 어댑터(21)는 낮은 어댑터 전압(VAC)을 발생시킨다. 따라서 배터리 검출 회로(34)에 있어서, 동작적으로 전원 전압에 여유가 발생하고, 동작 조건을 완화한다. 또한 AC 어댑터(21)는 낮은 어댑터 전압(VAC)을 공급하기 때문에, 낮은 입력 전압에 있어서 전자기기(31)가 동작을 정지하게 되어, 저전압시에 높은 어댑터 전압(VAC)이 공급되어 회로에 손상을 일으키는 것을 막을 수 있다.

다음에, 에러 증폭기(43)에 관한 구성을 설명한다.

상기에 있어서의 에러 증폭기(43)에 관한 설명은, 도 2에 따라서, 원리적인 동작의 설명이다. 실회로에서는, 도 3에 도시하는 바와 같이, 복수의 회로가 요구된다. 이들 회로는, 2개의 기준 신호인 전류 기준 신호(I OUTM) 및 제한 전류 신호(I DAC)에 대하여 하나의 에러 증폭기(43)로써 오차 전압을 생성하기 위해 필요하다. 또한, 이들 회로는, 종래예에 있어서의 에러 증폭기(14a, 14b)를, 본 실시형태의 에러 증폭기(43)로 단순히 대체하는 경우에 필요로 한다.

상술하면, 전류 증폭기(41)의 출력 신호(S1)는 레벨 시프트 회로(51)에 입력 된다. 레벨 시프트 회로(51)는, 입력 신호 레벨을, 전류 증폭기(42)의 출력 신호(S2)의 변동 범위에 대응한 레벨로 변환하고, 그 변환 후의 신호(S11)를 가감산기(52)에 출력한다. 레벨 시프트 회로(53)는, 전류 기준 신호(I OUTM)의 레벨을 변환한 신호(S12)를 출력한다. 마찬가지로, 레벨 시프트 회로(54)는, 제한 전류 신호(I DAC)의 레벨을 변환한 신호(S13)를 출력한다. 또한, 레벨 시프트 회로(53, 54)는, 레벨 시프트 회로(51)와 마찬가지로, 입력 신호를 전류 증폭기(42)의 출력 신호(S2)의 변동 범위에 대응한 레벨로 변환한다.

감산기(55)의 입력 단자 A에는 레벨 시프트 회로(54)로부터 출력되는 신호(S13)가 입력되고, 입력 단자 B에는 레벨 시프트 회로(53)로부터 출력되는 신호(S12)가 입력된다. 감산기(56)의 입력 단자 A에는 레벨 시프트 회로(53)로부터 출력되는 신호(S12)가 입력되고, 입력 단자 B에는 레벨 시프트 회로(54)로부터 출력되는 신호(S13)가 입력된다.

감산기(55, 56)는, 입력 단자 A의 신호 레벨로부터 입력 단자 B의 신호 레벨을 감산한 값을 갖는 신호(S14, S15)를 출력한다. 양 감산기(55, 56)의 입력 단자 A, B에는, 신호(S12, S13)가 교차하도록 입력되어 있다. 따라서, 감산기(55, 56)로부터 출력되는 신호(S14, S15)는, 절대값이 동일하며, 부호가 반대의 신호가 된다.

가감산기(52)는, 복수의 입력 단자(A, B, C)를 가지며, 각 입력 단자(A 내지 C)의 신호 레벨을 가감산한 결과의 값을 갖는 신호(S16)를 출력한다. 본 실시형태에서는, 가감산기(52)는, 입력 단자 A의 신호 레벨에 입력 단자 B의 신호 레벨을 가산하고, 입력 단자 C의 신호 레벨을 감산한 값(=A+B-C)을 갖는 신호(S16)를 출력 한다.

가감산기(52)의 출력 신호(S16)는 에러 증폭기(43)의 반전 입력 단자에 입력된다. 에러 증폭기(43)의 반전 입력 단자에는, 전류 증폭기(42)로부터 출력되는 신호(S2)가 입력된다. 그리고, 에러 증폭기(43)의 비반전 입력 단자에는, 레벨 시프트 회로(54)로부터 출력되는 신호(S13)가 기준 신호(Vref)로서 입력된다. 에러 증폭기(43)는, 신호(S2)와 신호(S16) 중 낮은 레벨의 신호와 기준 신호(Vref)의 레벨을 비교하고, 그 비교 결과에 따른 오차 전압을 출력한다.

다음에, 에러 증폭기(43)의 구성을 설명한다.

도 4는, 에러 증폭기의 회로 구성예를 도시하는 회로도이다. 에러 증폭기(43)는, 바이어스 회로(bias circuit)(43a)와, 오차 증폭 회로(error Amp)(43b)로 구성되어 있다. 바이어스 회로(43a)는, 에러 증폭기(43)에 있어서의 오프셋 전압에 의한 오동작을 방지하기 위해 설치되어 있다. 본 실시형태의 에러 증폭기(43)는, 2개의 반전 입력 단자를 갖고 있고, 이들 단자로부터 입력되는 신호에 각각 오프셋 전압이 발생한다. 이 때문에, 바이어스 회로(43a)는, 2개의 입력 신호에 기초하여, 오차 증폭 회로(43b)의 차동 입력에 있어서의 전류를 보정하도록 하고 있다. 오차 증폭 회로(43b)는, 2개의 반전 입력 단자에 공급되는 신호 중, 전압이 낮은 신호와 기준 신호와의 차에 따른 신호를 출력한다.

반전 입력 단자(P21, P22)는, 바이어스 회로(43a)의 차동 증폭부를 구성하는 한 쌍의 PNP 트랜지스터(Q1, Q2)의 베이스에 접속되어 있다. 트랜지스터(Q1, Q2)의 이미터가 서로 접속되고 정전류원(61)에 접속되고, 그 정전류원(61)은 고전위 전 원(Vdd)에 접속되어 있다. 트랜지스터(Q1, Q2)의 콜렉터는 각각 NPN 트랜지스터(Q3, Q4)의 콜렉터에 접속되고, 양 트랜지스터(Q3, Q4)의 이미터는 그라운드에 접속되어 있다.

상기 반전 입력 단자(P21, P22)는 각각 차동 증폭 회로(62)의 비반전 입력 단자와 반전 입력 단자에 접속되어 있다. 차동 증폭 회로(62)의 출력 신호는 NPN 트랜지스터(Q5)의 베이스에 공급되고, 차동 증폭 회로(62)의 반전 출력 신호는 NPN 트랜지스터(Q6)의 베이스에 공급되어 있다. 양 트랜지스터(Q5, Q6)의 이미터는 그라운드에 접속되어 있다. 트랜지스터(Q5)의 콜렉터는 상기 트랜지스터(Q4)의 베이스에 접속되고, 트랜지스터(Q6)의 콜렉터는 상기 트랜지스터(Q3)의 베이스에 접속되어 있다.

트랜지스터(Q3)의 베이스는 같은 트랜지스터(Q3)의 콜렉터에 접속되고, NPN 트랜지스터(Q7)의 베이스에 접속되어 있다. 트랜지스터(Q7)의 이미터는 그라운드에 접속되고, 트랜지스터(Q7)의 콜렉터는 트랜지스터(Q8)의 콜렉터에 접속되어 있다.

트랜지스터(Q4)의 베이스는 같은 트랜지스터(Q4)의 콜렉터에 접속되고, NPN 트랜지스터(Q8)의 베이스에 접속되어 있다. 트랜지스터(Q8)의 이미터는 그라운드에 접속되고, 트랜지스터(Q8)의 콜렉터는 PNP 트랜지스터(Q9)의 콜렉터에 접속되어 있다.

트랜지스터(Q9)의 베이스는 같은 트랜지스터(Q9)의 콜렉터에 접속되고, 트랜지스터(Q10)의 베이스에 접속되어 있다. 트랜지스터(Q9, Q10)의 이미터는 고전위 전원(Vdd)에 접속되어 있다.

트랜지스터(Q10)에는 병렬로 정전류원(63)이 접속되어 있다. 트랜지스터(Q10)의 콜렉터는 한 쌍의 PNP 트랜지스터(Q11, Q12)의 이미터에 접속되고, 오차 증폭 회로(43b)의 차동 증폭부를 구성하는 하나의 PNP 트랜지스터(Q13)의 베이스에 접속되어 있다. 트랜지스터(Q11)의 베이스는 반전 입력 단자(P22)에 접속되고, 트랜지스터(Q12)의 베이스는 반전 입력 단자(P21)에 접속되어 있다. 트랜지스터(Q11, Q12)의 콜렉터는 그라운드에 접속되어 있다.

트랜지스터(Q13)의 이미터는 차동 입력을 구성하는 하나의 PNP 트랜지스터(Q14)의 이미터에 접속되고, 양 트랜지스터(Q13, Q14)의 접속점은 정전류원(64)에 접속되어 있다. 양 트랜지스터(Q13, Q14)의 콜렉터는, 전류 미러를 구성하는 한 쌍의 NPN 트랜지스터(Q15, Q16)의 콜렉터에 접속되고, 양 트랜지스터(Q15, Q16)의 이미터는 그라운드에 접속되어 있다. 트랜지스터(Q15)의 베이스는 같은 트랜지스터(Q15)의 콜렉터에 접속되고, 트랜지스터(Q16)의 베이스에 접속되어 있다. 그리고 트랜지스터(Q16)의 콜렉터로부터 오차 전압이 출력된다.

트랜지스터(Q14)의 베이스는 정전류원(65)에 접속되고, PNP 트랜지스터(Q17)의 이미터에 접속되어 있다. 트랜지스터(Q17)의 베이스에는 기준 신호(Vref)가 공급되고, 트랜지스터(Q17)의 콜렉터는 그라운드에 접속되어 있다.

상기한 바와 같이 구성된 바이어스 회로(43a)에 있어서, 트랜지스터(Q1, Q2)의 콜렉터 전류는, 2개의 입력 단자에 공급되는 신호의 전압에 따라서, 상보적으로 변화한다. 입력 단자(P21)의 단자 전압에 대한 트랜지스터(Q1)의 콜렉터 전류의 변화를 도 5(a)에 도시하고, 입력 단자(P22)의 단자 전압에 대한 트랜지스터(Q2)의 콜렉터 전류의 변화를 도 5(b)에 도시한다.

트랜지스터(Q3, Q7)는 전류 미러 회로를 구성하고, 트랜지스터(Q3)에 흐르는 전류[=트랜지스터(Q1)의 콜렉터 전류]와 같은 전류가 트랜지스터(Q7)에 흐른다. 마찬가지로, 트랜지스터(Q4, Q8)는 전류 미러 회로를 구성하고, 트랜지스터(Q4)에 흐르는 전류[=트랜지스터(Q2)의 콜렉터 전류]와 같은 전류가 트랜지스터(Q8)에 흐른다.

트랜지스터(Q5, Q6)는 스위치로서 동작하고, 2개의 입력 단자에 공급되는 신호의 레벨에 따라서 상보적으로 온/오프한다. 예컨대 트랜지스터(Q5)가 온하고, 트랜지스터(Q6)가 오프한 경우, 온한 트랜지스터(Q5)는 트랜지스터(Q4, Q8)의 베이스를 그라운드에 접속시킨다. 그 결과, 트랜지스터(Q9)에는, 트랜지스터(Q7)에 흐르는 전류, 즉 트랜지스터(Q1)의 콜렉터 전류와 같은 전류가 흐른다. 마찬가지로, 트랜지스터(Q6)가 온[트랜지스터(Q5)가 오프]한 경우, 트랜지스터(Q9)에는 트랜지스터(Q8)에 흐르는 전류, 즉 트랜지스터(Q2)의 콜렉터 전류와 같은 전류가 흐른다.

트랜지스터(Q9)와 트랜지스터(Q10)는 전류 미러 회로를 구성하고, 트랜지스터(Q9)에 흐르는 전류와 같은 전류가 트랜지스터(Q10)에 흐른다. 그 결과, 트랜지스터(Q10)의 콜렉터 전류는, 도 5(c)에 도시하는 바와 같이, 양 입력 단자에 있어서의 단자 전압의 차전압에 대하여, 양단자에 공급되는 신호에 발생하는 오프셋 전압에 따른 바이어스 전류가 흐른다. 이 전류를, 정전류원(63)이 트랜지스터(Q11, Q12)에 흘리는 전류에 가함으로써, 오프셋 전압을 캔슬할 수 있다.

이상 기술한 바와 같이, 본 실시형태에 의하면, 이하의 효과를 나타낸다.

(1) 배터리 검출 회로(34)는 저항(R1)의 양단자의 전압이 입력되는 전류 증폭기(41)와, 저항(R2)의 양단자의 전압이 입력되는 전류 증폭기(42)를 갖는다. 전류 증폭기(41)는, 저항(R1)에 흐르는 전류(I out), 즉 AC 어댑터(21)의 출력 전류를 검출하고, 그 검출 결과에 따른 전류 검출 신호(S1)를 에러 증폭기(43)에 출력한다. 전류 증폭기(42)는, 저항(R2)에 흐르는 전류(I chg), 즉 배터리(BT)에 대한 충전 전류(I chg)를 검출하고, 그 전류량에 따른 충전 전류 검출 신호(S2)를 에러 증폭기(43)에 출력한다.

에러 증폭기(43)는, 2개의 반전 입력 단자와 하나의 비반전 입력 단자를 갖고 있다. 에러 증폭기(43)는, 제1 반전 입력 단자에 전류 검출 신호(S1)가 입력되고, 제2 반전 입력 단자에 충전 전류 검출 신호(S2)가 입력된다. 에러 증폭기(43)의 비반전 입력 단자에는 전류 기준 신호(I OUTM) 및 제한 전류 신호(I DAC)에 기초하는 기준 신호가 입력되어 있다. 전류 기준 신호(I OUTM)는, 전자기기(31)에 있어서 사용되는 총전류량에 따라서 설정되어 있고, 제한 전류 신호(I DAC)는 배터리(BT)의 충전 전류에 따라서 설정된 전압값으로 설정되어 있다. 에러 증폭기(43)는, 전류 검출 신호(S1)와 충전 전류 검출 신호(S2) 중 낮은 쪽과 기준 신호를 비교하고, 그 비교 결과에 따른 오차 전압을 발생한다. 그 결과, 칩에 대한 외부 부착 부품의 수가 적어지는, 즉 외부 단자가 적어지기 때문에, 칩이나 그 칩을 밀봉한 패키지의 사이즈를 작게 할 수 있다.

(2) 에러 증폭기(43)는, 바이어스 회로(43a)와, 오차 증폭 회로(43b)로 구성되어 있다. 2개의 입력 신호에 기초하여, 오차 증폭 회로(43b)의 차동 입력에 있어 서의 전류를 보정한다. 그 결과, 에러 증폭기(43)에 있어서의 오프셋 전압에 의한 오동작을 방지할 수 있다.

(3) AC 어댑터(21)는, 제어 전류(I sc)에 따라서 어댑터 전압(VAC)을 변경한다. 그리고 제어 전류(I sc)가 공급되지 않을 때, AC 어댑터(21)는, 최저 전압의 어댑터 전압(VAC)을 출력한다. 이 때문에, 교류 전원(AC)에 접속한 AC 어댑터(21)를 전자기기(31)에 접속한 경우, 제어 전류(I sc)가 0(제로)이기 때문에, 최저 전압의 어댑터 전압(VAC)을 전자기기(31)에 공급한다. 이 때문에, 전자기기(31)에 탑재된 배터리(BT)에 대하여 큰 돌입 전류가 흐르는 것을 막을 수 있다.

(4) 배터리(BT)가 탑재되어 있지 않은 경우, 에러 증폭기(44)에 입력되는 단자 전압은 0(제로)이다. 또한, 에러 증폭기(43)에 의해서 검출되는 충전 전류는 0이다. 따라서, 에러(오차)가 커, 전류 전압 변환 회로(47)의 입력 전류가 크다. 이 때, 트랜지스터(T21)는 적은 제어 전류(I sc)를 흘리기 때문에, AC 어댑터(21)의 전압 제어 회로(23)는, 낮은 어댑터 전압(VAC)을 출력한다. 이 상태에서, 배터리(BT)를 장착한 경우, 배터리(BT)의 단자 전압과, AC 어댑터(21)로부터 공급되는 어댑터 전압(VAC)과의 차가 적어져 배터리(BT)에 대한 돌입 전류를 억제할 수 있다.

(5) 동작 정지시 등과 같이 동작 전원 전압이 저하된 경우, 배터리 검출 회로(34)는 제어 전류(I sc)를 적게 하도록 동작하기 때문에, AC 어댑터(21)는 낮은 어댑터 전압(VAC)을 발생시킨다. 따라서 배터리 검출 회로(34)에 있어서, 동작적으로 전원 전압에 여유가 발생하고, 동작 조건을 완화한다. 또한 AC 어댑터(21)는 낮 은 어댑터 전압(VAC)을 공급하기 때문에, 낮은 입력 전압에 있어서 전자기기(31)가 동작을 정지하게 되고, 저전압시에 높은 어댑터 전압(VAC)이 공급되어 회로에 손상을 일으키는 것을 막을 수 있다.

또한, 상기 실시형태는, 이하의 형태로 실시하여도 좋다.

·상기 실시형태에서는, 2개의 입력 신호와 기준 전압을 비교하여 오차 전압을 출력하는 에러 증폭기(43)로 구체화하였지만, 3개 이상의 입력 신호와 기준 신호를 비교하여 오차 전압을 출력하는 에러 증폭기로 구체화하여도 좋다. 또한, 단자의 반전·비반전은 적절하게 변경되어도 좋다.

·상기 실시형태에서는, 전자기기(31)의 배터리 검출 회로(34)로부터 AC 어댑터(21)에 제어 전류(I sc)를 공급하고, AC 어댑터(21)의 전압 제어 회로(23)는, 제어 전류(I sc)가 제로인 경우에 어댑터 전압(VAC)을 최저 전압으로 하도록 하였지만, 배터리 검출 회로에 있어서, AC 어댑터로부터 제어 전류(I sc)를 유입시키도록 하여도 좋다.

·상기 각 실시의 형태에 있어서, 도 2에 도시하는 배터리 검출 회로(34)는, 저항(R1)의 출력측 단자에 있어서의 전압(출력 전압)을 검출하도록 하였지만, 이것을 생략하여도 좋다. 즉, 승산기(45)와 에러 증폭기(46)와 다이오드(D13)를 생략한 배터리 검출 회로로 구체화하여도 좋다.

·상기 각 실시의 형태에서는, 제어 전류(I sc)에 대하여 어댑터 전압(VAC)을 비례적으로 제어하였지만, 제어 전류(I sc)와 어댑터 전압(VAC)과의 관계는, 적절하게 변경되어도 좋다.

·상기 각 실시형태에서는, 제어 전류를 제어 신호로 이용하고 있었지만, 전류 전압 변환 회로(47)의 출력 전압을 제어 신호로서 이용하여도 좋다.

·상기 각 실시형태에 있어서, AC 어댑터와 전자기기의 회로 구성은, 상기 각 실시형태에 한정되지 않는다. 예컨대 종래예와 마찬가지로, 펄스폭 변조기(24) 및 이 펄스폭 변조기(24)가 제어하는 소자와, 배터리 검출 회로(34)를 하나의 칩상에 탑재한 반도체 집적 회로 장치로 구체화하여도 좋다.

도 1은 일 실시형태의 전원 시스템의 블록도.

도 2는 일 실시형태의 전원 시스템의 회로도.

도 3은 배터리 검출 회로의 일부 회로도.

도 4는 에러 증폭기의 일례를 도시하는 회로도.

도 5의 (a) 내지 (c)는 에러 증폭기의 동작 특성도.

도 6은 종래의 전원 시스템의 회로도.

(부호의 설명)

21: AC 어댑터 31: 전자기기

33: 시스템 회로 34: 배터리 검출 회로

41, 42: 전류 증폭기 43: 에러 증폭기

43a: 바이어스 회로 43b: 오차 증폭 회로

51, 53, 54: 레벨 시프트 회로 52: 가감산기

55, 56: 감산기 BT: 2차 전지

I out: 출력 전류(입력 전류) I chg: 충전 전류

R1, R2: 저항

Claims

복수의 저항(R1, R2)의 양단자 전압이 각각 입력되어 저항에 흐르는 전류에 따른 신호(S1, S2)를 출력하는 복수의 전류 증폭기(41, 42)와,

상기 복수의 전류 증폭기의 출력 신호(S1, S2)와, 상기 복수의 저항에 흐르는 전류에 대응하여 각각 설정된 복수의 기준 신호(I OUTM, I DAC)에 기초하여, 대응하는 출력 신호와 기준 신호와의 차에 따른 신호를 출력하는 오차 증폭기(43)

를 포함한 것을 특징으로 하는 검출 회로.
외부 전원(21)으로부터 공급되는 직류의 전원 전압(VAC)에 기초하여 동작하는 전자기기(31)에 설치되고, 상기 외부 전원으로부터 공급되는 입력 전류(I out)와 2차 전지(BT)에 대한 충전 전류(I chg)를 검출하며, 상기 입력 전류와 상기 충전 전류의 각각에 대응하여 설정된 기준값(I OUTM, I DAC)과 상기 입력 전류 및 상기 충전 전류와의 차에 따른 제어 전류(I sc)를 생성하는 검출 회로(34)로서,

상기 입력 전류를 검출한 제1 검출 신호(S1)를 출력하는 전류 증폭기(41)와,

상기 충전 전류를 검출한 제2 검출 신호(S2)를 출력하는 전류 증폭기(42)와,

상기 제1 및 제2 검출 신호가 입력되고, 상기 입력 전류와 상기 충전 전류에 따라서 설정된 기준 신호와, 상기 제1 및 제2 검출 신호 중 어느 한 쪽의 신호와의 차에 따른 오차 신호를 출력하는 오차 증폭기(43)

를 포함한 것을 특징으로 하는 검출 회로.
제1 저항(R1)의 양단자 전압이 입력되고, 상기 제1 저항에 흐르는 전류에 따른 제1 검출 신호(S1)를 출력하는 제1 전류 증폭기(41)와,

제2 저항(R2)의 양단자 전압이 입력되며, 상기 제2 저항에 흐르는 전류에 따른 제2 검출 신호(S2)를 출력하는 제2 전류 증폭기(42)와,

상기 제1 저항에 흐르는 전류와 상기 제2 저항에 흐르는 전류의 각각에 대응하여 설정된 제1 및 제2 기준 신호(I OUTM, I DAC)가 입력되고, 상기 제1 및 제2 기준 신호의 상대적인 차를 갖는 제1 및 제2 차 신호(S14, S15)를 출력하는 감산기(55, 56)와,

상기 제1 검출 신호와 상기 제1 및 제2 차 신호를 연산한 결과를 갖는 신호(S16)를 출력하는 연산기(52)와,

상기 연산기의 출력 신호와 상기 제2 검출 신호가 입력되며 상기 제1 기준 신호 또는 상기 제2 기준 신호가 입력되고, 상기 제1 기준 신호 또는 상기 제2 기준 신호와, 상기 출력 신호와 상기 제2 검출 신호 중 어느 하나와의 차에 따른 신호를 출력하는 오차 증폭기(43)

를 포함한 것을 특징으로 하는 검출 회로.
제3항에 있어서, 상기 제1 전류 증폭기로부터 출력되는 제1 검출 신호를 레벨 변환하여 상기 연산기에 출력하는 제1 레벨 시프트 회로(51)와, 상기 제1 및 제2 기준 신호의 각각을 레벨 변환하여 상기 감산기에 출력하는 제2 및 제3 레벨 시 프트 회로(53, 54)를 포함하고,

상기 레벨 시프트 회로는, 각각의 출력 신호가, 상기 제2 검출 신호의 변동 범위 내가 되도록 레벨 변환하게 설정되는 것을 특징으로 하는 검출 회로.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 오차 증폭기는,

기준 신호가 입력되는 하나의 단자와, 상기 기준 신호와 비교하는 복수의 신호가 각각 입력되는 복수의 단자와,

상기 복수의 신호 중 전압이 가장 낮은 신호와, 상기 기준 신호와의 차에 따른 오차 전압을 출력하는 오차 증폭 회로(43b)와,

상기 복수의 신호의 오프셋에 따른 바이어스 전류를 생성하는 바이어스 회로(43a)

를 포함하고,

상기 바이어스 전류에 의해 상기 오차 증폭기에 있어서의 상기 복수의 신호를 보정하는 것을 특징으로 하는 검출 회로.
제5항에 있어서, 상기 오차 증폭 회로는,

한 쌍의 트랜지스터(Q13, Q14)를 포함한 차동 증폭부와,

상기 복수의 신호가 제어 단자에 각각 공급되고, 상기 한 쌍의 트랜지스터 중 하나에 접속된 복수의 트랜지스터(Q11, Q12)와,

상기 기준 신호가 제어 단자에 공급되며 상기 한 쌍의 트랜지스터 중 하나에 접속된 트랜지스터(Q17)와,

상기 바이어스 전류를 상기 복수의 트랜지스터에 공급하는 트랜지스터(Q10)

를 포함한 것을 특징으로 하는 검출 회로.
직류의 출력 전압(VAC)을 생성하는 외부 전원(21)과, 상기 외부 전원의 출력 전압에 기초하여 동작하는 전자기기(31)로 이루어지는 전원 시스템에 있어서,

상기 외부 전원은 직류의 출력 전압(VAC)을 생성하며 제어 전류(I sc)에 따라서 상기 출력 전압을 변경하는 전압 제어 회로(23)를 포함하고,

상기 전자기기는, 2차 전지(BT)와, 상기 외부 전원의 출력 전압과 상기 2차 전지의 출력 전압 중 적어도 하나의 전압에 기초하여 동작하는 시스템 회로(33)와, 상기 외부 전원의 출력 전류(I out)와 상기 2차 전지의 출력 전압과 상기 외부 전원의 출력 전압과 상기 2차 전지에 대한 충전 전류 중 적어도 2개와, 검출 대상에 따른 기준 신호와의 차에 따른 복수의 오차 신호를 생성하며, 복수의 오차 신호 중 하나에 기초하여 상기 제어 전류를 발생시키는 검출 회로(34)를 포함하고,

상기 검출 회로는, 상기 외부 전원의 출력 전류와 상기 2차 전지의 출력 전압과 상기 외부 전원의 출력 전압과 상기 2차 전지에 대한 충전 전류 중 적어도 2개와, 기준 신호와의 차에 따른 오차 신호를 생성하는 오차 증폭기를 포함하며, 상기 오차 신호에 기초하여 상기 제어 전류를 발생시키는 것을 특징으로 하는 전원 시스템.
직류의 출력 전압(VAC)을 생성하는 외부 전원(21)과, 상기 외부 전원의 출력 전압에 기초하여 동작하는 전자기기(31)로 이루어지는 전원 시스템에 있어서,

상기 외부 전원은, 직류의 출력 전압(VAC)을 생성하며 제어 전류(I sc)에 따라서 상기 출력 전압을 변경하는 전압 제어 회로(23)를 포함하고,

상기 전자기기는, 2차 전지(BT)와, 상기 외부 전원의 출력 전압과 상기 2차 전지의 출력 전압 중 적어도 하나의 전압에 기초하여 동작하는 시스템 회로(33)와, 상기 제어 전류를 발생시키는 검출 회로(34)를 포함하며,

상기 검출 회로는,

상기 외부 전원의 출력 전류가 흐르는 제1 저항(R1)의 양단자 전압이 입력되고, 상기 출력 전류에 따른 제1 검출 신호(S1)를 출력하는 제1 전류 증폭기(41)와,

상기 2차 전지에 대한 충전 전류(I chg)가 흐르는 제2 저항(R2)의 양단자 전압이 입력되며, 상기 충전 전류에 따른 제2 검출 신호(S2)를 출력하는 제2 전류 증폭기(42)와,

상기 출력 전류와 상기 충전 전류의 각각에 대응하여 설정된 제1 및 제2 기준 신호(I OUTM, I DAC)가 입력되고, 상기 제1 및 제2 기준 신호의 상대적인 차를 갖는 제1 및 제2 차 신호(S14, S15)를 출력하는 감산기(55, 56)와,

상기 제1 검출 신호와 상기 제1 및 제2 차 신호를 연산한 결과를 갖는 신호(S16)를 출력하는 연산기(52)와,

상기 연산기의 출력 신호와 상기 제2 검출 신호가 입력되며 상기 제1 기준 신호 또는 상기 제2 기준 신호가 입력되고, 상기 제1 기준 신호 또는 상기 제2 기 준 신호와, 상기 출력 신호와 상기 제2 검출 신호 중 어느 하나와의 차에 따른 신호를 출력하는 오차 증폭기(43)

를 포함하며, 상기 오차 증폭기의 출력 신호에 기초하여 상기 제어 전류를 발생시키는 것을 특징으로 하는 전원 시스템.
제8항에 있어서, 상기 검출 회로는,

상기 제1 전류 증폭기로부터 출력되는 제1 검출 신호를 레벨 변환하여 상기 연산기에 출력하는 제1 레벨 시프트 회로(51)와, 상기 제1 및 제2 기준 신호의 각각을 레벨 변환하여 상기 감산기에 출력하는 제2 및 제3 레벨 시프트 회로(53, 54)를 포함하고,

상기 레벨 시프트 회로는, 각각의 출력 신호가, 상기 제2 검출 신호의 변동 범위 내가 되도록 레벨 변환하게 설정되는 것을 특징으로 하는 전원 시스템.
제7항 내지 제9항 중 어느 한 항에 있어서, 상기 오차 증폭기는,

기준 신호가 입력되는 하나의 단자와, 상기 기준 신호와 비교하는 복수의 신호가 각각 입력되는 복수의 단자와,

상기 복수의 신호 중 전압이 가장 낮은 신호와, 상기 기준 신호와의 차에 따른 오차 전압을 출력하는 오차 증폭 회로(43b)와,

상기 복수의 신호의 오프셋에 따른 바이어스 전류를 생성하는 바이어스 회로(43a)

를 포함하고,

상기 바이어스 전류에 의해 상기 오차 증폭기에 있어서의 상기 복수의 신호를 보정하는 것을 특징으로 하는 전원 시스템.