JP2014131402A - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP2014131402A JP2014131402A JP2012287773A JP2012287773A JP2014131402A JP 2014131402 A JP2014131402 A JP 2014131402A JP 2012287773 A JP2012287773 A JP 2012287773A JP 2012287773 A JP2012287773 A JP 2012287773A JP 2014131402 A JP2014131402 A JP 2014131402A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- source
- charge pump
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】チャージポンプ回路の出力電圧を精度良く一定電圧に制御すること。
【解決手段】制御電流生成回路203の出力電流である制御電流Icont4は、チャージポンプ回路101の出力電圧Voutとリファレンス電圧Vrefとの差分に基づいて電流量が増減する第1の電流源NT1の電流I1と、チャージポンプ回路101の出力電圧Voutとリファレンス電圧Vrefとの差分に基づいて電流量が増減し、第1の電流源NT1とは電流量の増減の割合が異なる第2の電流源NT2の電流I2との差分電流I1−I2=Idiffであり、制御電流生成回路203は、制御電流Icont4により、チャージポンプ回路101の少なくとも一つのスイッチSW12又はSW22を制御するように構成されている。
【選択図】図7
【解決手段】制御電流生成回路203の出力電流である制御電流Icont4は、チャージポンプ回路101の出力電圧Voutとリファレンス電圧Vrefとの差分に基づいて電流量が増減する第1の電流源NT1の電流I1と、チャージポンプ回路101の出力電圧Voutとリファレンス電圧Vrefとの差分に基づいて電流量が増減し、第1の電流源NT1とは電流量の増減の割合が異なる第2の電流源NT2の電流I2との差分電流I1−I2=Idiffであり、制御電流生成回路203は、制御電流Icont4により、チャージポンプ回路101の少なくとも一つのスイッチSW12又はSW22を制御するように構成されている。
【選択図】図7
Description
本発明は、電源回路に関し、より詳細には、チャージポンプ回路の出力電圧を制御するチャージポンプ回路の出力電圧制御機能を備えた電源回路に関する。
従来から、携帯電話やPDA(Personal Digital Assistant)、デジタルカメラなどの電池駆動型の電子機器には、電池の出力電圧(電池電圧)よりも高い電源電圧や、負の電源電圧を必要とする回路部品が搭載されている。この種の回路部品に適切な電源電圧を供給するために、チャージポンプ回路が利用されている。
図1は、従来のチャージポンプ回路を備えた電源回路を説明するための回路構成図である。この電源回路は、チャージポンプ回路101と、チャージポンプ回路101のスイッチを制御する制御タイミング生成回路102と、制御電流生成回路103とから構成されている。チャージポンプ回路101は、4つのスイッチであるSW11,SW21,SW31,SW41と、フライングコンデンサCf1とを具備する正電圧生成チャージポンプである。BUF1,BUF2,BUF3は、制御タイミング生成回路102により生成される3つの制御信号であるCLK1,CLK2及びCLK3をそれぞれ入力とし、SW11,SW21,SW31のオン・オフを制御する電圧であるVcont1,Vcont2及びVcont3を出力するクロックバッファである。コンデンサCoは、チャージポンプ回路101の出力電圧を平滑化する平滑化コンデンサである。Voutは、チャージポンプ回路101の出力電圧である。Iloadは、チャージポンプ回路101の負荷電流である。Vrefはリファレンス電圧であり、制御電流生成回路103に入力される。Icont4は、SW41のオン・オフを制御する制御電流であり、制御電流生成回路103から出力される。
図1に示す電源回路において、出力電圧Voutは、制御電流生成回路103に入力されてリファレンス電圧Vrefと比較される。この比較結果に基づいて制御電流Icont4の電流量が変わることで、SW41がオンした際にコンデンサCf1にチャージされる電荷が制御されるので、このコンデンサCf1がチャージポンプ出力に転送する電荷量が制御される。この電荷量の時間による微分値である電流は、負荷電流Iloadと同じ電流量となり、出力電圧Voutの電圧値がリファレンス電圧Vrefと同一の値に近づくようにフィードバックが形成されているので、チャージポンプ回路の出力電圧である出力電圧Voutを所望の電圧値であるリファレンス電圧Vrefに近い電圧値に保つことが可能となる。
次に、SW41としてN型トランジスタを用いた場合における、電源回路の時間変化に対する動作例を、図2(a)乃至(g)及び図3(a)乃至(g)に基づいて説明する。
図2(a)乃至(g)は、図1に示したチャージポンプ回路の負荷電流の電流量がある一定量存在した場合の動作例を示す図で、図2(a)は、チャージポンプ回路の出力電圧制御機能の時間変化における回路の状態、図2(b),(c),(d),(g)は、チャージポンプ回路のスイッチの状態、図2(e)は制御電流、図2(f)は、制御電流によって生成されるスイッチのゲート電圧を示す図である。
図2(a)乃至(g)は、図1に示したチャージポンプ回路の負荷電流の電流量がある一定量存在した場合の動作例を示す図で、図2(a)は、チャージポンプ回路の出力電圧制御機能の時間変化における回路の状態、図2(b),(c),(d),(g)は、チャージポンプ回路のスイッチの状態、図2(e)は制御電流、図2(f)は、制御電流によって生成されるスイッチのゲート電圧を示す図である。
図3(a)乃至(g)は、図1に示したチャージポンプ回路の負荷電流の電流量がほぼゼロである場合の動作例を示す図で、図3(a)は、チャージポンプ回路の出力電圧制御機能の時間変化における回路の状態、図3(b),(c),(d),(g)は、チャージポンプ回路のスイッチの状態、図3(e)は制御電流、図3(f)は、制御電流によって生成されるスイッチのゲート電圧を示す図である。
Vgsw4は、SW41に用いたN型トランジスタのゲート容量を制御電流Icont4で充放電することにより生成されるゲート電圧である。SW11,SW21,SW31は出力電圧によらず、一定のオン・オフ動作を繰り返す。図2(a)乃至(g)に示した負荷電流Iloadの電流量がある一定量存在した場合においては、制御電流Icont4の電流量は時間変化し、SW41に用いたN型トランジスタのゲート容量に対して電荷の充放電を繰り返し、ゲート電圧Vgsw4がN型トランジスタの閾値電圧Vtを超えるとN型トランジスタはオンし、閾値電圧Vtを下回るとオフする。
図3(a)乃至(g)に示した負荷電流Iloadの電流量がほぼゼロである場合においては、制御電流Icont4の電流量は、時間変化せず常にほぼゼロであり、SW41に用いたN型トランジスタのゲート容量に対して電荷の充放電はなされない。ゲート電圧Vgsw4がN型トランジスタの閾値電圧Vtを超えることは無く、常にオフする。
以上の図2(a)乃至(g)及び図3(a)乃至(g)の動作例に示したように、負荷電流Iloadの変化によって、制御電流Icont4の電流量は大きく変わり、特に、負荷電流Iloadがほぼゼロにおいては制御電流Icont4もほぼゼロとなる。
以上の図2(a)乃至(g)及び図3(a)乃至(g)の動作例に示したように、負荷電流Iloadの変化によって、制御電流Icont4の電流量は大きく変わり、特に、負荷電流Iloadがほぼゼロにおいては制御電流Icont4もほぼゼロとなる。
図4は、従来の電源回路における制御電流生成回路を説明するための回路構成図である。NT1,NT2はN型トランジスタであり、トランジスタのソースノードが共通化された差動対である。NT1,NT2のゲートには、それぞれ出力電圧Voutとリファレンス電圧Vrefが入力され、これらゲート電圧とソース電圧に基づいたソース・ドレイン電流I1,I2を出力する。
ソース・ドレイン電流I1は、ダイオード接続されたP型トランジスタPT1により電圧に変換され、P型トランジスタPTsourceのゲート制御電圧であるV1が生成される。PT1とPTSOのゲート電圧は共にV1であり、トランジスタサイズの比に沿った電流IsourceがPTSOのソース・ドレイン電流として出力される。ここで、PT1とPTSOのトランジスタサイズ比を1:1とすると、Isource=I1である。この電流Isourceは、SW22がオンの状態において、制御電流Icont4を生成する。これより、SW22がオンの状態においては、Icont4=Isource=I1が成り立つ。このような状態において、ある一定量の負荷電流Iloadがある場合、図2(e)に示したよう、制御電流Icont4の電流量は時間変化し、SW41に用いたN型トランジスタのゲート容量に対して電荷の充放電を繰り返す。この時、電流Isourceは一定量の電流が流れており、ソース・ドレイン電流I1も一定量の電流が流れている。
また、このような状態において、負荷電流Iloadの電流量がほぼゼロである場合、図3(e)に示したように、制御電流Icont4の電流量は時間変化せず常にほぼゼロであり、SW41に用いたN型トランジスタのゲート容量に対して電荷の充放電はなされない。この時、電流Isourceの電流値は、ほぼゼロであるので、ソース・ドレイン電流I1の電流値もほぼゼロである。
このように、従来の制御電流生成回路103は、チャージポンプ出力の負荷電流Iloadがほぼゼロである状態において、ソース・ドレイン電流I1の電流値がゼロ付近を取りうるとき、出力電圧Voutとリファレンス電圧Vrefの電圧誤差が大きくなる。その理由について以下に説明する。
図5は、通常のN型トランジスタのゲート・ソース電圧に対するソース・ドレイン電流を示す図で、従来の電源回路における制御電流生成回路によりチャージポンプ回路出力に誤差が発生する原因を説明するための図である。
図5は、通常のN型トランジスタのゲート・ソース電圧に対するソース・ドレイン電流を示す図で、従来の電源回路における制御電流生成回路によりチャージポンプ回路出力に誤差が発生する原因を説明するための図である。
つまり、通常の電流変換特性を持つN型トランジスタのゲート・ソース電圧Vgsとソース・ドレイン電流Idsを示し、この特性のN型トランジスタを図4で示したNT1に適用した場合を例として挙げている。
図5に示されるように、ソース・ドレイン電流Idsのゲート・ソース電圧Vgsに対する変化量は、ゲート・ソース電圧Vgsにより異なり、ゲート・ソース電圧Vgsが大きいほど、ソース・ドレイン電流Idsの変化量が大きく、小さいほどソース・ドレイン電流Idsの変化量が小さいことが分かる。図5に示したI1a,I1bは、チャージポンプの負荷電流Iloadが、ある一定量である場合と、ほぼゼロである場合における、図4で示したN型トランジスタのソース・ドレイン電流I1の電流量を示す。また、負荷電流Iloadの負荷電流の変動によるI1の電流量の変化をI1cとして表している。図5に示すように、ソース・ドレイン電流IdsがI1aからI1bに変化するには、N型トランジスタであるNT1のゲート・ソース電圧Vgsが、図5に示されるゲート・ソース電圧Vgsa、Vgsbを取る必要がある。つまり、負荷電流Iloadが変動したことにより、I1cだけ、トランジスタのソース・ドレイン電流が変動し、これを満たすためにはトランジスタのゲート・ソース電圧は、Vgscだけ変動することが分かる。このように、ゲート・ソース電圧の変動において、図4に示すN型トランジスタNT1のゲート電圧は、リファレンス電圧Vrefに固定されているため、Vgscだけの電圧変動は、N型トランジスタであるNT2のゲート電圧である出力電圧Voutが変動し、共通化されたNT1とNT2のソース電圧が変化することにより成り立つ。
図6は、通常のN型トランジスタのソース電圧に対するソース・ドレイン電流を示す図で、従来の電源回路における制御電流生成回路によりチャージポンプ回路出力に誤差が発生する原因を説明するための図である。
NT1とNT2のソース電圧をVsとし、ゲートにリファレンス電圧Vrefを入力された、NT1のソース・ドレイン電流Idsとソース電圧Vsとの関係を示している。
図6に示すように、ソース・ドレイン電流がI1aからI1bへと、I1cだけ変化する状態においては、NT1とNT2のソース電圧Vsは、(Vref−Vgsa)から(Vref−Vgsb)まで変化する。
NT1とNT2のソース電圧をVsとし、ゲートにリファレンス電圧Vrefを入力された、NT1のソース・ドレイン電流Idsとソース電圧Vsとの関係を示している。
図6に示すように、ソース・ドレイン電流がI1aからI1bへと、I1cだけ変化する状態においては、NT1とNT2のソース電圧Vsは、(Vref−Vgsa)から(Vref−Vgsb)まで変化する。
このように、ソース電圧Vsを基準とし、NT2は、出力電圧Voutをゲート電圧としてソース・ドレイン電流I2を流すが、NT2のソース・ドレイン電流I2は、NT2のゲート・ソース電圧に基づいて電流量が定まるため、上述したソース電圧Vsの変動分と、ソース・ドレイン電流I2の電流量の変動によるゲート・ソース電圧の変動分が加算された電圧だけ、チャージポンプ回路の出力電圧Voutが変動し、基準電圧Vrefに対して出力電圧誤差が発生する。これにより従来の電源回路において、制御電流生成回路によるチャージポンプ回路出力の制御誤差は著しく大きい。
以上のような制御誤差を低減する方法として、負荷電流Iloadを常にある一定量流し続けることで、チャージポンプ出力電圧の誤差を少なくする方法があるが、不要な消費電力増となる。
また、例えば、特許文献1は、チャージポンプ回路の制御回路を利用した電源回路に関するもので、この特許文献1には、チャージポンプ回路と、制御電流生成回路と、チャージポンプ回路のスイッチを制御する制御回路とを備えた電源回路が開示されている。
また、例えば、特許文献1は、チャージポンプ回路の制御回路を利用した電源回路に関するもので、この特許文献1には、チャージポンプ回路と、制御電流生成回路と、チャージポンプ回路のスイッチを制御する制御回路とを備えた電源回路が開示されている。
上述したように、図4に示す電源回路における制御電流生成回路は、チャージポンプ出力電圧とリファレンス電圧の差分電圧に基づく制御電流を生成し、制御電流により少なくとも1つ以上のチャージポンプ用スイッチを制御することで出力電圧が所定の電圧になるように制御を行っている。これにより、チャージポンプ回路の出力電圧を所望の一定電圧に近づく制御がなされている。
しかしながら、このような従来の制御では、チャージポンプ回路の負荷電流が変化した場合において、チャージポンプ回路の出力電圧の制御誤差が著しく大きくなるという問題があった。
しかしながら、このような従来の制御では、チャージポンプ回路の負荷電流が変化した場合において、チャージポンプ回路の出力電圧の制御誤差が著しく大きくなるという問題があった。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、出力電圧とリファレンス電圧の差分電圧を電流変換し、チャージポンプ回路の出力電圧を一定に保つ制御を行い、チャージポンプ回路の負荷電流が変動しても精度良く制御し、チャージポンプ回路の出力電圧を所望の一定電圧に制御するようにした電源回路を提供することにある。
本発明は、このような目的を達成するためになされたもので、請求項1に記載の発明は、チャージポンプ回路(101)と、制御電流生成回路(203)と、前記チャージポンプ回路(101)のスイッチを制御する制御タイミング生成回路(102)とを備えた電源回路において、前記制御電流生成回路(203)の出力電流である制御電流(Icont4)は、前記チャージポンプ回路(101)の出力電圧(Vout)とリファレンス電圧(Vref)との差分に基づいて電流量が増減する第1の電流源(NT1)の電流(I1)と、前記チャージポンプ回路(101)の出力電圧(Vout)とリファレンス電圧(Vref)との差分に基づいて電流量が増減し、前記第1の電流源(NT1)とは電流量の増減の割合が異なる第2の電流源(NT2)の電流(I2)との差分電流(I1−I2=Idiff)であり、前記制御電流生成回路(203)は、前記制御電流(Icont4)により、前記チャージポンプ回路(101)の少なくとも一つのスイッチ(SW12又はSW22)を制御することを特徴とする。
また、請求項2に記載の発明は、請求項1に記載の発明において、前記制御電流(Icont4)は、前記出力電圧(Vout)と前記リファレンス電圧(Vref)との差分に基づいて電流量が増加する前記第1の電流源(NT1)の電流(I1)と、前記出力電圧(Vout)と前記リファレンス電圧(Vref)との差分に基づいて電流量が減少する前記第2の電流源(NT2)の電流(I2)との差分電流(I1−I2=Idiff)であることを特徴とする。
また、請求項3に記載の発明は、請求項1又は2に記載の発明において、前記制御電流生成回路(203)は、前記出力電圧(Vout)とリファレンス電圧(Vref)に基づいて出力電流(Idiff)を生成する電流変換回路(204)と、前記出力電流(Idiff)が入力され前記制御タイミング生成回路(102)により制御されて前記制御電流(Icont4)が出力されるスイッチ部(SW12,SW22)とを備えていることを特徴とする。
また、請求項4に記載の発明は、請求項3に記載の発明において、前記電流変換回路(204)は、前記チャージポンプ回路(101)の負荷変動において、常に一定以上の前記出力電流(Idiff)を流し続けることを特徴とする。
また、請求項5に記載の発明は、請求項3に記載の発明において、前記制御電流生成回路(203)は、前記チャージポンプ回路(101)の負荷電流がほぼゼロにおいて、常に一定以上の前記出力電流(Idiff)を流し続けることを特徴とする。
また、請求項5に記載の発明は、請求項3に記載の発明において、前記制御電流生成回路(203)は、前記チャージポンプ回路(101)の負荷電流がほぼゼロにおいて、常に一定以上の前記出力電流(Idiff)を流し続けることを特徴とする。
本発明によれば、チャージポンプ回路出力電圧の制御機構を備えた電源回路は、チャージポンプ回路出力の負荷電流が変動しても、従来のような制御電流生成回路を原因とするチャージポンプ回路の出力電圧の誤差を抑制できる。したがって、チャージポンプ回路の出力電圧を精度良く一定電圧に制御できる。
以下、図面を参照して本発明の実施例について説明する。
図7は、本発明に係る電源回路の制御電流生成回路の回路構成図である。図中符号203は制御電流生成回路、204は電流変換回路を示している。なお、本発明の電源回路を構成する制御電流生成回路203以外のチャージポンプ回路及びこのチャージポンプ回路のスイッチを制御する制御タイミング生成回路については、図1の回路構成を用いて説明してある。
図7は、本発明に係る電源回路の制御電流生成回路の回路構成図である。図中符号203は制御電流生成回路、204は電流変換回路を示している。なお、本発明の電源回路を構成する制御電流生成回路203以外のチャージポンプ回路及びこのチャージポンプ回路のスイッチを制御する制御タイミング生成回路については、図1の回路構成を用いて説明してある。
本発明の電源回路は、チャージポンプ回路101と、制御電流生成回路203と、チャージポンプ回路101のスイッチを制御する制御タイミング生成回路102とを備えた電源回路である。
制御電流生成回路203の出力電流である制御電流Icont4は、チャージポンプ回路101の出力電圧Voutとリファレンス電圧Vrefとの差分に基づいて電流量が増減する第1の電流源NT1の電流I1と、チャージポンプ回路101の出力電圧Voutとリファレンス電圧Vrefとの差分に基づいて電流量が増減し、第1の電流源NT1とは電流量の増減の割合が異なる第2の電流源NT2の電流I2との差分電流I1−I2=Idiffであり、制御電流生成回路203は、制御電流Icont4により、チャージポンプ回路101の少なくとも一つのスイッチSW12又はSW22を制御するように構成されている。
制御電流生成回路203の出力電流である制御電流Icont4は、チャージポンプ回路101の出力電圧Voutとリファレンス電圧Vrefとの差分に基づいて電流量が増減する第1の電流源NT1の電流I1と、チャージポンプ回路101の出力電圧Voutとリファレンス電圧Vrefとの差分に基づいて電流量が増減し、第1の電流源NT1とは電流量の増減の割合が異なる第2の電流源NT2の電流I2との差分電流I1−I2=Idiffであり、制御電流生成回路203は、制御電流Icont4により、チャージポンプ回路101の少なくとも一つのスイッチSW12又はSW22を制御するように構成されている。
また、制御電流Icont4は、出力電圧Voutとリファレンス電圧Vrefとの差分に基づいて電流量が増加する第1の電流源NT1の電流I1と、出力電圧Voutとリファレンス電圧Vrefとの差分に基づいて電流量が減少する第2の電流源NT2の電流I2との差分電流I1−I2=Idiffである。
また、制御電流生成回路203は、出力電圧Voutとリファレンス電圧Vrefに基づいて差分電流Idiffを生成する電流変換回路204と、差分電流Idiffが入力され制御タイミング生成回路102により制御されて制御電流Icont4が出力されるスイッチ部SW12,SW22とを備えている。
また、制御電流生成回路203は、出力電圧Voutとリファレンス電圧Vrefに基づいて差分電流Idiffを生成する電流変換回路204と、差分電流Idiffが入力され制御タイミング生成回路102により制御されて制御電流Icont4が出力されるスイッチ部SW12,SW22とを備えている。
また、電流変換回路204は、チャージポンプ回路101の負荷変動において、常に一定以上の出力電流Idiffを流し続けるように構成されている。
また、制御電流生成回路203は、チャージポンプ回路101の負荷電流がほぼゼロにおいて、常に一定以上の出力電流Idiffを流し続けるように構成されている。
また、制御電流生成回路203は、チャージポンプ回路101の負荷電流がほぼゼロにおいて、常に一定以上の出力電流Idiffを流し続けるように構成されている。
次に、本発明の電源回路に用いられる制御電流生成回路203の具体的な動作について説明する。NT1,NT2はN型トランジスタであり、トランジスタのソースノードが共通化された差動対である。NT1,NT2のゲートには、それぞれ出力電圧Voutとリファレンス電圧Vrefとが入力され、これらゲート電圧とソース電圧に基づいたソース・ドレイン電流I1,I2を出力する。ソース・ドレイン電流I1は、ダイオード接続されたP型トランジスタPT1により電圧に変換され、P型トランジスタPTSOのゲート制御電圧V1が生成される。PT1とPTSOのゲート電圧は共にV1であり、トランジスタサイズの比に沿った電流IsourceがPTSOのソース・ドレイン電流として出力される。ソース・ドレイン電流I2は、P型トランジスタであるPT2とPT3のカレントミラーにより、ダイオード接続されたN型トランジスタであるNT3入力される。また、ソース・ドレイン電流I2は、ダイオード接続されたN型トランジスタであるNT3により電圧に変換され、N型トランジスタNTSIのゲート制御電圧であるV2が生成される。NT3とNTSIのゲート電圧は共にV2であり、トランジスタサイズの比に沿った電流IsinkがNTSIのソース・ドレイン電流として出力される。
ここで、PT1とPTSOのトランジスタサイズ比を1:1とすると、Isource=I1である。また、NT3とNTSIのトランジスタサイズ比を1:1とすると、Isink=I2である。このIsourceとIsinkの差分電流Idiffは、SW22がオンの状態において、制御電流Icont4を生成する。これより、SW22がオンの状態においては、Icont4=Idiff=Isource−Isink=I1−I2が成り立つ。
このような状態において、図2に示したようなある一定量の負荷電流Iloadがある場合、上述したように、制御電流Icont4の電流量は時間変化し、SW41に用いたN型トランジスタのゲート容量に対して電荷の充放電を繰り返す。この時、差分電流Idiffは一定量の電流が流れており、Idiff=Isource−Isink=I1−I2より、ソース・ドレイン電流I1,I2は値が異なる一定量の電流である。また、本状態において、図4に示した負荷電流Iloadの電流量がほぼゼロである場合、上述したように、制御電流Icont4の電流量は、時間変化せず常にほぼゼロであり、SW41に用いたN型トランジスタのゲート容量に対して電荷の充放電はなされない。この時、差分電流Idiffの電流値はほぼゼロであるので、Idiff=Isource−Isink=I1−I2より、ソース・ドレイン電流I1,I2は値が等しい一定量の電流である。
以上のように、本発明の電源回路によれば、出力電圧とリファレンス電圧に基づいた制御電流を制御電流生成回路で生成した2つの電流源の差分電流で生成する。これにより、チャージポンプの出力電圧とリファレンス電圧の誤差電圧により、制御電流生成回路によって生成される制御電流は、わずかなチャージポンプの出力電圧とリファレンス電圧の誤差電圧により、電流値を大きく変えることが可能となる。さらに、チャージポンプ回路出力の負荷電流が変動し、制御電流生成回路によって生成される制御電流の電流値が大きく変わる場合において、わずかなチャージポンプの出力電圧とリファレンス電圧の誤差電圧で、所望の制御電流が生成され、チャージポンプ回路出力電圧の制御がなされるので、チャージポンプ回路の出力電圧を精度良く一定電圧に制御できる。
このように、チャージポンプ出力の負荷電流Iloadがほぼゼロである状態において、ソース・ドレイン電流I1とI2の値が等しい本発明における制御電流生成回路203によれば、出力電圧Voutとリファレンス電圧Vrefの電圧誤差が従来と比較して小さくなる。その理由を以下に説明する。
図8は、通常のN型トランジスタのゲート・ソース電圧に対するソース・ドレイン電流を示す図(その1)で、本発明の電源回路における制御電流生成回路を用いることで、チャージポンプ回路出力に誤差が従来と比較して低減する原因を説明するための図である。
つまり、図8は、通常の電流変換特性を持つN型トランジスタのゲート・ソース電圧Vgsとソース・ドレイン電流Idsを示して、この特性のN型トランジスタを図7で示したNT1に適用した場合を例として挙げている。
つまり、図8は、通常の電流変換特性を持つN型トランジスタのゲート・ソース電圧Vgsとソース・ドレイン電流Idsを示して、この特性のN型トランジスタを図7で示したNT1に適用した場合を例として挙げている。
図8に示すように、ソース・ドレイン電流Idsのゲート・ソース電圧Vgsに対する変化量は、ゲート・ソース電圧Vgsにより異なり、ゲート・ソース電圧Vgsが大きいほど、ソース・ドレイン電流Idsの変化量が大きく、小さいほどソース・ドレイン電流Idsの変化量が小さいことが分かる。
図8に示したI1a,I1bは、チャージポンプ回路の負荷電流Iloadが、ある一定量である場合と、ほぼゼロである場合における、図7で示したN型トランジスタのソース・ドレイン電流I1の電流量を示す。また、負荷電流Iloadの変動によるソース・ドレイン電流I1の電流量の変化をI1cとして表している。図8に示すように、ソース・ドレイン電流IdsがI1aからI1bに変化するには、N型トランジスタであるNT1のゲート・ソース電圧Vgsが、図8に示されるゲート・ソース電圧Vgsa,Vgsbを取る必要がある。つまり、負荷電流Iloadが変動したことにより、I1cだけ、トランジスタのソース・ドレイン電流が変動し、これを満たすためにはトランジスタのゲート・ソース電圧はVgscだけ変動することが分かる。このような、ゲート・ソース電圧の変動において、図7に示すN型トランジスタNT1のゲート電圧はリファレンス電圧Vrefに固定されているため、Vgscだけの電圧変動は、N型トランジスタであるNT2のゲート電圧Voutが変動し、共通化されたNT1とNT2のソース電圧が変化することにより成り立つ。
図9は、通常のN型トランジスタのソース電圧に対するソース・ドレイン電流を示す図(その1)で、本発明の電源回路における制御電流生成回路を用いることで、チャージポンプ回路出力に誤差が、従来と比較して低減する原因を説明するための図である。
NT1とNT2のソース電圧をVsとし、ゲートにリファレンス電圧Vrefを入力されたNT1のソース・ドレイン電流Idsとソース電圧Vsとの関係を示している。図9に示すように、ソース・ドレイン電流がI1aからI1bへと、I1cだけ変化する状態においては、NT1とNT2のソース電圧Vsは、(Vref−Vgsa)から(Vref−Vgsb)まで変化する。
NT1とNT2のソース電圧をVsとし、ゲートにリファレンス電圧Vrefを入力されたNT1のソース・ドレイン電流Idsとソース電圧Vsとの関係を示している。図9に示すように、ソース・ドレイン電流がI1aからI1bへと、I1cだけ変化する状態においては、NT1とNT2のソース電圧Vsは、(Vref−Vgsa)から(Vref−Vgsb)まで変化する。
このようなソース電圧Vsを基準とし、NT2は出力電圧Voutをゲート電圧としてソース・ドレイン電流I2を流すが、NT2のソース・ドレイン電流I2は、NT2のゲート・ソース電圧に基づいて電流量が定まるため、上述したソース電圧Vsの変動分と、int2の電流量の変動によるゲート・ソース電圧の変動分が加算された電圧だけ、チャージポンプ回路の出力電圧Voutが変動し、基準電圧Vrefに対して出力電圧誤差が発生する。これより、本発明における制御機能において、制御電流生成回路203によるチャージポンプ回路出力の制御誤差は、従来よりも小さく、所望のチャージポンプ出力電圧を得られる。
さらに、精度の良いチャージポンプ出力電圧を得る方法として、図7で示した本発明における制御電圧生成回路を構成するトランジスタであるPT1とPTSOのトランジスタサイズ比を1:A、NT3とNTSIのトランジスタサイズ比を1:Aとする方法がある。この方法における出力電圧の制御誤差の改善について図7を用いて以下に述べる。このようにトランジスタサイズ比を取ることで、IsourceとI1の関係は、Isource=I1×Aとなる。また、IsinkとI2の関係はIsink=I2×Aとなる。このIsourceとIsinkの差分電流Idiffは、SW22がオンの状態において、制御電流Icont4を生成する。これより、SW22がオンの状態においては、Icont4=Idiff=Isource−Isink=I1−I2が成り立つ。
このような状態において、図2に示したようなある一定量の負荷電流Iloadがある場合、上述したように、制御電流Icont4の電流量は時間変化し、SW41に用いたN型トランジスタのゲート容量に対して電荷の充放電を繰り返す。この時、差分電流Idiffは一定量の電流が流れており、Idiff=Isource−Isink=I1×A−I2×A=(I1−I2)×Aより、ソース・ドレイン電流I1、I2は値が異なる一定量の電流であり、この電流の差分がA倍されたものが差分電流Idiffを生成する。
また、このような状態において、図3に示した負荷電流Iloadの電流量がほぼゼロである場合、上述したように、制御電流Icont4の電流量は時間変化せず常にほぼゼロであり、SW41に用いたN型トランジスタのゲート容量に対して電荷の充放電はなされない。この時、差分電流Idiffの電流値はほぼゼロであるので、Idiff=Isource−Isink=I1×A−I2×A=(I1−I2)×Aより、I1,I2は値が等しい一定量の電流である。また、Idiff=Isource−Isink=I1×A−I2×A=(I1−I2)×Aより、Idiffがある一定量変化した場合における、(I1−I2)の変化量は、上述したPT1とPTSOのトランジスタサイズ比を1:1、NT3とNTSIのトランジスタサイズ比を1:1とした場合に対して、1/A倍されており、I1とI2の差分電流が、1/A倍だけ変化すれば、PT1とPTSOのトランジスタサイズ比を1:1、NT3とNTSIのトランジスタサイズ比を1:1とした場合と同じIdiffが生成可能であることが分かる。
このように、チャージポンプ出力の負荷電流Iloadがほぼゼロである状態において、ソース・ドレイン電流I1とI2の値が等しい、本発明における制御電流生成回路203によれば、出力電圧Voutとリファレンス電圧Vrefの電圧誤差が、従来と比較してさらに小さくなる。その理由を以下に説明する。
図10は、通常のN型トランジスタのゲート・ソース電圧に対するソース・ドレイン電流を示す図(その2)で、本発明の電源回路における制御電流生成回路を用いることで、チャージポンプ回路出力に誤差が従来と比較してさらに低減する原因を説明するための図である。
図10は、通常のN型トランジスタのゲート・ソース電圧に対するソース・ドレイン電流を示す図(その2)で、本発明の電源回路における制御電流生成回路を用いることで、チャージポンプ回路出力に誤差が従来と比較してさらに低減する原因を説明するための図である。
つまり、通常の電流変換特性を持つN型トランジスタのゲート・ソース電圧Vgsとソース・ドレイン電流Idsを示し、この特性のN型トランジスタを図7で示したNT1に適用した場合を例として挙げている。図10に示されるように、ソース・ドレイン電流Idsのゲート・ソース電圧Vgsに対する変化量は、ゲート・ソース電圧Vgsにより異なり、ゲート・ソース電圧Vgsが大きいほど、ソース・ドレイン電流Idsの変化量が大きく、小さいほどソース・ドレイン電流Idsの変化量が小さいことが分かる。
図10に示したI1a,I1bは、チャージポンプ回路の負荷電流Iloadが、ある一定量である場合と、ほぼゼロである場合における、図7で示したN型トランジスタのソース・ドレイン電流I1の電流量を示す。また、負荷電流Iloadの変動によるI1の電流量の変化をI1cとして表す。上述したように、PT1とPTSOのトランジスタサイズ比を1:A、NT3とNTSIのトランジスタサイズ比を1:Aとしたことにより、上述したPT1とPTSOのトランジスタサイズ比を1:1、NT3とNTSIのトランジスタサイズ比を1:1とした場合に対して、1/A倍だけI1は変化する。したがって、図10におけるI1cは、図8におけるI1cに対して1/A倍であり、VgscもI1cの減少により小さくなる。
図10に示すように、ソース・ドレイン電流IdsがI1aからI1bに変化するには、N型トランジスタであるNT1のゲート・ソース電圧Vgsが、図10に示されるゲート・ソース電圧Vgsa,Vgsbを取る必要がある。つまり、負荷電流Iloadが変動したことにより、I1cだけ、トランジスタのソース・ドレイン電流が変動し、これを満たすためにはトランジスタのゲート・ソース間電圧Vgscだけ変動することが分かる。このような、ゲート・ソース電圧の変動において、図7に示すN型トランジスタNT1のゲート電圧はリファレンス電圧Vrefに固定されているため、Vgscだけの電圧変動は、N型トランジスタであるNT2のゲート電圧Voutが変動し、共通化されたNT1とNT2のソース電圧が変化することにより成り立つ。
図11は、通常のN型トランジスタのソース電圧に対するソース・ドレイン間電流を示す図(その2)で、本発明の電源回路における制御電流生成回路を用いることで、チャージポンプ回路出力に誤差が従来と比較してさらに低減する原因を説明するための図である。
NT1とNT2のソース電圧をVsとし、ゲートにリファレンス電圧Vrefを入力されたNT1のソース・ドレイン電流Idsとソース電圧Vsとの関係を示している。図11に示すように、ソース・ドレイン電流がI1aからI1bへと、I1cだけ変化する状態においては、NT1とNT2のソース電圧Vsは、(Vref−Vgsa)から(Vref−Vgsb)まで変化する。このようなVsを基準とし、NT2は出力電圧Voutをゲート電圧としてソース・ドレイン電流I2を流すが、NT2のソース・ドレイン電流I2は、NT2のゲート・ソース電圧に基づいて電流量が定まるため、上述したソース電圧Vsの変動分と、ソース・ドレイン電流I2の電流量の変動によるゲート・ソース電圧の変動分が加算された電圧だけ、チャージポンプ回路の出力電圧Voutが変動し、基準電圧Vrefに対して出力電圧誤差が発生する。これより、本発明における制御機能において、図7で示した制御電流生成回路203におけるPT1とPTSOのトランジスタサイズ比を1:A、NT3とNTSIのトランジスタサイズ比を1:Aとする手法を用いることで、制御電流生成回路203によるチャージポンプ回路出力の制御誤差は従来よりもさらに小さく、所望のチャージポンプ出力電圧が得られる。
以上のように、例えば、図1に示される電源回路において、制御電流生成回路により生成される制御電流を図7に示されるような、リファレンス電圧とチャージポンプ出力電圧との誤差電圧により電流量が増加する電流源と、電流量が増減する電流源と、電流源とは電流量の増減の割合が異なる別の電流源との差分電流を元として生成した。この制御電流でチャージポンプ回路のスイッチのMOSのゲートを制御することで、チャージポンプ回路の負荷電流が変動しても、制御電流生成回路が原因となることで発生していたチャージポンプ回路の出力電圧の制御誤差を大幅に改善できる。また、制御電流生成回路により生成される制御電流を、リファレンス電圧とチャージポンプ出力電圧との誤差電圧により電流量が増加する電流源と、リファレンス電圧とチャージポンプ出力電圧との誤差電圧により電流量が減少する電流源との差分電流を元として生成すると、さらに良い精度のチャージポンプ回路の電圧制御精度が得られる。
また、制御電流生成回路により生成される制御電流を、リファレンス電圧とチャージポンプ出力電圧との誤差電圧により電流量が増加する電流源を増幅し、リファレンス電圧とチャージポンプ出力電圧との誤差電圧により電流量が減少する電流源を増幅し、これらの差分の差分電流を元として生成すると、さらに良い精度のチャージポンプ回路の電圧制御精度が得られる。
101 チャージポンプ回路
102 制御タイミング生成回路
103,203 制御電流生成回路
204 電流変換回路
102 制御タイミング生成回路
103,203 制御電流生成回路
204 電流変換回路
Claims (5)
- チャージポンプ回路と、制御電流生成回路と、前記チャージポンプ回路のスイッチを制御する制御タイミング生成回路とを備えた電源回路において、
前記制御電流生成回路の出力電流である制御電流は、前記チャージポンプ回路の出力電圧とリファレンス電圧との差分に基づいて電流量が増減する第1の電流源の電流と、前記チャージポンプ回路の出力電圧とリファレンス電圧との差分に基づいて電流量が増減し、前記第1の電流源とは電流量の増減の割合が異なる第2の電流源の電流との差分電流であり、
前記制御電流生成回路は、前記制御電流により、前記チャージポンプ回路の少なくとも一つのスイッチを制御することを特徴とする電源回路。 - 前記制御電流は、前記出力電圧と前記リファレンス電圧との差分に基づいて電流量が増加する前記第1の電流源の電流と、前記出力電圧と前記リファレンス電圧との差分に基づいて電流量が減少する前記第2の電流源の電流との差分電流であることを特徴とする請求項1に記載の電源回路。
- 前記制御電流生成回路は、前記出力電圧とリファレンス電圧に基づいて出力電流を生成する電流変換回路と、前記出力電流が入力され前記制御タイミング生成回路により制御されて前記制御電流が出力されるスイッチ部とを備えていることを特徴とする請求項1又は2に記載の電源回路。
- 前記電流変換回路は、前記チャージポンプ回路の負荷変動において、常に一定以上の前記出力電流を流し続けることを特徴とする請求項3に記載の電源回路。
- 前記制御電流生成回路は、前記チャージポンプ回路の負荷電流がほぼゼロにおいて、常に一定以上の前記出力電流を流し続けることを特徴とする請求項3に記載の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012287773A JP2014131402A (ja) | 2012-12-28 | 2012-12-28 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012287773A JP2014131402A (ja) | 2012-12-28 | 2012-12-28 | 電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014131402A true JP2014131402A (ja) | 2014-07-10 |
Family
ID=51409302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012287773A Pending JP2014131402A (ja) | 2012-12-28 | 2012-12-28 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014131402A (ja) |
-
2012
- 2012-12-28 JP JP2012287773A patent/JP2014131402A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5799786B2 (ja) | オートゼロアンプ及び該アンプを使用した帰還増幅回路 | |
US8866341B2 (en) | Voltage regulator | |
JP5877074B2 (ja) | コンパレータ、それを用いたオシレータ、dc/dcコンバータの制御回路、dc/dcコンバータ、電子機器 | |
US8284581B2 (en) | Active rectifier and method for energy harvesting power management circuit | |
US8665020B2 (en) | Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same | |
CN103383581B (zh) | 一种具暂态响应增强机制的电压调节装置 | |
US9342085B2 (en) | Circuit for regulating startup and operation voltage of an electronic device | |
US9209822B2 (en) | A/D converter and semiconductor integrated circuit | |
US20130207717A1 (en) | Charge Pump Circuit | |
US20130063110A1 (en) | Fast startup algorithm for low noise power management | |
JP2012160048A (ja) | 電源回路とその制御方法及び電子機器 | |
US9509205B2 (en) | Power converter with negative current capability and low quiescent current consumption | |
CN107071679B (zh) | 用于优化功耗的cmos处理中的动态反向偏置 | |
JP4397211B2 (ja) | 基準電圧発生回路及びそれを用いた電源装置 | |
JP2013207861A (ja) | 充放電回路 | |
KR101362474B1 (ko) | Cmos 서브밴드갭 기준발생기 | |
JP5986295B2 (ja) | 信号出力回路 | |
JP5060940B2 (ja) | 電源装置 | |
KR100969964B1 (ko) | 저전력 특성을 갖는 저손실 전압 레귤레이터 | |
JP2013085382A (ja) | スイッチングレギュレータとその制御方法 | |
JP2014131402A (ja) | 電源回路 | |
US8872490B2 (en) | Voltage regulator | |
US8416010B2 (en) | Adaptive charge pump | |
JP2017167753A (ja) | ボルテージレギュレータ | |
Deleuran et al. | A capacitor-free, fast transient response linear voltage regulator in a 180nm CMOS |