KR20080070380A - 플렉서블 표시소자 및 그 제조 방법 - Google Patents

플렉서블 표시소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20080070380A
KR20080070380A KR1020070008397A KR20070008397A KR20080070380A KR 20080070380 A KR20080070380 A KR 20080070380A KR 1020070008397 A KR1020070008397 A KR 1020070008397A KR 20070008397 A KR20070008397 A KR 20070008397A KR 20080070380 A KR20080070380 A KR 20080070380A
Authority
KR
South Korea
Prior art keywords
gate
layer
electrode
pad
conductive layer
Prior art date
Application number
KR1020070008397A
Other languages
English (en)
Other versions
KR101318242B1 (ko
Inventor
오의열
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070008397A priority Critical patent/KR101318242B1/ko
Priority to US12/003,162 priority patent/US7977176B2/en
Priority to CN2007103018929A priority patent/CN101231972B/zh
Publication of KR20080070380A publication Critical patent/KR20080070380A/ko
Application granted granted Critical
Publication of KR101318242B1 publication Critical patent/KR101318242B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 신뢰성을 향상시킬 수 있는 플렉서블 표시소자 및 그 제조 방법에 관한 것이다.
본 발명에 따른 플렉서블 표시소자의 제조 방법은 유리기판 일면에 절연보호층을 형성하는 단계와; 상기 절연보호층 상에 박막 트랜지스터 어레이 및 상기 박막 트랜지스터 어레이와 접속된 패드부를 포함하는 표시소자를 형성하는 단계와; 상기 표시소자 상에 플렉서블 기판을 부착하는 단계와; 상기 유리기판을 제거하는 단계를 순차적으로 포함한다.

Description

플렉서블 표시소자 및 그 제조 방법{Flexible display device and manufacturing method thereof}
도 1a 내지 도 1f는 기판 전사법을 이용한 종래 플렉서블 표시소자의 제조 방법을 단계적으로 나타낸 도면.
도 2는 본 발명에 따른 플렉서블 표시소자의 제조 방법을 단계적으로 나타낸 순서도.
도 3a 내지 도 4는 도 2에 도시된 플렉서블 표시소자의 제조 방법을 설명하기 위한 단면도들.
도 5a 및 도 5b는 본 발명의 제1 실시예에 따른 플렉서블 표시소자를 구체적으로 설명하기 위한 평면도 및 단면도.
도 6a 내지 도 6d는 도 5a 및 도 5b에 도시된 플렉서블 표시소자의 제조방법 중 표시소자 형성단계를 단계적으로 설명하기 위한 단면도들.
도 7a 및 도 7b는 본 발명의 제2 실시예에 따른 플렉서블 표시소자를 구체적으로 설명하기 위한 평면도 및 단면도.
도 8a 및 도 8b는 본 발명의 제3 실시예에 따른 플렉서블 표시소자를 구체적으로 설명하기 위한 평면도 및 단면도.
도 9a 내지 도 9c는 도 7a 내지 도 8b에 도시된 플렉서블 표시소자의 제조방법 중 표시소자 형성단계를 단계적으로 설명하기 위한 단면도들.
<도면의 주요 부분에 대한 부호의 설명>
1, 31 : 유리 기판 3, 33 : 절연 보호층
5, 25 : 표시소자 9, 37 : 플렉서블 기판
A1 : 화소 어레이 영역 A2, A3 : 패드부
39A, 39B, 39a, 39b, 39a', 39b' : 패드홀
106, 206 : 박막 트랜지스터 151, 251 : 화소 접촉홀
153 : 게이트 접촉홀 155, 255 : 데이터 접촉홀
148, 248 : 화소 전극 114, 214 : 게이트 패드 전극
124, 224 : 데이터 패드 전극 102, 202 : 게이트 라인
104, 204 : 데이터 라인 138, 238 : 반도체 패턴
132, 232 : 게이트 전극 101, 201 : 오버코트층
148, 248, 114, 124, 211 : 투명산화도전층
213 : 게이트 도전층 215 : 소스/드레인 도전층
본 발명은 신뢰성을 향상시킬 수 있는 플렉서블 표시소자 및 그 제조 방법에 관한 것이다.
표시장치 시장은 CRT(Cathode-Ray Tube)를 대신해 경량 박형인 평판 디스플레이(Flat Panel Display:이하 "FPD"라 함) 위주로 급속히 변화해 왔다. FPD에는 액정표시장치(LCD:Liquid Crystal Display), 플라즈마 디스플레이 패널(PDP:Plasma Display Panel), 유기 발광 표시장치(OLED:Organic Electro Luminescence Display)등이 있다. 이러한 FPD의 제조 공정은 고온 공정이 대부분이므로 내열성이 우수한 유리를 모기판으로 이용한다. 그러나 유리 기판은 유연성이 없고 잘 깨지므로 표시장치를 더욱 경량 박형화시키는데 제한요소가 된다. 따라서 최근 유연성이 없는 유리기판 대신에 플라스틱등과 같이 유연성 있는 재료를 모기판으로 사용하여 종이처럼 휘어져도 표시성능을 그대로 유지할 수 있는 플렉서블(flexible) 표시장치가 대두되고 있다.
플렉서블 표시장치는 기존 디스플레이에 비해 현저히 얇고 가벼우며 유연하므로 기존 광고시장의 전단지나, 식당에서 이용하는 메뉴 및 간판 등 다양한 용도로 이용될 수 있다. 이에 따라 플렉서블 표시장치는 차세대 디스플레이로서 전망이 밝으며, 그 시장이 대형화될 것으로 예상된다. 이에 부응하여 플렉서블 표시장치에 대한 개발도 활발히 이루어지고 있다.
플렉서블 표시장치는 플라스틱등의 플렉서블 기판을 모기판으로 이용한다. 플렉서블 기판은 기존 표시장치의 모기판으로 이용되는 유리 기판보다 낮은 내열성을 가진다. 따라서 플렉서블 기판은 표시 소자 제조 공정 중 공정열에 의해 변형 되기 쉽고, 기판 변형은 표시 소자 특성의 저하를 야기한다. 이러한 문제점을 극복하기 위하여 플렉서블 표시장치의 모기판인 플렉서블 기판 상부에 표시소자를 직접 제조하지 않고 열에 의해 변형이 없는 두꺼운 유리 기판 상부에서 제조한 후, 제조된 표시소자를 플렉서블 기판에 전사하는 기판 전사법이 개발되었다.
도 1a 내지 도 1f는 기판 전사법을 이용한 종래 플렉서블 표시장치의 제조 방법을 나타낸 도면이다. 이하, 도 1a 내지 도 1f를 참조하여 기판 전사법을 이용한 플렉서블 표시장치의 제조 방법을 단계적으로 설명한다.
기판 전사법을 이용한 종래 플렉서블 표시장치의 제조 방법은 유리 기판(1)위에 절연보호층(3)을 형성하는 단계, 표시소자(5)를 형성하는 단계, 임시기판(7)을 부착하는 단계, 유리 기판(1) 및 절연보호층(3)을 제거하는 단계, 플렉서블 기판(9)을 부착하는 단계 및 임시기판(7)을 제거하는 단계를 순차적으로 포함한다.
절연보호층(3)을 형성하는 단계는 도 1a에 도시된 바와 같이 후속 공정인 표시소자(5) 형성 공정 중 발생하는 공정열에 대해 충분한 내열성을 가지며, 취급상 용이하도록 소정 두께로 형성된 유리 기판(1) 상에 절연 보호층(3)을 증착함으로써 이루어진다.
표시소자(5)를 형성하는 단계는 도 1b에 도시된 바와 절연 보호층(3) 상에 박막 트랜지스터 어레이 등의 표시소자를 구성하는 각종 배선을 형성함으로써 이루어진다. 상기 표시소자(5)를 형성하는 단계는 다수의 포토리쏘그래피 공정 및 식각 공정을 포함한다.
임시기판(7)을 부착하는 단계는 도 1c에 도시된 바와 같이 접착제등을 이용 하여 표시소자(5) 상에 임시기판(7)을 부착함으로써 이루어진다. 임시기판(7)은 후속 공정에서 유리 기판(1) 및 절연보호층(3)이 제거된 후, 표시소자(5)를 임시로 지지하는 역할을 한다.
유리 기판(1) 및 절연보호층(3)을 제거하는 단계는 도 1d에 도시된 바와 같이 불산(HF)을 포함한 식각액 등을 이용하여 유리 기판(1) 및 절연보호층(3)을 제거하는 단계이다.
플렉서블 기판(9)을 부착하는 단계는 도 1e에 도시된 바와 같이 접착제등을 이용하여 유리 기판(1) 및 절연보호층(3)이 제거된 표시소자(5)의 배면에 플렉서블 기판(9)을 부착함으로써 이루어진다. 플렉서블 기판(9)은 최종적으로 표시소자(5)를 지지하면서 플렉서블 표시장치에 유연성을 부여하는 표시장치의 실제 기판이 된다.
임시 기판(7)을 제거하는 단계는 도 1f에 도시된 바와 같이 임시 기판(7)을 박리하여 플렉서블 기판(9) 상에 구비된 표시소자(5)를 제작하는 단계이다.
이와 같이 기판 전사법을 이용한 플렉서블 표시장치의 제조 방법은 표시소자(5) 상부에 임시기판(7)을 부착한 후, 유리 기판(1) 및 절연보호층(3)을 제거하므로 표시소자(5)가 임시기판(7)에 의해 지지될 수 있다. 또한 유리 기판(1) 및 절연보호층(3)이 제거된 후 노출된 표시소자(5)의 배면에는 플렉서블 기판(9)이 부착되고, 표시소자(5) 상부의 임시기판(7)은 박리되므로 종래 기판 전사법을 이용한 플렉서블 표시장치는 일반적인 표시장치와 지지기판만 다를 뿐 동일한 구조를 가질 수 있다. 이에 따라 박막 트랜지스터 어레이에 신호를 공급하는 패드부 구조 또한 일반적인 표시장치와 동일한 구조를 가지며 플렉서블 표시장치의 박막 트랜지스터 어레이에 접속될 수 있다. 그러나 종래 기판 전사법을 이용한 플렉서블 표시장치의 제조 방법은 표시소자(5)상에 임시기판(7)을 박리하는 공정을 포함하므로 임시기판(7)을 박리하는 과정에서 표시소자(5)가 손상되는 등의 문제가 있다.
본 발명의 목적은 표시소자의 신뢰성을 향상시킬 수 있는 플렉서블 표시소자 및 그 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 플렉서블 표시장치의 제조 방법은 유리기판 일면에 절연보호층을 형성하는 단계와; 상기 절연보호층 상에 박막 트랜지스터 어레이 및 상기 박막 트랜지스터 어레이와 접속된 패드부를 포함하는 표시소자를 형성하는 단계와; 상기 표시소자 상에 플렉서블 기판을 부착하는 단계와; 상기 유리기판을 제거하는 단계를 순차적으로 포함한다.
본 발명에 따른 플렉서블 표시소자의 제조방법은 상기 유리기판을 제거하는 단계 이후에 상기 패드부에 포함된 패드 전극을 노출시키는 단계를 포함한다.
상기 패드부에 포함된 패드전극은 투명산화도전층을 포함한 단일층 또는 이중층 이상의 구조로 형성된다.
상기 패드전극의 투명산화도전층은 상기 패드부에서 상기 절연보호층과 가장 인접한 도전층이다.
상기 패드부에 포함된 패드 전극을 노출시키는 단계에서 노출시킨 패드전극은 상기 투명산화도전층이다.
상기 패드전극의 투명산화도전층을 노출시키는 방법은 상기 표시소자 형성단계의 실시예별로 구분된다.
본 발명의 제1 실시예에 따른 상기 표시소자를 형성하는 단계는 상기 절연보호층 상에 게이트 도전층으로 이루어진 게이트 라인 및 상기 게이트 라인으로부터 연장된 게이트 전극을 포함하는 게이트 도전 패턴을 형성하는 단계와; 상기 게이트 도전 패턴을 덮도록 게이트 절연막을 형성하는 단계와; 상기 게이트 전극과 중첩된 반도체 패턴과, 상기 반도체 패턴상에 적층된 소스 전극 및 드레인 전극과 상기 소스 전극으로부터 연장되며 상기 게이트 라인과 교차하는 데이터 라인을 포함하는 소스/드레인 도전패턴을 형성하는 단계와; 상기 반도체 패턴 및 소스/드레인 도전패턴을 덮도록 보호막을 형성하는 단계와; 상기 보호막 및 게이트 절연막을 관통하여 상기 게이트 라인을 노출시키는 게이트 접촉홀 및 상기 보호막을 관통하여 상기 데이터 라인을 노출시키는 데이터 접촉홀을 형성하는 단계와; 상기 게이트 접촉홀을 통해 상기 게이트 라인과 접속된 게이트 패드 전극의 투명산화도전층과 상기 데이터 접촉홀을 통해 상기 데이터 라인과 접속된 데이터 패드 전극의 투명산화도전층을 형성하는 단계를 순차적으로 포함한다.
본 발명의 제1 실시예에 따른 플렉서블 표시소자의 제조방법은 상기 유리기판을 제거하는 단계 이후에 상기 절연보호층 외부면에 포토레지스트 패턴을 형성하 는 단계와; 상기 포토레지스트 패턴을 이용하여 상기 절연보호층, 게이트 절연막 및 보호막을 식각하여 상기 패드 전극의 투명산화도전층을 노출시키는 패드홀을 형성하는 단계를 순차적으로 포함한다.
본 발명의 제2 및 제3 실시예에 따른 상기 표시소자를 형성하는 단계는 상기 절연보호층 상에 투명산화도전층인 데이터 패드 전극, 게이트 패드전극, 상기 게이트 패드전극으로부터 연장된 게이트 라인 및, 상기 게이트 라인으로 부터 연장된 게이트 전극을 포함하는 투명도전패턴과, 상기 게이트 패드전극, 게이트 라인 및 게이트 전극의 투명산화도전층 상에 적층된 게이트도전패턴을 형성하는 단계와; 상기 투명도전패턴 및 상기 게이트도전패턴을 덮도록 게이트 절연막을 형성하는 단계와; 상기 데이터 패드 전극의 투명산화도전층을 노출시키는 데이터 접촉홀을 형성하는 단계와; 상기 게이트 전극과 중첩된 반도체 패턴과, 상기 반도체 패턴상에 적층된 소스 전극 및 드레인 전극, 상기 소스 전극으로부터 연장되며 상기 게이트 라인과 교차하는 데이터 라인과 상기 데이터 라인으로부터 연장되어 상기 데이터 접촉홀을 통해 상기 데이터 패드 전극의 투명산화도전층과 접속되는 데이터 패드 전극의 소스/드레인 금속층을 포함하는 소스/드레인 도전패턴을 형성하는 단계를 순차적으로 포함한다.
본 발명의 제2 실시예에 따른 플렉서블 표시소자의 제조방법은 상기 유리기판을 제거하는 단계 이후에 상기 절연보호층 외부면에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 이용하여 상기 절연보호층을 식각하여 상기 패드 전극의 투명산화도전층을 노출시키는 패드홀을 형성하는 단계를 순차적으로 포함한다.
본 발명의 제3 실시예에 따른 플렉서블 표시소자의 제조방법은 상기 유리기판을 제거하는 단계 이후에 상기 절연보호층을 전면 식각하여 상기 투명도전패턴을 노출시키는 단계를 포함한다.
상기 투명산화도전층은 틴 옥사이드, 인듐 틴 옥사이드, 인듐 틴 징크 옥사이드, 인듐 징크 옥사이드 중 어느 하나를 포함한다.
상기 표시소자를 형성하는 단계는 상기 표시소자가 형성된 표면을 평탄화시키는 평탄화층을 형성하는 단계를 포함한다.
본 발명의 제1 실시예에 따른 플렉서블 표시소자는 플렉서블 기판과; 플렉서블 기판 상에 형성된 보호막과; 상기 보호막 상에 형성되며, 데이터 라인, 상기 데이터 라인으로부터 연장된 소스 전극, 상기 소스 전극과 마주하는 드레인 전극을 포함하는 소스/드레인 도전층과; 상기 소스 전극 및 드레인 전극과 중첩되고 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 반도체 패턴과; 상기 소스/드레인 도전층 및 반도체 패턴을 덮는 게이트 절연막과; 상기 게이트 절연막 상에 형성되며, 상기 데이터 라인과 교차하는 게이트 라인 및 상기 게이트 라인으로부터 연장되어 상기 반도체 패턴과 중첩되는 게이트 전극을 포함하는 게이트 도전층과; 상기 플렉서블 기판 및 보호막 사이에서 상기 게이트 라인 방향으로 연장되고 상기 게이트 절연막 및 보호막을 관통하여 상기 게이트 라인을 노출시키는 게이트 접촉홀을 통해 상기 게이트 라인과 접속된 투명산화도전층의 게이트 패드 전극과; 상기 플렉서블 기판 및 보호막 사이에서 상기 데이터 라인 방향으로 연장되고 상기 보호 막을 관통하여 상기 데이터 라인을 노출시키는 데이터 접촉홀을 통해 상기 데이터 라인과 접속되는 투명산화도전층의 데이터 패드 전극과; 상기 게이트 도전층을 덮도록 상기 게이트 절연막 상에 형성된 절연보호층과; 상기 절연보호층, 게이트 절연막 및 상기 보호막을 관통하여 상기 패드 전극들을 노출시키는 패드홀을 구비한다.
본 발명의 제2 및 제3 실시예에 따른 플렉서블 표시소자는 플렉서블 기판과; 플렉서블 기판 상에 형성된 데이터 라인, 상기 데이터 라인으로부터 연장된 소스 전극 및 데이터 패드 전극, 상기 소스 전극과 마주하는 드레인 전극을 포함하는 소스/드레인 도전층과; 상기 소스 전극 및 드레인 전극과 중첩되고 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 반도체 패턴과; 상기 소스/드레인 도전 패턴 및 반도체 패턴을 덮는 게이트 절연막과; 상기 게이트 절연막 상에 형성되며, 상기 데이터 라인과 교차하는 게이트 라인, 상기 게이트 라인으로부터 연장되어 상기 반도체 패턴과 중첩되는 게이트 전극 및 상기 게이트 라인으로부터 연장된 게이트 패드 전극을 포함하는 게이트 도전층과; 상기 게이트 도전층 상에 동일패턴으로 적층된 투명도전층과; 상기 소스/드레인층 중 상기 데이터 패드 전극과 중첩된 상기 게이트 절연막을 관통하는 데이터 접촉홀과; 상기 데이터 접촉홀을 통해 상기 소스/드레인층의 데이터 패드 전극에 접속되는 투명도전층의 데이터 패드 전극을 구비한다.
본 발명의 제2 실시예에 따른 플렉서블 표시소자는 상기 게이트 절연막 상에 상기 투명도전층의 게이트 패드 전극 및 투명도전층의 데이터 패드 전극을 노출시 키는 패드홀을 포함하는 절연보호층을 더 포함한다.
상기 플렉서블 기판 및 상기 도전층들의 계면에는 상기 도전층들의 형성면을 평탄화시키는 평탄화층이 더 형성된다.
상기 목적외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 본 발명의 바람직한 실시 예들을 도 2 내지 도 9c를 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 플렉서블 표시소자의 제조방법을 단계적으로 나타낸 순서도이다. 도 3a 내지 4는 도 2에 도시된 플렉서블 표시소자의 제조 방법을 단계적으로 설명하기 위한 단면도들이다. 도 2 내지 도 4를 참조하면, 본 발명에 따른 플렉서블 표시소자의 제조 방법은 절연보호층(33) 형성 단계(S1), 표시소자(35) 형성 단계(S3), 플렉서블 기판(37) 부착 단계(S5), 유리 기판(31) 제거단계(S7), 패드부 오픈 단계(S9)를 순차적으로 포함한다.
절연보호층(33) 형성단계(S1)는 도 3a에 도시된 바와 같이 내열성이 강하고, 취급이 용이한 유리 기판(31)의 일면에 절연보호층(33)을 형성하는 단계이다. 이러한 절연보호층(33)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘막 또는 금속 산화막 등의 단일층으로 이루어진다. 또한 절연보호층(33)은 실리콘막 또는 금속 산화막의 절연특성을 향상시키기 위해 이들보다 절연특성이 우수한 실리콘 질화막 또는 실리콘 산화막을 더 포함한 이중층으로 이루어질 수 있다. 즉, 절연보호층(33)은 실리콘막과 실리콘 질화막, 실리콘막과 실리콘 산화막, 금속 산화막과 실리콘 질화막 또는 금속 산화막과 실리콘 산화막의 이중층으로 이루어질 수 있다. 이외에도 절연보호층(33)은 아크릴(acryl)계 유기 화합물, BCB(benzocyclobutene),PFCB(perfluorocyclobutane) 등과 같은 유기 절연 물질로 이루어질 수 있다. 절연보호층(33)은 유리 기판 제거단계(S7)에서 제거되지 않고 남아 표시소자를 보호하는 역할을 한다. 이를 위하여 절연보호층(33)은 유리에 대한 선택 식각비(etching selectivity)가 1/20이하인 특성을 가져야만 유리 기판 제거단계(S7)에서 식각액 및 식각가스에 의해 거의 제거되지 않는다. 이와 같이 유리 기판 제거단계(S7)에서 절연보호층(33)이 거의 제거되지 않아야 표시소자를 보호할 수 있다. 다시 말해서, 식각액 또는 식각가스에 대한 유리:절연보호층의 식각비가 20:1 이상(예를 들어 30:1, 40:1 등)인 절연보호층(33)은 유리 기판 제거단계(S7)에서 거의 제거되지 않으므로 식각 공정으로부터 표시소자를 보호할 수 있는 것이다. 실리콘막 또는 금속 산화막은 유리에 대한 선택식각비가 1/20이하이므로 실리콘막 또는 금속 산화막을 포함하는 절연보호층(33)은 식각 공정으로부터 표시소자를 더 안정적으로 보호할 수 있다. 여기서, 금속 산화막은 크롬 산화막(CrxOy), 탄탈 산화막(TaxOy), 알루미늄 산화막(AlxOy)등을 포함한다. 금속 산화막은 금속을 증착한 후, 증착된 금속을 양극 산화법등으로 산화시킴으써 형성한다.
이 후 실시되는 표시소자(35) 형성단계(S3)는 도 3b에 도시된 바와 같이 절연보호층(33)상에 화소를 구현하기 위한 박막패턴들을 포함하는 표시소자를 형성하는 단계이다. 이러한 표시소자(35)의 영역은 화소 어레이 영역(A1) 및 패드영 역(A2, A3)으로 구분된다.
화소 어레이 영역(A1)에는 박막 트랜지스터 어레이 및 박막 트랜지스터 어레이와 접속된 화소 전극 또는 전계발광소자가 형성된다. 이러한 화소 어레이 영역(A1)은 화상이 표시되는 표시영역이다.
패드영역(A2, A3)에는 박막 트랜지스터와 접속되어 박막 트랜지스터에 구동 신호를 공급하는 전극들이 형성된다. 이러한 패드영역(A2, A3)은 표시소자의 가장자리에 형성되어 화상을 구현하기 위한 신호를 박막 트랜지스터 어레이에 공급하는 영역이며, 비표시영역이다.
상술한 바와 같이 표시소자(35)는 다수의 박막패턴들이 중첩되어 이루어지므로 그 표면이 평탄하지 않고 울퉁불퉁하게 된다. 이에 따라 후속 공정인 플렉서블 기판 부착 단계(S5)을 진행할 때 평탄하지 않은 표시소자(35)의 표면 상에 플렉서블 기판을 부착해야 한다. 이와 같은 경우, 플렉서블 기판을 접착하기 위해 가하는 압력이 표시소자(35)의 형성면 전체에 고르게 가해지지 않는다. 그리하여 압력을 크게 받는 부분의 배선이 단선되어 누설전류가 발생하는 등의 문제가 발생하거나, 압력을 크게 받는 부분의 막이 스트레스로 인하여 손상됨으로써 표시소자(35)의 특성이 저하될 수 있다. 따라서 본 발명에 따른 표시소자 형성단계(S3)는 최종적으로 화소 어레이 영역(A1) 및 패드영역(A2, A3)을 덮도록 평탄화층을 형성하는 단계를 더 포함할 수 있다. 평탄화층은 표시소자(35)가 형성된 면을 평탄화시키고 접착공정 중 가해지는 압력을 분산시키는 버퍼 역할을 한다. 이와 더불어 평탄화층은 박막 트랜지스터를 보호하는 역할을 한다. 이러한 평탄화층은 플렉서블 기판 을 접착하기 전에 표시소자(35)가 형성된 면에 수지(resin), 액상의 실리콘 질화물질(SiNx) 또는 액상의 실리콘 산화물질(SiOx) 중 적어도 어느 하나를 코팅한 후 특정온도로 큐어링함으로써 형성된다.
이어서 플렉서블 기판(37) 부착단계(S5)는 도 3c에 도시된 바와 같이 표시소자(35) 상에 플렉서블 기판(37)을 부착함으로써 이루어진다. 플렉서블 기판(37)은 유리 기판(31)이 제거된 후 유리 기판(31) 대신 표시소자(35)를 지지함과 아울러 표시소자(35)에 유연성을 부여하는 최종기판이 된다. 이러한 플렉서블 기판(37)은 클로로포름을 주성분으로 하는 아크릴 접착제 등을 이용하여 접착된다. 플렉서블 기판(37)으로는 플라스틱 또는 메탈 호일(Metal foil)이 이용된다.
상술한 평탄화층의 구성물질은 플렉서블 기판(37)을 부착하기 위한 접착제의 구성물질과 혼합됨으로써 평탄화층의 기능 및 접착제의 기능을 동시에 수행할 수 있는 오버코트층이 형성될 수 있다.
플렉서블 기판(37)이 부착된 후 진행되는 유리 기판(31) 제거단계(S7)는 도 3d에 도시된 바와 같이 상기 유리 기판(31)을 식각(etch)하거나 연마(polishing)함으로써 이루어진다. 식각 공정은 습식식각 및 건식식각을 포함한다. 습식식각시 사용되는 식각액은 범퍼 불산(Buffered HF; HF+NH4F : 이하, "BHF"라 함.)을 포함한다. 건식식각시 사용되는 식각가스는 CF4+O2 또는 SF6+O2를 포함한다. 연마 공정은 알루미나등의 연마제를 이용하여 유리 기판(31)을 제거함으로써 이루어진다. 연마 공정은 제거하려는 유리 기판의 면적이 넓을 경우 균일하게 진행되기 어려우므로 소형의 표시소자를 제조하는데 적용하는 것이 바람직하다. 유리 기판(31) 제거단계(S7)의 식각시간은 절연보호층(33)이 제거되지 않도록 절연보호층(33)의 유리에 대한 선택 식각비를 고려하여 유리 기판(31)만 식각되도록 설정한다. 유리 기판(31) 제거단계(S7)에서 절연보호층(33)은 제거되지 않고 남아서 외부환경으로부터 표시소자(35)를 보호한다.
유리 기판(31) 제거 후 도 3d에 도시된 바와 같이 플렉서블 기판(37)이 하부에 위치하도록 상기 구조물을 뒤집는다. 이 과정에서 표시소자(35)는 절연보호층(33)에 의해 보호되고 있는 상태이다. 이 경우 패드영역(A2, A3)에 형성된 전극은 노출되어야 한다. 패드영역(A2, A3)은 박막 트랜지스터에 구동신호를 공급하기 위해 추후 구동회로 실장공정에서 게이트 드라이브 집적회로 및 데이터 드라이브 집적회로 등의 집적회로가 실장된 테이프 케리어 패키지(Tape Carrier Package : 이하, "TCP"라 한다)와 접속되어야 하기 때문이다.
패드부 오픈단계(S9)는 패드영역(A2, A3)에 형성된 패드전극들을 노출시키는 공정이다. 패드부 오픈단계(S9)에서 노출된 패드영역(A2, A3)의 전극은 추후 TCP와 접속된다. 이러한 TCP는 주로 테이프 오토메이티드 본딩(Tape Automated Bonding : TAB) 방식으로 노출된 패드영역(A2, A3)의 전극에 부착됨으로써 패드영역(A2, A3)의 전극과 접속된다. 이 때, 노출된 패드영역(A2, A3)의 전극은 틴 옥사이드(TO), 인듐 틴 옥사이드(ITO), 인듐 징크 옥사이드(IZO), 인듐 틴 징크 옥사이드(ITZO)등을 포함하는 투명산화도전층으로 이루어진 것이 바람직하다.
이하에서는 노출된 패드영역(A2, A3)의 전극이 투명산화도전층으로 이루어지 는 것이 바람직한 이유에 대해 후술하기로 한다. 패드영역(A2, A3)의 전극을 노출시키기 절연보호층(33)을 건식식각하는 공정을 포함할 수 있다. 이 경우 식각 가스에는 산소(O2)가 포함되어 있다. 또한 노출된 패드영역(A2, A3)의 전극은 공기중의 산소(O2)에 노출된다. 이러한 산소(O2)는 Al, Mo 및 Cr등의 통상적인 금속을 산화시켜 상기 금속의 표면에 산화막을 형성하므로 금속의 도전성을 저하시킨다. 반면, 상기 투명산화도전층은 산소(O2)와 접촉하더라도 Al, Mo 및 Cr 등의 통상적인 금속이 산화된 것에 비해 도전성이 우수하므로 표시소자의 신뢰성을 향상시키는데 유리한 물질이다. 또한 투명산화도전층은 Al, Mo 및 Cr 등의 통상적인 금속보다 TCP와의 부착력이 우수하여 공정의 안정성을 향상시킬 수 있는 물질이다. 따라서 노출된 패드영역(A2, A3)의 전극은 투명산화도전층으로 이루어지는 것이 바람직하다.
상술한 패드부 오픈단계(S9)의 상세 공정은 표시소자(35) 형성단계(S3)에서의 공정 및 표시소자(35)에 포함된 박막 패턴들의 구조에 따라 크게 두가지로 구분된다. 그 중 하나의 방법은 도 3e 및 도 3f에 도시된 바와 같이 포토리쏘그래피 공정 및 식각 공정을 통해 패드홀(39A, 39B)을 형성하는 것이고, 다른 하나의 방법은 도 4에 도시된 바와 같이 절연보호층(33)을 전면식각하는 것이다.
먼저 패드홀(39A, 39B) 형성공정은 노출시키고자 하는 패드부 전극 상에 하나이상의 절연막을 포함할 경우 적용된다. 또한, 패드홀(39A, 39B) 형성공정은 노출시키고자 하는 패드부 전극이 투명도전층이면서 노출시키고자 하는 투명도전층상 에 Al, Mo 및 Cr 등의 통상적인 금속층이 더 형성되어 있는 경우에도 적용된다. 이러한 패드홀(39A, 39B) 형성공정은 도 3e에 도시된 바와 같이 절연보호층(33)상에 패드홀(39A, 39B)을 형성하기 위한 포토레지스트 패턴(41)을 형성함으로써 이루어진다. 패드홀(39A, 39B)을 형성하기 위한 포토레지스트 패턴(41)은 차단영역 및 개구영역을 구비하는 마스크를 이용하여 절연보호층(33)상에 형성된 포토레지스트 물질을 노광한 후 현상함으로써 형성된다. 이러한 포토레지스트 패턴(41)은 현상 이후 포토레지스트 물질이 남는 차단부(P1) 및, 현상 이후 포토레지스트 물질이 제거되어 절연보호층(33)을 노출시키는 개구부(P2)를 포함한다. 상기 패드홀(39A, 39B)을 형성하기 위한 포토레지스트 패턴(41)은 마스크를 이용한 노광 및 현상 공정 이외에도 인쇄법을 통해서도 형성할 수 있다. 인쇄법은 잉크젯을 이용하여 차단부(P1)와 대응하는 영역에만 포토레지스트 물질을 분사함으로써 포토레지스트 패턴(41)을 형성하는 방법이다. 이 때, 포토레지스트 물질이 분사되지 않은 영역에는 절연보호층(33)을 노출시키는 개구부(P2)가 형성된다. 이러한 개구부(P2)에 대응하는 절연보호층(33)을 포함하는 절연막 또는 Al, Mo 및 Cr 등의 통상적인 금속층이 식각되어 도 3f에 도시된 바와 같이 패드홀(39A, 39B)이 형성된다. 여기서 금속층은 일반적으로 습식식각되며, 금속층을 식각하기 위한 습식식각 공정에 이용되는 식각액은 패드영역(A2, A3)의 투명산화도전층을 부식시킬 수 있다. 이에 따라 패드홀(39A, 39B)이 형성되는 영역에서 절연보호층(33)과 가장 인접한 도전층은 투명산화도전층이 되도록 하는 것이 바람직하다. 다시 말해서 투명산화도전층을 노출시키는 식각 공정을 더 안정적으로 진행하기 위해서 패드부 오픈단계(S9) 진행 시 패드부의 최상층에 형성된 도전층은 투명산화도전층인 것이 바람직하다.
그리고 절연보호층(33)을 전면식각하는 공정은 절연보호층(33)과 직접 접촉된 도전층이 모두 투명산화도전층인 경우 적용된다. 이 경우에도, 물론 패드홀(39A, 39B) 형성공정을 적용시킬 수 있으나, 절연보호층(33)을 전면식각하는 공정은, 포토리쏘그래피 공정을 포함하지 않으므로 공정을 더 단순화시킬 수 있다.
절연보호층(33)의 식각은 습식식각 또는 건식식각을 통해 이루어진다. 예를 들어, 실리콘 산화막, 실리콘 질화막, 실리콘 막, 유기 절연막으로 이루어진 절연보호층(33)은 CF4+O2 또는 SF6+O2 등을 포함하는 식각가스로 건식식각하고, 금속산화막으로 이루어진 절연보호층(33)은 Cl을 포함한 식각가스로 건식식각하거나 식각액을 통해 습식식간한다. 이 때 절연보호층(33)의 식각 시간은 유리 기판을 식각하는 시간보다 더 길게 설정될 수 있다.
이하, 도 5a 내지 도 9c에서는 본 발명의 실시예들에 따른 플렉서블 표시소자 및 그 제조방법에 대해 보다 구체적으로 설명한다. 특히, 도 5a 내지 도 9c에서는 패드부의 최상층에 형성된 도전층이 투명산화도전층이 되도록 한 플렉서블 표시소자 및 그 제조방법에 대해 설명한다.
도 5a 및 도 5b는 본 발명의 제1 실시예에 따른 플렉서블 표시소자를 설명하기 위한 평면도 및 단면도이다.
도 5a 및 도 5b를 참조하면 본 발명의 제1 실시예에 따른 플렉서블 표시소자는 화소 어레이 영역(A1)에 형성된 다수의 단위화소, 상기 화소 어레이 영역(A1) 외부에 형성되어 단위화소에 스캔신호를 공급하기 위한 게이트 패드부(A2) 및 단위화소에 비디오신호를 공급하기 위한 데이터 패드부(A3)로 구성된다.
본 발명의 제1 실시예에 따른 게이트 패드부(A2) 및 데이터 패드부(A3)는 투명산화도전층으로 이루어진 단일층의 게이트 패드전극(114) 및 데이터 패드전극(124)을 포함한다. 그리고 본 발명의 제1 실시예에서 게이트 패드부(A2) 및 데이터 패드부(A3)는 패드홀(39a, 39b)이 형성되는 영역에서 절연보호층(33) 및 투명산화도전층으로 이루어진 패드전극(114, 124) 사이에 무기 절연물질 또는 유기 절연물질로 이루어진 박막(105, 103)이 형성된다. 이에 따라 본 발명의 제1 실시예에 따른 패드홀(39a, 39b)은 패드전극(114, 124)을 노출시키기 위해 절연보호층(33) 및 무기 절연물질 또는 유기 절연물질로 이루어진 박막(105, 103)을 관통한다.
단위화소는 서로 절연되게 교차하는 게이트 라인(102) 및 데이터 라인(104)에 의해 정의된다. 이러한 단위화소 각각에는 상기 게이트 라인(102) 및 데이터 라인(102, 104)에 접속된 박막 트랜지스터(106) 어레이 및, 상기 박막 트랜지스터(106)와 접속된 화소전극(148)이 형성된다.
박막 트랜지스터(106)는 게이트 라인(102)에 공급되는 스캔 신호에 응답하여 데이터 라인(104)에 공급되는 비디오 신호가 화소 전극(148)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트 라인(102)으로부터 연장된 게이트 전극(132), 데이터 라인(104)으로부터 연장된 소스 전극(144) 및 화소 전극(148)에 접속된 드레인 전극(142)으로 구성된다. 여기서, 드레인 전극(142)은 보호막(103)을 관통하는 화소 접촉홀(151)을 통해 화소 전극(148)과 접속된다. 또한 박막 트랜지스터(106)는 활성층(134) 및 오믹 접촉층(136)을 포함하는 반도체 패턴(138)을 구비한다. 활성층(134)은 게이트 절연막(105)을 사이에 두고 게이트 전극(132)에 중첩되어 소스 전극(144)과 드레인 전극(142) 사이에 채널을 형성한다. 이러한 활성층(134)과 소스 전극(144)의 사이 및, 활성층(134)과 드레인 전극(142) 사이에는 오믹접촉층(136)이 형성되어, 활성층(134)이 소스 전극(144) 및 드레인 전극(142)과 오믹 접촉을 이루게 한다.
게이트 라인(102) 및 데이터 라인(104)은 Mo, Ti, Cu, AlNd, Al, Cr, Mo합금, Cu합금, Al합금 등과 같은 금속물질이 단일층 또는 이중층이상으로 적층되어 형성된다. 이러한 게이트 라인(102)은 게이트 패드부(A2)로부터 스캔 신호를 공급받고, 데이터 라인(104)은 데이터 패드부(A3)로부터 비디오 신호를 공급받는다. 이를 위하여, 게이트 패드부(A2)의 게이트 패드 전극(114)은 게이트 라인(102)과 접속되어야 하며, 데이터 패드부(A3)의 데이터 패드 전극(124)은 데이터 라인(104)과 접속되어야 한다. 투명산화도전층의 단일층으로 이루어진 게이트 패드 전극(114)은 게이트 라인(102) 방향으로 연장되어 보호막(103) 및 게이트 절연막(105)을 관통하여 게이트 라인(102)의 일측단을 노출시키는 게이트 접촉홀(153)을 통해 게이트 라인(102)과 접속된다. 그리고 투명산화도전층의 단일층으로 이루어진 데이터 패드 전극(124)은 데이터 라인(104) 방향으로 연장되어 보호막(103)을 관통하여 데이터 라인(104)의 일측단을 노출시키는 데이터 접촉홀(155)을 통해 데이터 라인(104)과 접속된다.
상술한 절연보호층(33)과, 단위 화소 및 패드부를 포함한 표시소자는 오버코트층(101)을 사이에 두고 플렉서블 기판(37) 상에 형성된다.
도 5a 및 도 5b에 도시된 본 발명의 제1 실시예에 따른 플렉서블 표시소자는 게이트 패드 전극(114) 및 데이터 패드 전극(124)이 투명산화도전층만으로 이루어지고, 상기 투명산화도전층은 패드 접촉홀(39a, 39b)에 의해 노출됨으로써 TCP와 접속될 수 있다. 또한 게이트 패드 전극(114) 및 데이터 패드 전극(124)은 패드 접촉홀(39a, 39b)과 중첩되지 않은 부분에서 게이트 라인(102) 및 데이터 라인(104)과 접속되므로 게이트 패드 전극(114) 및 데이터 패드 전극(124)을 노출시키기 위해 별도의 금속층을 제거하는 공정이 불필요하다. 또한, 절연보호층(33)이 실리콘 질화막, 실리콘 산화막, 실리콘막 및 유기절연막으로 이루어진 경우 동일한 식각장비를 통해 절연보호층(33)과 더불어 게이트 절연막(105) 및 보호막(103)을 식각할 수 있다. 이는 게이트 절연막(105) 및 보호막(103)이 무기 절연물질 또는 유기 절연물질로 형성되고, 무기 절연물질 또는 유기 절연물질은 절연보호층(33) 식각과 마찬가지로 CF4+O2 또는 SF6+O2 등을 포함하는 식각가스로 건식식각되기 때문이다.
도 6a 내지 도 6d는 도 5a 및 도 5b에 도시된 플렉서블 표시소자의 표시소자 형성단계를 설명하기 위한 단면도들이다. 표시소자 형성단계는 도 2 및 도 3a에서 상술한 바와 같이 두꺼운 유리 기판(31)상에 절연보호층(33)이 형성된 이 후 이루어진다. 도 6a 내지 도 6d를 참조하면, 본 발명의 제1 실시예에 따른 플렉서블 표 시소자의 형성단계는 포토리쏘그래피 공정 및 식각 공정을 포함한 다수의 마스크 공정을 통해 형성된다.
먼저 도 6a에 도시된 바와 같이 제1 마스크 공정으로 게이트 도전층을 패터닝함으써 절연보호층(33)상에 게이트 라인(102) 및 게이트전극(132)을 포함하는 게이트 도전 패턴이 형성된다. 여기서, 게이트 도전층은 Mo, Ti, Cu, AlNd, Al, Cr, Mo합금, Cu합금, Al합금 등과 같은 금속물질을 재료로 단일층 또는 이중층이상으로 이루어진다.
이후, 도 6b에 도시된 바와 같이 게이트 도전 패턴이 형성된 절연 보호층(33)상에 게이트 절연막(105)이 형성되고, 제2 마스크 공정으로 게이트 절연막(105) 상에 반도체 패턴(138) 및, 데이터 라인(104), 소스 전극(144) 및 드레인 전극(142)을 포함하는 소스/드레인 패턴이 형성된다. 제2 마스크 공정은 회절 노광마스크 또는 반투과 마스크를 통해 이루어지므로 반도체 패턴(138) 및 소스/드레인 패턴을 하나의 마스크 공정으로 형성할 수 있다. 여기서 게이트 절연막(105)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용되고, 활성층(134)으로는 비정질 실리콘, 오믹 접촉층(136)으로는 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘, 소스/드레인 패턴의 재료로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo합금, Cu합금, Al합금 등과 같은 금속물질이 단일층 또는 이중층이상으로 적층되어 이용된다.
이어서 도 6c에 도시된 바와 같이 제3 마스크 공정으로 채널부를 포함하는 반도체 패턴(138) 및 소스/드레인 패턴이 형성된 게이트 절연막(105) 상에 접촉홀들(151, 153, 155)을 포함하는 보호막(103)이 형성된다. 보호막(103)으로는 게이 트 절연막(105)과 같은 무기 절연물질이나 유전상수가 작은 아크릴계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.
그리고 도 6d에 도시된 바와 같이 제4 마스크 공정으로 보호막(103) 상에 화소 전극(148), 게이트 패드 전극(114), 데이터 패드 전극(124)의 투명도전패턴이 형성된다. 투명도전패턴의 재료로는 TO, ITO, IZO, ITZO등을 포함하는 투명산화도전금속이 이용된다.
이 후, 투명도전패턴이 형성된 보호막(103)면에는 표시소자 형성면을 평탄화시키기 위한 평탄화층이 더 형성될 수 있다. 또한 상기 평탄화층대신 평탄화층 형성물질 및 접착물질을 더 포함하는 오버코트층(101)이 형성될 수도 있다.
이와 같은 표시소자 제조 공정 후, 도 2, 도 3c 내지 도 3f에서 상술한 바와 같이 플렉서블 기판(37)을 접착하고 유리 기판을 제거한 후, 플렉서블 기판(37)이 하부에 위치하도록 한다. 이 후 게이트 패드홀(39a) 및 데이터 패드홀(39b)을 형성한다. 여기서 게이트 패드홀(39a) 및 데이터 패드홀(39b)은 게이트 패드 전극(114) 및 데이터 패드 전극(124)과 중첩된 절연보호층(33), 게이트 절연막(105), 보호막(103)을 식각공정으로 제거함으로써 형성된다.
도 7a 및 도 7b는 본 발명의 제2 실시예에 따른 플렉서블 표시소자를 설명하기 위한 평면도 및 단면도이다.
도 7a 및 도 7b를 참조하면 본 발명의 제2 실시예에 따른 플렉서블 표시소자는 도 5a 및 도 5b에서와 마찬가지로 화소 어레이 영역(A1)에 형성된 다수의 단위화소, 상기 화소 어레이 영역(A1) 외부에 형성되어 단위화소에 스캔신호를 공급하 기 위한 게이트 패드부(A2) 및 단위화소에 비디오신호를 공급하기 위한 데이터 패드부(A3)로 구성된다. 이하에서는 도 5a 및 도 5b에 도시된 실시예와 다른 부분에 대해서만 상세히 설명하고 동일한 설명은 중복되므로 생략하기로 한다.
본 발명의 제2 실시예에 따른 플렉서블 표시소자의 게이트 패드 전극(214) 및 데이터 패드 전극(224)은 투명산화도전층(211)을 포함한 2이상의 복층구조로 이루어진다. 이 때 패드 전극(214, 224)에 포함된 투명산화도전층(211)은 금속을 식각하는 공정없이 노출될 수 있도록 절연보호층(33)과 직접 접촉된다. 이러한 본 발명의 다른 실시예에 따른 패드 전극(214, 224)에 포함된 투명산화도전층(211)은 절연보호층(33)을 관통하는 패드홀(39a', 39b')을 통해 노출된다.
본 발명의 제2 실시예에 따른 박막 트랜지스터(206)는 게이트 라인(202)으로부터 연장된 게이트 전극(232), 데이터 라인(204)으로부터 연장된 소스 전극(244) 및 화소 전극(248)에 접속된 드레인 전극(242)으로 구성된다. 본 발명의 제2 실시예에 따른 화소 전극(248)은 투명산화도전층으로 형성되므로 절연보호층(33)과 직접 접촉된다. 화소 전극(248) 및 드레인 전극(242) 사이에는 게이트 절연막(205)이 위치한다. 이에 따라 본 발명의 제2 실시예에 따른 드레인 전극(242)은 게이트 절연막(205)을 관통하여 화소 전극(248)을 노출시키는 화소 접촉홀(251)을 통해 화소 전극(248)과 접속된다. 또한 본 발명의 제2 실시예에 따른 박막 트랜지스터(206)는 활성층(234) 및 오믹 접촉층(236)을 포함하는 반도체 패턴(238)을 구비한다. 활성층(234)은 게이트 절연막(205)을 사이에 두고 게이트 전극(232)에 중첩되어 소스 전극(244)과 드레인 전극(242) 사이에 채널을 형성한다. 이러한 활성 층(234)과 소스 전극(244)의 사이 및, 활성층(234)과 드레인 전극(242) 사이에는 오믹접촉층(236)이 형성되어, 활성층(234)이 소스 전극(244) 및 드레인 전극(242)과 오믹 접촉을 이루게 한다. 이에 따라 화소 전극(248) 및 드레인 전극(242)의 접속은 드레인 전극(242)과 접속된 반도체 패턴(238)이 화소 접촉홀(251)을 통해 화소 전극(248)과 접촉됨으로써 이루어진다.
본 발명의 제2 실시예에 따른 게이트 라인(202)은 절연보호층(33)과 직접 접촉된 투명산화도전층(211) 및 투명산화도전층(211)에 적층된 게이트 도전층(213)으로 형성된다. 게이트 도전층(213)은 Mo, Ti, Cu, AlNd, Al, Cr, Mo합금, Cu합금, Al합금 등과 같은 불투명 금속물질로 단일층 또는 이중층이상으로 이루어진다. 이러한 게이트 라인(202)은 게이트 패드부(A2)로부터 스캔신호를 공급받는다.
게이트 패드부(A2)는 게이트 라인(202)에 스캔신호를 공급하기 위해 게이트 라인(202)과 접속되어야 한다. 이를 위하여 게이트 패드부(A2)는 게이트 라인(202)으로부터 연장된 게이트 패드 전극(214)으로 형성된다.
본 발명의 제2 실시예에 따른 데이터 라인(204)은 Mo, Ti, Cu, AlNd, Al, Cr, Mo합금, Cu합금, Al합금 등과 같은 불투명 금속물질로 단일층 또는 이중층이상으로 이루어진 소스/드레인 도전층(215)으로 이루어진다. 상기 데이터 라인(204) 및 게이트 절연막(205) 사이에는 반도체 패턴(238)이 중첩된다. 이러한 데이터 라인(204)은 데이터 패드부(A3)로부터 비디호 신호를 공급받는다.
데이터 패드부(A3)는 데이터 라인(204)에 비디호신호를 공급하기 위해 데이터 라인(204)과 접속되어야 한다. 이를 위하여 데이터 패드부(A3)는 투명산화도전 층(211), 게이트 절연막(205)을 관통하여 상기 데이터 패드부(A3)의 투명산화도전층(211)을 노출시키는 데이터 접촉홀(255) 및, 데이터 라인(204)으로부터 연장되어 데이터 접촉홀(255)을 통해 데이터 패드부(A3)의 투명산화도전층(211)과 접속된 소스/드레인 도전층(215)을 포함한다. 데이터 패드부(A3)의 투명산화도전층(211) 및 소스/드레인 도전층(215) 사이에는 반도체 패턴(238)이 중첩된다.
상술한 단위 화소 및 패드부를 포함한 표시소자는 평탄화층 및 접착층(미도시), 또는 오버코트층(201)을 더 포함한다. 평탄화층 또는 오버코트층(201)은 상기 표시소자의 도전층들 및 상기 플렉서블 기판(37)의 계면에 형성된다. 이러한 평탄화층 또는 오버코트층(201)은 표시소자 형성면을 평탄화 시킬 뿐 아니라 및 표시소자를 보호할 수 있으므로 평탄화층 및 표시소자의 사이 또는, 오버코트층(201) 및 표시소자 사이에 별도의 보호막을 형성하지 않아도 된다.
도 8a 및 도 8b는 본 발명의 제3 실시예에 따른 플렉서블 표시소자를 설명하기 위한 평면도 및 단면도이다.
도 8a 및 도 8b를 참조하면, 본 발명의 제3 실시예에 따른 플렉서블 표시소자는 절연보호층(33)이 제거된 이외에는 도 7a 및 도 7b에 도시된 본 발명의 제2 실시예와 동일한 구조이다. 도 8a 및 도 8b에서와 같이 패드 전극(214, 224)의 최상층의 도전층이 투명산화도전층(211)일 경우 패드전극(214, 224)을 노출시키는 패드부 오픈 단계는 절연보호층(33)의 전면식각만으로도 가능하다. 이에 따라 본 발명의 제3 실시예에 따른 플렉서블 표시소자는 패드부를 오픈하기 위해 포토리쏘그래피 공정을 삭제할 수 있는 구조이므로 본 발명의 제2 실시예에 보다 더욱 단순화 된 공정을 통해 제조될 수 있다.
도 9a 내지 도 9c는 도 7a 내지 도 8b에 도시된 플렉서블 표시소자의 표시소자 형성단계를 설명하기 위한 단면도들이다. 표시소자 형성단계는 도 2 및 도 3a에서 상술한 바와 같이 두꺼운 유리 기판(31)상에 절연보호층(33)이 형성된 이 후 이루어진다. 도 9a 내지 도 9c를 참조하면 본 발명의 제2 및 제3 실시예에 따른 플렉서블 표시소자의 형성단계는 포토리쏘그래피 공정 및 식각공정을 포함하는 다수의 마스크 공정을 통해 형성된다.
먼저 도 9a에 도시된 바와 같이 절연보호층(33)상에 순차적으로 적층된 투명산화도전층(211) 및 게이트 도전층(213)을 제1 마스크 공정으로 패터닝하여 투명도전패턴 및 게이트 도전패턴을 형성한다. 투명도전패턴은 화소 전극(248) , 데이터 패드 전극(224), 게이트 라인(202), 게이트 전극(232) 및 게이트 패드 전극(214)의 투명산화도전층(211)이고, 게이트 도전패턴은 게이트 라인(202), 게이트 전극(232) 및 게이트 패드 전극(214)의 투명산화도전층(211)상에 적층된 게이트 도전층(213)이다. 제1 마스크로는 회절 노광 마스크 및 반투과 마스크 중 어느 하나를 사용하므로 투명도전패턴 및 게이트 도전 패턴이 하나의 마스크 공정을 통해 형성된다. 여기서, 게이트 도전층(214)의 재료로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo합금, Cu합금, Al합금 등과 같은 금속물질이 단일층 또는 이중층이상으로 적층되어 이용된다. 그리고 투명산화도전층(211)의 재료로는 TO, ITO, IZO, ITZO등을 포함하는 투명산화도전금속이 이용된다.
이후, 도 9b에 도시된 바와 같이 제2 마스크 공정으로 투명도전패턴 및 게이 트 도전패턴이 형성된 절연 보호층(33)상에 화소 접촉홀(251) 및 데이터 접촉홀(255)을 포함하는 게이트 절연막(205)이 형성된다. 여기서, 게이트 절연막(205)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용된다.
이어서 도 9c에 도시된 바와 같이 제3 마스크 공정으로 게이트 절연막(205) 상에 채널부를 포함하는 반도체 패턴(238) 및, 소스/드레인 도전층(215)으로 이루어진 소스/드레인 패턴이 형성된다. 소스/드레인 패턴은 데이터 라인(204), 소스 전극(244), 드레인 전극(242) 및 데이터 패드 전극(224)을 포함한다. 제3 마스크 공정은 회절 노광마스크 또는 반투과 마스크를 통해 진행되어 반도체 패턴(238) 및 소스/드레인 패턴을 하나의 마스크 공정으로 형성할 수 있다. 여기서 활성층(234)으로는 비정질 실리콘, 오믹 접촉층(236)으로는 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘, 소스/드레인 도전층(215)의 재료로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo합금, Cu합금, Al합금 등과 같은 금속물질이 단일층 또는 이중층이상으로 적층되어 이용된다.
이 후, 반도체 패턴(238) 및 소스/드레인 패턴이 형성된 게이트 절연막(205)면에는 표시소자 형성면을 평탄화시키고, 반도체 패턴(238) 및 소스/드레인 패턴을 보호하기 위해 평탄화층(미도시) 또는 오버코트층(201)이 더 형성될 수 있다.
이와 같은 표시소자 제조 공정 후, 도 2, 도 3c 내지 도 3f에서 상술한 바와 같이 플렉서블 기판(37)을 접착하고 유리 기판을 제거한 후, 플렉서블 기판(37)이 하부에 위치하도록 한다. 이 후 본 발명의 제2 실시예에 따른 플렉서블 표시소자의 제조방법은 게이트 패드홀(39a') 및 데이터 패드홀(39b')을 형성하는 단계를 포 함한다. 여기서 게이트 패드홀(39a') 및 데이터 패드홀(39b')은 게이트 패드 전극(214) 및 데이터 패드 전극(224)의 투명도전층(211)과 중첩된 절연보호층(33)을 식각공정으로 제거함으로써 형성된다. 그리고 본 발명의 제3 실시예에 따른 플렉서블 표시소자의 제조방법은 별도의 패드홀(39a',39b') 형성공정 대신에 절연보호층(33)의 전면식각공정을 통해서 게이트 패드 전극(214) 및 데이터 패드 전극(224)의 투명도전층(211)을 노출시킬 수 있다.
상술한 바와 같이 본 발명에 따른 플렉서블 표시장치 및 그 제조 방법은 플렉서블 기판 부착 후 유리기판을 제거하므로 유리기판 제거시 임시로 표시소자를 지지해주는 임시기판의 부착공정이 불필요하다. 이에 따라 본 발명에 따른 플렉서블 표시장치 및 그 제조 방법은 임시기판 박리 공정도 불필요하게 된다. 결과적으로, 임시기판 부착 및 박리에 의한 표시소자의 신뢰성 저하를 방지할 수 있으므로 표시소자의 신뢰성을 향상시킬 수 있다.
그리고 본 발명에 따른 플렉서블 표시장치 및 그 제조 방법은 패드부의 패드전극이 노출되므로 표시소자가 패드 전극을 통해 구동회로가 접속될 수 있다. 또한 본 발명에 따라 노출된 패드전극은 산소에 노출되더라도 도전성이 강한 투명산화도전층으로 형성되어 플렉서블 표시소자의 신뢰성을 더욱 향상시킬 수 있다.
본 발명은 플렉서블 기판이 접착되는 표시소자가 형성된 면을 평탄화시키는 평탄화층 또는 오버코트층을 더 구비함으로써 평탄화층 또는 오버코트층이 플렉서 블 기판 접착시 가해지는 압력이 표시소자가 형성된 면에 고르게 분포되도록 함과 아울러 완충작용을 하여 플렉서블 기판의 접착공정에 의해 표시소자의 특성이 저하되는 것을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (17)

  1. 유리기판 일면에 절연보호층을 형성하는 단계와;
    상기 절연보호층 상에 박막 트랜지스터 어레이 및 상기 박막 트랜지스터 어레이와 접속된 패드부를 포함하는 표시소자를 형성하는 단계와;
    상기 표시소자 상에 플렉서블 기판을 부착하는 단계와;
    상기 유리기판을 제거하는 단계를 순차적으로 포함하는 것을 특징으로 하는 플렉서블 표시소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 표시소자를 형성하는 단계는
    상기 절연보호층 상에 게이트 도전층으로 이루어진 게이트 라인 및 상기 게이트 라인으로부터 연장된 게이트 전극을 포함하는 게이트 도전 패턴을 형성하는 단계와;
    상기 게이트 도전 패턴을 덮도록 게이트 절연막을 형성하는 단계와;
    상기 게이트 전극과 중첩된 반도체 패턴과, 상기 반도체 패턴상에 적층된 소스 전극 및 드레인 전극과 상기 소스 전극으로부터 연장되며 상기 게이트 라인과 교차하는 데이터 라인을 포함하는 소스/드레인 도전패턴을 형성하는 단계와;
    상기 반도체 패턴 및 소스/드레인 도전패턴을 덮도록 보호막을 형성하는 단계와;
    상기 보호막 및 게이트 절연막을 관통하여 상기 게이트 라인을 노출시키는 게이트 접촉홀 및 상기 보호막을 관통하여 상기 데이터 라인을 노출시키는 데이터 접촉홀을 형성하는 단계와;
    상기 게이트 접촉홀을 통해 상기 게이트 라인과 접속된 게이트 패드 전극의 투명산화도전층과 상기 데이터 접촉홀을 통해 상기 데이터 라인과 접속된 데이터 패드 전극의 투명산화도전층을 형성하는 단계를 순차적으로 포함하는 것을 특징으로 하는 플렉서블 표시소자의 제조 방법.
  3. 제 2 항에 있어서,
    상기 유리기판을 제거하는 단계 이후에
    상기 절연보호층 외부면에 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴을 이용하여 상기 절연보호층, 게이트 절연막 및 보호막을 식각하여 상기 패드 전극의 투명산화도전층을 노출시키는 패드홀을 형성하는 단계를 순차적으로 포함하는 것을 특징으로 하는 플렉서블 표시소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 표시소자를 형성하는 단계는
    상기 절연보호층 상에 투명산화도전층인 데이터 패드 전극, 게이트 패드전극, 상기 게이트 패드전극으로부터 연장된 게이트 라인 및, 상기 게이트 라인으로 부터 연장된 게이트 전극을 포함하는 투명도전패턴과, 상기 게이트 패드전극, 게이트 라인 및 게이트 전극의 투명산화도전층 상에 적층된 게이트도전패턴을 형성하는 단계와;
    상기 투명도전패턴 및 상기 게이트도전패턴을 덮도록 게이트 절연막을 형성하는 단계와;
    상기 데이터 패드 전극의 투명산화도전층을 노출시키는 데이터 접촉홀을 형성하는 단계와;
    상기 게이트 전극과 중첩된 반도체 패턴과, 상기 반도체 패턴상에 적층된 소스 전극 및 드레인 전극, 상기 소스 전극으로부터 연장되며 상기 게이트 라인과 교차하는 데이터 라인과 상기 데이터 라인으로부터 연장되어 상기 데이터 접촉홀을 통해 상기 데이터 패드 전극의 투명산화도전층과 접속되는 데이터 패드 전극의 소스/드레인 금속층을 포함하는 소스/드레인 도전패턴을 형성하는 단계를 순차적으로 포함하는 것을 특징으로 하는 플렉서블 표시소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 유리기판을 제거하는 단계 이후에
    상기 절연보호층 외부면에 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴을 이용하여 상기 절연보호층을 식각하여 상기 패드 전극의 투명산화도전층을 노출시키는 패드홀을 형성하는 단계를 순차적으로 포함하는 것을 특징으로 하는 플렉서블 표시소자의 제조방법.
  6. 제 4 항에 있어서,
    상기 유리기판을 제거하는 단계 이후에
    상기 절연보호층을 전면 식각하여 상기 투명도전패턴을 노출시키는 단계를 포함하는 것을 특징으로 하는 플렉서블 표시소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 유리기판을 제거하는 단계 이후에
    상기 패드부에 포함된 패드 전극을 노출시키는 단계를 포함하는 것을 특징으로 하는 플렉서블 표시소자의 제조 방법.
  8. 제 7 항에 있어서,
    상기 패드부에 포함된 패드전극은 투명산화도전층을 포함한 단일층 또는 이중층 이상의 구조로 형성되는 것을 특징으로 하는 플렉서블 표시소자의 제조 방법.
  9. 제 8 항에 있어서,
    상기 패드전극의 투명산화도전층은
    상기 패드부에서 상기 절연보호층과 가장 인접한 도전층인 것을 특징으로 하는 플렉서블 표시소자의 제조 방법.
  10. 제 8 항 및 제 9 항 중 어느 한 항에 있어서,
    상기 패드부에 포함된 패드 전극을 노출시키는 단계에서 노출시킨 패드전극은 상기 투명산화도전층인 것을 특징으로 하는 플렉서블 표시소자의 제조 방법.
  11. 제 2 항, 제 4 항 및 제 8 항 중 어느 한 항에 있어서,
    상기 투명산화도전층은 틴 옥사이드, 인듐 틴 옥사이드, 인듐 틴 징크 옥사이드, 인듐 징크 옥사이드 중 어느 하나를 포함하는 것을 특징으로 하는 플렉서블 표시소자의 제조방법.
  12. 제 1 항에 있어서,
    상기 표시소자를 형성하는 단계는
    상기 표시소자가 형성된 표면을 평탄화시키는 평탄화층을 형성하는 단계를 포함하는 것을 특징으로 하는 플렉서블 표시소자의 제조방법.
  13. 플렉서블 기판과;
    플렉서블 기판 상에 형성된 보호막과;
    상기 보호막 상에 형성되며, 데이터 라인, 상기 데이터 라인으로부터 연장된 소스 전극, 상기 소스 전극과 마주하는 드레인 전극을 포함하는 소스/드레인 도전 층과;
    상기 소스 전극 및 드레인 전극과 중첩되고 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 반도체 패턴과;
    상기 소스/드레인 도전층 및 반도체 패턴을 덮는 게이트 절연막과;
    상기 게이트 절연막 상에 형성되며, 상기 데이터 라인과 교차하는 게이트 라인 및 상기 게이트 라인으로부터 연장되어 상기 반도체 패턴과 중첩되는 게이트 전극을 포함하는 게이트 도전층과;
    상기 플렉서블 기판 및 보호막 사이에서 상기 게이트 라인 방향으로 연장되고 상기 게이트 절연막 및 보호막을 관통하여 상기 게이트 라인을 노출시키는 게이트 접촉홀을 통해 상기 게이트 라인과 접속된 투명산화도전층의 게이트 패드 전극과;
    상기 플렉서블 기판 및 보호막 사이에서 상기 데이터 라인 방향으로 연장되고 상기 보호막을 관통하여 상기 데이터 라인을 노출시키는 데이터 접촉홀을 통해 상기 데이터 라인과 접속되는 투명산화도전층의 데이터 패드 전극과;
    상기 게이트 도전층을 덮도록 상기 게이트 절연막 상에 형성된 절연보호층과;
    상기 절연보호층, 게이트 절연막 및 상기 보호막을 관통하여 상기 패드 전극들을 노출시키는 패드홀을 구비하는 것을 특징으로 하는 플렉서블 표시소자.
  14. 플렉서블 기판과;
    플렉서블 기판 상에 형성된 데이터 라인, 상기 데이터 라인으로부터 연장된 소스 전극 및 데이터 패드 전극, 상기 소스 전극과 마주하는 드레인 전극을 포함하 는 소스/드레인 도전층과;
    상기 소스 전극 및 드레인 전극과 중첩되고 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 반도체 패턴과;
    상기 소스/드레인 도전 패턴 및 반도체 패턴을 덮는 게이트 절연막과;
    상기 게이트 절연막 상에 형성되며, 상기 데이터 라인과 교차하는 게이트 라인, 상기 게이트 라인으로부터 연장되어 상기 반도체 패턴과 중첩되는 게이트 전극 및 상기 게이트 라인으로부터 연장된 게이트 패드 전극을 포함하는 게이트 도전층과;
    상기 게이트 도전층 상에 동일패턴으로 적층된 투명도전층과;
    상기 소스/드레인층 중 상기 데이터 패드 전극과 중첩된 상기 게이트 절연막을 관통하는 데이터 접촉홀과;
    상기 데이터 접촉홀을 통해 상기 소스/드레인층의 데이터 패드 전극에 접속되는 투명도전층의 데이터 패드 전극을 구비하는 것을 특징으로 하는 플렉서블 표시소자.
  15. 제 14 항에 있어서,
    상기 게이트 절연막 상에 상기 투명도전층의 게이트 패드 전극 및 투명도전층의 데이터 패드 전극을 노출시키는 패드홀을 포함하는 절연보호층을 더 포함하는 것을 특징으로 하는 플렉서블 표시소자.
  16. 제 13 항, 제 14 항 및 제 15 항 중 어느 한 항에 있어서,
    상기 투명산화도전층은 틴 옥사이드, 인듐 틴 옥사이드, 인듐 틴 징크 옥사이드, 인듐 징크 옥사이드 중 어느 하나를 포함하는 것을 특징으로 하는 플렉서블 표시소자.
  17. 제 13 항, 제 14 항 및 제 15 항 중 어느 한 항에 있어서,
    상기 플렉서블 기판 및 상기 도전층들의 계면에는 상기 도전층들의 형성면을 평탄화시키는 평탄화층이 더 형성되는 것을 특징으로 하는 플렉서블 표시소자.
KR1020070008397A 2007-01-26 2007-01-26 플렉서블 표시소자의 제조 방법 KR101318242B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070008397A KR101318242B1 (ko) 2007-01-26 2007-01-26 플렉서블 표시소자의 제조 방법
US12/003,162 US7977176B2 (en) 2007-01-26 2007-12-20 Flexible display device and fabricating method thereof
CN2007103018929A CN101231972B (zh) 2007-01-26 2007-12-20 柔性显示器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070008397A KR101318242B1 (ko) 2007-01-26 2007-01-26 플렉서블 표시소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080070380A true KR20080070380A (ko) 2008-07-30
KR101318242B1 KR101318242B1 (ko) 2013-10-16

Family

ID=39666937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070008397A KR101318242B1 (ko) 2007-01-26 2007-01-26 플렉서블 표시소자의 제조 방법

Country Status (3)

Country Link
US (1) US7977176B2 (ko)
KR (1) KR101318242B1 (ko)
CN (1) CN101231972B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110038963A (ko) * 2009-10-09 2011-04-15 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR101156585B1 (ko) * 2009-11-03 2012-06-20 국립대학법인 울산과학기술대학교 산학협력단 염료 감응 태양 전지 및 이의 제조 방법
KR20140141359A (ko) * 2013-05-31 2014-12-10 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101424784B1 (ko) * 2006-01-10 2014-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 제조방법
US8318540B2 (en) * 2008-05-19 2012-11-27 Infineon Technologies Ag Method of manufacturing a semiconductor structure
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
WO2010065542A1 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of preparing a flexible substrate assembly and flexible substrate assembly therefrom
CN102460646A (zh) 2009-05-29 2012-05-16 代表亚利桑那大学的亚利桑那校董会 在高温提供柔性半导体器件的方法及其柔性半导体器件
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
KR101149433B1 (ko) * 2009-08-28 2012-05-22 삼성모바일디스플레이주식회사 플렉서블 표시 장치 및 그 제조 방법
WO2012021196A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
WO2012021197A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
CN101916022B (zh) * 2010-07-06 2012-10-10 友达光电股份有限公司 可挠性显示面板及其制造方法
CN102650753B (zh) * 2011-02-25 2015-07-29 群康科技(深圳)有限公司 显示器及其制造方法
US20120280368A1 (en) * 2011-05-06 2012-11-08 Sean Matthew Garner Laminated structure for semiconductor devices
US20130114219A1 (en) * 2011-11-08 2013-05-09 Sean Matthew Garner Opto-electronic frontplane substrate
CN103033969B (zh) * 2013-01-05 2015-06-24 北京三五九投资有限公司 一种基于双层pdlc印刷型柔性显示模块的制备方法
TWI532162B (zh) 2013-06-25 2016-05-01 友達光電股份有限公司 可撓式顯示面板及其製造方法
KR102133363B1 (ko) * 2013-12-27 2020-07-13 엘지디스플레이 주식회사 플렉서블 디스플레이 및 이의 제조방법
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2017034645A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
JP2017518638A (ja) 2014-05-13 2017-07-06 アリゾナ・ボード・オブ・リージェンツ・フォー・アンド・オン・ビハーフ・オブ・アリゾナ・ステイト・ユニバーシティＡｒｉｚｏｎａ Ｂｏａｒｄ Ｏｆ Ｒｅｇｅｎｔｓ Ｆｏｒ Ａｎｄ Ｏｎ Ｂｅｈａｌｆ Ｏｆ Ａｒｉｚｏｎａ Ｓｔａｔｅ Ｕｎｉｖｅｒｓｉｔｙ 電子デバイスを提供する方法およびその電子デバイス
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
CN106292094A (zh) * 2015-05-28 2017-01-04 鸿富锦精密工业（深圳）有限公司 电连接结构及其制作方法
KR102553139B1 (ko) * 2016-10-24 2023-07-10 엘지디스플레이 주식회사 표시장치
KR20180100013A (ko) 2017-02-28 2018-09-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN107256870A (zh) * 2017-06-09 2017-10-17 京东方科技集团股份有限公司 一种阵列基板及制作方法、柔性显示面板、显示装置
JP2019124830A (ja) * 2018-01-17 2019-07-25 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
CN110783368B (zh) * 2018-11-01 2022-10-18 云谷（固安）科技有限公司 显示面板及其制造方法、显示终端

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06118441A (ja) * 1991-11-05 1994-04-28 Tadanobu Kato 表示セル
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP3980918B2 (ja) * 2002-03-28 2007-09-26 株式会社東芝 アクティブマトリクス基板及びその製造方法、表示装置
JP4063082B2 (ja) * 2003-01-10 2008-03-19 日本電気株式会社 フレキシブル電子デバイスとその製造方法
US7297040B2 (en) * 2003-10-30 2007-11-20 Industrial Technology Research Institute Method for manufacturing a flexible panel for a flat panel display
KR100603836B1 (ko) * 2004-11-30 2006-07-24 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
CN100428010C (zh) * 2005-05-13 2008-10-22 乐金显示有限公司 柔性显示器的制造方法
KR20060124940A (ko) * 2005-06-01 2006-12-06 삼성전자주식회사 가요성 표시 장치의 제조 방법
KR101141533B1 (ko) * 2005-06-25 2012-05-04 엘지디스플레이 주식회사 기판 반송방법 및 이를 이용한 플렉서블 디스플레이의제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110038963A (ko) * 2009-10-09 2011-04-15 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR101156585B1 (ko) * 2009-11-03 2012-06-20 국립대학법인 울산과학기술대학교 산학협력단 염료 감응 태양 전지 및 이의 제조 방법
KR20140141359A (ko) * 2013-05-31 2014-12-10 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법

Also Published As

Publication number Publication date
CN101231972A (zh) 2008-07-30
US20080179594A1 (en) 2008-07-31
CN101231972B (zh) 2010-11-10
US7977176B2 (en) 2011-07-12
KR101318242B1 (ko) 2013-10-16

Similar Documents

Publication Publication Date Title
KR101318242B1 (ko) 플렉서블 표시소자의 제조 방법
US7279401B2 (en) Fabricating method for flexible thin film transistor array substrate
US7326313B2 (en) Method of manufacturing a flexible display
KR102047729B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR101446226B1 (ko) 플렉서블 표시장치 및 그 제조 방법
US8147640B2 (en) Fabricating method of flexible display
JP4658514B2 (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
US20050221542A1 (en) Semiconductor device and manufacturing method thereof
US20060275950A1 (en) Method of manufacturing a flexible display device
JP3516441B2 (ja) アクティブマトリックス基板、表示装置、およびアクティブマトリックス基板の製造方法
US7907228B2 (en) TFT LCD structure and the manufacturing method thereof
JP2006330739A (ja) 可撓性表示装置の製造方法
US20060172470A1 (en) Method of manufacturing thin film element
US7898637B2 (en) Liquid crystal display device and method of manufacturing the same
JP2002076366A (ja) 薄膜トランジスタ、多層膜構造、薄膜トランジスタの製造方法、および多層膜構造の製造方法
US20070031642A1 (en) Adhesive tape for a flexible display device and method of manufacturing a flexible display device using the same
JP2009188317A (ja) 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
JPWO2012011258A1 (ja) 基板及びその製造方法、表示装置
KR20120123949A (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102081103B1 (ko) 콘택홀 형성방법 및 박막트랜지스터 어레이 기판의 제조방법
KR101722936B1 (ko) 플렉서블 표시장치의 제조방법
KR101252847B1 (ko) 가요성 표시장치의 제조방법
WO2011114404A1 (ja) アクティブマトリクス基板
JPH11326941A (ja) アクティブマトリクス表示装置
JP2002124680A (ja) アレイ基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 6