KR20080066337A - 반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로 - Google Patents

반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로 Download PDF

Info

Publication number
KR20080066337A
KR20080066337A KR1020070003646A KR20070003646A KR20080066337A KR 20080066337 A KR20080066337 A KR 20080066337A KR 1020070003646 A KR1020070003646 A KR 1020070003646A KR 20070003646 A KR20070003646 A KR 20070003646A KR 20080066337 A KR20080066337 A KR 20080066337A
Authority
KR
South Korea
Prior art keywords
data
output
rising
polling
clock
Prior art date
Application number
KR1020070003646A
Other languages
English (en)
Other versions
KR100863000B1 (ko
Inventor
구기봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070003646A priority Critical patent/KR100863000B1/ko
Priority to US11/878,250 priority patent/US7626873B2/en
Publication of KR20080066337A publication Critical patent/KR20080066337A/ko
Application granted granted Critical
Publication of KR100863000B1 publication Critical patent/KR100863000B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명의 반도체 메모리 장치는, 라이징 클럭과 라이징 출력 인에이블 신호에 응답하여 라이징 데이터로부터 라이징 출력 데이터를 생성하는 라이징 출력 데이터 생성부, 상기 라이징 출력 데이터를 버퍼링하는 라이징 데이터 출력 버퍼, 폴링 클럭과 폴링 출력 인에이블 신호에 응답하여 폴링 데이터로부터 폴링 출력 데이터를 생성하는 폴링 출력 데이터 생성부 및 상기 폴링 출력 데이터를 버퍼링하는 폴링 데이터 출력 버퍼를 포함하는 것을 특징으로 한다.
반도체 메모리 장치, 출력 데이터, 데이터 출력 스트로브 신호

Description

반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로{Semiconductor Memory Apparatus and Semiconductor Integrated Circuit with the Same}
도 1은 종래의 기술에 따른 반도체 메모리 장치의 데이터 출력 동작을 설명하기 위한 타이밍도,
도 2는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 데이터 출력 회로의 구성도,
도 3은 도 2에 도시한 데이터 출력 회로의 동작을 설명하기 위한 타이밍도,
도 4는 본 발명에 따른 반도체 집적 회로의 구성도이다.
<도면의 주요 부분에 대한 부호 설명>
1 : 반도체 메모리 장치 2 : 메모리 제어 장치
10 : 데이터 출력 수단
20 : 데이터 출력 스트로브 신호 생성 수단
110 : 라이징 출력 데이터 생성부 120 : 라이징 데이터 출력 버퍼
130 : 폴링 출력 데이터 생성부 140 : 폴링 데이터 출력 버퍼
210 : 라이징 데이터 출력 스트로브 신호 버퍼
220 : 폴링 데이터 출력 스트로브 신호 버퍼
본 발명은 반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로에 관한 것으로, 보다 상세하게는 출력 데이터와 데이터 출력 스트로브 신호 간의 시간 마진을 증가시키는 반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory)과 이보다 진보된 형태의 반도체 메모리 장치는 클럭의 라이징 에지 타임과 폴링 에지 타임에 각각 데이터를 출력한다. 이를 위해 DLL(Delay Locked Loop) 회로는 외부 클럭의 라이징 에지 타임에 하이 레벨(High Level) 구간을 갖는 라이징 클럭과 외부 클럭의 폴링 에지 타임에 하이 레벨 구간을 갖는 폴링 클럭을 생성하며, 반도체 메모리 장치의 데이터 출력 회로는 상기 라이징 클럭과 상기 폴링 클럭의 제어에 따라 라이징 출력 데이터와 폴링 출력 데이터를 래치하였다가 순차적으로 버퍼링하여 출력 데이터(DQ)로서 출력하는 동작을 수행한다. 또한 상기 데이터 출력 회로는 상기 라이징 클럭과 상기 폴링 클럭으로부터 데이터 출력 스트로브 신호(DQS)를 생성하여 출력하며, 이후 반도체 메모리 장치를 제어하는 메모리 제어 장치는 데이터 출력 스트로브 신호를 이용하여 데이터 복구 동작을 수행한다.
이하, 종래의 기술에 따른 반도체 메모리 장치의 데이터 출력 회로의 동작을 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래의 기술에 따른 반도체 메모리 장치의 데이터 출력 동작을 설명하기 위한 타이밍도로서, 버스트 렝쓰(Burst Length)가 4인 것을 예시적으로 나타낸 것이다.
도면에는 DLL 회로에서 생성된 라이징 클럭(rclk), 폴링 클럭(fclk), 출력 데이터(DQ) 및 데이터 출력 스트로브 신호(DQS)가 도시되어 있다. 연속적으로 출력되는 상기 4개의 출력 데이터(DQ)는 각각 상기 라이징 클럭(rclk)과 상기 폴링 클럭(fclk)에 교대로 동기되는 것을 볼 수 있다. 또한 상기 데이터 출력 스트로브 신호(DQS)는 상기 출력 데이터(DQ)가 출력되는 구간에서 상기 라이징 클럭(rclk)과 같은 파형을 갖는 것을 볼 수 있다.
이처럼, 종래의 기술에 따른 반도체 메모리 장치의 데이터 출력 회로는 상기 라이징 클럭(rclk)과 상기 폴링 클럭(fclk)의 제어에 따라 래치된 데이터를 순차적으로 버퍼링하여 상기 출력 데이터(DQ)로서 출력하며, 상기 라이징 클럭(rclk)과 상기 폴링 클럭(fclk)으로부터 상기 데이터 출력 스트로브 신호(DQS)를 생성하는 동작을 수행한다. 이 때 상기 출력 데이터(DQ)와 상기 데이터 출력 스트로브 신호(DQS) 간의 시간 마진, 즉 상기 출력 데이터(DQ) 한 비트가 유효할 수 있는 구간(tDV)은 상기 라이징 클럭(rclk) 또는 상기 폴링 클럭(fclk)의 반주기에 해당한다. 데이터의 출력 속도를 향상시키기 위하여 데이터의 스윙(Swing) 폭을 작게 하고, 출력 데이터(DQ)와 반전된 출력 데이터(/DQ) 및 데이터 출력 스트로브 신호(DQS)와 반전된 데이터 출력 스트로브 신호(/DQS)를 각각 생성하기 위한 버퍼를 구비하는 기술이 사용되기도 하는데, 이 경우에도 출력 데이터(DQ)의 유효 구간은 클럭의 반주기를 넘지 못한다.
반도체 메모리 장치가 고속화 구현되는 추세에 따라 상기 라이징 클럭(rclk) 또는 상기 폴링 클럭(fclk)의 토글(Toggle) 속도와 상기 출력 데이터(DQ)의 출력 속도는 크게 증가하고 있다. 상기 데이터 출력 스트로브 신호(DQS)의 토글 속도 또한 크게 증가하므로, 상기 출력 데이터(DQ)의 유효 구간(tDV)은 크게 감소하게 된다. 이는 반도체 메모리 장치를 제어하는 메모리 제어 장치가 데이터를 복구하기 어렵게 만드는 요인이다. 게다가, 반도체 메모리 장치로부터 메모리 제어 장치로의 전송 라인에 존재하는 저항 및 캐패시턴스 특성에 의해 상기 출력 데이터(DQ)의 유효 구간(tDV)은 더욱 감소할 수도 있다. 또한 PVT(Process, Voltage, Temperature) 변동 등의 여러 가지 요인에 의해 상기 출력 데이터(DQ)의 유효 구간(tDV)이 감소하게 될 수도 있다. 이와 같이 종래의 기술에는 반도체 메모리 장치의 고속화 구현에 있어서 출력 데이터와 데이터 출력 스트로브 신호 간의 시간 마진을 확보하기 용이하지 않다는 기술적 한계가 존재하였다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 출력 데이터와 데이터 출력 스트로브 신호 간의 시간 마진을 증가시키는 반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로를 제공하는 데에 그 기술적 과제가 있다.
또한 본 발명은 PVT 변동에 의한 각 소자들의 동작 특성 변화에도 안정적인 데이터 출력 동작을 수행하는 반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로를 제공하는 데에 다른 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 메모리 장치는, 라이징 클럭과 라이징 출력 인에이블 신호에 응답하여 라이징 데이터로부터 라이징 출력 데이터를 생성하는 라이징 출력 데이터 생성부; 상기 라이징 출력 데이터를 버퍼링하는 라이징 데이터 출력 버퍼; 폴링 클럭과 폴링 출력 인에이블 신호에 응답하여 폴링 데이터로부터 폴링 출력 데이터를 생성하는 폴링 출력 데이터 생성부; 및 상기 폴링 출력 데이터를 버퍼링하는 폴링 데이터 출력 버퍼;를 포함하는 것을 특징으로 한다.
또한 본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 라이징 데이터와 폴링 데이터를 개별적으로 버퍼링하여 각각 라이징 최종 출력 데이터와 폴링 최종 출력 데이터로서 출력하는 데이터 출력 수단; 및 라이징 클럭과 폴링 클럭을 개별적으로 버퍼링하여 각각 라이징 데이터 출력 스트로브 신호와 폴링 데이터 출력 스트로브 신호로서 출력하는 데이터 출력 스트로브 신호 생성 수단;을 포함하는 것을 특징으로 한다.
그리고 본 발명의 반도체 집적 회로는, 라이징 출력 인에이블 신호의 제어에 따라 라이징 클럭에 동기하여 라이징 데이터를 버퍼링하여 라이징 출력 데이터 패드를 통해 출력하고, 폴링 출력 인에이블 신호의 제어에 따라 폴링 클럭에 동기하여 폴링 데이터를 버퍼링하여 폴링 출력 데이터 패드를 통해 출력하는 반도체 메모리 장치; 및 상기 라이징 출력 데이터 패드로부터 출력되는 데이터와 상기 폴링 출력 데이터 패드로부터 출력되는 데이터를 입력 받아 데이터 복구 동작을 수행하는 메모리 제어 장치;를 포함하는 것을 특징으로 한다.
아울러 본 발명의 일 실시예에 따른 반도체 메모리 장치의 데이터 출력 방법은, a) 라이징 클럭과 라이징 출력 인에이블 신호에 응답하여 라이징 데이터로부터 라이징 출력 데이터를 생성하고, 폴링 클럭과 폴링 출력 인에이블 신호에 응답하여 폴링 데이터로부터 폴링 출력 데이터를 생성하는 단계; 및 b) 제 1 버퍼를 이용하여 상기 라이징 출력 데이터를 버퍼링하여 라이징 최종 출력 데이터로서 출력하고, 제 2 버퍼를 이용하여 상기 폴링 출력 데이터를 버퍼링하여 폴링 최종 출력 데이터로서 출력하는 단계;를 포함하는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 데이터 출력 회로의 구성도이다.
도시한 바와 같이, 상기 데이터 출력 회로는 데이터 출력 수단(10)과 데이터 출력 스트로브 신호 생성 수단(20)을 포함한다.
상기 데이터 출력 수단(10)은 라이징 클럭(rclk)과 라이징 출력 인에이블 신호(roe)에 응답하여 라이징 데이터(rdata)로부터 라이징 출력 데이터(rdo)를 생성하는 라이징 출력 데이터 생성부(110), 상기 라이징 출력 데이터(rdo)를 버퍼링하여 라이징 최종 출력 데이터(RDQ)를 출력하는 라이징 데이터 출력 버퍼(120), 폴링 클럭(fclk)과 폴링 출력 인에이블 신호(foe)에 응답하여 폴링 데이터(fdata)로부터 폴링 출력 데이터(fdo)를 생성하는 폴링 출력 데이터 생성부(130) 및 상기 폴링 출력 데이터(fdo)를 버퍼링하여 폴링 최종 출력 데이터(FDQ)를 출력하는 폴링 데이터 출력 버퍼(140)를 포함한다.
그리고 상기 데이터 출력 스트로브 신호 생성 수단(20)은 상기 라이징 클럭(rclk)을 버퍼링하여 라이징 데이터 출력 스트로브 신호(RDQS)를 출력하는 라이징 데이터 출력 스트로브 신호 버퍼(210) 및 상기 폴링 클럭(fclk)을 버퍼링하여 폴링 데이터 출력 스트로브 신호(FDQS)를 출력하는 폴링 데이터 출력 스트로브 신호 버퍼(220)를 포함한다.
상술한 것과 같이, 본 발명의 데이터 출력 회로에서는 라이징 최종 출력 데이터(RDQ)를 생성하기 위한 버퍼와 폴링 최종 출력 데이터(FDQ)를 생성하기 위한 버퍼가 각각 구비된다. 또한 라이징 데이터 출력 스트로브 신호(RDQS)와 폴링 데이터 출력 스트로브 신호(FDQS)를 생성하기 위한 버퍼가 각각 구비된다. 그리고 각각의 버퍼를 통해 출력되는 상기 라이징 최종 출력 데이터(RDQ), 상기 폴링 최종 출력 데이터(FDQ), 상기 라이징 데이터 출력 스트로브 신호(RDQS) 및 상기 폴링 데이터 출력 스트로브 신호(FDQS)는 각각의 패드를 거쳐 반도체 메모리 장치의 외부로 출력된다. 상기 라이징 최종 출력 데이터(RDQ)와 상기 폴링 최종 출력 데이터(FDQ)는 서로 반전된 형태로 구현되는 것이 아니며, 데이터 한 비트가 출력되는 시간은 각각 클럭의 한 주기에 해당하는 형태가 된다. 즉, 버스트 렝쓰가 4인 경우, 상기 라이징 최종 출력 데이터(RDQ)와 상기 폴링 최종 출력 데이터(FDQ)는 각각 클럭의 한 주기 동안 그 값을 유지하는 데이터가 두 비트씩 출력되는 형태를 갖게 된다.
도 3은 도 2에 도시한 데이터 출력 회로의 동작을 설명하기 위한 타이밍도로서, 버스트 렝쓰가 4인 것을 예시적으로 나타낸 것이다.
도면에는 라이징 클럭(rclk), 폴링 클럭(fclk), 라이징 최종 출력 데이터(RDQ), 폴링 최종 출력 데이터(FDQ), 라이징 데이터 출력 스트로브 신호(RDQS) 및 폴링 데이터 출력 스트로브 신호(FDQS)가 도시되어 있다.
상기 라이징 최종 출력 데이터(RDQ)와 상기 폴링 최종 출력 데이터(FDQ)는 종래의 기술과 달리 한 비트의 데이터가 상기 라이징 클럭(rclk) 또는 상기 폴링 클럭(fclk)의 한 주기에 해당하는 시간만큼 그 값을 유지한다. 따라서 상기 라이징 최종 출력 데이터(RDQ)와 상기 라이징 데이터 출력 스트로브 신호(RDQS) 간의 시간 마진, 즉 상기 라이징 최종 출력 데이터(RDQ)의 유효 구간(tDV)는 클럭의 한 주기에 해당하는 시간으로 확장된다. 마찬가지로 상기 폴링 최종 출력 데이터(FDQ)와 상기 폴링 데이터 출력 스트로브 신호(FDQS) 간의 시간 마진, 즉 상기 폴링 최종 출력 데이터(FDQ)의 유효 구간(tDV)은 클럭의 한 주기에 해당하는 시간으로 확장된다.
도 4는 본 발명의 따른 반도체 집적 회로의 구성도이다.
본 발명에 따른 반도체 집적 회로는 반도체 메모리 장치(1)와 메모리 제어 장치(2)를 포함하여 구성된다.
여기에서 상기 반도체 메모리 장치(1)는 상기 데이터 출력 수단(10)을 구비하여 라이징 출력 인에이블 신호(roe)의 제어에 따라 라이징 클럭(rclk)에 동기하여 라이징 데이터(rdata)를 버퍼링하여 라이징 출력 데이터 패드(RDQ PAD)를 통해 출력하고, 폴링 출력 인에이블 신호(foe)의 제어에 따라 폴링 클럭(fclk)에 동기하여 폴링 데이터(fdata)를 버퍼링하여 폴링 출력 데이터 패드(FDQ PAD)를 통해 출력한다.
보다 바람직하게는, 상기 반도체 메모리 장치(1)는 상기 데이터 출력 스트로브 신호 생성 수단(20)을 구비하여 상기 라이징 데이터 출력 스트로브 신호(RDQS)와 상기 폴링 데이터 출력 스트로브 신호(FDQS)를 개별적으로 생성하고 각각의 패드(RDQS PAD, FDQS PAD)를 통해 출력한다.
또한 상기 메모리 제어 장치(2)는 상기 반도체 메모리 장치(1)의 상기 라이징 출력 데이터 패드(RDQ)로부터 출력되는 데이터와 상기 폴링 출력 데이터 패드(FDQ PAD)로부터 출력되는 데이터를 입력 받아 데이터 복구 동작을 수행한다.
보다 바람직하게는, 상기 메모리 제어 장치(2)는 상기 라이징 데이터 출력 스트로브 신호 패드(RDQS PAD)와 상기 폴링 데이터 출력 스트로브 신호 패드(FDQS PAD)를 통해 출력되는 신호들을 입력 받아 데이터 복구 동작에 사용한다.
종래의 반도체 메모리 장치는 상기 라이징 데이터(rdata)와 상기 폴링 데이터(fdata)를 순차적으로 버퍼링하였으며, 상기 라이징 클럭(rclk)과 상기 폴링 클럭(fclk)으로부터 하나의 데이터 출력 스트로브 신호를 생성하였으나, 본 발명의 반도체 메모리 장치는 상기 라이징 데이터(rdata)와 상기 폴링 데이터(fdata)를 개별적으로 버퍼링하며, 보다 바람직하게는 상기 라이징 클럭(rclk)과 상기 폴링 클럭(fclk)으로부터 각각의 데이터 출력 스트로브 신호를 생성한다는 것을 이해할 수 있다.
상기 메모리 제어 장치(2)는 상기 라이징 최종 출력 데이터(RDQ)와 상기 라이징 데이터 출력 스트로브 신호(RDQS) 및 상기 폴링 최종 출력 데이터(FDQ)와 상기 폴링 데이터 출력 스트로브 신호(FDQS)를 이용하여 데이터를 복구하는 작업을 원활하게 수행할 수 있다.
상술한 것과 같이, 본 발명에 따른 반도체 메모리 장치의 데이터 출력 회로 및 이를 포함하는 반도체 집적 회로는 라이징 최종 출력 데이터, 폴링 최종 출력 데이터, 라이징 데이터 출력 스트로브 신호 및 폴링 데이터 출력 스트로브 신호를 생성하기 위한 버퍼를 개별적으로 구비함으로써, 출력 데이터와 데이터 출력 스트로브 신호 간의 시간 마진을 증가시킨다. 따라서 출력 데이터의 유효 구간이 증가하게 되고, 메모리 제어 장치에서의 데이터 복구 동작이 용이하게 되어 데이터의 안정성이 향상된다. 특히, PVT 변동 등의 요인이 발생하여 각 소자들의 특성이 변화하고, 출력 데이터의 유효 구간이 일정 부분 감소하여도, 이미 충분히 확보된 유효 구간에 의해 이러한 부작용에 대해 면역력을 가질 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 설명한 본 발명의 반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로는, 출력 데이터와 데이터 출력 스트로브 신호 간의 시간 마진을 증가시키는 효과가 있다.
아울러, 본 발명의 반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로는, PVT 변동에 의한 각 소자들의 동작 특성 변화에도 안정적인 데이터 출력 동작을 수행하는 효과가 있다.

Claims (11)

  1. 라이징 클럭과 라이징 출력 인에이블 신호에 응답하여 라이징 데이터로부터 라이징 출력 데이터를 생성하는 라이징 출력 데이터 생성부;
    상기 라이징 출력 데이터를 버퍼링하는 라이징 데이터 출력 버퍼;
    폴링 클럭과 폴링 출력 인에이블 신호에 응답하여 폴링 데이터로부터 폴링 출력 데이터를 생성하는 폴링 출력 데이터 생성부; 및
    상기 폴링 출력 데이터를 버퍼링하는 폴링 데이터 출력 버퍼;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 라이징 클럭을 버퍼링하여 라이징 데이터 출력 스트로브 신호를 출력하는 라이징 데이터 출력 스트로브 신호 버퍼; 및
    상기 폴링 클럭을 버퍼링하여 폴링 데이터 출력 스트로브 신호를 출력하는 폴링 데이터 출력 스트로브 신호 버퍼;
    를 추가로 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 라이징 데이터와 폴링 데이터를 개별적으로 버퍼링하여 각각 라이징 최종 출력 데이터와 폴링 최종 출력 데이터로서 출력하는 데이터 출력 수단; 및
    라이징 클럭과 폴링 클럭을 개별적으로 버퍼링하여 각각 라이징 데이터 출력 스트로브 신호와 폴링 데이터 출력 스트로브 신호로서 출력하는 데이터 출력 스트로브 신호 생성 수단;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 데이터 출력 수단은,
    상기 라이징 클럭과 라이징 출력 인에이블 신호에 응답하여 상기 라이징 데이터로부터 라이징 출력 데이터를 생성하는 라이징 출력 데이터 생성부;
    상기 라이징 출력 데이터를 버퍼링하는 라이징 데이터 출력 버퍼;
    상기 폴링 클럭과 폴링 출력 인에이블 신호에 응답하여 상기 폴링 데이터로부터 폴링 출력 데이터를 생성하는 폴링 출력 데이터 생성부; 및
    상기 폴링 출력 데이터를 버퍼링하는 폴링 데이터 출력 버퍼;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 3 항에 있어서,
    상기 데이터 출력 스트로브 신호 생성 수단은,
    상기 라이징 클럭을 버퍼링하여 라이징 데이터 출력 스트로브 신호를 출력하는 라이징 데이터 출력 스트로브 신호 버퍼; 및
    상기 폴링 클럭을 버퍼링하여 폴링 데이터 출력 스트로브 신호를 출력하는 폴링 데이터 출력 스트로브 신호 버퍼;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 라이징 출력 인에이블 신호의 제어에 따라 라이징 클럭에 동기하여 라이징 데이터를 버퍼링하여 라이징 출력 데이터 패드를 통해 출력하고, 폴링 출력 인에이블 신호의 제어에 따라 폴링 클럭에 동기하여 폴링 데이터를 버퍼링하여 폴링 출력 데이터 패드를 통해 출력하는 반도체 메모리 장치; 및
    상기 라이징 출력 데이터 패드로부터 출력되는 데이터와 상기 폴링 출력 데이터 패드로부터 출력되는 데이터를 입력 받아 데이터 복구 동작을 수행하는 메모리 제어 장치;
    를 포함하는 것을 특징으로 하는 반도체 집적 회로.
  7. 제 6 항에 있어서,
    상기 반도체 메모리 장치는,
    상기 라이징 클럭과 상기 라이징 출력 인에이블 신호에 응답하여 상기 라이징 데이터로부터 라이징 출력 데이터를 생성하는 라이징 출력 데이터 생성부;
    상기 라이징 출력 데이터를 버퍼링하여 상기 라이징 출력 데이터 패드에 전송하는 라이징 데이터 출력 버퍼;
    상기 폴링 클럭과 상기 폴링 출력 인에이블 신호에 응답하여 상기 폴링 데이터로부터 폴링 출력 데이터를 생성하는 폴링 출력 데이터 생성부; 및
    상기 폴링 출력 데이터를 버퍼링하여 상기 폴링 출력 데이터 패드에 전송하 는 폴링 데이터 출력 버퍼;
    를 포함하는 것을 특징으로 하는 반도체 집적 회로.
  8. 제 7 항에 있어서,
    상기 반도체 메모리 장치는,
    상기 라이징 클럭을 버퍼링하여 라이징 데이터 출력 스트로브 신호 패드에 전달하는 라이징 데이터 출력 스트로브 신호 버퍼; 및
    상기 폴링 클럭을 버퍼링하여 폴링 데이터 출력 스트로브 신호 패드에 전달하는 폴링 데이터 출력 스트로브 신호 버퍼;
    를 추가로 포함하는 것을 특징으로 하는 반도체 집적 회로.
  9. a) 라이징 클럭과 라이징 출력 인에이블 신호에 응답하여 라이징 데이터로부터 라이징 출력 데이터를 생성하고, 폴링 클럭과 폴링 출력 인에이블 신호에 응답하여 폴링 데이터로부터 폴링 출력 데이터를 생성하는 단계; 및
    b) 제 1 버퍼를 이용하여 상기 라이징 출력 데이터를 버퍼링하여 라이징 최종 출력 데이터로서 출력하고, 제 2 버퍼를 이용하여 상기 폴링 출력 데이터를 버퍼링하여 폴링 최종 출력 데이터로서 출력하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 출력 방법.
  10. 제 9 항에 있어서,
    상기 b) 단계는,
    c) 제 3 버퍼를 이용하여 상기 라이징 클럭을 버퍼링하여 라이징 데이터 출력 스트로브 신호를 출력하고, 제 4 버퍼를 이용하여 상기 폴링 클럭을 버퍼링하여 폴링 데이터 출력 스트로브 신호를 출력하는 단계;를 추가로 포함하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 출력 방법.
  11. 제 10 항에 있어서,
    상기 b) 단계는 상기 라이징 최종 출력 데이터에 포함되는 한 비트의 데이터가 상기 라이징 데이터 출력 스트로브 신호의 라이징 에지 간격만큼의 시간 동안 그 값을 유지하고, 상기 폴링 최종 출력 데이터에 포함되는 한 비트의 데이터가 상기 폴링 데이터 출력 스트로브 신호의 라이징 에지 간의 간격만큼의 시간 동안 그 값을 유지하도록 하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 출력 방법.
KR1020070003646A 2007-01-12 2007-01-12 반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로 KR100863000B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070003646A KR100863000B1 (ko) 2007-01-12 2007-01-12 반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로
US11/878,250 US7626873B2 (en) 2007-01-12 2007-07-23 Semiconductor memory apparatus, semiconductor integrated circuit having the same, and method of outputting data in semiconductor memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070003646A KR100863000B1 (ko) 2007-01-12 2007-01-12 반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로

Publications (2)

Publication Number Publication Date
KR20080066337A true KR20080066337A (ko) 2008-07-16
KR100863000B1 KR100863000B1 (ko) 2008-10-13

Family

ID=39617657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070003646A KR100863000B1 (ko) 2007-01-12 2007-01-12 반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로

Country Status (2)

Country Link
US (1) US7626873B2 (ko)
KR (1) KR100863000B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100911186B1 (ko) * 2008-02-14 2009-08-06 주식회사 하이닉스반도체 반도체 장치 및 그 장치의 데이터 출력 방법
KR101132799B1 (ko) * 2010-04-01 2012-04-02 주식회사 하이닉스반도체 반도체 메모리 장치 및 시스템
KR20160091588A (ko) * 2015-01-26 2016-08-03 에스케이하이닉스 주식회사 반도체 장치
US10522206B2 (en) * 2017-04-06 2019-12-31 SK Hynix Inc. Semiconductor device and system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3695902B2 (ja) * 1997-06-24 2005-09-14 富士通株式会社 半導体記憶装置
US6198688B1 (en) 1998-04-02 2001-03-06 Hyundai Electronics Industries, Co., Ltd. Interface for synchronous semiconductor memories
KR100294343B1 (ko) * 1998-05-27 2001-09-17 박종섭 디디알싱크로너스디램의데이터입력버퍼
US6704881B1 (en) * 2000-08-31 2004-03-09 Micron Technology, Inc. Method and apparatus for providing symmetrical output data for a double data rate DRAM
KR100382985B1 (ko) * 2000-12-27 2003-05-09 주식회사 하이닉스반도체 반도체 메모리의 데이터 출력회로 및 그 방법
US7177379B1 (en) * 2003-04-29 2007-02-13 Advanced Micro Devices, Inc. DDR on-the-fly synchronization
KR100533965B1 (ko) * 2003-04-30 2005-12-07 주식회사 하이닉스반도체 Ｄｑｓ 신호의 리플현상으로 인하여 오동작을 방지할 수있는 동기식 메모리 장치
KR100548563B1 (ko) * 2003-06-30 2006-02-02 주식회사 하이닉스반도체 Ｄｄｒ ｓｄｒａｍ 에서의 라이트 링잉 현상을 마스크하기위한 데이타 패스 제어 장치 및 방법
KR100499417B1 (ko) * 2003-07-15 2005-07-05 주식회사 하이닉스반도체 디디알 에스디램에서의 링잉 현상 방지 방법 및 그 장치
KR100554845B1 (ko) * 2003-12-15 2006-03-03 주식회사 하이닉스반도체 반도체 메모리 소자의 ｄｑｓ 신호 생성 회로 및 그 생성 방법
DE102004021694B4 (de) * 2004-04-30 2010-03-11 Qimonda Ag Verfahren und Schaltungsanordnung zum Steuern eines Schreibzugriffs auf einen Halbleiterspeicher
US7515482B2 (en) * 2005-09-29 2009-04-07 Hynix Semiconductor Inc. Pipe latch device of semiconductor memory device

Also Published As

Publication number Publication date
KR100863000B1 (ko) 2008-10-13
US7626873B2 (en) 2009-12-01
US20080170461A1 (en) 2008-07-17

Similar Documents

Publication Publication Date Title
US11087806B2 (en) Apparatuses and methods for adjusting delay of command signal path
US6333893B1 (en) Method and apparatus for crossing clock domain boundaries
KR100832007B1 (ko) 반도체 메모리 소자와 그의 구동 방법
US7975162B2 (en) Apparatus for aligning input data in semiconductor memory device
US7385861B1 (en) Synchronization circuit for DDR IO interface
US9601170B1 (en) Apparatuses and methods for adjusting a delay of a command signal path
EP1903446A1 (en) Apparatus and method for controlling a memory interface
JP2011248989A (ja) 半導体メモリ装置及びその動作方法
KR100812600B1 (ko) 주파수가 다른 복수의 클럭을 사용하는 반도체메모리소자
US8514639B2 (en) Semiconductor memory device and method for operating the same
KR20200088650A (ko) 클럭 신호에 동기되는 신호 생성 회로 및 이를 이용하는 반도체 장치
JP2007202033A (ja) タイミング調整回路及び半導体装置
US8009492B2 (en) Circuit for generating data strobe signal and method
KR20210020584A (ko) 클럭 신호에 동기되는 신호 생성 회로 및 이를 이용하는 반도체 장치
KR100863000B1 (ko) 반도체 메모리 장치 및 이를 포함하는 반도체 집적 회로
KR20080062690A (ko) 반도체 소자의 클럭 버퍼 회로
JP4902903B2 (ja) 高速の半導体メモリ装置のデータ入力バッファリング方法及び装置
JP5113433B2 (ja) メモリコントローラ
US9281034B2 (en) Data strobe generation
KR100522432B1 (ko) 반도체 기억 소자의 데이터 출력 제어 장치 및 방법
KR20110110553A (ko) 반도체 메모리 장치 및 시스템
JP4846144B2 (ja) 同期型半導体記憶装置
KR100373348B1 (ko) 디디알에스디램의 데이터 입력 장치
US9324385B2 (en) Semiconductor device for generating initialization of information in response to a first clock and outputting the initialization information in response to a second clock
JP2004342212A (ja) クロック発生回路およびそれを用いた半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 11