KR20080060555A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20080060555A
KR20080060555A KR1020060134805A KR20060134805A KR20080060555A KR 20080060555 A KR20080060555 A KR 20080060555A KR 1020060134805 A KR1020060134805 A KR 1020060134805A KR 20060134805 A KR20060134805 A KR 20060134805A KR 20080060555 A KR20080060555 A KR 20080060555A
Authority
KR
South Korea
Prior art keywords
trench
insulating film
film
etching process
overhang
Prior art date
Application number
KR1020060134805A
Other languages
English (en)
Inventor
서영희
심정명
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060134805A priority Critical patent/KR20080060555A/ko
Publication of KR20080060555A publication Critical patent/KR20080060555A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 필드 영역에는 트렌치가 형성되고, 액티브 영역에는 터널 절연막 및 도전막이 형성된 반도체 기판이 제공되는 단계와, 상기 트렌치를 포함한 상기 도전막 상부에 제1 절연막을 형성하는 단계와, 상기 제1 절연막에 의해 상기 도전막의 측면에 형성된 오버행을 제거하기 위하여 식각 공정을 실시하는 단계와, 상기 트렌치가 채워지도록 상기 트렌치를 포함한 상기 제1 절연막 상부에 제2 절연막을 형성하는 단계로 이루어진다.
소자 분리막, 보이드, 건식 식각 공정, 고밀도 플라즈마(HDP), 오버행

Description

반도체 소자의 제조방법{Method of manufacturing a semiconductor device}
도 1a 내지 도 1c는 본 발명의 일 실시 예에 따른 반도체 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 터널 절연막
104 : 도전막 106 : 하드 마스크막
106a : 버퍼 산화막 106b : 질화막
108 : 트렌치 110 : 제1 절연막
112 : 제2 절연막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 보이드(void) 없이 트렌치를 채우기 위한 반도체 소자의 제조방법에 관한 것이다.
데이터를 저장하는 반도체 메모리 소자들은 크게 휘발성 메모리 소자들 또는 비휘발성 메모리 소자들로 분류될 수 있다. 상기 휘발성 메모리 소자들은 그들의 전원 공급이 차단되는 경우에 그들의 저장된 데이터들을 잃어버리는 반면, 상기 비휘발성 메모리 소자들은 그들의 전원 공급이 차단될지라도 그들의 저장된 데이터들을 유지한다.
상기 비휘발성 메모리 소자들은 플래시 메모리 소자를 포함한다. 상기 플래시 메모리 소자의 단위 셀은 반도체 기판의 소정 영역 상에 한정된 활성 영역, 상기 활성 영역 상에 형성된 터널 절연막, 상기 터널 절연막 상에 형성된 플로팅 게이트, 플로팅 게이트 상에 형성된 게이트 층간 절연막 및 게이트 층간 절연막 상에 형성된 컨트롤 게이트 전극을 포함하는 구조가 널리 채택되고 있다.
또한, 플래시 메모리는 엠피쓰리 플레이어(MP3 player), 디지털 카메라, 컴퓨터의 바이오스(bios) 저장용 메모리, 휴대 전화, 휴대용 데이터 저장 장치 등에 널리 사용되고 있다.
상기 플래시 메모리 셀은 외부에서 컨트롤 게이트 전극으로 인가되는 전압이 플로팅 게이트에 커플링 되면서 데이터를 저장할 수 있다. 따라서 짧은 시간 내에 그리고 낮은 프로그램 전압에서 데이터를 저장하려면 컨트롤 게이트 전극에 인가된 전압 대비 플로팅 게이트에 유기되는 전압의 비가 커야 한다. 여기서, 컨트롤 게이트 전극에 인가된 전압 대비 플로팅 게이트에 유기되는 전압의 비를 커플링 비(coupling ratio)라고 한다. 또한, 커플링 비는 터널 절연막과 게이트 층간 절연막의 정전 용량의 합에 대한 게이트 층간 절연막의 정전 용량의 비로 표현될 수 있 다.
한편, 소자가 고집적화되어 감에 따라 소자 분리막 형성 공정이 더욱더 어려워지고 있다. 이에 따라, 반도체 기판에 트렌치를 형성한 후 이를 채우는 STI(Shallow Trench Isolation) 방법을 이용하여 소자 분리막을 형성하고 있다. 한편, STI 방법에도 여러 가지 방법이 있는데 그 중에서 반도체 기판 상부에 적층된 터널 산화막, 폴리실리콘막 및 하드 마스크막을 순차적으로 식각하여 트렌치를 형성하고, 트렌치가 채워지도록 반도체 기판 상부에 산화막을 형성하는 방법이 예컨데 NAND형 플래시 메모리 소자에 적용되고 있다.
그러나, STI 방법을 이용하여 소자 분리막을 형성하는 과정에서 식각 공정을 실시하게 되는데, 이 식각 공정에서 질소(N) 가스가 사용되고 있기 때문에 폴리실리콘막 측면이 식각 공정에 의해 노출되면서 질소(N) 가스에 의해 손상된다. 이를 방지하기 위해서는 트렌치 내에 라이너(liner) 형태의 산화막을 두껍게 형성하는 것이다.
하지만, 트렌치의 입구 폭에 비해 트렌치 깊이가 깊기 때문에 트렌치 바닥에 비해 트렌치 상부에서 증착 속도가 빠르게 된다. 이로 인해, 트렌치 상부에서 오버행(over-hang)이 발생되면서 입구가 막혀 트렌치 내부에 보이드가 발생하게 된다. 이를 극복하기 위해 현재 사용하고 있는 트렌치 매립 방법으로는 첫째, 매립 물질을 변경하는 것으로 SOD(Spin on Dielectric) 물질 또는 SOG(Spin on Glass) 물질을 이용하여 트렌치를 채우는 방법이 있고, 둘째, 고밀도 플라즈마(High Density Plasma; HDP) 산화막과 SOG 물질을 이용하여 트렌치를 채우는 방법이 있다.
그러나, 첫 번째의 경우, SOD 물질 또는 SOG 물질을 이용하여 트렌치를 채우는 방법은 탁월하나, 소자의 신뢰성 문제가 발생하고, SOD 물질 또는 SOG 물질의 종류에 따른 단가의 상승으로 재료비의 상승 문제가 발생한다. 또한, SOG 물질을 열처리 공정을 실시하기 전까지 공기 중에 오래 방치하게 되면 물성이 변하는 특성이 있다. 이는 타임 딜레이(time delay)가 없도록 공정을 진행해야 하기 때문에 공정상 불합리하다.
두 번째 방법을 실시할 경우 습식 식각 공정을 실시해야 하는데, 습식 식각은 등방성 식각이므로 공정 변화가 너무 커 컨트롤(control)하기가 힘들다.
본 발명은 DED(Deposition Etch Deposition) 스킴(scheme)으로 트렌치 측면에 인위적으로 오버행(overhang)을 만든 후 건식 식각 공정으로 오버행을 제거함으로써 보이드(void) 없이 트렌치를 채울 수 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 제조방법은, 필드 영역에는 트렌치가 형성되고, 액티브 영역에는 터널 절연막 및 도전막이 형성된 반도체 기판이 제공된다. 트렌치를 포함한 도전막 상부에 제1 절연막을 형성한다. 제1 절연막에 의해 도전막의 측면에 형성된 오버행을 제거하기 위하여 식각 공정을 실시한다. 트렌치가 채워지도록 트렌치를 포함한 제1 절연막 상부에 제2 절연막을 형성한다.
상기에서, 도전막 상부에 하드 마스크막을 형성한다. 도전막은 폴리실리콘막으로 형성한다. 오버행으로 인하여 도전막 측면에 제1 절연막이 두껍게 형성된다. 제1 절연막은 오버행을 도전막 측면에 두껍게 형성하기 위해 고밀도 플라즈마 산화막으로 형성한다. 제2 절연막은 고밀도 플라즈마 산화막으로 형성한다. 식각 공정은 건식(dry) 식각 공정으로 실시한다. 식각 공정시 하드 마스크막 상부에 제1 절연막이 두껍게 잔류한다. 식각 공정을 실시한 후, 하드 마스크막 상부에 두껍게 잔류하는 제1 절연막을 화학적 기계적 연마 공정을 실시하여 제거한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
도 1a 내지 도 1c는 본 발명의 일 실시 예에 따른 반도체 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(100) 상부에 터널 절연막(102), 플로팅 게이트용 도전막(104) 및 하드 마스크막(106)을 순차적으로 형성한다. 이때, 터널 절연막(102)은 산화물로 형성하고, 도전막(104)은 폴리실리콘막으로 형성하며, 하드 마스크막(106)은 버퍼 산화막(106a)과 질화막(106b)을 적층 구조로 형성한다.
그런 다음, 노광 및 식각 공정으로 하드 마스크막(106) 상부에 포토레지스트 패턴(미도시)을 형성한 후 포토레지스트 패턴을 식각 마스크로 사용하는 식각 공정으로 하드 마스크막(106)을 패터닝한다. 패터닝된 하드 마스크막(106)을 이용하는 식각 공정으로 도전막(104), 터널 절연막(102) 및 반도체 기판(100)의 일부를 식각 하여 트렌치(108)를 형성한다.
그런 다음, 트렌치(108)의 일부가 채워지도록 제1 절연막(110)을 형성한다. 이때, 하드 마스크막(106) 및 도전막(104)의 측면에는 오버행(over-hang; A)이 형성된다. 이어지는 후속 공정에서 도전막(104)의 측면에 식각 손상이 발생되는 것을 방지하기 위해서는, 도전막(104)의 측면에 오버행(A)이 두껍게 형성되도록 하는 것이 바람직하다. 이를 위하여, 제1 절연막(110)은 고밀도 플라즈마(High Density Plasma; HDP) 산화막으로 형성한다. 이렇게 트렌치(108) 상부 측면에 오버행(A)을 인위적으로 만들어 도전막(104) 측면을 제1 절연막(110)으로 두껍게 형성함으로써 식각 공정시 도전막(104) 측면이 노출되지 않아 어택(attack)을 받지 않는다.
도 1b를 참조하면, 오버행(A)을 제거하기 위한 건식(dry) 식각 공정을 실시하여 트렌치(108)를 오픈한다. 건식 식각 공정시 오버행(A)은 제거되나, 하드 마스크막(106) 상부에 제1 절연막(110)이 두껍게 잔류할 수 있다. 이 경우 후속 공정에서 트렌치(108)를 채울 때 두껍게 잔류하는 제1 절연막(110)으로 인하여 보이드(void)가 발생할 수 있다. 이를 방지하기 위해 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정을 추가로 실시하여 하드 마스크막(106) 상부에 두껍게 잔류하는 제1 절연막(110)의 일부를 제거한다. 이로써, 오버행(A)은 제거되고 트렌치(108) 하부에는 제1 절연막(110)이 잔류되어 전체적인 종횡비가 낮아진다.
도 1c를 참조하면, 트렌치(108)가 채워지도록 제1 절연막(110) 상부에 제2 절연막(112)을 형성한다. 트렌치(108)의 하부가 제1 절연막(110)에 의해 일부 채워 지므로 종횡비가 낮아진다. 따라서, 제2 절연막(112)을 용이하게 채울 수 있다.
상기와 같이, 증착/식각/증착을 반복하는 DED(Deposition Etch Deposition) 스킴(scheme)으로 트렌치(108) 측면에 인위적으로 오버행(A)을 만든 후 건식 식각 공정으로 오버행(A)을 제거하여 종횡비를 낮춘 상태에서 제2 절연막(112)으로 트렌치(108)를 채움으로써 보이드가 발생되는 것을 방지할 수 있다.
또한, 오버행(A)을 인위적으로 두껍게 형성한 후 건식 식각 공정을 실시함으로써 도전막(104) 측면에 어택을 주지 않고 오버행(A)을 제거할 수 있다.
또한, DED 스킴은 고밀도 플라즈마(HDP) 산화막 형성 챔버(chamber) 내에서 인-시튜(in-situ)로 진행되기 때문에 공정 단계가 추가되지 않는다.
또한, 보이드 없이 트렌치(108)를 채움으로써 소자의 신뢰성(reliability)과 싸이클링(cycling) 특성을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명의 효과는 다음과 같다.
첫째, 증착/식각/증착을 반복하는 DED(Deposition Etch Deposition) 스 킴(scheme)으로 트렌치 측면에 인위적으로 오버행(over-hang)을 만든 후 건식 식각 공정으로 오버행을 제거하여 종횡비를 낮춘 상태에서 제2 절연막으로 트렌치를 채움으로써 보이드(void)가 발생되는 것을 방지할 수 있다.
둘째, 오버행을 인위적으로 두껍게 형성한 후 건식 식각 공정을 실시함으로써 도전막 측면에 어택(attack)을 주지 않고 오버행을 제거할 수 있다.
섯째, 보이드 없이 트렌치를 채움으로써 소자의 신뢰성(reliability)과 싸이클링(cycling) 특성을 향상시킬 수 있다.

Claims (9)

  1. 필드 영역에는 트렌치가 형성되고, 액티브 영역에는 터널 절연막 및 도전막이 형성된 반도체 기판이 제공되는 단계;
    상기 트렌치를 포함한 상기 도전막 상부에 제1 절연막을 형성하는 단계;
    상기 제1 절연막에 의해 상기 도전막의 측면에 형성된 오버행을 제거하기 위하여 식각 공정을 실시하는 단계; 및
    상기 트렌치가 채워지도록 상기 트렌치를 포함한 상기 제1 절연막 상부에 제2 절연막을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 도전막 상부에 하드 마스크막을 형성하는 단계를 더 포함하는 반도체 소자의 제조방법.
  3. 제1항에 있어서,
    상기 도전막은 폴리실리콘막으로 형성하는 반도체 소자의 제조방법.
  4. 제1항에 있어서,
    상기 오버행으로 인하여 상기 도전막 측면에 상기 제1 절연막이 두껍게 형성되는 반도체 소자의 제조방법.
  5. 제1항에 있어서,
    상기 제1 절연막은 상기 오버행을 상기 도전막 측면에 두껍게 형성하기 위해 고밀도 플라즈마 산화막으로 형성하는 반도체 소자의 제조방법.
  6. 제1항에 있어서,
    상기 제2 절연막은 고밀도 플라즈마 산화막으로 형성하는 반도체 소자의 제조방법.
  7. 제1항에 있어서,
    상기 식각 공정은 건식(dry) 식각 공정으로 실시하는 반도체 소자의 제조방법.
  8. 제2항에 있어서,
    상기 식각 공정시 상기 하드 마스크막 상부에 상기 제1 절연막이 두껍게 잔류하는 반도체 소자의 제조방법.
  9. 제2항에 있어서,
    상기 식각 공정을 실시한 후,
    상기 하드 마스크막 상부에 두껍게 잔류하는 상기 제1 절연막을 화학적 기계적 연마 공정을 실시하여 제거하는 단계를 더 포함하는 반도체 소자의 제조방법.
KR1020060134805A 2006-12-27 2006-12-27 반도체 소자의 제조방법 KR20080060555A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134805A KR20080060555A (ko) 2006-12-27 2006-12-27 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134805A KR20080060555A (ko) 2006-12-27 2006-12-27 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20080060555A true KR20080060555A (ko) 2008-07-02

Family

ID=39813065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134805A KR20080060555A (ko) 2006-12-27 2006-12-27 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20080060555A (ko)

Similar Documents

Publication Publication Date Title
KR100799024B1 (ko) 낸드 플래시 메모리 소자의 제조방법
KR100898678B1 (ko) 반도체 소자의 제조방법
KR100766232B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR20100087812A (ko) 반도체 메모리 소자의 제조 방법
US20070148864A1 (en) Method of manufacturing flash memory device
KR100753038B1 (ko) 반도체 소자의 컨택 플러그 형성방법
KR100880338B1 (ko) 플래시 메모리 소자의 제조방법
KR100723764B1 (ko) 플래쉬 메모리 소자의 제조 방법
US20080102618A1 (en) Method of manufacturing semiconductor device
KR101038388B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20080060555A (ko) 반도체 소자의 제조방법
KR100691946B1 (ko) 플래쉬 메모리 소자의 제조방법
JP2007142358A (ja) 半導体素子及びその製造方法
US20080254584A1 (en) Method of manufacturing flash memory device
KR100958632B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100895382B1 (ko) 반도체 소자의 제조 방법
KR100751662B1 (ko) 플래시 메모리 소자의 제조방법
KR20100078261A (ko) 플래시 메모리 소자의 제조방법
KR20070093672A (ko) 패턴 형성 방법 및 이를 이용한 불휘발성 메모리 장치의플로팅 게이트 형성 방법
JP2008118100A (ja) フラッシュメモリ素子の製造方法
KR20080081400A (ko) 반도체 소자의 제조방법
KR100773673B1 (ko) 플래시 메모리 소자의 제조방법
KR100880227B1 (ko) 플래시 메모리 소자의 제조방법
KR100799056B1 (ko) 반도체 소자의 제조 방법
KR20080038851A (ko) 플래시 메모리 소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid