KR20080057793A - 어레이 기판 및 이를 갖는 표시패널 - Google Patents
어레이 기판 및 이를 갖는 표시패널 Download PDFInfo
- Publication number
- KR20080057793A KR20080057793A KR1020060131498A KR20060131498A KR20080057793A KR 20080057793 A KR20080057793 A KR 20080057793A KR 1020060131498 A KR1020060131498 A KR 1020060131498A KR 20060131498 A KR20060131498 A KR 20060131498A KR 20080057793 A KR20080057793 A KR 20080057793A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- electrically connected
- gate
- pixel
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 52
- 239000010409 thin film Substances 0.000 claims abstract description 94
- 239000004973 liquid crystal related substance Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims 1
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 abstract description 22
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 abstract description 21
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 abstract description 12
- 239000003990 capacitor Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 101100006548 Mus musculus Clcn2 gene Proteins 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 101150037603 cst-1 gene Proteins 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
영상의 표시품질을 향상시킨 어레이 기판 및 이를 갖는 표시패널이 개시된다. 어레이 기판은 제1 방향으로 형성된 게이트 배선과, 제1 방향과 교차되는 제2 방향으로 형성된 데이터 배선과, 게이트 배선과 동일층에 형성된 스토리지 배선과, 스토리지 배선과 일부가 중첩되도록 형성되고, 서로 이격된 제1 화소부 및 제2 화소부를 갖는 화소전극과, 게이트 및 데이터 배선과 전기적으로 연결되고, 제1 화소부와 전기적으로 연결된 제1 박막 트랜지스터와, 게이트 및 데이터 배선과 전기적으로 연결되고, 제2 화소부와 전기적으로 연결된 제2 박막 트랜지스터와, 게이트 및 스토리지 배선과 전기적으로 연결되고, 제2 화소부와 전기적으로 연결된 제3 박막 트랜지스터를 포함한다. 이와 같이, 제1 및 제2 화소부를 3개의 박막 트랜지스터를 통해 제어하여 서로 다른 전압을 인가함에 따라, 영상의 표시품질을 보다 향상시킬 수 있다.
제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터
Description
도 1은 본 발명의 일 실시예에 따른 표시패널 중 어레이 기판의 단위화소를 도시한 평면도이다.
도 2는 도 1의 단위화소에 대한 전기적인 연결관계를 나타낸 회로도이다.
도 3은 도 2에서 제3 박막 트랜지스터의 폭이 상대적으로 작을 때, 시간에 따른 신호의 변화를 나타낸 그래프이다.
도 4는 도 2에서 제3 박막 트랜지스터의 폭이 상대적으로 클 때, 시간에 따른 신호의 변화를 나타낸 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 어레이 기판 110 : 게이트 배선
120 : 스토리지 배선 130 : 데이터 배선
TFT1 : 제1 박막 트랜지스터 TFT2 : 제2 박막 트랜지스터
TFT3 : 제3 박막 트랜지스터 140 : 화소전극
PE1 : 제1 화소부 PE2 : 제2 화소부
150 : 연결전극
본 발명은 어레이 기판 및 이를 갖는 표시패널에 관한 것으로, 보다 상세하게는 영상의 표시품질을 향상시킨 어레이 기판 및 이를 갖는 표시패널에 관한 것이다.
대표적인 평판 표시장치인 액정 표시장치(liquid crystal display)는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시패널(liquid crystal display panel) 및 상기 액정 표시패널의 하부에 배치되어 상기 액정 표시패널로 광을 제공하는 백라이트 어셈블리(back-light assembly)를 포함한다.
상기 액정 표시패널은 어레이 기판, 상기 어레이 기판과 대향하는 대향기판, 및 상기 어레이 기판과 상기 대향기판 사이에 개재된 액정층을 포함한다.
일반적으로, 상기 어레이 기판은 제1 방향으로 형성된 게이트 배선, 상기 제1 방향과 교차되는 제2 방향으로 형성된 데이터 배선, 상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결된 화소전극, 및 상기 화소전극과 중첩되도록 형성된 스토리지 배선을 포함한다.
한편, 상기 화소전극은 시야각을 향상시키기 위해 두 부분으로 분리될 수 있다. 즉, 상기 화소전극은 제1 전압이 인가되는 제1 화소부 및 상기 제1 전압보다 낮은 레벨의 제2 전압이 인가되는 제2 화소부를 포함한다. 여기서, 상기 박막 트랜지스터의 드레인 전극은 상기 제1 화소부와 전기적으로 직접 연결되는 반면, 상기 제2 화소부와는 중첩되어 커패시터를 형성됨에 따라, 상기 제2 화소부에 인가되는 제2 전압은 상기 제1 화소부에 인가되는 제1 전압보다 낮은 레벨의 전압을 갖는다.
이와 같이, 상기 제2 화소부는 상기 드레인 전극과 직접 연결되어 있는 것이 아니라 플로팅(floating)에 상태로 있는 것이므로, 상기 제2 화소부의 제2 전압이 불안한 상태에 놓이게 되고, 특히 장기간 구동시 상기 제2 화소부의 제2 전압은 상기 제1 화소부의 제1 전압에 대하여 변경될 수 있다.
상기 제2 화소부의 제2 전압이 상기 제1 화소부의 제1 전압에 대하여 흔들리게 될 경우, 영상의 표시품질이 저하되는 문제점이 있다.
따라서, 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 제1 및 제2 화소부에 서로 다른 고정된 전압을 인가함으로써 영상의 표시품질을 향상시킨 어레이 기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 어레이 기판을 구비하는 표시패널을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 일 실시예에 따른 어레이 기판은 게이트 배선, 데이터 배선, 스토리지 배선, 화소전극, 제1 박막 트랜지스터, 제2 박막 트랜지스터 및 제3 박막 트랜지스터를 포함한다.
상기 게이트 배선은 제1 방향으로 형성된다. 상기 데이터 배선은 상기 제1 방향과 교차되는 제2 방향으로 형성된다. 상기 스토리지 배선은 상기 게이트 배선 과 동일층에 형성된다. 상기 화소전극은 상기 스토리지 배선과 일부가 중첩되도록 형성되고, 서로 이격된 제1 화소부 및 제2 화소부를 포함한다.
상기 제1 박막 트랜지스터는 상기 게이트 및 데이터 배선과 전기적으로 연결되고, 상기 제1 화소부와 전기적으로 연결된다. 상기 제2 박막 트랜지스터는 상기 게이트 및 데이터 배선과 전기적으로 연결되고, 상기 제2 화소부와 전기적으로 연결된다. 상기 제3 박막 트랜지스터는 상기 게이트 및 스토리지 배선과 전기적으로 연결되고, 상기 제2 화소부와 전기적으로 연결된다.
구체적으로, 상기 제2 박막 트랜지스터의 드레인 전극은 상기 제3 박막 트랜지스터의 소스 전극과 전기적으로 연결되고, 상기 제3 박막 트랜지스터의 드레인 전극은 상기 스토리지 배선과 전기적으로 연결되는 것이 바람직하다.
한편, 상기 제2 박막 트랜지스터의 채널의 길이에 대한 폭의 비는 상기 제3 박막 트랜지스터의 채널의 길이에 대한 폭의 비에 대하여 0.2 ~ 5 배인 것이 바람직하다.
상기한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 따른 표시패널은 어레이 기판, 상기 어레이 기판과 대향하는 대향기판, 및 상기 어레이 기판과 상기 대향기판 사이에 개재된 액정층을 포함한다.
상기 어레이 기판은 제1 방향으로 형성된 게이트 배선과, 상기 제1 방향과 교차되는 제2 방향으로 형성된 데이터 배선과, 상기 게이트 배선과 동일층에 형성된 스토리지 배선과, 상기 스토리지 배선과 일부가 중첩되도록 형성되고, 서로 이격된 제1 화소부 및 제2 화소부를 갖는 화소전극과, 상기 게이트 및 데이터 배선과 전기적으로 연결되고, 상기 제1 화소부와 전기적으로 연결된 제1 박막 트랜지스터와, 상기 게이트 및 데이터 배선과 전기적으로 연결되고, 상기 제2 화소부와 전기적으로 연결된 제2 박막 트랜지스터와, 상기 게이트 및 스토리지 배선과 전기적으로 연결되고, 상기 제2 화소부와 전기적으로 연결된 제3 박막 트랜지스터를 포함한다.
이러한 본 발명에 따르면, 3개의 박막 트랜지스터를 이용하여 제1 및 제2 화소부에 서로 다른 고정된 전압을 인가함에 따라, 영상의 표시품질을 보다 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시패널 중 어레이 기판의 단위화소를 도시한 평면도이다.
도 1을 참조하면, 본 실시예에 의한 표시패널은 어레이 기판(100), 대향기판(미도시) 및 액정층(미도시)을 포함한다.
어레이 기판(100)은 매트릭스(matrix) 형태로 배치되며 투명한 도전성 물질로 이루어진 화소전극, 상기 화소전극과 전기적으로 연결되어 화소전압을 인가하는 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결되어 상기 박막 트랜지스터를 제어하는 신호선을 포함한다.
상기 대향기판은 어레이 기판(100)과 대향하여 배치된다. 상기 대향기판은 일례로, 기판 전면에 형성되고 투명한 도전성 물질로 이루어진 공통전극, 상기 화 소전극과 대응되게 형성된 컬러필터, 및 상기 신호선과 상기 박막 트랜지스터 등을 커버하여 광을 차단하기 위한 차광막을 포함한다. 한편, 상기 컬러필터는 일례로, 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터를 포함한다.
상기 액정층은 어레이 기판(100) 및 상기 대향기판 사이에 개재된다. 상기 액정층은 어레이 기판(100) 및 상기 대향기판 사이에 형성된 전기장에 의해 광투과율을 변경시킨다.
이와 같이, 상기 액정층에 의해 투과율이 변경된 광은 상기 컬러필터를 투과함으로써 영상을 외부로 표시한다.
도 1을 다시 참조하여 본 실시예에 의한 어레이 기판(100)을 보다 자세하게 설명하기로 한다.
어레이 기판(100)은 베이스 기판(미도시), 게이트 배선(110), 스토리지 배선(120), 제1 절연막(미도시), 데이터 배선(130), 제1 박막 트랜지스터(TFT1), 제2 박막 트랜지스터(TFT2), 제3 박막 트랜지스터(TFT3), 제2 절연막(미도시), 화소전극(140) 및 연결전극(150)을 포함한다. 한편, 화소전극(140)은 서로 이격된 제1 화소부(PE1) 및 제2 화소부(PE2)를 포함한다.
상기 베이스 기판은 플레이트 형상을 갖고, 투명한 물질, 일례로 유리, 석영 및 합성수지로 이루어진다.
게이트 배선(110)은 상기 베이스 기판 상에 제1 방향을 따라 복수개가 병렬로 형성된다.
스토리지 배선(120)은 게이트 배선(110)과 동일한 층에 형성된다. 즉, 스토 리지 배선(120)은 게이트 배선(110)으로부터 이격되어 상기 베이스 기판 상에 형성된다. 한편, 스토리지 배선(120)은 후술될 화소전극(140)의 일부와 전기적으로 중첩된다.
상기 제1 절연막은 게이트 배선(110) 및 스토리지 배선(120)을 덮도록 상기 베이스 기판 상에 형성된다. 상기 제1 절연막은 일례로, 산화실리콘(SiOx) 또는 질화실리콘(SiNx)을 포함하는 무기 절연체로 이루어진 것이 바람직하다.
데이터 배선(130)은 상기 제1 절연막 상에 제1 방향과 교차되는 제2 방향으로 복수개가 형성된다. 이때, 상기 제2 방향은 상기 제1 방향에 대하여 수직한 방향인 것이 바람직하다. 즉, 복수의 게이트 배선(110)들 및 복수의 데이터 배선(130)들에 의해 정의되는 복수의 단위화소들은 평면적으로 보았을 때, 직사각형 형상을 갖고, 제1 방향보다 제2 방향으로 긴 직사각형 형상을 갖는 것이 바람직하다.
제1 박막 트랜지스터(TFT1)는 게이트 배선(110), 데이터 배선(130) 및 화소전극(140) 중 제1 화소부(PE1)와 전기적으로 연결된다.
제2 박막 트랜지스터(TFT2)는 게이트 배선(110), 데이터 배선(130) 및 화소전극(140) 중 제2 화소부(PE2)와 전기적으로 연결된다.
제3 박막 트랜지스터(TFT3)는 게이트 배선(110), 화소전극(140) 중 제2 화소부(PE2) 및 스토리지 배선(120)과 전기적으로 연결된다.
한편, 제1, 제2 및 제3 박막 트랜지스터(TFT1, TFT2, TFT3)에 대한 자세한 내용은 다른 구성요소들을 설명하고 난 후에 설명하기로 한다.
상기 제2 절연막은 데이터 배선(110)과 제1, 제2 및 제3 박막 트랜지스터(TFT1, TFT2, TFT3)를 덮도록 상기 제1 절연막 상에 형성된다. 상기 제2 절연막은 일례로, 산화실리콘(SiOx) 또는 질화실리콘(SiNx)을 포함하는 무기 절연체로 이루어진 것이 바람직하다.
화소전극(140)은 상기 단위화소 내로 상기 제2 절연막 상에 형성되며, 투명한 도전성 물질로 이루어진다. 화소전극(140)은 서로 이격된 제1 화소부(PE1) 및 제2 화소부(PE2)를 포함한다.
제1 화소부(PE1)는 제2 화소부(PE2)의 외곽을 감싸는 형상을 갖는 것이 바람직하다. 즉, 제2 화소부(PE2)는 상기 단위화소의 중앙부에 형성되고, 제1 화소부(PE1)는 제2 화소부(PE2)의 외곽을 감싸며, 상기 단위화소의 외곽부에 형성된다.
제1 화소부(PE1) 및 제2 화소부(PE2)는 상기 단위화소의 중심을 게이트 배선(110)과 평행하게 지나는, 즉 제1 방향을 따라 형성된 가상의 중심선을 기준으로 대칭형상을 갖는 것이 바람직하다. 한편, 제1 화소부(PE1) 및 제2 화소부(PE2)는 평면적으로 보았을 때, V-자 형상과 유사한 형상을 갖는 것이 바람직하다.
연결전극(150)은 화소전극(140)과 동일한 층에, 즉 상기 제2 절연막 상에 형성된다. 연결전극(150)은 화소전극(140)과 동일하게 투명하면서 도전성인 물질로 이루어지는 것이 바람직하다. 연결전극(150)은 제3 박막 트랜지스터(TFT3)의 제3 드레인 전극(D3) 및 스토리지 배선(120)을 전기적으로 연결시킨다.
한편, 제1, 제2 및 제3 박막 트랜지스터(TFT1, TFT2, TFT3)에 대하여 구체적으로 설명하면 다음과 같다.
우선, 제1 박막 트랜지스터(TFT1)는 제1 게이트 전극, 제1 액티브 패턴(A1), 제1 소스 전극 및 제1 드레인 전극(D1)을 포함한다.
상기 제1 게이트 전극은 게이트 배선(110)의 일부분이다. 제1 액티브 패턴(A1)은 상기 제1 게이트 전극 상에 형성되며, 일례로 게이트 배선(110)과 평행하게 제1 방향으로 연장된 형상을 갖는다. 상기 제1 소스 전극은 데이터 배선(130)의 일부부분이며, 제1 액티브 패턴(A1)의 일부와 중첩된다. 제1 드레인 전극(D1)은 상기 제1 소스 전극으로부터 이격되어 제1 액티브 패턴(A1)의 일부와 중첩되고, 제2 방향으로 연장되어 상기 제1 절연막 상에 형성된다.
여기서, 제1 드레인 전극(D1)의 상부의 상기 제2 절연막에는 제1 콘택홀(CT1)이 형성된다. 그로 인해, 화소전극(140)의 제1 화소부(PE1)는 상기 제2 절연막의 제1 콘택홀(CT1)을 통해 제1 드레인 전극(D1)과 전기적으로 접촉된다.
이어서, 제2 박막 트랜지스터(TFT2)는 제2 게이트 전극, 제2 액티브 패턴(A2), 제2 소스 전극(SE) 및 제2 드레인 전극(D2)을 포함한다.
상기 제2 게이트 전극은 게이트 배선(110)의 일부분이다. 제2 액티브 패턴(A2)은 상기 제2 게이트 전극 상에 형성되며, 일례로 게이트 배선(110)과 평행하게 제1 방향으로 연장된 형상을 갖는다. 제2 소스 전극(SE)은 데이터 배선(130)으로부터 돌출되어, 제2 액티브 패턴(A2)의 일부와 중첩된다. 제2 소스 전극(SE)은 일례로, L-자 형상을 갖는다. 제2 드레인 전극(D2)은 상기 제2 소스 전극으로부터 이격되어 제2 액티브 패턴(A2)의 일부와 중첩되고, 제2 방향으로 연장되어 상기 제1 절연막 상에 형성된다.
여기서, 제2 드레인 전극(D2)의 상부의 상기 제2 절연막에는 제2 콘택홀(CT2)이 형성된다. 그로 인해, 화소전극(140)의 제2 화소부(PE1)는 상기 제2 절연막의 제2 콘택홀(CT2)을 통해 제2 드레인 전극(D2)과 전기적으로 접촉된다.
마지막으로, 제3 박막 트랜지스터(TFT3)는 제3 게이트 전극, 제3 액티브 패턴, 제3 소스 전극 및 제3 드레인 전극(D3)을 포함한다.
상기 제3 게이트 전극은 게이트 배선(110)의 일부분이다. 상기 제3 액티브 패턴은 상기 제3 게이트 전극 상에 형성되며, 일례로 게이트 배선(110)과 평행하게 제1 방향으로 연장된 형상을 갖는다. 이때, 상기 제3 액티브 패턴은 제2 액티브 패턴(A2)인 것이 바람직하다.
상기 제3 소스 전극은 상기 제3 액티브 패턴의 일부와 중첩되고, 화소전극(140) 중 제2 화소부(PE2)와 전기적으로 연결된다. 이때, 상기 제3 소스 전극은 제2 드레인 전극(D2)인 것이 바람직하다. 제3 드레인 전극(D3)은 상기 제3 소스 전극으로부터 이격되어 상기 제3 액티브 패턴의 일부와 중첩되고, 제2 방향으로 연장되어 상기 제1 절연막 상에 형성된다.
여기서, 제3 드레인 전극(D3)의 상부의 상기 제2 절연막에는 제3 콘택홀(CT3)이 형성된다. 또한, 스토리지 배선(120)의 상부에 대응하는 상기 제1 및 제2 절연막에는 제4 콘택홀(CT4)이 형성된다. 즉, 상기 제2 절연막 상에 형성된 연결전극(150)은 제3 콘택홀(CT3)을 통해 제3 드레인 전극(D3)과 전기적으로 접촉되고, 제4 콘택홀(CT4)을 통해 스토리지 배선(120)과 전기적으로 접촉된다. 따라서, 연결전극(150)은 제3 드레인 전극(D3) 및 스토리지 배선(120)을 서로 전기적으로 연결 시킨다.
한편, 제2 박막 트랜지스터(TFT2) 및 제3 박막 트랜지스터(TFT3)의 전기적인 특성은 서로 동일할 수도 있지만 서로 다를 수도 있다. 즉, 제2 박막 트랜지스터(TFT2)의 제2 액티브 패턴(A2)에 형성되는 채널과, 제3 박막 트랜지스터(TFT3)의 제3 액티브 패턴(A3)에 형성되는 채널은 서로 다른 크기를 가질 수 있다.
일례로, 제2 박막 트랜지스터(TFT2)의 채널이 제1 길이 및 제1 폭을 갖고, 제3 박막 트랜지스터(TFT3)의 채널이 제2 길이 및 제2 폭을 가질 때, 상기 제1 길이에 대한 상기 제1 폭의 비는 상기 제2 길이에 대한 상기 제2 폭의 비에 대하여 0.2 ~ 5 배인 것이 바람직하다.
도 2는 도 1의 단위화소에 대한 전기적인 연결관계를 나타낸 회로도이다.
도 1 및 도 2를 참조하여 단위화소 내의 구성요소들 사이의 전기적인 연결관계를 설명하면 다음과 같다.
게이트 배선(110)은 제1 박막 트랜지스터(TFT1)의 제1 게이트 전극, 제2 박막 트랜지스터(TFT2)의 제2 게이트 전극 및 제3 박막 트랜지스터(TFT3)의 제3 게이트 전극과 전기적으로 연결된다. 그 결과, 게이트 배선(110)으로 전송되는 게이트 전압(Vg)은 상기 제1, 제2 및 제3 게이트 전극으로 인가된다.
데이터 배선(130)은 제1 박막 트랜지스터(TFT1)의 제1 소스 전극 및 제2 박막 트랜지스터(TFT2)의 제2 소스 전극과 전기적으로 연결된다. 그 결과, 데이터 배선(130)으로 전송되는 데이터 전압(Vd)은 상기 제1 및 제2 소스 전극으로 인가된다.
제1 박막 트랜지스터(TFT1)의 제1 드레인 전극은 제1 액정 커패시터(Clc1)의 제1 전극 및 제1 스토리지 커패시터(Cst1)의 제1 전극과 전기적으로 연결된다. 반면, 제1 액정 커패시터(Clc1)의 제2 전극에는 공통전압(Vcom)이 인가되고, 제1 스토리지 커패시터(Cst1)의 제2 전극에는 스토리지 전압(Vcst)이 인가된다.
여기서, 제1 액정 커패시터(Clc1)의 제1 전극 및 제1 스토리지 커패시터(Cst1)의 제1 전극은 화소전극(140)의 제1 화소부(PE1)이고, 제1 액정 커패시터(Clc1)의 제2 전극은 상기 대향기판의 공통전극이며, 제1 스토리지 커패시터(Cst1)의 제2 전극은 스토리지 배선(120)이다.
제2 박막 트랜지스터(TFT2)의 제2 드레인 전극은 제3 박막 트랜지스터(TFT3)의 제3 소스 전극과 전기적으로 연결된다. 또한, 제2 박막 트랜지스터(TFT2)의 제2 드레인 전극 및 제3 박막 트랜지스터(TFT3)의 제3 소스 전극은 제2 액정 커패시터(Clc2)의 제1 전극 및 제2 스토리지 커패시터(Cst2)의 제1 전극과 전기적으로 연결된다. 반면, 제2 액정 커패시터(Clc2)의 제2 전극에는 공통전압(Vcom)이 인가되고, 제2 스토리지 커패시터(Cst2)의 제2 전극에는 스토리지 전압(Vcst)이 인가된다.
여기서, 제2 액정 커패시터(Clc2)의 제1 전극 및 제2 스토리지 커패시터(Cst2)의 제1 전극은 화소전극(140)의 제2 화소부(PE2)이고, 제2 액정 커패시터(Clc2)의 제2 전극은 상기 대향기판의 공통전극이며, 제2 스토리지 커패시터(Cst2)의 제2 전극은 스토리지 배선(120)이다.
마지막으로, 제3 박막 트랜지스터(TFT3)의 제3 드레인 전극은 스토리지 배 선(120)과 전지적으로 연결되어 스토리지 전압(Vcst)을 인가받는다.
도 3은 도 2에서 제3 박막 트랜지스터의 폭이 상대적으로 작을 때, 시간에 따른 신호의 변화를 나타낸 그래프이고, 도 4는 도 2에서 제3 박막 트랜지스터의 폭이 상대적으로 클 때, 시간에 따른 신호의 변화를 나타낸 그래프이다.
도 1, 도 2, 도 3 및 도 4를 참조하면, 게이트 배선(110)에 게이트 전압(Vg)이 인가되면, 제1 및 제2 화소부(PE1, PE2)에 전압이 충전된다. 이때, 제1 화소부(PE1)에 충전된 전압은 제2 화소부(PE2)에 충전된 전압보다 높은 레벨의 전압값을 갖는다. 즉, 제1 화소부(PE1)에 충전된 전압은 제2 화소부(PE2)에 충전된 전압보다 높은 양의 전압값을 갖거나, 낮은 음의 전압값을 갖는다.
한편, 도 3 및 도 4를 다시 참조하면, 제1 화소부(PE1)에 충전된 전압과 제2 화소부(PE2)에 충전된 전압 사이의 차이는 제2 박막 트랜지스터(TFT2)의 채널 및 제3 박막 트랜지스터(TFT3)의 채널에 따라 변경될 수 있다.
예를 들어, 제2 박막 트랜지스터(TFT2)의 채널의 길이 및 제3 박막 트랜지스터(TFT3)의 채널의 길이가 서로 동일하다고 가정할 때, 제3 박막 트랜지스터(TFT3)의 채널의 폭이 제2 박막 트랜지스터(TFT2)의 채널의 폭보다 작을 경우와 클 경우, 제1 화소부(PE1)에 충전된 전압과 제2 화소부(PE2)에 충전된 전압 사이의 차가 변경된다.
구체적으로, 제3 박막 트랜지스터(TFT3)의 채널의 폭이 제2 박막 트랜지스터(TFT2)의 채널의 폭보다 작을 경우, 제1 화소부(PE1)에 충전된 전압과 제2 화소부(PE2)에 충전된 전압이 제1 전압차(V1)를 갖는다고 할 때, 제3 박막 트랜지스 터(TFT3)의 채널의 폭이 제2 박막 트랜지스터(TFT2)의 채널의 폭보다 클 경우, 제1 화소부(PE1)에 충전된 전압과 제2 화소부(PE2)에 충전된 전압이 제1 전압차(V1)보다 큰 제2 전압차(V2)를 갖는다.
이와 같이 본 실시예에 따르면, 하나의 단위화소에 3개의 박막 트랜지스터를 형성하고, 이러한 3개의 박막 트랜지스터를 이용하여 제1 및 제2 화소부(PE1, PE2)에 서로 다른 고정된 전압을 인가함에 따라, 영상의 표시품질을 보다 향상시킬 수 있다.
즉, 종래에는 하나의 단위화소에 하나의 박막 트랜지스터가 형성되고, 제1 화소부(PE1)는 상기 하나의 박막 트랜지스터의 드레인 전극과 직접 전기적으로 연결되며, 제2 화소부(PE2)는 상기 드레인 전극과 직접 연결되어 있는 것이 아니라 플로팅(floating)에 상태로 있었다. 그 결과, 제2 화소부(PE2)에 인가되는 전압이 제1 화소부(PE1)에 인가되는 전압에 비해 낮은 레벨의 전압을 가졌다.
그러나, 제2 화소부(PE2)가 플로팅에 상태로 있음에 따라, 제2 화소부(PE2)에 인가된 전압이 외부에 의해 또는 장시간 구동시 변동될 수 있고, 그로 인해 영상의 표시품질이 저하될 수 있다.
따라서, 본 실시예에서와 같이, 제1 화소부(PE1)를 제어하는 제1 박막 트랜지스터(TFT1)와, 제2 화소부(PE2)를 제어하는 제2 및 제3 박막 트랜지스터(TFT2, TFT3)를 하나의 단위화소 내에 형성함으로써, 제1 및 제2 화소부(PE1, PE2)에 서로 다른 고정된 전압을 인가함에 따라, 영상의 표시품질을 보다 향상시킬 수 있다.
이러한 본 발명에 따르면, 하나의 단위화소에 3개의 박막 트랜지스터를 형성하고, 이러한 3개의 박막 트랜지스터를 이용하여 제1 및 제2 화소부(PE1, PE2)에 서로 다른 고정된 전압을 인가함에 따라, 영상의 표시품질을 보다 향상시킬 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (8)
- 제1 방향으로 형성된 게이트 배선;상기 제1 방향과 교차되는 제2 방향으로 형성된 데이터 배선;상기 게이트 배선과 동일층에 형성된 스토리지 배선;상기 스토리지 배선과 일부가 중첩되도록 형성되고, 서로 이격된 제1 화소부 및 제2 화소부를 갖는 화소전극;상기 게이트 및 데이터 배선과 전기적으로 연결되고, 상기 제1 화소부와 전기적으로 연결된 제1 박막 트랜지스터;상기 게이트 및 데이터 배선과 전기적으로 연결되고, 상기 제2 화소부와 전기적으로 연결된 제2 박막 트랜지스터; 및상기 게이트 및 스토리지 배선과 전기적으로 연결되고, 상기 제2 화소부와 전기적으로 연결된 제3 박막 트랜지스터를 포함하는 어레이 기판.
- 제1항에 있어서, 상기 제2 박막 트랜지스터의 드레인 전극은 상기 제3 박막 트랜지스터의 소스 전극과 전기적으로 연결되고,상기 제3 박막 트랜지스터의 드레인 전극은 상기 스토리지 배선과 전기적으로 연결된 것을 특징으로 하는 어레이 기판.
- 제2항에 있어서, 상기 제2 박막 트랜지스터의 채널의 길이에 대한 폭의 비는 상기 제3 박막 트랜지스터의 채널의 길이에 대한 폭의 비에 대하여 0.2 ~ 5 배인 것을 특징으로 하는 어레이 기판.
- 제2항에 있어서, 상기 제2 박막 트랜지스터의 액티브 패턴과 상기 제3 박막 트랜지스터의 액티브 패턴은 서로 연결된 것을 특징으로 하는 어레이 기판.
- 제2항에 있어서, 상기 화소전극과 동일층에 형성되어, 상기 제3 박막 트랜지스터의 드레인 전극과 상기 스토리지 배선을 전기적으로 연결시키는 연결전극을 더 포함하는 것을 특징으로 하는 어레이 기판.
- 제1항에 있어서, 상기 제1 화소부는 상기 제2 화소부의 외곽을 감싸는 형상을 갖는 것을 특징으로 하는 어레이 기판.
- 제6항에 있어서, 상기 제1 및 제2 화소부는 상기 게이트 및 데이터 배선에 의해 정의된 단위화소의 중심을 상기 게이트 배선과 평행하게 지나는 가상의 중심선을 기준으로 대칭형상을 갖는 것을 특징으로 하는 어레이 기판.
- 어레이 기판, 상기 어레이 기판과 대향하는 대향기판, 및 상기 어레이 기판과 상기 대향기판 사이에 개재된 액정층을 포함하는 표시패널에 있어서,상기 어레이 기판은제1 방향으로 형성된 게이트 배선;상기 제1 방향과 교차되는 제2 방향으로 형성된 데이터 배선;상기 게이트 배선과 동일층에 형성된 스토리지 배선;상기 스토리지 배선과 일부가 중첩되도록 형성되고, 서로 이격된 제1 화소부 및 제2 화소부를 갖는 화소전극;상기 게이트 및 데이터 배선과 전기적으로 연결되고, 상기 제1 화소부와 전기적으로 연결된 제1 박막 트랜지스터;상기 게이트 및 데이터 배선과 전기적으로 연결되고, 상기 제2 화소부와 전기적으로 연결된 제2 박막 트랜지스터; 및상기 게이트 및 스토리지 배선과 전기적으로 연결되고, 상기 제2 화소부와 전기적으로 연결된 제3 박막 트랜지스터를 포함하는 것을 특징으로 하는 표시패널.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060131498A KR20080057793A (ko) | 2006-12-21 | 2006-12-21 | 어레이 기판 및 이를 갖는 표시패널 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060131498A KR20080057793A (ko) | 2006-12-21 | 2006-12-21 | 어레이 기판 및 이를 갖는 표시패널 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080057793A true KR20080057793A (ko) | 2008-06-25 |
Family
ID=39803534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060131498A KR20080057793A (ko) | 2006-12-21 | 2006-12-21 | 어레이 기판 및 이를 갖는 표시패널 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080057793A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8368826B2 (en) | 2008-12-18 | 2013-02-05 | Samsung Display Co., Ltd. | Liquid crystal display having boosting capacitor |
| US9041637B2 (en) | 2012-09-25 | 2015-05-26 | Samsung Display Co., Ltd. | Display device including switching elements and method for driving the display device |
-
2006
- 2006-12-21 KR KR1020060131498A patent/KR20080057793A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8368826B2 (en) | 2008-12-18 | 2013-02-05 | Samsung Display Co., Ltd. | Liquid crystal display having boosting capacitor |
| US9041637B2 (en) | 2012-09-25 | 2015-05-26 | Samsung Display Co., Ltd. | Display device including switching elements and method for driving the display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9323100B1 (en) | Color filter substrate and display component | |
| US8416168B2 (en) | Liquid crystal display | |
| KR101309552B1 (ko) | 어레이 기판 및 이를 갖는 표시패널 | |
| KR101305071B1 (ko) | 어레이 기판 및 이를 갖는 표시패널 | |
| CN100362414C (zh) | 共平面开关模式液晶显示器件及其制造方法 | |
| CN102053415A (zh) | 水平电场液晶显示设备 | |
| US10551700B2 (en) | Display apparatus including a backlight assembly | |
| KR101410503B1 (ko) | 표시 기판 및 이를 갖는 표시 장치 | |
| KR20080106635A (ko) | 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법 | |
| US11656510B2 (en) | Display device and substrate of display device | |
| US7220992B2 (en) | Thin film transistor array panel and a liquid crystal display including the same | |
| CN103869567A (zh) | 阵列基板以及显示装置 | |
| KR20050068855A (ko) | 액정표시장치용 어레이 기판 | |
| JP3542023B2 (ja) | 液晶表示装置 | |
| KR20140117925A (ko) | 베젤이 최소화된 액정표시소자 | |
| KR20080050704A (ko) | 어레이 기판 및 이를 갖는 표시패널 | |
| KR20070081734A (ko) | 광학 보상용 복굴절 액정 표시 패널 | |
| KR20070047861A (ko) | 표시 기판과, 이를 구비한 액정표시패널 및 표시 장치 | |
| KR20080057793A (ko) | 어레이 기판 및 이를 갖는 표시패널 | |
| KR101712544B1 (ko) | 전기 영동 표시 장치 | |
| KR20100008691A (ko) | 액정표시장치 | |
| US20190196275A1 (en) | Liquid crystal panel | |
| KR20080001900A (ko) | 수평 전계형 액정표시장치 및 그 제조 방법 | |
| KR20160117847A (ko) | 표시 장치 | |
| KR20070073171A (ko) | 표시 기판 및 이를 갖는 액정 표시 패널 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |