KR20080047616A - 전자 회로 구성 부재의 마운트 방법 및 마운트 장치 - Google Patents

전자 회로 구성 부재의 마운트 방법 및 마운트 장치 Download PDF

Info

Publication number
KR20080047616A
KR20080047616A KR1020087009146A KR20087009146A KR20080047616A KR 20080047616 A KR20080047616 A KR 20080047616A KR 1020087009146 A KR1020087009146 A KR 1020087009146A KR 20087009146 A KR20087009146 A KR 20087009146A KR 20080047616 A KR20080047616 A KR 20080047616A
Authority
KR
South Korea
Prior art keywords
liquid
substrate
region
element chip
mounting
Prior art date
Application number
KR1020087009146A
Other languages
English (en)
Other versions
KR100873765B1 (ko
Inventor
도루 나카가와
히데오 도리이
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20080047616A publication Critical patent/KR20080047616A/ko
Application granted granted Critical
Publication of KR100873765B1 publication Critical patent/KR100873765B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H01L2224/95102—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium being a colloidal droplet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Die Bonding (AREA)

Abstract

본 발명의 마운트 방법에는 (A) 기판(1)의 1주면 상에 설치된 제1의 영역(11)에 제1의 액체(2)를 배치하는 공정과, (B) 제2의 액체(3)와 적어도 1개의 부재(4)를 포함하는 부재 함유액(5)을, 제1의 액체(11)에 배치된 제1의 액체(2)에 접촉시키는 공정과, (C) 1주면으로부터 제1의 액체(2) 및 제2의 액체(3)를 제거함으로써, 부재(4)를 제1의 영역(11)에 배치하는 공정이 포함된다. 제1의 액체(2)는 제2의 액체(3)에 실질적으로 용해되지 않는다. 부재(4)의 표면에 대한 제1의 액체(2)의 젖음성은 부재(4)의 표면에 대한 제2의 액체(3)의 젖음성보다 높다.

Description

전자 회로 구성 부재의 마운트 방법 및 마운트 장치{METHOD OF MOUNTING ELECTRONIC CIRCUIT CONSTITUTING MEMBER AND RELEVANT MOUNTING APPARATUS}
본 발명은, 전자 회로 구성 부재의 마운트 방법 및 마운트 장치에 관한 것이다.
액티브형 액정 표시 소자나 유기 일렉트로루미네슨스 표시 소자는 유리 기판상에 형성되어 있고, 기판상에 매트릭스형상으로 배치된 화소는 그 근방에 배치된 트랜지스터에 의해서 제어된다. 현재의 기술에서는, 결정 반도체의 트랜지스터를 유리 기판 상에 형성할 수 없으므로, 아몰퍼스(amorphous) 실리콘이나 폴리실리콘 박막으로 이루어지는 박막 트랜지스터가 화소의 제어에 이용된다. 박막 트랜지스터는 대면적 기판상에 낮은 비용으로 제작할 수 있다고 하는 장점이 있지만, 결정 실리콘에 비해 이동도가 작고, 고속 동작을 할 수 없다는 과제가 있다. 이 과제를 해결하기 위해서, 미리 실리콘 웨이퍼 상에 다수의 트랜지스터를 제작한 후, 이를 웨이퍼로부터 잘라내 기판 상에 배치하는 방법이 종래부터 제안되어 있다.
예를 들어, 트랜지스터가 들어가는 구멍을 미리 기판에 형성해 두고, 이 기판을, 단결정 실리콘 트랜지스터가 분산된 액체에 접촉시킴으로써, 구멍에 트랜지스터를 배치하는 방법이 제안되어 있다(미국 특허 제 6417025호 명세서 및 인포메 이션 디스플레이(Information Display), p12~16, 1999년 참조). 구멍의 형상과 트랜지스터의 형상을 동일하게 함으로써, 기판의 소정의 위치에 소정의 방향을 향한 트랜지스터가 배치된다. 이 방법에 의해서, 10∼수백㎛의 크기의 트랜지스터 10000개를 3인치각의 기판 상에 배치할 수 있는 것이 기재되어 있다.
또, 다수의 단결정 실리콘 트랜지스터가 유리 기판 상에 배치된 액정 표시 소자의 제작 방법도 개시되어 있다(일본국 특허공개 2003-5212호 공보 참조). 이 방법에서는, 단결정 실리콘 트랜지스터가 들어가는 구멍을 뚫은 고무계 고분자 박막을 유리 기판 상에 형성하고, 단결정 실리콘 트랜지스터가 분산된 액체에 이 유리 기판을 접촉시킴으로써, 이 트랜지스터를 유리 기판 상에 배치한다. 유리 기판에 구멍을 뚫기 위해서는 레이저 가공 장치 등의 고가의 장치를 이용할 필요가 있는데, 이 방법을 이용하면, 기판에 직접 구멍을 뚫을 필요가 없으므로, 간단한 장치로 트랜지스터를 배치할 수 있다는 이점이 있다.
또, 제1의 접합면(first mating surface)을 가지는 기판과, 이 접합면과 대략 동일한 형상의 제2의 접합면(second mating surface)을 가지는 부재를 액체 내에 분산시키고, 이들 두개의 접합면끼리 접합한 상태에서 분산액의 자유 에너지가 최소가 되도록 연구함으로써, 부재를 기판에 배치하는 방법이 제안되어 있다(미국 특허 제 6507989호 명세서 참조). 예를 들면, 기판 표면의 일부 영역을 발수성으로 하여 제1의 접합면으로 하고, 그 이외의 영역을 친수성으로 한다. 마찬가지로 기판에 배치하는 부재의 1개의 면을 발수성으로 하여 제2의 접합면으로 하고, 부재에서 제2의 접합면 이외의 면을 친수성으로 한다. 다음에, 제1의 접합면과 제2의 접합면에 각각 적당량의 발수성의 자외선(UV) 경화성 수지를 배치한 후, 기판과 부재를 물속에 분산시켜 교반함으로써, 기판의 제1의 접합면과 부재의 제2의 접합면이 UV 경화성 수지를 통해 접합한다. 그 후, 물 속에서 기판에 자외선을 조사하여 수지를 경화시킴으로써, 기판의 제1의 접합면과 부재의 제2의 접합면을 강고하게 고정한다. 또, UV 경화성 수지 대신에 헥사데칸을 제1의 접합면과 제2의 접합면에 배치하고, 부재가 배치된 기판을 물에서 꺼낸 다음에 기판을 가열하여 헥사데칸을 제거함으로써, 기판의 제1의 접합면과 부재의 제2의 접합면을 서로 고정하는 방법도 개시되어 있다(Journal of Electromechanical Systems, Vol.10, No1,2001).
한편, 최근의 나노테크놀로지 기술의 진보로, 기둥 형상이고, 직경이 수백㎚ 보다 작은 부재(이하, 나노 부재라고 한다)를 이용한 전자 디바이스의 구상이나 연구 개발이 활발하게 이루어지고 있다. 기둥 형상의 나노 부재에는, 예를 들면 카본 나노 튜브나 반도체 나노 와이어 등의 침형상 나노 미립자가 포함된다. 전자 회로를 구성하는 부재(이하, 간단히 부재라고 한다)에 나노 부재가 이용된 예로서 반도체 나노 와이어를 이용한 전계 효과 트랜지스터(FET)의 상온에서의 동작에 대해서 개시되어 있다(D.Wang, et al., “Germanium nanowire field-effect transistors with SiO2 and high-k HfO2 gate dielectric”, Appl.Phys.Lett.Vol.83, pp.2432, 2003.). 이러한 나노 부재를 이용한 전계 효과 트랜지스터는, 도포 공법에 의해 만들어지므로, 종래의 박막 공법과 비교하여, 대형 진공 설비를 다수 사용하는 공법으로부터 해방된다. 따라서, 저비용화도 포함 한 많은 메리트가 있다고 생각된다.
한편, 나노 부재를 이용해 트랜지스터 특성을 실현하기 위해서는, 나노 부재를 소정의 미세한 영역에 배치하고, 다시 그 영역 내에서 1축방향으로 배향시킬 필요가 있다. 1축방향으로 배향시켜 배치한 기둥형상의 나노 부재의 양단 부분에 소스 전극과 드레인 전극을 형성함으로써, 전계 효과 트랜지스터를 실현할 수 있기 때문이다. 따라서, 나노 부재를 이용한 도포형 전계 효과 트랜지스터를 제조하기 위해서는, 나노 부재를 기판에 마운트할 때에 배향 방향 및 배치 위치를 정확하게 제어하는 것이, 중요 과제의 하나가 된다. 예를 들면, 나노 부재의 배향 방향이나 배치 위치를 제어하는 방법으로서, 기판의 표면에 다수의 홈을 가지는 폴리디메틸실록산(PDMS) 제의 형을 기판에 접촉시키고, 기판 표면에 액체류의 수로를 형성하여, 그 수로에 나노 부재를 분산시킨 액체를 흐르게 함으로써, 기판 상에 기둥 형상의 나노 부재를 배향시켜 도포하는 방법(이하, 플로우법이라고 칭한다)이 보고되어 있다(미국 특허 제 6872645호 명세서 및 Y.Huang, et al., “Directed Assembly of One-Dimensional Nanostructures into Functional Networks,”, Science vol.291, pp.630, 2001 참조). 또, 예를 들면, 표면을 친수성으로 화학 수식한 나노 부재의 현탁액을 제작하고, 표면의 일부를 친수성으로 한 기판에 이 현탁액을 접촉시킨 후 분리하고, 이 때에 기판, 현탁액, 및 대기와의 사이에 생기는 액체／고체／기체 계면을 이용하여, 나노 부재를 기판의 친수성의 부분에 어느 정도 배향시켜 배치할 수 있는 것이 보고되어 있다(미국 특허 제 6969690호 명세서 참조). 현탁액을 기판으로부터 분리시키기 위해서, 기판의 일부를 현탁액에 침지하여 현탁 액의 용매를 서서히 증발시키는 방법이 보고되어 있다.
복수의 트랜지스터가 분산된 액체에 기판을 접촉해 기판의 구멍에 트랜지스터를 넣는 종래의 방법은, 구멍에 가까워진 트랜지스터가 그 구멍에 들어가기 쉬운 형상인 경우에 중력의 작용에 의해서 구멍으로 떨어져 들어가는 원리를 이용하고 있다. 따라서, 구멍에 가까워진 트랜지스터가 구멍에 100％의 확률로 들어가는 것은 아니다. 또한, 트랜지스터가 작아짐에 따라서 이 소자에 작용하는 중력보다 소자 표면에 작용하는 표면 장력이나 액체의 흐름에 의한 힘이 커지므로, 구멍에 들어갈 확률은 더욱 감소한다. 이 때문에, 분산액 중의 트랜지스터의 수를, 기판에 배치해야 할 수보다 많게 하지 않으면 안 된다. 따라서, 1개의 표시 소자를 만들기 위해서는, 본래 필요한 수보다 많은 트랜지스터를 미리 제작할 필요가 있어, 제조 비용이 높아진다는 과제가 있다. 또, 트랜지스터가 구멍에 들어갈지 여부는 확률에 지배되므로, 장시간, 기판을 분산 용액에 접촉시켜도, 트랜지스터가 들어 있지 않은 구멍이 존재할 확률은 0으로는 되지 않는다. 이 때문에, 구멍의 전체에 트랜지스터가 배치되었는지 여부를 검사할 필요가 있어, 제조 공정수가 증대한다는 과제가 있다.
또, 접합면이 되는 소정의 면에 액체를 배치한 기판 및 부재를 분산용의 액체(분산매) 내에 분산시키고, 부재와 기판을 소정의 접합면에서 서로 접합시키는 종래의 방법은, 부재를 기판에 배치하는 방법으로서는 우수하지만, 접합면에 배치하는 액체의 양을 제어하는 것이 곤란하다는 문제가 있다(Sensor Update, Vol.13, P3, 2004). 구체적으로는, 액량이 너무 적으면, 기판과 부재의 접촉면이 완전하게 액체로 덮이지 않게 되므로, 접착력이 저하된다는 문제가 있다. 한편, 액량이 너무 많으면, 부재가 액체 상에 부유해 돌아다니므로, 약간의 교반으로 부재가 액체로부터 이탈한다는 문제가 있다. 또, 이 방법에서는, 부재의 성질이 다른 2종류의 면(발수성인 접합면과, 그 이외의 친수성의 면)을 가지므로, 부재의 분산매에 대한 분산성이 낮았다. 이 때문에, 부재가 분산매의 기／액 계면에 흡착하거나, 부재끼리 응집한다는 과제도 있었다. 또, 이 경향은, 부재가 작아질수록 컸다. 또한, 나노미터 사이즈의 부재에서는, 그 일부의 표면의 젖음성을 다른 면과 다르게 하는 것은 기술적으로 곤란했다. 이 때문에, 나노미터 사이즈의 부재를 기판에 배치하는 것은 곤란했다. 또한, 종래예에서는, 접합면에 배치하는 액체는 모두 소수성(疏水性)의 액체였다. 기판과 부재의 접착력은 배치한 액체의 표면 장력에 의해서 정해진다. 따라서, 소수성의 액체는 물 등의 친수성의 액체에 비하면 그 표면 장력이 작고, 기판과 부재를 연결하는 힘이 약하다. 이 때문에, 부재를 배치한 기판을 분산 액체로부터 꺼낼 때, 부재가 기판으로부터 벗어나 버리는 경우가 있다(Journal of Electromechanical Systems, Vol 10, No 1, 2001).
한편, 기둥 형상의 나노 부재를 기판에 마운트할 때, 배향 방향이나 배치 위치를 제어하기 위해서 종래의 플로우법을 이용하면, 안정된 배향 및 배치가 곤란해진다는 문제가 있다. 또, 액체의 흐름 방향을 제어하는 형을 사용하기 위한 제조 공정도 번잡하고, 거기에 필요한 설비도 복잡하게 되므로, 제조 비용이 높아지고, 또한 재현성도 부족하다는 문제가 있었다. 또, 액체／고체／기체 계면을 이용한 종래의 방법에서는, 나노 부재를 정확하게 배향시키는 것이 곤란했다. 또, 현탁액 을 기판으로부터 분리시키는 공정을 엄밀하게 제어하는 것이 필요하고, 그에 필요한 설비도 복잡하게 되므로, 제조 비용이 높아지고, 또한 재현성도 부족하다는 문제가 있었다.
이상과 같은 상황에서, 본 발명의 목적의 하나는, 소자 칩이나 나노 부재 등의 전자 회로를 구성하는 부재를 기판 상에 마운트할 때에, 정확하게 재현성 높게 소정의 위치에 마운트하기 위한 신규 마운트 방법 및 마운트 장치를 제공하는 것이다.
본 발명의 전자 회로 구성 부재의 마운트 방법은, 전자 회로를 구성하는 부재를 기판 상에 마운트하는 방법으로서,
(A) 상기 기판의 1주면상에 설치된 제1의 영역에 제1의 액체를 배치하는 공정과,
(B) 제2의 액체와 적어도 1개의 상기 부재를 포함하는 부재 함유액을, 상기 제1의 영역에 배치된 상기 제1의 액체에 접촉시키는 공정과,
(C) 상기 1주면으로부터 상기 제1의 액체 및 상기 제2의 액체를 제거함으로써, 상기 부재를 상기 제1의 영역에 배치하는 공정을 포함하고, 상기 제1의 액체는 상기 제2의 액체에 실질적으로 용해되지 않고, 또한, 상기 부재의 표면에 대한 상기 제1의 액체의 젖음성은, 상기 부재의 표면에 대한 상기 제2의 액체의 젖음성보다 높다.
본 발명의 전자 회로 구성 부재의 마운트 장치는, 전자 회로를 구성하는 부재를 기판상에 마운트하기 위한 마운트 장치로서,
(Ⅰ) 제1의 액체의 증기를 상기 기판의 1주면에 공급하는 수단과,
(Ⅱ) 제2의 액체와 상기 부재를 포함하는 부재 함유액을 상기 기판의 상기 1주면에 공급하는 수단과,
(Ⅲ) 상기 기판의 상기 1주면으로부터 상기 제1의 액체와 상기 제2의 액체를 제거하는 수단을 포함한다.
또한, 본 명세서에서, 「마운트」란 「실장」을 포함하는 용어로서 이용하고 있고, 전자 부품뿐만 아니라 부재를 기판 상에 배치하는 것도 포함한다.
본 발명의 전자 회로 구성 부재의 마운트 방법 및 마운트 장치에 의하면, 소정의 영역에, 높은 확률로, 전자 회로를 구성하는 부재를 마운트할 수 있다. 예를 들면, 마운트하는 부재가 전자 소자를 포함하는 소자 칩인 경우, 본 발명의 마운트 방법을 이용함으로써, 종래의 방법과는 달리, 과잉 수의 소자 칩을 준비하는 것이 불필요해지고, 또한, 소자 칩이 마운트되었는지 여부를 검사하는 공정을 간략화 또는 생략하는 것이 가능해진다. 또, 본 발명의 마운트 방법을 이용해 소자 칩을 마운트하는 경우는, 종래의 방법과는 달리, 소자 칩이 배치되는 구멍을 기판에 형성하는 공정을 필요로 하지 않는 것이 가능하다. 한편, 부재가 미소한 기둥 형상인 경우, 종래의 방법과는 달리 액체의 흐름을 이용하거나, 부재를 배치하는 기판과 액체의 사이에 생기는 액체／고체／기체의 계면을 엄밀하게 제어할 필요가 없으므로, 공정수 및 설비를 간략화할 수 있어 제조 비용을 저감시킬 수 있다. 또한, 본 발명의 마운트 방법 및 마운트 장치에 의하면 소정의 영역에 재현성 좋게 마운트할 수 있으므로, 마운트 시에 준비하는 부재의 양을 저감시킬 수 있다.
또, 본 발명의 마운트 방법에서는, 부재가, 예를 들면 발수성과 친수성과 같은, 서로 현저하게 성질이 다른 복수종의 면을 가지지 않는다. 이 때문에, 부재가 작은 경우라도, 제2의 액체의 기／액 계면에의 부재의 흡착이나, 부재끼리의 응집도 일어나기 어렵고, 분산매인 제2의 액체에의 양호한 분산성을 실현하는 것도 가능하다. 또한, 본 발명의 마운트 방법에서는, 부재의 표면에 대한 제1의 액체의 젖음성을, 부재의 표면에 대한 제2의 액체의 젖음성보다 높게 하고 있다. 이에 따라, 부재는 제2의 액체보다 제1의 액체의 영역에서 안정되게 존재할 수 있으므로, 제1의 액체의 양을 엄밀하게 제어하지 않아도, 부재와 기판의 접착력의 저하나 기판으로부터의 부재의 탈락 등의 문제가 발생하기 어렵고, 부재를 기판의 제1의 영역에 고정할 수 있다. 또한, 본 발명의 마운트 방법에서는, 부재에 대한 면 단위로 성질을 제어할 필요가 없으므로, 부재의 사이즈가 작은 경우(예를 들면 부재의 최대변의 길이가 100㎛ 이하인 경우)에도 적용할 수 있다.
또, 소자 칩이나 기둥 형상의 부재에 한정되지 않고, 본 발명의 마운트 방법 및 마운트 장치를 이용함으로써, 1㎜이하의 미소한 물체를, 기판의 소정의 위치에 배치할 수 있다. 예를 들면, 본 발명의 마운트 방법 및 마운트 장치를, IC(Integrated Circuit) 태그를 소정의 위치에 마운트할 때에 적용하는 것도 가능하다.
도 1a∼도 1g는, 본 발명의 마운트 방법의 일실시 형태에 있어서의 각 공정 을 모식적으로 나타내는 단면도이다.
도 2a∼도 2g는, 본 발명의 마운트 방법의 일실시 형태에 있어서의 각 공정을 모식적으로 나타내는 단면도이다.
도 3a는, 본 발명의 마운트 방법에 있어서의 제1의 영역 및 제2의 영역의 예를 나타내는 사시도이며, 도 3b는, 제1의 영역에 제1의 액체를 배치한 모습을 나타내는 사시도이다.
도 4a∼도 4d는, 본 발명의 마운트 방법의 일실시 형태에서, 제1의 액체에 소자 칩이 들어가는 모습을 모식적으로 나타내는 도면이다.
도 5a 및 도 5b는 본 발명의 마운트 방법에 있어서의 계면 장력의 작용을 설명하는 도면이다.
도 6a 및 도 6b는, 본 발명의 마운트 방법의 일실시 형태에서, 소자 칩이 마운트되는 모습을 나타내는 사시도이다.
도 7a∼도 7d는, 본 발명의 마운트 방법의 일실시 형태에서, 소자 칩이 마운트되는 모습을 나타내는 단면도이다.
도 8a∼도 8c는, 본 발명의 마운트 방법에 있어서의 표면 장력의 작용을 설명하는 도면이다.
도 9a 및 도 9b는, 본 발명의 마운트 방법에 있어서의 표면 장력의 작용을 설명하는 도면이다.
도 10a∼도 10g는, 본 발명의 마운트 방법의 일실시 형태에 있어서의 각 공정을 모식적으로 나타내는 단면도이다.
도 11a∼도 11d는, 소자 칩을 제작하는 공정을 나타내는 도면이다.
도 12a∼도 12c는, 실리콘 단결정 트랜지스터를 제작하는 공정을 나타내는 단면도이다.
도 13a 및 도 13b는, 본 발명의 마운트 방법에 있어서, 기판에 설치되는 발액성의 유기 박막의 구조를 모식적으로 나타내는 도면이다.
도 14는 본 발명의 표시 장치의 일실시 형태인 액정 디스플레이를 모식적으로 나타내는 평면도이다.
도 15는 본 발명의 표시 장치의 일실시 형태인 액정 디스플레이를 모식적으로 나타내는 단면도이다.
도 16a∼도 16e는, 본 발명의 표시 장치의 일실시 형태인 액정 디스플레이의 제조 방법의 각 공정을 나타내는 단면도이며, 도 16f는, 소자 칩을 나타내는 사시도이다.
도 17은 본 발명의 표시 장치의 일실시 형태인 유기 EL 디스플레이를 모식적으로 나타내는 평면도이다.
도 18a는, 본 발명의 표시 장치의 일실시 형태인 유기 EL 디스플레이의 화소 구동용 트랜지스터의 회로도이며, 도 18b는, 그 유기 EL디스플레이에 이용되는 단결정 실리콘 트랜지스터를 나타내는 사시도이다.
도 19는 본 발명의 표시 장치의 일실시 형태인 유기 EL 디스플레이를 모식적으로 나타내는 단면도이다.
도 20은 본 발명의 마운트 방법에 있어서의 제2의 영역에 둘러싸인 제1의 영 역을 모식적으로 나타내는 평면도이다.
도 21은 본 발명의 마운트 장치의 일실시 형태를 나타내는 모식도이다.
도 22는 도 21에 나타내는 마운트 장치에 있어서, 기판과 롤러의 관계를 나타내는 모식도이다
도 23a는 본 발명의 마운트 방법을 이용해 마운트된 기둥 형상의 부재를 나타내는 평면도이며, 도 23b는 그 단면도이다.
도 24는 표면 처리된 기판을 나타내는 사시도이다.
도 25a∼도 25e는 기둥 형상의 부재를 마운트하는 공정을 나타내는 단면도이다.
도 26a∼도 26c는 본 발명의 마운트 방법으로 이용되는 기판 상에 제1의 영역의 미세 패턴을 형성하는 각 공정을 나타내는 단면도이다.
도 27은 본 발명의 마운트 장치의 일실시 형태를 나타내는 모식도이다.
도 28a는 백 게이트형 전계 효과 트랜지스터의 구성을 개략적으로 도시하는 평면도이며, 도 28b는 그 단면도이다.
도 29a∼도 29c는 도 28에 나타내는 백 게이트형 전계 효과 트랜지스터의 제조 공정을 나타내는 단면도 및 평면도이다.
도 30a는 톱 게이트형 전계 효과 트랜지스터의 구성을 개략적으로 나타내는 평면도이며, 도 30b는 그 단면도이다.
도 31a∼도 31e는 도 30에 도시하는 톱 게이트형 전계 효과 트랜지스터의 제조 공정을 나타내는 단면도 및 평면도이다.
도 32는 TFT를 구동하는 회로 구조를 나타내는 사시도이다.
도 33은 본 발명의 표시 장치의 일실시 형태인 유기 EL 디스플레이의 구조를 나타내는 사시도이다.
도 34a∼도 34d는 본 발명의 마운트 방법 및 마운트 장치의 다른 실시 형태를 나타내는 모식도이다.
도 35는 본 발명의 마운트 방법 및 마운트 장치의 다른 실시 형태를 모식적으로 나타내는 단면도이다.
도 36a∼도 36c는 본 발명의 마운트 방법 및 마운트 장치의 다른 실시 형태를 나타내는 모식도이다.
도 37은 본 발명의 마운트 방법 및 마운트 장치의 다른 실시 형태를 모식적으로 나타내는 단면도이다.
도 38은 실시예 2에 있어서, 본 발명의 방법을 이용해 기판 상에 배치된 나노 와이어의 현미경 사진이다.
도 39는 실시예 2에 있어서, 본 발명의 방법을 이용해 기판 상에 배치된 나노 와이어의 현미경 사진이다.
이하, 본 발명의 실시의 형태에 대해 설명한다. 이하의 설명에서 이용하는 도면에서는, 보기 쉽게 해칭을 생략하는 경우가 있다. 또, 이하의 설명에서는, 동일한 부분에 동일한 부호를 붙여 중복되는 설명을 생략하는 경우가 있다.
<마운트 방법>
본 발명의 마운트 방법은, 전자 회로를 구성하는 부재를 기판 상에 마운트하는 방법이다. 이 방법은,
(A) 기판의 1주면 상에 형성된 제1의 영역에 제1의 액체를 배치하는 공정과,
(B) 제2의 액체와 적어도 하나의 상기 부재를 포함하는 부재 함유액을, 상기 제1의 영역에 배치된 상기 제1의 액체에 접촉시키는 공정과,
(C) 상기 1주면으로부터 상기 제1의 액체 및 상기 제2의 액체를 제거함으로써, 상기 부재를 상기 제1의 영역에 배치하는 공정을 포함한다. 여기서, 제1의 액체는 제2의 액체에 실질적으로 용해되지 않고, 또한, 부재의 표면에 대한 제1의 액체의 젖음성은, 부재의 표면에 대한 제2의 액체의 젖음성보다 높다.
또, 다른 관점에서, 본 발명의 전자 회로 구성 부재의 마운트 방법은, 전자 회로를 구성하는 부재를 기판 상에 마운트하는 방법으로서,
(a) 기판의 1주면상에 형성된 제1의 영역에 제1의 액체를 배치하는 공정과,
(b) 상기 제1의 액체가 실질적으로 용해되지 않는 제2의 액체와 적어도 하나의 상기 부재를 포함하는 부재 함유액을, 상기 제1의 영역에 배치된 상기 제1의 액체에 접촉시키고, 상기 부재를 상기 제1의 액체의 영역으로 이동시키는 공정과,
(c) 상기 1주면으로부터 상기 제1의 액체 및 상기 제2의 액체를 제거함으로써, 상기 부재를 상기 제1의 영역에 배치하는 공정을 포함하는 것이어도 된다.
이 방법에 의하면, 부재를 마운트하는 소정의 영역에 제1의 영역을 형성하고, 그 제1의 영역에 배치된 제1의 액체에 부재 함유액을 접촉시킴으로써, 부재를 부재 함유액으로부터 제1의 액체의 영역으로 이동시키고, 제1의 영역 내에 배치할 수 있다. 그 후, 제1의 액체와 부재 함유액에 포함되는 제2의 액체를 기판의 1주면으로부터 제거함으로써, 부재를 소정의 영역에 확실하게 마운트할 수 있다. 또한, 본 명세서에서, 제1의 액체의 영역은, 제1의 액체의 내부 및 제1의 액체의 표면(제1의 액체와 부재 함유액의 계면)을 포함한다. 복수의 영역에 각각 부재를 마운트하는 경우는, 기판에 제1의 영역을 복수 형성해 두고, 각 영역에 제1의 액체를 배치한 다음에, 이 제1의 액체에 부재 함유액을 접촉시키면 된다. 이에 따라, 복수의 영역에 동시에 부재를 마운트하는 것도 가능해진다. 이 경우는, 제2의 액체 내에 복수의 부재를 분산시킨 부재 함유액을 이용하면 좋다. 또한, 여기서 말하는 분산이란, 부재가 제2의 액체 내에서 응집하지 않는 상태를 말하고, 부재를 분산시키기 위해서 부재 함유액을 교반해도 된다.
다음에, 본 발명의 마운트 방법의 각 공정에 대해서, 보다 상세하게 설명한다.
［공정(A)］
소정의 영역에 정확하게 부재를 마운트하기 위해서는, 제1의 영역에 배치된 제1의 액체가 그 제1의 영역으로부터 퍼지지 않는 것이 바람직하다. 여기서, 제1의 액체가 제1의 영역의 외측으로 퍼지는 것을 막기 위해서, 제1의 영역을 둘러싸도록, 제1의 액체의 젖음성이 제1의 영역보다 낮은 제2의 영역을 형성하는 것이 바람직하다. 즉, 기판의 1주면 상에, 제1의 영역과, 제1의 영역을 둘러싸는 제2의 영역을 형성하고, 제2의 영역에서의 제1의 액체의 젖음성을 제1의 영역보다 낮게 하면 된다. 이 방법에 의하면, 제1의 영역에 배치된 제1의 액체가 제1의 영역의 외측으로 퍼지기 어렵게 되어, 제1의 액체를 제1의 영역 내에 안정되게 배치할 수 있다. 이러한 젖음성을 나타내는 제1의 영역 및 제2의 영역을 실현하기 위해, 제1의 영역의 표면 에너지가 제2의 영역의 표면 에너지보다 높아지도록, 양 영역을 형성하면 된다. 또, 보다 안정되게 제1의 액체를 제1의 영역에 배치하기 위해서는, 제1의 영역과 제2의 영역의 사이에 제1의 액체의 젖음성의 차이가 큰 것이 바람직하다. 젖음성의 크기는 제1의 액체의 표면 장력과도 관계되므로, 제1의 영역 및 제2의 영역의 표면 에너지의 값은 한정되지 않지만, 제1의 액체를 제1의 영역에 안정되게 배치하기 위한 일례는, 제2의 영역의 표면 에너지를 5mJ/㎡ 이상 40mJ/㎡ 미만(바람직하게는 5∼25mJ/㎡ 의 범위)으로 하고, 제1의 영역의 표면 에너지를 40mJ/㎡(바람직하게는 60∼1000mJ/㎡ 의 범위)로 하는 것이다. 또한, 이하, 제1의 액체의 젖음성이 높은 성질을 「친액성」이라고 하고, 제1의 액체의 젖음성이 낮은 성질을 「발액성」이라고 한다. 고체 표면에 대한 제1의 액체의 젖음성은, 고체의 표면 에너지뿐만 아니라 제1의 액체의 표면 장력도 관계되므로, 「친액성」및 「발액성」을 나타내는 고체의 표면 에너지의 값은 특별히 한정되지 않지만, 「친액성」인 경우는 그 표면 에너지가 40mJ/㎡ 이상(바람직하게는 60∼1000mJ/㎡ )인 것이 바람직하고, 「발액성」인 경우는 그 표면 에너지가 5mJ/㎡ 이상 40mJ/㎡ 미만(바람직하게는 5∼25mJ/㎡의 범위)인 것이 바람직하다.
또한, 제2의 영역을 형성하는 방법의 일례로는, 제2의 영역의 적어도 일부에, 제1의 액체의 젖음성이 제1의 영역보다 낮은 유기막을 배치하는 방법을 들 수 있다. 이 방법에 의하면, 제1의 영역 및 제2의 영역을 용이하게 형성할 수 있다.
［공정(B)］
기판상에 배치된 제1의 액체에 부재 함유액을 접촉시키는 방법에는, 예를 들면, 기판 전체를 부재 함유액 중에 침지하는 방법, 기판의 제1의 액체가 배치되어 있는 면만을 부재 함유액에 접촉시키는 방법, 또는, 기판의 제1의 액체가 배치되어 있는 면에 대해서 부재 함유액을 내뿜는 방법, 부재 함유액을 기판의 제1의 액체가 배치되어 있는 면에 도포하는 방법 등이 있다. 제1의 액체는 제2의 액체에 실질적으로 용해되지 않으므로, 이와 같이 제1의 액체에 부재 함유액을 접촉시킨 상태에서도, 제1의 액체는 제1의 영역에 안정되게 머무르는 것이 가능하다. 또한, 본 명세서에서, 제1의 액체가 제2의 액체에 실질적으로 용해되지 않는다는 것은, 제2의 액체에 대한 제1의 액체의 용해도(제 2의 액체 100ml 중에 용해되는 제1의 액체의 중량)가 10g이하, 보다 바람직하게는 1g 이하인 것을 말한다.
부재 함유액으로부터 제1의 액체의 영역으로의 부재의 이동에 대해 설명한다. 부재 표면에 대한 제1의 액체의 젖음성이, 부재 표면에 대한 제2의 액체의 젖음성보다 높기 때문에, 부재는 제1의 액체의 영역으로 이동한다고 생각된다. 또, 본 발명에서는, 제1의 영역에 배치하는 제1의 액체의 양을 많게 하는 것도 가능하므로, 제1의 액체의 양을 조정하여, 부재가 제1의 액체의 내부로 들어가기 쉽게 할 수도 있다. 또, 부재가 제1의 액체의 내부로 이동하는 경우는, 부재 함유액으로부터 제1의 액체의 내부로의 부재의 이동에 제1의 액체와 부재 함유액(제2의 액체)의 경계면에서 작용하는 계면 장력이 더 관계된다고 생각된다. 따라서, 제1의 액체의 표면 장력과, 제2의 액체의 표면 장력과, 부재의 표면에 대한 제1의 액체 및 제2의 액체의 젖음성을 적절히 제어함으로써, 부재를 제1의 액체의 영역에 효율적으로 이동시킬 수 있다. 또, 제1의 영역에 배치하는 제1의 액체의 체적을 조정함으로써 제1의 액체의 영역으로 이동하는 부재의 수를 제어하고, 1개의 제1의 영역에 배치되는 부재의 수를 제어하는 것도 가능하다. 예를 들면, 부재가 전자 소자를 포함하는 소자 칩인 경우는, 제1의 영역에 배치되는 제1의 액체의 체적을 조정함으로써, 이 제1의 액체 내에 소자 칩을 1개만 삽입하는 것이 가능하다. 예를 들면, 제1의 액체의 체적을 소자 칩의 체적의 100배 미만으로 함으로써, 1개의 소자 칩만을 제1의 액체 내에 삽입하는 것이 가능해진다.
부재가 제1의 액체의 내부로 이동하는 경우에 대해서, 더욱 상세하게 설명한다. 부재를 제1의 액체의 내부에 효율적으로 이동시키기 위해서, 제1의 액체가 부재 함유액에 접하는 상태에서, 제1의 액체가 부재를 내부에 넣으려고 하는 성질을 가지는 것이 바람직하다. 제1의 액체가 이러한 성질을 가지는 경우, 부재 함유액중의 부재가 제1의 액체에 가까워져 접촉하면, 그 부재가 제1의 액체 내에 용이하게 이동할 수 있다. 예를 들어, 계면 장력이 부재를 제1의 액체의 내부에 넣으려고 하는 방향으로 작용하기 위해서는, 부재 함유액 중에서 부재의 표면에 대한 제1의 액체의 정적 접촉각이 90° 미만인 것이 바람직하다. 또, 부재의 표면에 대한 제1의 액체의 젖음성이, 부재의 표면에 대한 제2의 액체의 젖음성보다 높은 것이 바람직하다. 여기서 말하는 부재는 미소하기 때문에, 부재의 표면에 대한 액체의 젖음성이란, 바꾸어 말하면, 액체 내에서의 부재의 분산성이라고 할 수 있다. 따라서, 다른 표현을 하면, 부재의 제1의 액체에 대한 분산성은 제2의 액체에 대한 분산성보다 높은 것이 바람직하다. 젖음성이 이러한 관계에 있는 경우, 부재는 제1의 액체에 들어가는 쪽이 제2의 액체 내에 존재하는 것보다도 에너지적으로 안정되기 때문이다. 따라서, 본 발명의 마운트 방법은, 미리 (공정(B)보다 전에), 부재가 제1의 액체의 내부로 들어가는 성질을 가지도록, 부재에 대해서 표면 처리를 실시하는 공정을 포함하는 것이 바람직하다. 여기서, 정적 접촉각이란, 액체방울을 고체 표면에 살며시 배치했을 때의 고체 표면 상에서의 액체방울의 접촉각을 의미한다.
본 발명의 마운트 방법에서는, 제1의 액체가 부재 함유액으로부터 부재를 받아들이려는 성질을 가지도록, 예를 들면, 제2의 액체의 극성이 제1의 액체의 극성보다 작아지도록, 제1의 액체 및 제2의 액체를 선택해도 된다. 예를 들면, 제1의 액체에 물을 포함하는 액체를 이용하고, 제2의 액체에 물을 포함하지 않는 액체를 이용하는 것도 가능하다. 또, 제1의 액체로서 물을 이용하는 것이 바람직하다. 물은 표면 장력이 크기 때문에, 부재를 제1의 영역에 강고하게 보유할 수 있기 때문이다. 또, 제2의 액체에는, 염소계 용매를 이용하는 것이 바람직하다. 또한, 염소계 용매로는, 예를 들면, 클로로메탄, 디클로로메탄, 클로로포름, 사염화탄소, 모노클로로부탄, 디클로로부탄, 모노클로로펜탄 또는 디클로로펜탄 등이 이용된다. 이 중에서도, 제1의 액체가 물인 경우, 제2의 액체로는, 클로로포름 또는 디클로로부탄이 매우 적합하게 이용된다. 이 경우, 부재의 표면은 친수성인 것이 바람직하고, 부재의 표면이 발수성인 경우는 미리 표면 처리를 하여 친수성으로 해두면 좋다. 또, 제1의 액체에 탄화수소쇄를 포함하는 유기 용매를 이용해 제2의 액체에 플루오르화탄소쇄를 포함하는 유기 용매를 이용할 수도 있다. 제1의 액체에는, 예를 들면, 탄소수가 5∼16인 알칸 등을 이용할 수 있다. 이 경우는, 부재의 표면을 탄화수소쇄를 가지는 유기막으로 덮어두고, 제1의 액체에 대한 젖음성을 높여 두는 것이 바람직하다. 또한, 본 명세서에서, 탄화수소쇄를 포함하는 유기 용매는, 유기 용매를 구성하는 분자가 탄화수소쇄를 포함하는 것이다. 또, 플루오르화 탄소쇄를 포함하는 유기 용매는, 유기 용매를 구성하는 분자가 플루오르화 탄소쇄를 포함하는 것이다.
이와 같이, 제2의 액체에 분산되어 있는 부재가 제1의 액체의 영역에 효율적으로 이동할 수 있을지 여부는, 제1의 액체, 제2의 액체, 및, 부재의 성질의 조합에 의해서 정해진다. 상술한 제1의 액체와 제2의 액체의 선택 방법, 및, 부재의 처리 방법은, 본 발명의 마운트 방법을 실현하기 위한 일례이므로, 이에 한정되지 않는다. 따라서, 부재가 분산된 제2의 액체(부재 함유액)에 제1의 액체를 접촉시켰을 때, 부재를 제1의 액체의 영역으로 이동시키는 것이 가능하면, 모든 액체의 조합이나 부재의 처리 방법을 사용할 수 있다. 예를 들면, 다음과 같은 방법을 이용하여, 제1의 액체 및 제2의 액체를 결정할 수도 있다. 우선, 부재가 분산된 제2의 액체가 들어간 시험관에, 제2의 액체와 거의 같은 체적의 제1의 액체를 넣는다. 이 때, 제1의 액체는 제2의 액체에 실질적으로 용해되지 않으므로 2액은 분리되어 있다. 그 후, 시험관을 교반하고, 부재의 일부, 또는, 대부분이 제1의 액체의 내부 또는 계면으로 이동하면, 이 조합은 적당하다고 판단할 수 있다.
또, 사용 가능한 제1의 액체와 제2의 액체의 조합을 결정하기 위해서, 예를 들면, 다음과 같은 방법을 이용하는 것도 가능하다. 시험관의 내면을 부재 표면과 동일한 표면 에너지가 되도록 화학 수식하고, 시험관 내에 제1의 액체와 제2의 액체를 넣어 2액의 경계면의 형상을 관찰한다. 제1의 액체가 상층, 제2의 액체가 하층에 존재하고, 경계가 위로 볼록한 형상인 경우, 부재에는 제1의 액체로 이동하는 힘이 작용한다고 판단할 수 있다. 이 때문에, 부재는 제1의 액체로 이동 가능하다고 추측할 수 있다. 제1의 액체가 하층, 제2의 액체가 상층에 있고 2액의 경계가 아래로 볼록한 형상을 하고 있는 경우, 마찬가지로 부재는 제1의 액체로 이동하는 것으로 추측할 수 있다.
본 발명의 마운트 방법에서, 제1의 영역에 제1의 액체를 배치하는 방법은, 특별히 한정되지 않는다. 예를 들면, 제1의 액체를 안개 상태로 하여 기판에 내뿜거나, 제1의 액체의 기체를 기판에 내뿜어 기판의 제1의 영역에 제1의 액체를 결로 시킴으로써, 제1의 액체를 제1의 영역에 배치할 수 있다. 또, 예를 들면, 제1의 액체의 포화 증기압에 대한 제1의 액체의 증기압의 비율이 높은 분위기에 기판의 1주면을 노출시킴으로써, 제1의 액체를 제1의 영역에 배치할 수도 있다. 이러한 분위기 중에 기판을 배치하면 제1의 액체를 제1의 영역에 배치할 수 있으므로, 그 분위기 중에서 부재 함유액을 제1의 액체에 접촉시키면, 공정(A)와 공정(B)를 거의 동시에 행할 수 있어, 작업수를 줄일 수 있다. 여기서, 제1의 액체의 포화 증기압에 대한 제1의 액체의 증기압의 비율이 높은 분위기란, 예를 들면, 제1의 액체의 포화 증기압에 대한 제1의 액체의 증기압의 백분율(제1의 액체가 물인 경우는 상대습도)이 60∼100％, 바람직하게는 80∼100％의 분위기이다. 또, 제1의 액체를 배 치하는 기판 표면의 온도가 제1의 액체의 증기의 이슬점 이하인 경우도, 제1의 액체의 포화 증기압에 대한 제1의 액체의 증기압은 높다고 할 수 있다. 따라서, 제1의 액체의 증기가 존재하는 분위기에 기판의 1주면을 노출시키고, 당해 1주면의 온도를 그 증기의 이슬점 이하로 함으로써도, 제1의 영역에 제1의 액체를 배치할 수 있다.
［공정(C)］
공정(C)에서는, 제1의 액체 및 제2의 액체를 기판의 1주면으로부터 제거한다. 구체적으로는, 예를 들면, 제1의 영역에 배치된 제1의 액체를 남겨 먼저 제2의 액체를 제거하고, 다음에 제1의 액체를 제거하여, 부재를 소정의 위치에 배치한다. 또, 예를 들면, 제1의 액체를 제거하고, 그 후 제2의 액체를 기판의 1주면으로부터 제거함으로써, 부재를 소정의 위치에 배치한다. 제1의 액체가 제2의 액체에 실질적으로 용해되지 않는 경우에도, 장시간 제1의 액체를 제2의 액체에 접촉시킴으로써, 제1의 액체를 서서히 제2의 액체 내에 용해시켜 제거하는 것이 가능하다. 따라서, 부재가 분산된 제2의 액체에 기판의 1주면을 장시간 접촉시킴으로써, 제1의 액체를 서서히 제2의 액체에 용해시켜 기판의 1주면으로부터 제거하고, 그 후, 제2의 액체를 기판의 1주면으로부터 제거함으로써, 부재를 소정의 위치에 배치할 수 있다. 또, 예를 들면, 기판의 1주면을 제2의 액체 내에 접촉시킨 상태에서 제1의 액체의 일부를 제거하고, 그 후 기판의 1주면으로부터 제2의 액체를 제거하고, 마지막으로, 제1의 액체를 제거하여 부재를 소정의 위치에 배치하는 것도 가능하다. 이와 같이, 제1의 액체와 제2의 액체를 제거하는 순서는, 양 액체간의 용해 성, 접촉 시간 및 접촉 방법 등에 의해서 정해진다. 제1의 액체 및 제2의 액체를 제거하는 순서에 관계없이, 부재는 소정의 위치에 배치된다.
이하에, 제1의 액체 및 제2의 액체를 제거하는 방법의 예에 대해 설명한다.
우선, 제2의 액체를 제거하는 방법의 예에 대해 설명한다. 기판의 1주면 상에서의 제1의 영역 이외의 영역에 대한 제2의 액체의 젖음성이 낮은 경우는, 제2의 액체는 그 주면상으로부터 용이하게 제거할 수 있다. 기판 전체를 부재 함유액에 침지하는 경우나, 기판의 1주면만을 부재 함유액에 접촉시키는 경우는, 기판을 부재 함유액으로부터 꺼내거나 분리시킴으로써, 제2의 액체를 제거할 수 있다. 제2의 액체를 1주면 상에 끼얹는 경우는, 끼얹는 것을 멈추는 것으로 제거 가능하다. 또, 그 밖에, 제3의 액체를 이용해 세정하는 방법도 있다. 즉, 공정(C)가, 제1의 액체가 실질적으로 용해되지 않고 또한 제2의 액체가 실질적으로 용해되는 제3의 액체를 제2의 액체에 접촉시키고, 제2의 액체를 상기 1주면으로부터 제거하는 공정과, 제1의 액체 및 제3의 액체를 기판의 1주면으로부터 제거하는 공정을 포함하고 있어도 된다. 또한, 이 경우, 제3의 액체에는 제2의 액체와 같은 액체를 이용할 수도 있다. 세정하는 방법에는, 기판 전체를 제3의 액체에 침지하거나, 기판의 세정면에 제3의 액체를 내뿜는 등의 방법이 있다. 제3의 액체를 이용해 세정하는 단계에서 제1의 액체가 제1의 영역에 남아 있는 경우에도, 제1의 액체는 제3의 액체에 실질적으로 용해되지 않으므로, 제1의 액체는 제1의 영역에 안정되게 머무를 수 있다. 세정 후는, 제3의 액체를 기판상으로부터 제거한다. 제거하는 방법은 특별히 한정되지 않고, 예를 들면 자연 건조에 의해 제거해도 되고, 가열 및／또는 감 압에 의해서 제거해도 된다. 또, 제1의 영역 이외의 영역에 대한 제3의 액체의 젖음성이 낮은 경우는, 제3의 액체를 용이하게 제거할 수 있다. 기판 전체를 제3의 액체에 침지하는 경우나, 기판의 1주면만을 제3의 액체에 접촉시키는 경우는, 기판을 제3의 액체로부터 꺼내거나 분리시킨 후, 건조시킴으로써, 제3의 액체를 제거할 수 있다. 제3의 액체를 끼얹는 경우는, 끼얹는 것을 멈춘 후, 건조시킴으로써 제거 가능하다.
제1의 영역에 배치된 제1의 액체를 남기고 먼저 제2의 액체를 제거하는 경우는, 상기와 같이 제2의 액체를 제거한 후, 제1의 액체를 제거함으로써, 부재를 기판의 소정의 위치에 배치한다. 제1의 액체를 제거하는 방법은 특별히 한정되지 않고, 예를 들면 자연 건조에 의해 제거해도 되고, 가열 및／또는 감압에 의해서 제거해도 된다.
제1의 영역으로부터 제1의 액체가 제거되는 공정에 의해서, 부재는 제1의 영역에 배치된다. 효율적으로 부재가 제1의 영역에 배치되기 위해서는, 제1의 액체가 대기 또는 제2의 액체에 접하는 상태에서, 제1의 액체가 부재를 내부에 받아들이려는 성질을 가지는 것이 바람직하다. 제1의 액체가 이러한 성질을 가지는 경우, 공정(C)에서 제1의 액체를 제거함으로써 부재를 제1의 영역에 정확하게 배치할 수 있다. 예를 들어, 대기 또는 제2의 액체 내에서, 부재의 표면에 대한 제1의 액체의 정적 접촉각이 90°미만인 것이 바람직하다. 또, 대기 중 및 제2의 액체 내에서, 부재의 표면에 대해서 제1의 액체의 젖음성이 높은 것이 바람직하다. 제1의 액체의 제거에 의해서 부재가 소정의 위치에 배치되는 원리에 대해서는 후술한다.
이상의 각 공정에 의해, 부재를 기판의 소정의 영역에 확실하게 마운트할 수 있다.
또, 본 발명의 마운트 방법을 이용하면, 복수의 부재를 한번에 마운트하는 것이 가능하다. 즉, 기판의 1 주면상에 복수개의 제1의 영역을 제작하고, 각 제1의 영역에 제1의 액체를 배치하면, 상술한 방법을 이용하여, 복수의 부재를 소정의 영역에 정확하게 배치하는 것이 가능해진다. 이 방법을 이용하면, 예를 들면, 표시 장치의 구동에 이용되는 복수의 소자 칩(예를 들어 전계 효과 트랜지스터)을 한번에 마운트하는 것이 가능하다. 또, 이 마운트 방법을 이용하여, 전자 기기의 리페어를 행하는 것도 가능하다. 예를 들어, 전자 기기에 마운트된 복수개의 소자 칩 중, 불량 소자 칩이 있는 경우에는, 불량 소자 칩을 제거하고, 그 대신에 정상적인 소자 칩을 본 발명의 마운트 방법으로 마운트할 수도 있다. 또, 복수의 소자 칩을 다른 방법으로 마운트한 후, 소자 칩을 마운트할 수 없는 부분에, 본 발명의 마운트 방법을 이용해 소자 칩을 선택적으로 마운트할 수도 있다.
또한, 부재가 마운트되는 기판에 한정은 없고, 무기 재료, 고분자 수지 재료 또는 무기 재료와 고분자 수지 재료의 복합 재료로 형성된 기판을 이용할 수 있다. 무기 재료로는, 알루미나 등의 세라믹스, 실리콘 및 유리 등을 사용할 수 있다. 고분자 수지 재료로는, 폴리이미드 수지, 폴리아미드 수지, 에폭시 수지, 폴리카보네이트 수지 등을 사용할 수 있다. 무기 재료와 고분자 수지 재료의 복합 재료로는, 예를 들면, 유리, 세라믹스 또는 금속으로 이루어지는 섬유와 고분자 수지 재료가 포함되는 복합 재료를 사용할 수 있다. 또, 기판 재료가 도전성을 가지는 것 이어도, 기판 표면이 절연성이면 되므로, SOI 기판이나 화합물 반도체 기판을 이용하는 것도 가능하다.
다음에, 마운트하는 부재가 전자 소자를 포함하는 소자 칩인 경우와, 기둥 형상의 부재, 특히 나노 와이어 등의 미소한 기둥 형상의 부재인 경우로 나누고, 제1의 영역의 형상이나 부재에 대해 각각 설명한다. 또한, 여기서 말하는 미소한 기둥 형상의 부재란, 예를 들면, 최대 직경이 1㎛ 이하인 기둥 형상의 부재이며, 바람직하게는 최대 직경이 500㎚ 이하의 부재를 말한다. 이하, 이러한 부재를 나노 부재라고 한다.
부재가 전자 소자를 포함하는 소자 칩인 경우, 공정(A)에서 기판에 설치되어 있는 제1의 영역의 형상을, 그 제1의 영역에 마운트되는 소자 칩의 형상에 따라서 결정하면 된다. 예를 들면, 이 경우의 제1의 영역의 형상은, 삼각형, 사각형, 오각형 등의 다각형, 원형 또는 타원형 등, 마운트하는 소자 칩의 소정의 면(기판에 마운트된 상태로 기판과 대향하는 면)의 형상에 대응한 형상을 가지는 것이 바람직하다.
마운트하는 소자 칩은, 2개의 면(P1)과, 면적이 면(P1) 이상인 2개의 면(P2)과, 면적이 면(P2)보다 큰 2개의 면(P3)을 구비하는 직방체형의 형상이어도 된다. 이 경우, 소자 칩의 최대 면적을 가지는 면인 면(P3)의 형상과, 소자 칩을 배치하는 제1의 영역의 형상이, 가능한 한 비슷한 것이 바람직하고, 실질적으로 동일한 것이 보다 바람직하다. 여기서, 면(P3)의 세로와 가로 길이를 각각 0.8배(면적비 0.64배)로 했을 때의 형상을 형상 P3x로 하고, 세로와 가로의 길이를 각각 1.2배 (면적비 1.44배)로 했을 때의 형상을 P3y로 하면, 「면(P3)의 형상과, 소자 칩이 배치되는 제1의 영역의 형상이 실질적으로 동일하다」는 것은, 예를 들어, 형상(P3x)이 제1의 영역 내에 들어가는 형상이며, 또한 , 제1의 영역이 형상(P3y) 내에 들어가는 형상인 것을 의미한다.
2개의 면(P3) 중 1개의 면이 기판의 1주면에 대향하도록 배치된다. 정확하게 소자 칩을 마운트하기 위해서, 면(P3)의 면적은 면(P2)의 면적의 2배 이상인 것이 바람직하고, 예를 들어 3배∼50배의 범위 내인 것이 바람직하다.
상기 면(P3)의 형상은 장방형인 것이 바람직하다. 면(P3)의 형상과 제1의 영역의 형상이 실질적으로 동일하고, 또한 이들이 장방형인 경우, 방향을 맞추어 소자 칩을 마운트할 수 있다. 그 결과, 기판 상의 배선과 소자 칩의 전극 단자의 접속이 용이하게 된다. 장방형의 장변은, 단변의 1.5배∼50배 정도인 것이 바람직하고, 2배∼10배의 범위인 것이 보다 바람직하다. 또한, 소자 칩의 전극 단자의 배치를 연구함으로써, 소자 칩의 평면 형상이 장방형이 아니어도, 전극 단자와 소자 칩을 배치하는 기판 상의 배선의 접속을 확실하게 행하는 것이 가능해진다. 예를 들어, 소자 칩의 중심으로부터의 거리를 바꾸어 복수의 전극을 배치하는 경우(예를 들어 동심원상으로 복수의 전극을 배치하는 경우), 마운트 시에 기판과 대향하는 소자 칩의 면은, 정방형이나 원이어도 된다.
소자 칩의 기판은, 단결정 실리콘으로 이루어지는 것이어도 된다. 이 경우, 본 발명의 마운트 방법은, 공정(B)보다 전에 소자 칩을 형성하는 공정을 더 포함한다. 전자 소자를 단결정 실리콘 기판에 복수개 형성한 후, 단결정 실리콘 기판을 절단함으로써 소자 칩을 형성하는 공정을 더 포함해도 된다. 소자 칩이 1개의 전자소자만을 포함하는 칩인 경우, 실리콘 기판은 전자소자마다 절단된다. 이 방법에서는, 전자 소자를 형성한 후, 단결정 실리콘 기판의 이면측을 연마함으로써 기판을 얇게 해도 된다. 단결정 실리콘 기판의 절단은, 일반적인 방법으로 행할 수 있고, 예를 들어 다이서를 이용해 행할 수 있다.
본 발명의 마운트 방법에서는, 전자 소자가 트랜지스터(예를 들어 전계 효과 트랜지스터)여도 된다. 전계 효과 트랜지스터는, 표시 장치의 구동용 소자로서 중요하다. 또한, 소자 칩에 함유되는 전자 소자는 트랜지스터에 한정되지 않고, 저항, 콘덴서 또는 인덕터 등이어도 된다. 소자 칩에 포함되는 전자 소자는, 1개여도 되고, 복수여도 된다. 소자 칩은 복수의 전자 소자로 구성된 회로를 포함해도 된다. 소자 칩에 포함되는 전자 소자는, 단결정 실리콘 트랜지스터여도 되고, 단결정 실리콘 트랜지스터가 집적된 회로 소자여도 된다. 소자 칩의 가장 긴 변은 예를 들어 1000㎛이하이다.
소자 칩의 전자 소자가 전계 효과 트랜지스터인 경우, 소자 칩을 마운트하는 기판에, 트랜지스터의 소스 전극, 드레인 전극 및 게이트 전극에 대응하도록 전극 패턴을 미리 형성해 두고, 여기에, 본 발명의 마운트 방법으로 소자 칩을 배치하면 된다. 이러한 트랜지스터는, 액티브 매트릭스형 표시 장치의 화소 제어용 트랜지스터로서 사용할 수 있다.
다음에, 마운트하는 부재가 기둥 형상의 부재인 경우에 대해 설명한다.
마운트하는 부재가 기둥 형상의 부재인 경우도, 소자 칩의 경우와 마찬가지 로, 제1의 영역의 형상을 마운트하는 부재의 형상에 따라서 결정하면 된다. 이 경우, 제1의 영역의 형상은, 예를 들면 제1의 영역에서 부재가 1축 방향으로 배향할 수 있는 형상인 것이 바람직하다. 구체적으로는, 제1의 영역에 외접하는 가장 면적이 작은 장방형을 형성한 경우에, 당해 장방형의 단변의 길이가 부재의 장축의 길이보다 짧아지도록, 제1의 영역의 형상을 결정하는 것이 바람직하다. 예를 들면, 제1의 영역이 타원일 때, 당해 타원에 외접하는 가장 면적이 작은 장방형을 상정한 경우에, 그 장방형의 단변의 길이가 부재의 장축의 길이보다 짧아지도록 하는 것이 바람직하다. 제1의 영역이 장방형인 경우, 다른 관점에서 설명하면, 제1의 영역의 짧은 길이 방향(단변)의 길이를, 부재의 장축의 길이보다 짧게 하는 것이 바람직하다. 제1의 영역을 이러한 형상으로 함으로써, 기둥 형상의 부재는, 그 장축이 제1의 영역의 길이 방향을 따라 배향하여 배치된다. 따라서, 부재가 미소한 경우에도, 안정되게 소정의 방향으로 배향시켜 제1의 영역 내에 배치하는 것이 가능해진다. 또한, 여기서 말하는 짧은 길이 방향이란, 장방형상의 제1의 영역에 대해서 긴 길이 방향과 직교하는 방향을 말한다.
기둥 형상의 부재, 특히 최대 직경이 1㎛ 이하인 나노 부재로는, 예를 들면, 나노튜브, 나노와이어, 나노로드, 나노리본 및 위스커 등이 있다. 예를 들면, 이들 나노 부재를 1축방향으로 배향하여 배치하고, 그 양단에 제1의 전극 및 제2의 전극을 배치하여 트랜지스터 등의 전자 소자를 제조하는 경우는, 반도체 특성을 나타내는 부재를 이용한다. 그러한 부재로는, 예를 들면 실리콘 나노 와이어 등을 들 수 있다.
<전자 기기의 제조 방법>
본 발명의 전자 기기의 제조 방법은, 기판과, 전자 소자를 포함하여 기판 상에 마운트된 소자 칩을 포함하는 전자 기기의 제조 방법으로서, 본 발명의 마운트 방법에 의해 소자 칩을 기판의 1주면상에 마운트하는 공정을 포함한다.
이 제조 방법으로 제조되는 전자 기기는, 특별히 한정되지 않지만, 표시 장치여도 된다. 표시 장치로는, 예를 들어, 액정 디스플레이, 유기 일렉트로루미네슨스 디스플레이, 플라즈마 디스플레이, 전기 영동 현상을 이용한 디스플레이 및 자성 분말을 이용한 디스플레이 등을 들 수 있다. 또, 이 제조 방법으로 제조되는 다른 전자 기기로는, 예를 들어, 마운트 회로, 안테나 부착 IC 태그 등을 들 수 있다.
<전자 소자의 제조 방법>
본 발명의 전자 소자의 제조 방법은, 기판과, 이 기판 상에 마운트된, 반도체 특성을 나타내는 기둥 형상의 부재와, 이 부재에 접속된 제1의 전극 및 제2의 전극을 포함하는 전자 소자를 제조하는 방법으로서, 본 발명의 마운트 방법에 의해 부재를 기판의 1주면 상에 마운트하는 공정을 포함한다.
이 제조 방법으로 제조되는 전자 소자는, 특별히 한정되지 않지만, 트랜지스터여도 된다. 트랜지스터로는, 예를 들어, 백 게이트형 전계 효과 트랜지스터 및 톱 게이트형 전계 효과 트랜지스터 등을 들 수 있다.
<표시 장치>
본 발명의 표시 장치는, 본 발명의 전자 기기의 제조 방법으로 제조된 표시 장치, 또는, 본 발명의 전자 소자의 제조 방법으로 제조된 트랜지스터를 포함하는 표시 장치이다. 본 발명의 표시 장치의 일례로는, 예를 들면, 기판과 기판 상에 마운트된 복수의 소자 칩(전자 소자로서 트랜지스터를 포함하는 소자 칩)과, 이 소자 칩을 제어하기 위한 제 1의 배선 및 제2의 배선을 포함하는 표시 장치를 들 수 있다. 트랜지스터를 포함하는 소자 칩은, 예를 들면 그 1주면에만 형성된 전극 단자를 포함하고 있다. 복수의 소자 칩의 각각은, 제1의 배선 및 제2의 배선중 어느 하나와, 전극 단자를 통해 전기적으로 접속되어 있다.
본 발명의 표시 장치로는, 예를 들어, 액정 디스플레이나, 유기 일렉트로루미네슨스 디스플레이, 플라즈마 디스플레이, 전기 영동 현상을 이용한 디스플레이 및 자성 분말을 이용한 디스플레이 등을 들 수 있다.
<마운트 장치>
본 발명의 마운트 장치는, 전자 회로를 구성하는 부재를 기판 상에 마운트하기 위한 마운트 장치로서,
(Ⅰ) 제1의 액체의 증기를 상기 기판의 1주면 상에 공급하는 수단과,
(Ⅱ) 제2의 액체와 상기 부재를 포함하는 부재 함유액을 상기 기판의 상기 1주면에 공급하는 수단과,
(Ⅲ) 상기 기판의 상기 1주면으로부터 상기 제1의 액체와 상기 제2의 액체를 제거하는 수단을 포함한다. 또한, 부재의 표면에 대한 제1의 액체 및 제2의 액체 젖음성의 관계는, 상기에 설명한 대로이다.
제1의 액체의 증기를 기판의 1주면 상에 공급하는 수단(Ⅰ)으로는, 예를 들 면 제1의 액체의 기체를 기판에 내뿜을 수 있는 기구나, 내부의 분위기를 제1의 액체의 증기가 존재하는 분위기로 유지할 수 있는 장치나, 제1의 액체의 증기압이 소정의 범위 내가 되도록 내부 분위기를 조제할 수 있는 장치 등을 들 수 있는데, 제1의 액체의 증기를 제1의 기판에 공급할 수 있는 기구 또는 장치이면 어떠한 것이어도 이용할 수 있다. 부재 함유액을 기판의 1주면에 공급하는 수단(Ⅱ)으로는, 예를 들면 부재 함유액 중에 기판을 침지하기 위한 기구, 부재 함유액을 기판면에 끼얹을 수 있는 기구 또는 부재 함유액을 기판에 도포하는 기구 등을 이용할 수 있다. 제1의 액체와 상기 제2의 액체를 제거하는 수단(Ⅲ)에는, 예를 들면, 가열이나 감압에 의해서 액체를 제거할 수 있는 공지의 기구가 포함된다.
또, 다른 관점에서, 본 발명의 마운트 장치는,
(ⅰ) 상기 기판의 1주면 상에 설치된 제1의 영역에 제1의 액체를 배치하는 액체 배치부와,
(ⅱ) 상기 제1의 영역에 배치된 상기 제1의 액체에, 제2의 액체와 상기 부재를 포함하는 부재 함유액을 접촉시키는 부재 접촉부를 포함하는 장치여도 된다. 액체 배치부는, 기판에 대해서 제1의 액체를 배치할 수 있는 기구를 포함해도 되고, 예를 들면 잉크젯법, 디스펜서를 이용한 방법 또는 스크린 프린트법 등에 이용되는 공지의 기구를 포함해도 된다. 또, 제1의 액체를 안개상태로 하여 기판에 내뿜는 기구나, 제1의 액체의 기체를 기판에 내뿜어 기판의 제1의 영역에 제1의 액체를 결로시켜 배치하는 기구를 포함하고 있어도 된다. 특히, 잉크젯법으로 이용되는 토출 장치는, 그 체적을 정확하게 컨트롤하면서 미소한 액체 방울을 소정의 위 치에 배치할 수 있으므로, 적합하게 이용된다. 또, 부재 접촉부는, 예를 들면, 부재 함유액 중에 기판을 침지하기 위한 기구, 부재 함유액을 기판면에 끼얹을 수 있는 기구 또는 부재 함유액을 기판에 도포하는 기구 등을 포함할 수 있다.
본 발명의 마운트 장치는, 상기 기판의 1주면으로부터 상기 제1의 액체 및 제2의 액체를 제거하는 액체 제거부를 더 포함해도 된다. 액체 제거부는, 예를 들면, 가열이나 감압에 의해서 액체를 제거할 수 있는 공지의 기구를 포함할 수 있다.
(실시의 형태 1)
실시의 형태 1에서는, 본 발명의 마운트 방법에 대해서, 도면을 참조하면서 상세하게 설명한다. 본 실시의 형태에서는, 전자 회로를 구성하는 부재가 전자 소자를 포함하는 소자 칩이며, 그 소자 칩을 기판 상에 마운트하는 방법에 대해 설명한다.
도 1a∼도 1g와, 도 3a 및 도 3b에는, 본 실시의 형태의 마운트 방법의 각 공정이 모식적으로 나타나 있다. 우선, 도 1a 및 도 3a에 도시하는 기판(1)을 준비한다. 이 기판(1)에는, 1주면 상에, 제1의 영역(11)과, 제1의 영역(11)을 둘러싸는 제2의 영역(12)이 설치되어 있다. 제1의 영역(11) 및 제2의 영역(12)은 후술 하는 제1의 액체의 젖음성이 제2의 영역(12)보다 제1의 영역(11)쪽이 높아지도록, 형성되어 있다. 도 3a에 도시하는 바와 같이, 제1의 영역(11)은 장방형상이다. 또한, 이하, 기판(1)에서, 제1의 영역(11)이 형성되는 면을, 제1의 주면이라고 한다.
다음에, 도 1b 및 도 3b에 도시하는 바와 같이, 제1의 영역(11)의 부분에만 제1의 액체(2)를 배치한다. 제1의 액체(2)의 배치에는, 잉크젯법, 디스펜서를 이용한 방법 또는 스크린 프린트법 등을 이용할 수 있다. 또는, 제1의 액체를 안개 상태로 하여 기판에 내뿜거나, 제1의 액체의 기체를 기판에 내뿜어 기판의 제1의 영역에 제1의 액체를 결로시켜도 된다. 또, 제1의 액체의 포화 증기압에 대한 제1의 액체의 증기압의 비율이 높은 분위기에 기판을 노출시킴으로써, 제1의 액체(2)를 배치해도 된다.
또, 기판(1)에서, 제1의 영역(11) 이외의 모든 영역에 젖음성이 낮은 제2의 영역(12)이 설치되는 경우, 딥법을 이용할 수도 있다. 구체적으로는, 제1의 액체(2) 내에 기판(1)을 침지한 후, 기판(1)을 제1의 액체(2)로부터 끌어올림으로써, 제1의 영역(11)에만 제1의 액체(2)를 배치하는 것이 가능해진다. 또, 스핀 코트법으로, 제1의 주면에 제1의 액체(2)를 도포함으로써, 제1의 영역(11)에만 제1의 액체(2)를 배치하는 것도 가능하다. 이들 액체의 배치 방법 중에서도, 특히 잉크젯법은, 직경 수십㎛의 미소한 액체방울을, 그 체적을 정확하게 컨트롤하면서 소정의 위치에 배치할 수 있으므로, 제1의 영역(11)이 미소한 경우나 제1의 영역(11)에 배치하는 소자 칩의 수를 정확하게 컨트롤하는 경우에 유효하다. 제1의 영역(11)에 1개만의 소자 칩을 배치하는 경우는, 이 영역에 배치하는 제1의 액체(2)의 체적을 소자 칩의 100배 미만으로 하는 것이 바람직하다.
제1의 영역(11)은 제1의 액체(2)에 대해서 젖음성이 낮은 제2의 영역(12)으로 둘러싸여 있으므로, 배치된 제1의 액체(2)가 제1의 영역(11)에서 빠져나가기 어 렵다. 따라서, 제1의 액체(2)와 기판(1)의 접촉면의 형상은, 제1의 영역(11)의 형상과 거의 같아진다.
도 1c에는, 용기(6)에 넣어진 부재 함유액(5)이 나타나 있다. 부재 함유액(5)은 제2의 액체(3)와, 제2의 액체(3) 내에 분산시킨 소자 칩(4)을 포함한다. 제2의 액체(3)는 제1의 액체(2)가 실질적으로 용해되지 않는 액체이다.
다음에, 도 1d에 도시하는 바와 같이, 소자 칩(4)이 분산되는 부재 함유액(5) 내에 기판(1)을 침지한다. 제1의 주면 상에 배치되어 있는 제1의 액체(2)는, 제2의 액체(3)에 실질적으로 용해되지 않으므로, 제1의 영역에 안정되게 머무른다. 또, 제1의 액체(2)가 극성이 높은 액체이고, 제2의 액체(3)가 제1의 액체(2)보다 극성이 낮은 액체인 경우, 부재 함유액(5) 중의 제1의 액체(2)는 제1의 영역에 머무르는 쪽이 에너지적으로 안정된다. 또, 제1의 액체(2)가 탄화수소쇄를 포함하는 유기 용액이고, 제2의 액체(3)가 플루오르화탄소쇄를 포함하는 유기 용액인 경우도, 부재 함유액(5) 내에서, 제1의 액체(2)가 제1의 영역에 머무는 쪽이 에너지적으로 안정된다.
기판(1)을 부재 함유액(5)에 침지하여 시간이 경과하면, 소자 칩(4)은 제1의 액체(2)에 가까워져 접촉한다. 부재(4)의 표면에 대한 제1의 액체(2)의 젖음성은, 부재(4)의 표면에 대한 제2의 액체(3)의 젖음성보다 높으므로, 소자 칩(4)은 제1의 액체(2)와 부재 함유액(5)의 접촉면에서 작용하는 계면 장력(제1의 액체(2)와 제2의 액체(3)의 계면 장력)에 의해 제1의 액체(2) 내로 끌려들어가거나, 혹은, 제1의 액체(2)와 부재 함유액(5)의 계면에 존재하는 것으로 생각된다. 소자 칩(4)의 전 체가 액체 내부로 끌려 들어가는 경우는, 배치하는 제1의 액체(2)의 체적을 소자 칩 전체가 들어갈 수 있는 체적보다 크게 함으로써, 재현성 좋게 소자 칩(4)을 기판(1)에 배치하는 것이 가능해진다. 또, 일단 제1의 액체(2)로 이동한 소자 칩(4)은 거기서 안정되게 머물고, 그곳으로 부터 이탈하지 않는다. 이 때문에, 소자 칩(4)을 확실하게 기판(1)에 마운트하는 것이 가능해진다. 이와 같이, 본 발명의 방법은, 제1의 액체의 양을 엄밀하게 제어할 필요가 없고, 또, 일단 기판에 배치된 부재는 기판으로부터 이탈하기 어렵다는 특징을 가진다.
또한, 도 1e에서는 소자 칩(4)의 전체가 제1의 액체(2)의 내부로 이동하는 모습이 나타나 있는데, 소자 칩(4)의 전체가 제1의 액체(2)의 내부에 들어가지 않고, 소자 칩(4)의 일부가 제1의 액체(2)와 부재 함유액(5)의 계면에 존재하고 있어도 된다. 도 4a∼도 4d는, 소자 칩(4)이 제1의 액체(2)의 내부로 끌려 들어가는 경우의 모습을 모식적으로 나타낸 단면도이다. 이하, 소자 칩(4)이 제1의 액체(2)의 내부로 끌려들어가는 경우의 원리에 대해 설명한다. 도 4a 및 도 4b에 도시하는 바와 같이, 제1의 액체(2)에 가까워진 소자 칩(4)이 제1의 액체(2)에 접촉하면, 이 소자 칩(4)에 제1의 액체(2)와 부재 함유액의 계면에서 작용하는 계면 장력(F21)이 작용한다. 소자 칩(4)의 표면에 작용하는 계면 장력(F21)의 합력(F22)은 소자 칩(4)을 제1의 액체(2) 내로 끌어당기는 힘이 된다. 따라서, 도 4c 및 도 4d에서 도시하는 바와 같이, 소자 칩(4)은 제1의 액체(2)로 끌려들어간다. 도 4a∼도 4d에 도시하는 것처럼, 소자 칩(4)이 제1의 액체(2) 내로 끌려들어가기 위해서는, 소자 칩(4)이 제1의 액체(2)에 접촉했을 때, 이 소자 칩(4)을 제1의 액체(2) 의 내부로 끌어당기는 힘이 작용하지 않으면 안 된다. 소자 칩(4)에 작용하는 계면 장력의 방향은, 부재 함유액 내에서의 소자 칩(4)의 표면에 대한 제1의 액체(2)의 정적 접촉각에 영향을 받는다.
도 5a는, 부재 함유액(5) 내에서의 소자 칩(4)의 표면에 대한 제1의 액체(2)의 접촉각(θ)이 90°미만인 경우를 나타낸다. 이 경우, 제1의 액체(2)에 접촉한 소자 칩(4)에는, 제1의 액체(2)의 내부로 끌어당기려는 계면 장력(F21)이 작용한다. 한편, 도 5b는, 부재 함유액(5) 내에서의 소자 칩(4)의 표면에 대한 제1의 액체(2)의 접촉각(θ)이 90°보다 큰 경우를 나타낸다. 이 경우, 제1의 액체(2)에 접촉한 소자 칩(4)에는, 제1의 액체(2)의 외부로 밀어내려고 하는 계면 장력(F21)이 작용한다. 따라서, 부재 함유액(5) 내에서의 소자 칩(4)의 표면에 대한 제1의 액체(2)의 정적 접촉각은, 90°미만인 것이 바람직하고, 80°이하인 것이 보다 바람직하다.
부재 함유액(5) 내에서 소자 칩(4)의 표면에 대한 제1의 액체(2)의 정적 접촉각이 작을수록, 또, 계면 장력(F21)이 클수록, 소자 칩(4)을 제1의 액체(2)의 내부로 끌어들이는 힘이 커진다. 또, 소자 칩(4)의 표면에 대한 제1의 액체(2)의 젖음성이, 소자 칩(4)의 표면에 대한 제2의 액체(3)의 젖음성보다 높기 때문에, 소자 칩(4)은 제1의 액체(2)에 안정되게 존재하고, 제1의 액체(2)의 내부에 들어가기 쉬워진다.
따라서, 부재 함유액(5) 내에서 제1의 액체(2)에 소자 칩(4)을 삽입하기 위해서는, 제1의 액체(2)와 제2의 액체(3)의 계면에 작용하는 계면 장력, 및, 소자 칩(4)의 표면의 제1의 액체(2)와 제2의 액체(3)에 대한 젖음성을 고려하여, 액체의 종류나 부재 표면 상태를 적절히 선택하는 것이 중요하다.
예를 들면, 제1의 액체에 극성이 큰 액체를 이용하고, 또한, 제2의 액체에 제1의 액체보다 극성이 작은 액체를 이용할 수 있다. 제1의 액체로는, 유기 용매, 물, 또는 이들 혼합액을 들 수 있다. 예를 들면, 메탄올, 에탄올, 에틸렌글리콜 및 글리세린 등의 알코올, 물, 또는, 물과 알코올의 혼합액 등이 있다. 제2의 액체(3)로는, 헥산, 옥탄, 노난, 데칸, 운데칸, 도데칸, 트리데칸, 테트라데칸, 펜타데칸, 헥사데칸, 톨루엔 및 크실렌 등의 알칸, 클로로메탄, 디클로로메탄, 클로로포름, 사염화탄소, 모노클로로부탄, 디클로로부탄, 모노클로로펜탄 및 디클로로펜 탄 등의 염소계 용매, 디에틸에테르, 석유에테르, 아세트산에틸, 벤젠, 실리콘 오일, 퍼플루오로옥탄, 퍼플루오로노난, 또는, 이들의 혼합액을 이용할 수 있다.
제1의 액체에 물과 같은 극성이 큰 액체를 이용하는 경우는, 제1의 액체에 헥사데칸 등의 비극성의 유기 용매를 이용하는 경우에 비해, 소자 칩을 제1의 액체로 끌여들여 거기에 머무르게 하기 위한 계면 장력이 크기 때문에, 부재를 효율적으로 확실하게 기판에 배치할 수 있다.
또, 제1의 액체로서 탄화수소쇄를 포함하는 유기용매를 이용하고, 또한, 제2의 액체로서 플루오르화탄소쇄를 포함하는 유기 용매를 이용할 수도 있다. 이 경우, 제1의 액체로는 헥산, 옥탄, 노난, 데칸, 운데칸, 도데칸, 트리데칸, 테트라데칸, 펜타데칸, 헥사데칸, 톨루엔, 크실렌 등의 알칸을 이용할 수 있다. 제2의 액체로는, 퍼플루오로옥탄이나 퍼플루오로노난 등을 이용할 수 있다.
제1의 액체가 탄화수소쇄를 포함하는 유기 용매인 경우는, 이 유기용매보다 작은 표면 장력을 가지는 플루오르화탄소쇄를 포함하는 유기 용매를 제2의 액체로서 이용할 수 있다. 이러한 조합의 경우, 소자 칩을 제1의 액체로 끌어당겨 거기에 머무르게 하기 위한 계면 장력이 크기 때문에, 소자 칩을 효율적으로 확실하게 기판에 배치할 수 있다.
제1의 액체에 극성이 큰 액체를 이용하는 경우, 소자 칩의 표면 에너지는 높을수록 좋고, 40mJ／㎡ 이상이 바람직하다. 표면 에너지가 큰 재료는 표면의 극성이 높고, 극성이 큰 액체에 젖기 쉬워지기 때문이다. 또한, 소자 칩을 제1의 액체로 끌어당기는 계면 장력도 커지기 때문이다. 소자 칩의 표면 에너지가 작은 경우, 소자 칩의 표면을 처리하여 그 표면 에너지를 증대하는 것이 바람직하다. 소자 칩의 표면에 실리콘이 존재하는 경우, 오존 분위기 중에서 자외선을 조사함으로써, 그 표면 에너지를 증대시키는 것이 가능하다. 이 방법은, 백금, 금, 구리, 니켈 등의 전극 재료에 대해서도 유효하다. 또, 소자 칩의 표면에, 제1의 액체에 대해서 친액성을 가지는 박막(예를 들어, 제1의 액체에 물을 이용하는 경우는 친수막)을 형성함에 의해서도, 소자 칩의 표면 에너지를 증대시키는 것이 가능하다. 예를 들면, 산화규소, 산화질소, 산화티탄 등의 박막을, 진공 스퍼터링법이나 열CVD법에 의해 소자 칩의 표면에 형성해도 된다. 이들의 박막을 형성한 후, 오존 분위기에서 자외선을 조사시키는 것도 유효하다. 또, 말단에 아미노기, 카르복시기 또는 수산기를 가지는 실란커플링제로 소자 칩의 표면을 수식함에 의해서도, 그 표면 에너지를 증대시키는 것이 가능하다. 금속만을 표면 처리하는 경우는, 말단 에 아미노기, 카르복시기 또는 수산기를 가지는 티올로 표면을 수식해도 된다.
제1의 액체가 탄화수소쇄를 포함하는 유기 용액인 경우, 소자 칩 표면에 탄화수소쇄를 가지는 박막이 형성되는 것이 바람직하다. 이러한 유기막은, 예를 들면 탄화수소쇄를 가지는 실란커플링제로 소자 칩을 처리함으로써 형성할 수 있다. 이 결과, 소자 칩 표면이 무극성이 되어, 탄화수소쇄를 포함하는 유기 용액에 젖기 쉬워져 제1의 액체로 끌어당기기 쉬워진다.
본 발명자 들이 실험한 결과, 소자 칩을 구성하는 변 중, 최장 변의 길이가 1㎜ 이하이면, 소자 칩이 계면 장력에 의해서 효율적으로 제1의 액체 내에 삽입되는 것을 발견했다. 또, 소자 칩의 형성이나 취급을 고려하면, 최장 변의 길이는 100㎚ 이상인 것이 바람직하다.
본 발명의 마운트 방법에서는, 소자 칩이 제1의 액체의 영역으로 이동하므로, 종래의 방법보다 효율적으로 기판상에 배치하는 것이 가능해진다.
다음에, 도 1f에 도시하는 바와 같이, 기판(1)을 부재 함유액(5)으로부터 꺼낸다. 제2의 영역(12)에 대한 제2의 액체(3)의 젖음성이 매우 작은 경우(제2의 영역(12)이 제2의 액체(3)에 대해서 발액성인 경우), 기판(1)을 부재 함유액(5) 내에서 꺼내는 것만으로, 제1의 주면 상의 제2의 액체(3)를 완전하게 제거할 수 있다. 제거가 어려운 경우는, 기판(1)을 제3의 액체로 세정해도 된다. 여기서 이용되는 제3의 액체는, 제2의 액체(3)는 용해되지만, 제1의 액체(2)는 실질적으로 용해되지 않는 액체인 것이 필요하다. 이 경우, 제3의 액체 내에 기판(1)을 침지하는 것으로도, 제2의 액체(3)를 제거할 수 있다. 제3의 액체의 비점이 제2의 액체(3)보다 낮은 경우나, 표면 장력이 제2의 액체(3)보다 높은 경우, 기판(1)을 제3의 액체로부터 꺼내 공기 중에서 건조시키면 용이하게 제1의 주면으로부터 제3의 액체를 제거할 수 있다. 기판(1)을 부재 함유액(5)으로부터 꺼냈을 때에 제1의 영역(11) 이외에 소자 칩(4)이 부착되는 경우가 있는데, 제3의 액체로 세정함으로써, 부착된 소자 칩을 제거하는 것이 가능하다. 이 경우, 제3의 액체로서 제2의 액체(3)와 같은 액체를 사용하는 것도 가능하다.
다음에, 제1의 주면 상의 제1의 액체(2)를 제거하고, 도 1g에 도시하는 바와 같이 소자 칩(4)을 제1의 영역(11)에 배치한다. 도 6a는, 제1의 액체(2)가 제거되기 전의 모습을 나타낸다. 제1의 액체(2)가 제거되면, 도 6b에 도시하는 바와 같이, 소자 칩(4)은 제1의 영역(11)에 정확하게 배치된다. 소자 칩(4)이, 2개의 면(P1)과, 면적이 면(P1) 이상인 2개의 면(P2)과, 면적이 면(P2)보다 큰 2개의 면(P3)을 구비하는 직방체형의 형상이며, 제1의 영역의 형상이 면(P3)의 형상과 거의 같은 경우, 소자 칩(4)의 1개의 면(P3)이, 기판의 제1의 영역(11)이 설치되어 있는 면에 대향하도록 배치된다. 이와 같이 하여, 소자 칩(4)이 기판 상에 마운트된다. 또한, 도 6a에는, 소자 칩(4)이 제1의 액체(2)의 내부로 이동한 경우의 상태가 나타나 있는데, 소자 칩(4)의 일부만이 제1의 액체(2) 내로 넣어지는 경우나, 소자 칩(4)이 제1의 액체(2)의 표면(제1의 액체와 부재 함유액의 계면)에 존재하는 경우에도, 마찬가지로 제1의 액체(2)를 제거함으로써, 도 6b에 도시하는 바와 같이 소자 칩(4)은 제1의 영역(11)에 배치된다.
제1의 액체의 증발에 의해서 소자 칩이 기판의 제1의 영역에 정확하게 배치 되는 원리를, 도 7 및 도 8을 이용해 설명한다. 도 7a∼도 7d는, 도 6a의 선 Ⅰ-Ⅰ을 지나 기판에 수직인 단면을 모식적으로 나타내는 도면으로서, 소자 칩이 배치되는 모습이 나타나 있다. 도 7a에 도시하는 바와 같이, 제1의 영역(11) 상에 배치되어 있는 제1의 액체(2)는, 제2의 영역(12)으로는 퍼지지 않는다. 제1의 액체(2)의 증발이 진행되면, 제1의 액체(2)는 제1의 영역(11) 내에 머무르면서 작아진다. 그 결과, 도 7b에 도시하는 바와 같이, 소자 칩(4)이 제1의 액체(2)로부터 빠져나가게 된다. 제1의 액체(2)로부터 빠져나간 소자 칩(4)의 표면에는, 도 7b에 도시하는 바와 같이 표면 장력(F21)(제1의 액체의 표면 장력)이 작용한다. 이 표면 장력(F21)의 총 합의 힘(F22)은 소자 칩(4)을 제1의 액체(2)의 내부로 되돌리려는 힘이 된다. 이와 같이 하여, 소자 칩(4)이 제1의 액체(2)의 내부로 되돌려지면서, 제1의 액체(2)가 감소한다. 그 결과, 도 7c 및 도 7d에 도시하는 바와 같이, 소자 칩(4)은 제1의 영역(11)에 정확하게 배치된다. 도 8a∼도 8c는, 이 모습을 기판의 제1의 주면측에서 본 평면도이다. 도 8a에서, 제1의 액체(2)가 존재하는 부분이 제1의 영역(11)이다. 소자 칩(4)이 제1의 액체(2)로부터 빠져나가도, 빠져나간 소자 칩(4)을 제1의 액체(2)의 내부로 되돌리는 표면 장력(F21)(제1의 액체의 표면 장력)이 소자 칩(4)에 작용하므로, 소자 칩(4)은 제1의 액체(2) 내에 머무르고, 도 8b 및 c에 도시하는 바와 같이, 제1의 액체(2)의 감소에 따라 소자 칩(4)이 제1의 영역(11)에 정확하게 배치된다. 소자 칩을 구성하는 변 중, 최장 변의 길이가 1㎜ 이하이면, 도 7d 나 도 8c에 도시하는 상태에서 소자 칩은 기판에 강고하게 고정된다. 소자 칩과 기판을 고정하는 힘은, 반 데르 발스의 힘, 수소 결합 또는 정전기 적 결합 등으로 추측된다. 또, 제1의 액체가 소자 칩과 기판과의 사이에 액막으로서 잔존하고, 이 액체의 표면 장력이 소자 칩을 기판에 고정하는 힘의 원인이 되는 것도 생각할 수 있다.
도 7d 및 도 8c에 도시하는 바와 같이 소자 칩(4)을 제1의 영역(11)에 정확하게 배치하기 위해서는, 소자 칩(4)이 제1의 액체(2)로부터 빠져나간 경우에, 이를 제1의 액체(2)의 내부로 되돌리는 방향으로 표면 장력이 작용하지 않으면 안된다. 제1의 액체(2)로부터 빠져나간 소자 칩(4)에 작용하는 표면 장력의 방향은, 소자 칩(4)의 표면에 대한 제1의 액체의 정적 접촉각(θ)에 영향을 받는다. 제1의 액체(2)로부터 빠져나간 소자 칩(4)에 작용하는 힘에 대해서, 도 9a 및 도 9b를 이용하여 설명한다. 도 9a 및 도 9b는, 대기 중에서, 제1의 액체(2)로부터 빠져나간 소자 칩(4)에 작용하는 표면 장력의 방향을 나타내는 모식도가 된다. 소자 칩(4)의 표면에 대한 제1의 액체(2)의 정적 접촉각(θ)이 90°미만인 경우는, 제1의 액체(2)로부터 대기 중에 빠져나간 소자 칩(4)에는, 액 내부로 되돌리려는 표면 장력(F21)이 작용한다(도 9a 참조). 한편, 소자의 표면에 대한 제1의 액체(2)의 정적 접촉각(θ)이 90°보다 큰 경우는, 제1의 액체(2)로부터 빠져나간 소자 칩(4)에는, 제1의 액체(2)의 외부로 밀어내려고 하는 표면 장력(F21)이 작용한다(도 9b 참조). 따라서, 소자 칩(4)의 표면에 대한 제1의 액체(2)의 정적 접촉각은, 90°미만인 것이 바람직하고, 80°이하인 것이 보다 바람직하다.
소자 칩의 표면에 대한 제1의 액체의 정적 접촉각이 작을수록, 또, 제1의 액체의 표면 장력이 클수록, 소자 칩을 제1의 액체의 내부로 되돌리는 힘이 커진다. 기판 상의 소정의 위치에 소자 칩을 정확하게 배치하기 위해서는, 제1의 액체의 표면 장력과 소자 칩의 표면 에너지를 고려하면서, 제1의 액체를 적절히 선택하는 것이 중요하다.
이와 같이 하여, 제1의 영역에 소자 칩을 정확하게 배치하는 것이 가능해진다. 기판의 제1의 주면에 형성하는 제1의 영역을 2개 이상으로 해도, 상기와 같은 방법으로 소자 칩을 기판에 배치할 수 있으므로, 복수개의 소자 칩을 동시에 기판상에 배치하는 것이 가능해진다. 도 10a∼도 10g는, 기판에 제1의 영역이 복수 형성되어 있는 경우에, 본 실시의 형태의 마운트 방법을 이용해 복수의 소자 칩을 동시에 마운트하는 모습을 나타낸다. 또한, 도 10a∼도 10g의 각 공정은 도 1a∼도 1g의 각 공정에 대응하고, 그 설명도 도 1a∼도 1g를 참조하면서 설명한 대로이므로, 여기서는 구체적인 설명을 생략한다. 또한, 도 7a∼도 7d 및 도 8a∼도 8c를 이용해 상기에 설명한 내용은, 소자 칩이 제1의 액체의 내부에 존재하는 경우에 대해서인데, 예를 들면 소자 칩이 제1의 액체의 표면에 존재하는 경우에도, 제1의 액체의 표면 장력의 작용에 의해서, 마찬가지로 소자 칩이 제1의 영역에 배치된다고 생각된다.
또, 도 1a∼도 1g에 나타낸 방법과는 별도로, 도 2a∼도 2g에 나타내는 방법으로 소자 칩을 기판에 배치할 수도 있다. 이 방법은, 소자 칩을 제1의 액체에 삽입하는 것까지는 도 1a∼도 1e에서 나타낸 방법과 동일하지만, 그 후의 제1의 액체와 제2의 액체를 제거하는 순서가 다르다. 즉, 도 2a∼도 2e에서 도시하는 것처럼, 제1의 액체(2)에 소자 칩(4)을 삽입한 후, 도 2f에서 도시하는 것처럼 부재 함 유액(5) 내에서 제1의 액체(2)를 제거하여 소자 칩(4)을 기판(1)에 배치하고, 그 후, 도 2g에서 도시하는 것처럼, 기판(1)을 부재 함유액(5)으로부터 꺼내 제2의 액체(3)를 기판(1)의 제1의 주면으로부터 제거한다. 제1의 액체가 제2의 액체에 실질적으로 용해되지 않는 경우에도, 양 액체의 접촉 시간이 긴 경우, 제1의 액체는 제2의 액체 내에 서서히 용해되는 경우가 있다. 제1의 액체가 부재 함유액 내에서 제거되는 경우에도, 소자 칩은, 제1의 액체가 대기 중에서 제거될 때와 같은 원리로 기판의 소정의 위치에 배치된다. 도 6a 및 도 6b와, 도 7a∼도 7d와, 도 8a∼도 8c와, 도 9a 및 도 9b는 대기 중에서 제1의 액체가 증발함에 따라 소자 칩이 기판에 배치되는 모습을 나타낸 도면인데, 이들 도면에서 대기를 부재 함유액으로 하고, 제1의 액체의 표면 장력을 제1의 액체와 부재 함유액의 접촉면에서 작용하는 계면 장력으로 하면, 그대로, 부재 함유액 내에서 소자 칩이 기판에 배치되는 모습을 나타낸 도면이 된다. 제1의 액체가 제거된 후, 소자 칩은 부재 함유액 내에서 기판 상에 고정된다. 소자 칩을 구성하는 변 중, 최장 변의 길이가 1㎜ 이하이면, 소자 칩은 기판 상에 강고하게 고정된다. 소자 칩과 기판을 고정하는 힘은, 반 데르 발스의 힘, 수소 결합 또는 정전기적 결합 등으로 추측된다. 또, 제1의 액체가 소자 칩과 기판의 사이에 액막으로서 잔존하는 경우, 이 액체의 표면 장력이 소자 칩을 기판에 고정하는 힘의 원인이 되기도 한다. 이 경우는, 소자 칩이 제1의 액체로 이동한 후에 제1의 액체가 서서히 없어지고, 최종적으로 소자 칩과 기판의 접촉면에는 소자 칩을 기판에 고정하기 위한 적당량의 제1의 액체가 남으므로, 재현성 좋게 소자 칩을 기판에 고정하는 것이 가능하다.
기판의 제1의 주면에 형성하는 제1의 영역을 2개 이상으로 해도, 동일한 방법으로 소자 칩을 기판에 배치할 수 있으므로, 복수개의 소자 칩을 동시에 기판 상에 배치하는 것이 가능해진다.
또, 부재 함유액 내에서 제1의 액체의 일부를 제거하고, 다음에 제2의 액체를 제거한 후, 마지막에 제1의 액체의 나머지를 제거해도 된다. 이 경우도, 소자 칩은 기판의 소정의 위치에 배치된다. 이 경우도, 기판의 제1의 주면에 형성하는 제1의 영역을 2개 이상으로 해도, 동일한 방법으로 소자 칩을 기판에 배치할 수 있으므로, 복수개의 소자 칩을 동시에 기판상에 배치하는 것이 가능해진다.
소자 칩을 제1의 액체 내에 삽입한 후에 제1의 액체와 제2의 액체중 어느 쪽을 먼저 제거할지는, 제1의 액체와 제2의 액체의 조합이나, 제1의 액체를 제2의 액체에 접촉시키는 시간이나 접촉시키는 방법에 따라 바뀐다. 그러나, 어느 경우에도 소자 칩은 기판에 배치된다.
다음에, 소자 칩의 제작 방법에 대해 설명한다.
소자 칩의 제작 방법은 특별히 한정되지 않고, 공지의 방법을 적용할 수 있다. 이하에, 소자 칩의 제작 방법의 일례를, 도 11a∼도 11d 및 도 12a∼도 12c를 참조하면서 설명한다. 도 11a 및 도 11c는 상면도이며, 도 11b 및 도 11d는 단면도이다.
우선, 도 11a와, 도 11a의 Ⅱ－Ⅱ선 단면도인 도 11b에 나타내는 바와 같이, 표면에 층(102)이 존재하는 기판(101) 상에, 복수의 전자 소자(103)를 형성한다. 층(102)은 선택적으로 제거 가능한 층이다. 다음에, 도 11c 및 도 11d에 도시하는 바와 같이, 층(102)을 제거함으로써 전자 소자(103)마다 분리하고, 1개의 전자 소자(103)를 포함하는 소자 칩을 복수개 형성한다. 형성된 소자 칩을 제2의 액체 내에 분산하여, 부재 함유액을 얻는다.
전자 소자가 MOS형의 전계 효과 트랜지스터(FET)인 경우의 예를, 도 12a∼도 12c의 단면도에 도시한다. 도 12a∼도 12c는, 웨이퍼의 일부만을 나타내고 있다. 우선, 표면 근방의 일정한 깊이의 영역에 산화막(112)이 형성된 단결정 실리콘의 기판(111)을 준비한다. 그리고, 기판(111)의 표면에 존재하는 n형 실리콘(113)의 표면에, 복수의 FET(119)를 형성한다(도 12a 참조). 구체적으로는, 붕소가 도핑된 p형 영역(114)과, 열산화막(115)과, 소스 전극(116)과, 드레인 전극(117)과, 게이트 전극(118)을 형성한다.
다음에, FET(119)끼리 분단하는 홈(120)을 형성한다. 홈(120)은, 산화막(112)에 도달하도록 형성된다(도 12b 참조). 홈(120)은, 예를 들어, 포트리소·에칭 공정에 의해서 형성할 수 있다.
마지막으로, 도 12c에 도시하는 바와 같이, 산화막(112)을 예를 들어 불소화산에 의해서 선택적으로 에칭함으로써, FET마다 분리한다. 이와 같이 하여, FET를 포함한 소자 칩(4)이 얻어진다.
단결정 실리콘 트랜지스터 등의 전자 소자를 포함하는 소자 칩의 형성 방법은 특별히 한정되지 않고, 다른 방법으로 형성해도 된다. 예를 들어, 단결정 실리콘 웨이퍼에 트랜지스터를 형성한 후, 웨이퍼 이면측을 깎아 웨이퍼를 얇게 하고, 그 후, 다이서로 웨이퍼를 절단해도 된다. 웨이퍼의 이면측은, 연마 및／또는 에 칭에 의해서 깎을 수 있다.
다음에, 제1의 영역 및 제2의 영역에 대해서, 더욱 상세하게 설명한다.
본 실시의 형태에서는, 도 3a에 도시하는 바와 같이, 기판(1)에서, 제1의 액체의 젖음성이 높은 제1의 영역(11)이, 제1의 액체의 젖음성이 낮은 제2의 영역(12)에 둘러싸여 있다. 제1의 영역(11)과 제2의 영역(12)을 이와 같이 설치하므로, 제1의 영역(11)에 배치된 제1의 액체(2)가 제1의 영역(11)으로부터 빠져나가지 않고, 도 3b에 도시하는 것처럼, 제1의 액체(2)가 제1의 영역(11)의 부분에만 배치된다. 따라서, 제1의 액체(2)와 기판(1)의 접촉면은, 통상, 제1의 영역(11)의 평면 형상과 일치한다.
제2의 영역(12)은, 예를 들어, 제1의 액체의 젖음성이 낮은 유기막(이하, 발액막이라고 하는 경우가 있다)을 기판 상에 형성함으로써 형성할 수 있다. 그러한 유기막으로는, 예를 들어, 플루오로알킬쇄를 가지는 고분자막, 플루오로알킬쇄를 가지는 실란커플링제나 티올 분자에 의해서 형성되는 막, 및, 졸겔법으로 형성된 플루오로알킬쇄를 포함하는 유기·무기 하이브리드막 등을 이용할 수 있다. 이들 막은, 표면 에너지가 20mJ／㎡ 정도이며, 제1의 액체로서 이용되는 액체를 튕기는 성질을 가진다.
플루오로알킬쇄를 가지는 고분자막으로는, 폴리테트라플루오로에틸렌, 폴리디플루오로에틸렌 및 이들의 유도체를 들 수 있다. 실란커플링제로 발액막(제1의 액체로서 물을 이용하는 경우는, 예를 들어 발수막)을 형성하는 경우, 플루오로알킬쇄를 가지는 실란커플링제가 수vol％의 농도로 용해된 클로로포름, 알칸, 알코올 또는 실리콘 오일에 기판을 일정 시간 담그면 된다. 이 경우, 침지 후에 기판을 용매로 세정함으로써, 단분자막을 형성하는 것이 가능하다. 이들 발액막을 형성할 수 있는 기판으로는, 표면에 활성 수소가 존재하는 기판이 바람직하고, 예를 들면, 산화실리콘, 질화실리콘, 스텐레스, 구리, 니켈 및 표면을 활성화한 수지 등을 들 수 있다. 실란커플링제에 의해 형성된 발액성의 단분자막의 일례의 구조를, 도 13a에 모식적으로 도시한다. 도 13a의 단분자막(121)은, 기판(1)과, 실록산 결합(Si-O)을 통해 결합되어 있다.
티올 분자를 이용해 발액막을 형성하는 경우, 플루오로알킬쇄를 가지는 티올 분자가 수vo1％의 농도로 용해된 에탄올이나 프로판올 용액에 기판을 일정 시간 침지하고, 그 후, 알코올로 기판을 씻으면 된다. 이에 따라, 발액성의 단분자막이 형성된다. 이들 단분자막을 형성할 수 있는 기판으로는, 금,은, 구리의 금속으로 이루어지는 기판을 들 수 있다. 티올 분자를 이용해 형성된 발액성의 단분자막의 일례의 구조를, 도 13b에 모식적으로 도시한다. 도 13b의 단분자막(122)은, 기판(1)과 SH기를 통해 결합되어 있다.
또, 졸 겔법으로 발액막을 형성하는 경우, 예를 들어, 산화실리콘의 전구체인 테트라에톡시실란, 플루오로알킬쇄를 가지는 알콕시드, 산촉매, 물이 용해된 알코올 용액을 스핀 코팅법이나 디핑법으로 기판에 도포하고, 100℃ 이상으로 열처리 하면 된다. 이 발액막은, 대부분의 기판에 형성하는 것이 가능하다
제2의 영역에 둘러싸인 제1의 영역은, 친액성의 기판, 또는, 미리 친액성을 가지도록 처리해 둔 기판을 준비하고, 제2의 영역이 되는 부분에 발액막을 형성함 으로써 제작할 수 있다. 예를 들어, 우선, 친액성으로 하고 싶은 부분을 레지스트 등의 보호막으로 덮는다. 다음에, 기판 전체를 발액막으로 덮은 후, 보호막을 제거함으로써 제1의 영역에 형성된 발액막을 제거하면 된다. 이 방법은, 실란커플링제나 졸 겔법을 이용해 형성하는 막의 경우에 적용할 수 있다. 또, 발액막만이 특이적으로 부착되는 표면을 제2의 영역이 되어야 할 부분에 형성하고, 이 제2의 영역에만 발액막을 형성해도 된다. 예를 들면, 발액성으로 하고 싶은 부분에만 티올과 반응하는 금속 패턴을 형성해 두고, 그 기판을 티올이 용해된 유기 용매에 침지시킴으로써 금속 영역만을 발액성으로 할 수 있다.
또, 잉크젯법, 스크린 프린트법, 볼록판 인쇄법, 오목판 인쇄법, 마이크로 컨택트 프린트법 등으로 발액막을 소정의 영역에 직접 형성해도 된다.
또, 친액성의 제1의 영역은, 무기 재료를 이용해 형성해도 된다. 예를 들면, 실리콘 기판은, 산화 실리콘에 비해 발액성이 높다. 따라서, 실리콘 기판의 표면에 산화 실리콘막의 패턴을 형성하고, 산화 실리콘막의 부분을 제1의 영역으로 해도 된다. 이 구성에서는, 산화 실리콘막의 패턴 부분에만 제1의 액체를 배치하는 것이 가능해진다. 산화 실리콘막은, 예를 들어 플라즈마 CVD법에 의해 산화실리콘막을 퇴적함으로써 형성해도 되고, 실리콘 기판의 표면을 산소 존재의 분위기에서 코로나 방전 처리나 플라즈마 처리함으로써 산화시켜 형성해도 된다. 산화실리콘의 표면 에너지는 100mJ／㎡ 상이며, 실리콘의 표면 에너지는 38mJ／㎡ 정도이다.
이와 같이, 발액성의 제2의 영역에 둘러싸인 친액성의 제1의 영역을 형성함 으로써, 제1의 액체를 제1의 영역에 정확하게 배치할 수 있다. 그 결과, 소자 칩을 제1의 영역에 정확하게 배치할 수 있다. 이 방법에 의하면, 기판에 구멍을 뚫지않고 소자 칩을 정확하게 배치하는 것이 가능하다.
(실시의 형태 2)
실시의 형태 2에서는, 본 발명의 전자 기기의 제조 방법 및 그 제조 방법으로 제조된 표시 장치에 대해서, 도면을 참조하면서 설명한다. 본 실시의 형태에서는, 전자 기기로서 표시 장치인 액정 디스플레이를 제조하는 방법에 대해 설명한다. 또한, 본 발명은 이하의 예에 한정되지 않는다.
도 14에, 본 실시의 형태의 전자 기기인 액정 디스플레이(140)의 구성의 일부를 모식적으로 나타낸다.
액정 디스플레이(140)는 유리 기판(141)과, X 드라이버(142)와, Y 드라이버 (143)와, X 주사 전극(144)과, Y 주사 전극(145)과, 트랜지스터 칩(소자 칩)(146)과, 화소부(147)를 포함한다. 트랜지스터 칩(146)은, 단결정 실리콘에 형성된 트랜지스터이다.
화소부(147)는, 그 근방에 배치된 트랜지스터 칩(146)에 의해서 제어된다. 트랜지스터의 소스 전극 또는 드레인 전극에는, 화소부(147)를 구동시키는 전압이 인가되고, Y 주사 전극(145)을 통해 Y 드라이버(143)로부터 인가된다. 게이트 전극에는, 화상 신호 전압이, X 주사 전극(144)을 통해 X 드라이버(142)로부터 인가된다. 화상 신호의 전압이 인가된 트랜지스터로부터, 화소의 하부에 있는 화소 전극(도시하지 않음)에 전압이 인가된다. 한편, 도면에는 도시하지 않지만, 화소 전 극 상에는 투명 전극이 액정층이나 배향막을 통해 배치되어 있다. 따라서, 화소 전극에 전압이 가해지면 액정층에 전압이 더해져 광의 투과율이 변화한다.
이하에, 액정 디스플레이(140)의 제조 방법의 일례에 대해 설명한다. 도 15는 액정 디스플레이(140)의 단면 모식도이며, 2개의 화소의 근방만을 나타내고 있다. 또한, 기판상에 트랜지스터 칩을 배치하는 공정 이외의 공정에 대해서는, 일반적인 방법으로 행할 수 있다. 또, 이하의 방법으로 제조되는 액정 디스플레이(140)는 일례이며, 각 부재의 사이즈 등은 이에 한정되지 않는다.
우선, 50㎝각으로 두께 1㎜의 유리 기판(141) 상에, X 주사 전극(144), Y 주사 전극(145) 및 화소 전극(151)을, 포토리소그래피법을 이용해 형성한다. 전극 재료에는 구리를 이용하고 전극의 두께는 50㎚이다. X 주사 전극(144) 및 Y 주사 전극(145)의 선 폭은 2㎛이다. 화소 전극(151)의 사이즈는, 100㎛×100㎛이다.
X 주사 전극(144) 및 Y 주사 전극(145)은 도 14에 도시하는 바와 같이 격자형상으로 배치된다. X 주사 전극(144)과 Y 주사 전극(145)이 교차하는 부분에는 절연막(도시하지 않음)이 형성된다. 이 절연막에 의해서, 양 전극이 서로 절연된다. 절연막에는 질화실리콘이나 산화실리콘을 이용할 수 있다. 다음에, 트랜지스터 칩(146)을 배치한다. 이 트랜지스터 칩(146)은 도 12c에 도시하는 구조를 가진다. 또한, 본 실시의 형태에서는 소스 전극과 드레인 전극을 구별하여 설명하는데, 양 전극 중, 어느 쪽이 소스 전극이 되어도 상관없고, 한쪽이 소스 전극이면 다른 쪽은 드레인 전극으로서 작용한다.
트랜지스터 칩(146)의 전극의 배치를 도 16f에 모식적으로 도시한다. 트랜 지스터 칩(146)의 형상은 판형상이며, 크기는 20㎛×50㎛이며, 두께는 5㎛이다. 이 트랜지스터의 채널 길이는 10㎛이며, 채널 폭은 40㎛이다. 트랜지스터의 한쪽 면에는, 소스 전극(146s), 드레인 전극(146d) 및 게이트 전극(146g)이 형성되어 있다.
도 15에 도시하는 바와 같이, 트랜지스터의 게이트 전극(146g)이 X 주사 전극(144)에 대응하고, 소스 전극(146s) 및 드레인 전극(146d)이 Y 주사 전극(145) 및 화소 전극(151)에 대응하도록 전극을 형성한다.
본 발명의 마운트 방법으로 트랜지스터 칩(146)을 마운트하면, 전극 단자가 형성되어 있는 면이 유리 기판(141)측을 향하는 경우와, 반대의 방향으로 향하는 경우가 존재한다. 예를 들어, 도 15에서, 좌측의 트랜지스터 칩(146)은, 전극 단자가 형성되어 있는 면이 유리 기판(141)측을 향하고, 우측의 트랜지스터 칩(146)은 반대 방향을 향한다. 따라서, 트랜지스터 칩(146)을 유리 기판(141) 상에 배치한 시점에서는, 우측의 트랜지스터 칩(146)에는 배선이 접속되지 않는다. 이러한 트랜지스터 칩(146)에의 배선은, 트랜지스터 칩(146)을 배치한 후에 행해진다.
트랜지스터 칩(146)의 배치 후, 기판의 전면을 덮도록 평활층(152)을 형성한다. 다음에, 트랜지스터 칩(146)의 전극에 배선을 행하기 위해, 평활층(152)에 스루 홀을 형성한다. 트랜지스터 칩(146)의 두께는 5㎛이므로, 트랜지스터 칩(146)에 배선을 행하기 위해서는 평활층(152)이 필요하다. 또, 평활층(152)은 트랜지스터 칩(146)을 기판(141)에 고정하는 역할을 담당한다. 평활층(152)의 재료로는, 열 경화성의 고분자 재료나 자외선 경화성의 고분자 재료, 금속 알콕시드를 이용해 형성된 졸 겔막 등을 적용할 수 있다. 특히, 포토리소그래피로 가공 가능한 고분자 재료가 바람직하고, 광 경화성 폴리이미드 등이 바람직하다. 평활층(152)을 형성하기 전은, 트랜지스터 칩(146)과 유리 기판(141)의 밀착성이 약하기 때문에, 평활층(152)은 예를 들면 스프레이 코팅에 의해서 형성하는 것이 바람직하다.
다음에, 평활층(152) 상에, X 주사 전극(144), Y 주사 전극(145) 및 화소 전극(151)을 형성한다. 평활층(152) 상의 이들 전극의 패턴은, 유리 기판(141) 상에 형성하는 구리 전극의 패턴과 동일하고, 양자는 유리 단부에 전기적으로 접속되어 있다.
평활층(152) 상의 전극은, 전극 단자가 위를 향하는 트랜지스터 칩의 소스 전극(146s), 드레인 전극(146d) 및 게이트 전극(146g)과 스루 홀을 통해 접속된다. 이와 같이, 본 실시예의 제조 방법에서는, 트랜지스터 칩(146)의 전극 단자가 형성되어 있는 면이 유리 기판(141)에 대해서 어느쪽 방향으로 배치되어도, 트랜지스터 칩(146)은 배선에 접속된다.
다음에, 배향막(153)을 형성한다. 한편, 유리 기판(154) 상에, 편광판(155), 투명 전극(156), 칼라 필터(157) 및 배향막(158)을 형성한다. 다음에, 유리 기판(141)과 유리 기판(154)을, 스페이서를 사이에 두고 맞붙인다. 그 후, 유리 기판(141)과 유리 기판(154)의 사이의 간극에 액정(159)을 주입하고, 시일재(160)로 시일한다. 이와 같이 하여, 액정 디스플레이(140)가 얻어진다.
이하에, 유리 기판(141) 상에, 도 16f에 도시하는 트랜지스터 칩(146)을 마운트하는 방법의 일례에 대해서 설명한다. 도 16a∼도 16e에는, 트랜지스터 칩(146)을 마운트하는 각 공정이 모식적으로 나타나 있다.
우선, 도 16a에 도시하는 바와 같이, 유리 기판(141) 상에, 포토리소그래피법을 이용하여, X 주사 전극(144), Y 주사 전극(145) 및 화소 전극(151)을 형성한다. 이들 전극은, 유리 기판(141) 상에 배치되는 트랜지스터 칩(146)의 표면의 소스 전극(146s), 드레인 전극(146d) 및 게이트 전극(146g)과 접속 가능한 형상으로 형성된다.
다음에, 트랜지스터 칩(146)이 배치되는 친액성의 영역(제1의 영역)(162)과, 그 영역(162)을 둘러싸는 발액성의 영역(제2의 영역)(161)을 형성한다. 영역(161) 및 (162)는, 이하의 방법으로 형성할 수 있다.
우선, 전극이 형성된 유리 기판(141) 전체에, 오존 분위기 중에서 자외선을 조사하고, 유리 기판(141)의 표면과 전극의 표면을 친액성으로 한다. 이 처리에 의해서, 유리 표면의 표면 에너지를 100mJ／㎡ 이상으로 할 수 있다. 다음에, 발액성으로 하는 영역 이외의 부분을 포지티브형 레지스트막으로 덮는다. 다음에, 건조 분위기 중에서, CF3(CF2)7C2H4SiCl3이 1vol％ 용해되어 있는 퍼플루오로옥탄 용액에 유리 기판을 20분간 침지한다. 그 유리 기판을, 순수한 퍼플루오로옥탄으로 세정 후, 용매를 제거한다. 다음에, 포지티브형 레지스트막을 제거한다. 이 공정에 의해서, 레지스트막으로 덮이지 않은 영역이 발액성의 영역(161)이 된다. 발액성의 영역(161)의 표면 에너지는, 예를 들어 19mJ／㎡ 이다.
발액성의 영역(161) 및 친액성의 영역(162)의 형상의 일례를 도 20에 도시한 다. 영역(162)을 둘러싸도록 영역(161)이 형성되어 있다. 도 20에서는, 기판 상의 전극의 도시를 생략하고 있는데, 기판 상의 전극 중, 트랜지스터 칩의 소스 전극 및 드레인 전극에 대응하는 전극은, 영역(161)과 영역(162)의 양쪽 모두에 걸쳐 존재한다. 즉, 이들 전극 표면에는, 친액성의 부분과 발액성의 부분이 존재한다. 청정한 구리 전극의 표면은 친액성이지만, 그 표면에 실란커플링제를 반응시켜 발액성의 단분자막을 형성함으로써 발액성으로 하는 것이 가능하다. 이 때문에, 구리 전극 표면 중, 소정의 영역에만 실란커플링제를 반응시킴으로써, 발액성의 영역과 친액성의 영역의 양쪽 모두를 가지는 구리 전극을 형성하는 것이 가능하다.
다음에, 친액성의 영역(162)에, 제1의 액체로서 순수 물을 배치한다. 순수 물의 배치는 토출 장치(잉크젯 장치)를 이용해 행한다. 이 장치는, 잉크젯 프린터로서 인쇄용으로 사용되는 것을 이용할 수 있다. 토출 장치는, 미소한 액체방울을 토출하기 위한 헤드, 헤드와 기판의 상대적 위치를 제어하기 위한 기구, 및, 기판의 소정의 위치에 액체 방울을 토출하기 위해, 헤드와 기판의 상대적 운동에 맞추어 액체방울을 토출하는 타이밍을 제어하는 기구로 이루어진다. 헤드는 직경 수십㎛의 다수의 노즐구멍을 가지고, 각각의 노즐구멍으로부터 직경 수십㎛의 미소 액체방울을 기판을 향해서 토출한다. 노즐 구멍과 기판의 간격은 1㎜ 이하이다. 본 실시예에서는, 노즐 구멍 직경이 20㎛인 헤드를 이용해, 노즐과 기판 간격을 0.5㎜로 유지하면서, 기판과 헤드를 상대적으로 이동시키면서, 직경 17㎛의 순수 물 한방울을 기판 상의 영역(162)에 배치한다. 액체방울의 배치는, 상대 습도 95％이상 100％미만의 분위기로 행한다. 이 분위기에서는, 기판에 배치된 액체방울이 휘발 되기 어려워, 장시간 기판 상에 안정되게 머무른다.
액체방울을 배치한 후 바로, 미리 준비해 둔 부재 함유액(톨루엔(제2의 액체) 내에 트랜지스터 칩이 분산된 액)으로 채워진 용기에, 액체방울이 배치되어 있는 면측이 위가 되도록 기판을 침지한다. 이 조작도, 상대습도 95％이상 100％미만의 분위기 하에서 행한다. 트랜지스터 칩이 톨루엔 중에 균일하게 분산하기 위해서, 톨루엔액을 교반하는 것이 바람직하다.
다음에, 기판(141)을 톨루엔으로부터 꺼내고, 곧바로, 트랜지스터 칩이 분산되지 않은 톨루엔(제3의 액체) 내에 다시 침지한다. 이 작업도 상대습도 95％이상 100％미만의 분위기에서 행한다. 이 경우도 톨루엔을 교반하는 것이 바람직하다. 이 조작에 의해서, 제1의 액체 이외의 영역에 부착된 실리콘 칩을 제거할 수 있다.
다음에, 기판을 톨루엔으로부터 꺼내고, 상대습도 50∼80％의 분위기에 둔다. 기판(141) 상의 제1의 액체는 휘발되고, 그에 따라 실리콘 칩은 영역(162)에 배치된다. 그 후는, 상술한 것처럼, 평활층(152) 및 전극을 형성한다(도 16D 및 도 16e). 이와 같이 하여, 트랜지스터 칩이 마운트된다.
(실시의 형태 3)
실시의 형태 3에서는, 본 발명의 전자 기기의 제조 방법 및 그 제조 방법으로 제조된 표시 장치에 대해서, 도면을 참조하면서 설명한다. 본 실시의 형태에서는, 전자 기기로서 표시 장치인 유기 일렉트로루미네슨스 디스플레이(유기 EL 디스플레이)의 일례를 제조하는 방법에 대해서 설명한다. 또한, 본 발명은 이하의 예에 한정되지 않는다.
도 17에는, 본 실시의 형태의 유기 EL 디스플레이(200)의 구성이 모식적으로 나타나 있다.
유기 EL 디스플레이(200)는, 폴리카보네이트로 이루어지는 기판(201)과, X 드라이버(202)와, Y 드라이버(203)와, X 주사 전극(204)과, Y 주사 전극(205)과, 소자 칩(206)과, 화소부(207)를 포함한다. 소자 칩(206)은, 결정 실리콘으로 형성된 트랜지스터 회로를 포함한다. 화소부(207)는 유기 EL 재료를 포함한다. 화소부(207)는, 소자 칩(206)의 트랜지스터 회로에 의해서 제어된다.
화소부(207)를 제어하는 트랜지스터 회로의 회로도를 도 18a에 도시한다. 이 회로는, 스위치용 트랜지스터(211)와, 드라이버용 트랜지스터(212)와, 콘덴서(213)를 포함한다. 화소부(207)는 스위치용 트랜지스터(211)와 드라이버용 트랜지스터(212)의 2개의 트랜지스터에 의해서 제어된다. 스위치용 트랜지스터(211)의 소스 전극에는, Y 드라이버(203)로부터 Y 주사 전극(205)을 통해 전압이 인가된다. 트랜지스터(211)의 드레인 전극과 트랜지스터(212)의 게이트 전극은 전기적으로 접속되어 있다. 드라이버용 트랜지스터(212)의 드레인 전극은, 화소부(207) 아래에 배치된 화소 전극(도 17에서는 도시하지 않음)에 전기적으로 접속되어 있다. 또, 드라이버용 트랜지스터(212)의 소스 전극에는, 화소를 발광시키기 위한 전압이 인가되어 있다. 한편, 스위치용 트랜지스터(211)의 게이트 전극에는, X 드라이버(202)로부터 X 주사 전극(204)을 통해 화상 신호(전압)가 인가된다.
스위치용 트랜지스터(211)에 화상 신호의 전압이 인가되면, 트랜지스터(211)로부터 드라이버용 트랜지스터(212)의 게이트 전극에 전압이 인가된다. 그 결과, 화소 전극에 전압이 가해진다. 도 17에는 도시하지 않지만, 화소부(207) 상에는 투명 전극이 배치되어 있다. 따라서, 화소 전극에 전압이 가해짐으로써, 화소부(207)가 발광한다.
소자 칩(206)의 사시도를, 도 18b에 모식적으로 도시한다. 소자 칩(206)은 판형상의 단결정 실리콘으로 형성되어 있다. 소자 칩(206)의 사이즈는, 예를 들면 길이 50㎛, 폭 20㎛, 두께 5㎛이다. 소자 칩(206)의 표면에는, 2개의 전극 단자(206x)와, 2개의 전극 단자(206y)와, 2개의 전극 단자(206z)와, 1개의 전극 단자(206d)가 형성되어 있다. 이들의 전극 단자는, 전극 단자가 형성되어 있는 면에 대해서 2회 대칭의 배치로 되어 있다. 소자 칩(206)이 유기 EL 디스플레이용 기판에 배치되었을 때, 전극(206x)은 X 주사 전극과, 전극(206y)은 Y 주사 전극과, 전극(206z)은 화소 전극과, 전극(206d)은 드라이버 전극과 전기적으로 접합되고, 디스플레이를 구동한다.
이하에, 유기 EL 디스플레이의 제조 방법의 일례에 대해서 설명한다. 본 발명의 유기 EL 디스플레이(200)의 단면도를 도 19에 도시한다. 도 19는, 2개의 화소 근방만을 나타내고 있다. 또한, 기판 상에 소자 칩을 배치하는 공정 이외의 공정에 대해서는, 일반적인 방법으로 행할 수 있다.
우선, 50㎝각으로 두께 1㎜의 폴리카보네이트 기판(201) 상에, 산화실리콘막(221)을 형성한다. 다음에, 산화실리콘막(221) 상에, X 주사 전극(204), Y 주사 전극(205), 화소 전극(222) 및, 드라이버용 트랜지스터에 전압을 가하기 위한 드라이버 전극(도시하지 않음)을 형성한다. 이들 전극은, 포토리소그래피법을 이용해 형성한다. 전극 재료는 구리이며, 두께는 50㎚이다. X 주사 전극(204), Y 주사 전극(205) 및 드라이버 전극의 선폭은 2㎛이다. 화소 전극(222)의 사이즈는, 100㎛×100㎛이다. X 주사 전극(204), Y주사 전극(205) 및 드라이버 전극이 교차하는 부분에는, 절연막(도시하지 않음)을 형성해 전극간을 절연한다. 절연막에는 질화실리콘이나 산화실리콘을 이용할 수 있다.
다음에, 실시의 형태 2와 동일한 방법으로, 기판(201) 상의 소자 칩(206)을 배치하는 영역을 친액성으로 하고, 이를 둘러싸는 영역을 발액성으로 한다. 발액성의 영역의 표면 에너지는 20dyne／㎝정도로 할 수 있고, 친액성의 영역의 표면 에너지는 60dyne／㎝ 이상으로 할 수 있다. 그리고, 표면을 친액화 처리한 소자 칩(206)을, 실시의 형태 2에서 설명한 마운트 방법과 동일한 방법으로 소정의 위치에 배치한다.
소자 칩(206)의 표면 에너지는, 친액화 처리에 의해서 50mJ／㎡ 이상으로 하는 것이 가능하다. 또한, 실시의 형태 2와 마찬가지로, 소자 칩(206)은, 전극 단자가 형성되어 있는 면이 기판(201)측을 향하는 경우와, 그 반대를 향하는 경우가 있다. 도 19의 좌측의 소자 칩(206)은 전극 단자가 기판(201)측을 향하고, 우측의 소자 칩(206)은 그 반대를 향하고 있다. 따라서, 도 19의 좌측의 소자 칩(206)은, 기판 상의 전극과 접속된다. 한편, 도 19의 우측의 소자 칩(206)은, 후의 공정에서 전극에 접속된다. 또한, 소자 칩(206)의 전극 단자는, 그것이 형성되어 있는 면에 대해서 2회 대칭이 되도록 배치되어 있으므로, 그 면이 어느 쪽으로 배치되어도 기판 상의 전극 패턴과 전기적으로 접속할 수 있다.
소자 칩(206)의 배치 후, 기판 전면에 평활층(223)을 형성한다. 다음에, 소자 칩(206)의 전극 단자에 도달하는 스루홀을 평활층(223)에 형성한다. 평활층(223)은, 실시의 형태 2에서 기술한 재료로 형성할 수 있다. 본 예에서의 소자 칩(206)의 두께는 5㎛이므로, 이러한 평활층(223)이 필요하다. 또, 평활층(223)은, 소자 칩(206)을 기판(201)에 고정하는 역할을 담당한다.
다음에, 평활층(223) 상에, X 주사 전극(204), Y 주사 전극(205), 드라이버 전극(도시하지 않음) 및 화소 전극(222)을 형성한다. 이들 전극의 패턴은, 기본적으로는, 기판(201) 상에 직접 형성되는 전극의 패턴과 동일한데, 소자 칩(206) 근방에서는, 기판(201)측과는 반대측을 향하는 소자 칩(206)(도 19에서의 우측의 소자 칩(206))의 각각의 전극(206x, 206y, 206z, 206d)(도시하지 않음)에 전기적으로 접속할 수 있게 한다. 평활층(223) 상의 전극과 기판 상의 전극은, 기판 단부(도시하지 않음)에서 전기적으로 접속된다. 또, 평활층(223) 상의 전극은, 스루홀을 통해, 전극 단자가 기판(201)측과는 반대측을 향하는 소자 칩(206)의 전극 단자와 전기적으로 접속된다. 이와 같이, 본 예에서는, 소자 칩(206)의 주면이 기판(201)에 대해서 어느쪽 방향으로 배치되어도 전극과 접속하는 것이 가능하다. 즉, 도 19에서 도시하는 바와 같이, 소자 칩(206)의 전극(206x)(1개만 도시), 206y(1개만 도시), 206z(1개만 도시), 206d(도시하지 않음)는, 각각, X 주사 전극(204), Y 주사 전극(205), 화소 전극(222) 및 드라이버 전극(도시하지 않음)에 전기적으로 접합된다.
절연층(224)을 형성한 후, 발광층이 되는 유기 EL막(225)을, 쉐도우 마스크 를 이용해 진공 증착법으로 형성한다. 다음에, 투명 전극(226) 및 산화실리콘막(227)을 형성한다. 이와 같이 하여 유기 EL 디스플레이를 제조할 수 있다.
(실시의 형태 4)
도 16f에 도시하는 트랜지스터 칩(146)은, 실시의 형태 2에서 설명한 방법과는 별도의 방법을 이용해도 기판 상에 마운트할 수 있다. 본 실시의 형태에서는, 제2의 액체로서 클로로포름을 이용하는 이외는 실시의 형태 2와 기본적으로 같다. 즉, 실시의 형태 2와 동일한 방법으로, 친액성의 영역(162)에, 제1의 액체로서 순수 물을 배치한다. 액체방울을 배치한 후 곧바로, 미리 준비해 둔 부재 함유액(클로로포름(제2의 액체) 내에 트랜지스터 칩이 분산된 액)으로 채워진 용기에, 액체방울이 배치되어 있는 면측이 위가 되도록 기판을 침지한다. 트랜지스터 칩이 클로로포름 내에 균일하게 분산되기 위해서, 클로로포름액을 교반하는 것이 바람직하다. 다음에, 기판을 클로로포름으로부터 꺼내, 곧바로, 트랜지스터 칩이 분산되지 않은 클로로포름(제3의 액체) 속에 다시 침지한다. 이 경우도 클로로포름을 교반하는 것이 바람직하다. 이 조작에 의해서, 제1의 액체 이외의 영역에 부착된 실리콘 칩을 제거할 수 있다. 다음에, 기판을 클로로포름으로부터 꺼내, 기판 상의 클로로포름을 제거한다. 이들 결과, 기판 상에 트랜지스터 칩이 마운트된다. 본 실시 형태에서 이용하는 제2의 액체인 클로로포름은, 실시의 형태 2에서 이용하는 톨루엔에 비하면 물에 대한 용해성이 높기 때문에, 친수 영역에 배치된 순수 물은 클로로포름 내에서 서서히 없어지고, 그에 따라 트랜지스터 칩이 기판 상에 배치되는 것으로 추측된다.
이상의 방법에 의해, 트랜지스터 칩(146)을 기판 상에 마운트할 수 있다. 또한, 그 이외의 공정을 실시의 형태 2와 동일하게 행함으로써, 액정 디스플레이를 제작할 수 있다.
(실시의 형태 5)
실시의 형태 3에서, 트랜지스터 칩의 마운트 방법을 실시의 형태 4의 방법을 이용해 행해도, 유기 EL 디스플레이를 제작할 수 있다.
(실시의 형태 6)
도 16f에 도시하는 트랜지스터 칩(146)은, 실시의 형태 2에서 설명한 방법과는 별도의 방법을 이용해도 기판 상에 마운트할 수 있다. 본 실시의 형태에서는, 제1의 액체로서 n-헥사데칸, 제2의 액체로서 퍼플루오로옥탄을 이용하는 예에 대해서 설명한다.
헥사데칸은 증기압이 낮고, 기판에 배치된 후도 휘발하지 않고 안정되게 존재할 수 있으므로, 제1의 액체의 배치를 예를 들면 상대습도 40~80％의 분위기에서 행할 수 있다. 이와는 별도로, 트랜지스터 칩(146)의 표면을 옥타데실트리클로로실란으로 표면 처리하고, 이를 퍼플루오로옥탄에 분산해 둔다. 트랜지스터 칩(146) 표면의 처리는, 트랜지스터 칩을 실리콘 웨이퍼로부터 잘라 꺼낸 후, 옥타데실트리클로로실란(CH3(CH2)17SiCl3：이하 OTS로 약기한다)이 1vol％ 용해된 옥탄 용액 내에 1시간 넣고, OTS가 용해된 옥탄 용액과 옥탄과 치환하면서 OTS를 용액으로부터 제거한다. 이들의 조작은 건조 질소 분위기 중에서 행한다. 그 후, 트랜 지스터 칩이 분산된 옥탄을 가지형 플라스크에 넣고, 옥탄을 에버포레이터를 이용해 제거한다. 다음에, 이 가지형 플라스크에 퍼플루오로옥탄을 넣어 트랜지스터 칩을 분산시킨다. 이와 같이 하여, OTS로 표면이 수식된 트랜지스터 칩이 분산된 퍼플루오로옥탄 용액(부재 함유액)을 준비한다. 그 후, 이 용액을 다른 용기로 옮기고, 거기에, 제1의 액체로서 헥사데칸을 배치한 기판을 침지한다. 헥사데칸의 비중은 퍼플루오로옥탄의 비중보다 작기 때문에, 기판에 배치한 헥사데칸을 퍼플루오로옥탄 내에서 안정되게 유지하기 위해서, 액체를 배치한 면을 아래로 향하게 한다. 그 후는, 실시의 형태 2와 동일하게 하여 트랜지스터 칩을 기판에 배치한다. 그 후, 기판을 다시 퍼플루오로옥탄 내에 침지하고, 헥사데칸 이외의 영역에 부착된 소자 칩을 제거한다. 다음에 기판을 꺼내, 110℃의 오븐에 넣어 헥사데칸을 증발시킨다.
이상의 방법에 의해, 트랜지스터 칩(146)을 기판 상에 마운트할 수 있다. 또한, 그 이외의 공정을 실시의 형태 2와 동일하게 행함으로써, 액정 디스플레이를 제작할 수 있다.
(실시의 형태 7)
실시의 형태 3에서, 트랜지스터 칩의 마운트를 실시의 형태 6의 방법을 이용해 행해도, 유기 EL 디스플레이를 제작할 수 있다.
(실시의 형태 8)
실시의 형태 8에서는, 본 발명의 마운트 장치의 일실시 형태에 대해 설명한다. 본 실시의 형태의 마운트 장치는, 소자 칩을 기판 상에 마운트할 때에 이용할 수 있는 장치이다.
도 21은, 소자 칩을 마운트하기 위한 마운트 장치를 나타낸 모식도이다. 소자 칩을 배치하는 기판(231)은 긴 띠형상의 수지 시트이며, 롤러(232∼235)에 의해서, 도면 좌측에서 우측으로 이동하고, 그에 따라 소자 칩이 기판(231) 상에 마운트된다. 본 실시의 형태의 마운트 장치에는, 기판(231)의 제1의 영역에 제1의 액체를 배치하기 위한 토출 장치(액체 배치부)(236)와, 롤러(232∼235)에 의해서 기판(231)을 반송하면서 제1의 액체(245)에 부재 함유액(237)을 접촉시키기 위해서 설치된 부재 함유액(237)이 들어간 액조(부재 접촉부)(240)가 설치되어 있다. 액조(240)는 칸막이 판(241)으로 두개로 분리되고 있고, 기판 반송 방향의 상류측에 부재 함유액(237), 하류측에 세정용의 제3의 액체(242)가 각각 채워져 있다. 또한, 본 실시의 형태에서는, 부재 함유액(237)에 포함되는 제2의 액체(239)와, 제3의 액체(242)에 동일한 액체를 이용하고 있으므로, 이러한 액조를 이용할 수 있다.
도 22는, 기판(231)과 롤(232∼235)의 관계를 나타낸 모식도이다. 소자 칩이 마운트된 기판(231)은, 그 후의 공정에서 적당한 장소에서 절단되고, 소정의 면형상이 된다. 도 21에 도시하는 바와 같이, 기판(231)에는 미리, 제1의 액체를 배치하는 제1의 영역(243)과, 이를 둘러싸는 제2의 영역(244)이 형성되어 있다. 기판(231)은 롤러(232∼235)에 의해서 좌측에서 우측으로 이동한다. 제1의 영역(243)에의 제1의 액체(245)의 배치는, 토출 장치(236)의 헤드에서 제1의 액체로 이루어지는 액체방울(246)을 토출하여 행한다. 액체방울(246)이 배치된 기판(231)은, 제2의 액체(239)에 소자 칩(238)이 분산된 부재 함유액(237)이 들어있는 액 조(240)에 삽입된다. 액조(240) 내에서 소자 칩(238)이 제1의 액체(245)의 영역으로 이동한다. 소자 칩(238)이 제1의 액체(245)의 영역에 존재하는 기판(231)은, 제3의 액체(242)에 침지되고, 제1의 액체(245)의 영역 이외에 부착되어 있는 소자 칩(238)이 씻겨 흘러간다. 그 후, 기판(231)은 제3의 액체(242)로부터 끌어 올려져 그에 따라 제3의 액체(242)가 휘발되고, 그 후, 제1의 액체(245)도 휘발된다. 이 동작에 의해, 소자 칩(238)은 제1의 영역(243)에 정확하게 배치된다. 또한, 도 21에는, 소자 칩(238)이 제1의 액체(245)의 내부로 완전하게 들어가는 경우가 도시되어 있는데, 소자 칩(238)이 제1의 액체(245)의 영역으로 이동하면 좋다.
또한, 제2의 액체와 제3의 액체는, 모두, 제1의 액체가 실질적으로 용해되지 않는 액체인 것이 필요하다. 제2의 액체를 제3의 액체로 세정하기 위해서, 제2의 액체는 제3의 액체에 용해되는 것이 필요하다.
또, 본 실시의 형태의 마운트 장치는, 제1의 액체 및 제3의 액체를 자연 건조로 제거하고 있는데, 액체를 제거하기 위한 기구(액체 제거부)로서 건조기 등이 별도로 설치되어도 된다.
또, 본 실시의 형태의 마운트 장치에서, 제1의 액체(245)는, 제3의 액체(242)로부터 기판(231)이 꺼내진 후에 건조 제거되도록 나타나 있는데, 제1의 액체(245)는, 소자 칩(238)을 넣은 후, 제2의 액체(239) 혹은 제3의 액체(242) 내에서 제거되어도 된다. 이 경우, 기판(231)을 제3의 액체(242)로부터 꺼내고, 이 제3의 액체(242)를 제거함으로써, 소자 칩(238)은 기판(231)의 소정의 위치에 배치된다.
(실시의 형태 9)
실시의 형태 9에서는, 본 발명의 마운트 방법의 일실시 형태에 대해서, 도 면을 참조하면서 설명한다. 또한, 본 실시의 형태에서는, 전자 회로를 구성하는 부재가 기둥 형상이며, 그 부재를 기판 상에 마운트하는 방법에 대해서 설명한다.
도 23a는, 본 실시의 형태의 마운트 방법을 이용해 기판 상에 마운트된 기둥형상의 부재를 나타내는 평면도이며, 도 23b는, 도 23a의 선 Ⅲ-Ⅲ를 통과하여 기판에 수직인 단면을 나타내는 도면이다. 본 실시의 형태에서는, 기판(251)의 1주면 상에 설치된 제1의 영역(2511)에, 기둥 형상의 부재(252)가 배치되어 있다. 본 실시의 형태에서는, 기판(251) 상에 복수의 제1의 영역(2511)이 설치되어 있고, 이들 복수의 제1의 영역(2511)은, 서로 접하지 않게 떨어져 형성되어 있다. 제1의 영역(2511)은 장방형상이며, 1개의 제1의 영역(2511) 내에 복수의 부재(252)(도면 중에서는, 3개의 부재)가 마운트되어 있다. 제1의 영역(2511)은, 그 짧은 길이 방향의 길이가 부재(252)의 장축의 길이보다 짧게 형성되어 있으므로, 제1의 영역(2511)에 배치되어 있는 복수의 부재(252)는, 그 장축이 제1의 영역(2511)의 긴 길이 방향에 거의 일치하도록 배향하여 마운트되어 있다. 또, 기판(251)의 1주면상에는, 제1의 영역(2511)을 둘러싸는 제2의 영역(2512)이 설치되어 있다. 제2의 영역(2512)은 본 실시의 형태의 마운트 방법으로 이용되는 후술하는 제1의 액체의 젖음성이 제1의 영역(2511)보다 낮아지도록 형성되어 있다.
다음에, 본 실시의 형태의 마운트 방법에 대해서 설명한다. 여기서는, 편의상, 도 24에 도시하는 것과 같은, 1주면 상에 1개의 제1의 영역(2511)과 이를 둘러 싸는 제2의 영역(2512)이 설치된 기판(251)을 준비하고, 그 기판(251)에 기둥 형상의 부재를 마운트하는 방법에 대해 설명한다.
도 25a∼도 25e는, 본 실시의 형태의 마운트 방법을 이용해 부재를 기판 상에 마운트할 때의 각 공정에 대해서, 도 24의 선 Ⅳ-Ⅳ를 통과하여 기판에 수직인 단면을 이용해 도시한다.
도 24에 도시하는 기판(251)에는, 그 1주면 상에, 미리 표면 처리가 실시되어 제1의 영역(2511) 및 제2의 영역(2512)이 형성되어 있다. 본 실시의 형태에서, 제1의 영역(2511)은, 짧은 길이 방향의 길이(L1)가 부재의 장축의 길이보다 충분히 짧고, 긴 길이 방향의 길이(L2)가 부재의 장축의 길이와 거의 같은 길이가 되도록, 형성되어 있다. 예를 들면, 배치하는 부재로서, 장축의 평균 길이 10㎛이고 평균 직경 200㎚인 원주 형상 입자인 나노와이어를 이용하는 경우, 제1의 영역(2511)은, 예를 들면, 짧은 길이 방향의 길이 L1＝2.5㎛, 긴 길이 방향의 길이 L2＝10㎛의 장방형으로 할 수 있다. 이 경우, 1개의 제1의 영역(2511)당 1∼수십개의 나노와이어가 배치된다. 또한, 본 실시의 형태에서는 제1의 영역(2511)의 긴 길이 방향의 길이(L2)를 부재의 장축의 길이와 거의 같게 했는데, 이에 한정되지 않고, 장축의 길이보다 길게 해도 된다.
우선, 도 25a에 도시하는 바와 같이, 도 24에 도시하는 기판(251)의 제1의 영역(2511) 상에, 제1의 액체(253)를 배치한다. 제1의 액체(253)를 배치하는 방법은 특별히 한정되지 않고, 기판(251)의 제1의 영역(2511)이 형성되어 있는 면에 제1의 액체의 액체방울을 접촉시키는 등의 방법을 사용할 수 있다. 제1의 영 역(2511)은, 제1의 액체의 젖음성이 높은 친액성의 영역이며, 또한 제1의 액체의 젖음성이 낮은 제2의 영역(2512)으로 둘러싸여 있다. 따라서, 제1의 영역(2511)에 배치된 제1의 액체(253)는 제1의 영역(2511) 내에 안정되게 존재할 수 있다.
다음에, 도 25b에 도시하는 바와 같이, 제1의 액체(253)가 배치된 기판(251)을 부재 함유액(256)에 침지한다. 부재 함유액(256)에는, 제1의 액체(253)가 실질적으로 용해되지 않는 제2의 액체(255)와, 기둥 형상의 부재(252)가 포함되어 있다. 제1의 액체(253)가 제2의 액체(255)에 실질적으로 용해되지 않으므로, 기판(251)의 전체를 부재 함유액(256)에 침지해도, 제1의 액체(253)는 기판의 제1의 영역(2511) 상에 안정되게 머무른다.
도 25c에 도시하는 바와 같이, 부재(252)가 제1의 액체(253)에 근접해 접촉하면, 제1의 액체(253)와 부재 함유액(256)(제2의 액체(255))의 접촉면에서 작용하는 계면 장력의 작용에 의해, 부재(252)가 제1의 액체(253)의 내부로 끌려들어간다. 부재(252)가 제1의 액체(253)의 내부로 끌려들어가는 원리는, 실시의 형태 1에서 설명한, 소자 칩이 제1의 액체로 끌려들어가는 원리와 같기 때문에, 여기에서는 그 설명을 생략한다. 그 후, 부재(252)는, 그 표면 전체가 제1의 액체(253)에 젖도록 이동하고, 도 25d에 도시하는 바와 같이, 제1의 영역(253) 내에 들어가도록 배향한다. 또한, 여기서는, 부재(252)가 제1의 액체(253)의 내부에 완전하게 들어가는 경우를 예로 하여 설명했는데, 부재(252)는 제1의 액체(253)의 영역으로 이동하면 된다고 생각되고, 예를 들면 제1의 액체(253)와 부재 함유액(256)의 계면에 부재(252)가 존재해도 된다.
부재(252)의 전체가 제1의 액체(253)의 내부로 끌려들어가는 경우는, 제1의 액체(253)의 체적을 부재(252)의 전체가 들어갈 수 있는 체적보다 크게 함으로써, 재현성 좋게 부재(252)를 기판(251)에 배치하는 것이 가능해진다. 또, 일단 제1의 액체(253)로 이동한 부재(252)는, 여기서 안정되게 머무르고, 이로부터 이탈되지 않는다. 이 때문에, 부재(252)를 확실하게 기판(251)에 마운트하는 것이 가능해진다. 이와 같이, 본 발명의 방법은, 제1의 액체의 양을 엄밀하게 제어할 필요가 없고, 또, 일단 기판에 배치된 부재는 기판으로부터 이탈되기 어렵다는 특징을 가진다.
다음에, 기판(251)을 부재 함유액(256)으로부터 꺼내고, 제2의 액체(255) 및 제1의 액체(253)를 기판(251) 상에서 제거한다. 이에 따라, 도 25e에 도시하는 바와 같이, 부재(252)가 기판(251)의 제1의 영역상(2511)에 배향하여 배치된다. 제2의 액체(255) 및 제1의 액체(253)를 기판(251) 상으로부터 제거하는 방법은, 실시의 형태 1의 경우와 같기 때문에, 여기에서는 그 설명을 생략한다.
또, 제1의 액체에 부재를 삽입한 후, 제1의 액체를 제거하고 나서 제2의 액체를 제거함으로써 부재를 기판 상에 배치하는 것도 가능하다. 즉, 도 25d의 이후, 제1의 액체(253)를 제2의 액체(255) 내에 서서히 용해시켜 제거한 후, 기판(251)을 부재 함유액(256)으로부터 꺼내 부재(252)를 배치하는 것도 가능하다. 제1의 액체(253)가 제2의 액체(255)에 실질적으로 용해되지 않는 경우에도, 장시간 양 액체를 접촉시킴으로써, 제1의 액체(253)는 제2의 액체(255) 내에 용해되어 제거되고, 이에 따라, 부재(252)는 소정의 위치에 배치된다. 그 후, 기판(251)을 부 재 함유액(256)으로부터 꺼냄으로써 부재(252)는 기판 상에 배치된다. 부재 함유액(256) 내에서 부재(252)가 배치되는 원리는 실시의 형태 1에서 나타낸 것과 같다.
또, 제2의 액체(255) 내에서 제1의 액체(253)의 일부를 제거하고, 다음에, 기판(251)으로부터 제2의 액체(255)를 제거하고, 마지막으로, 남아 있는 제1의 액체(253)를 제거해도, 부재(252)는 기판(251) 상에 배치된다.
제1의 액체에 부재를 삽입한 후, 제1의 액체와 제2의 액체중 어느 쪽을 먼저 제거할지는, 제1의 액체와 제2의 액체의 조합이나, 제1의 액체를 제2의 액체에 접촉시키는 시간이나 접촉하는 방법에 따라 바뀐다. 그러나, 어느 경우에나, 부재를 기판의 소정의 영역에 배치할 수 있다.
다음에, 기판 상에 제1의 영역 및 제2의 영역을 형성하는 방법의 일례에 대해서, 도 26a∼도 26c를 참조하면서 설명한다. 본 실시의 형태에서는, 기판이 실리콘 기판이며, 마운트되는 부재가 나노 부재인 경우에 대해서 설명한다.
실리콘 기판 상에의 제1의 영역의 형성은, 우선, 실리콘 기판을 산소 존재의 분위기 중에서 플라즈마 처리하여 기판 표면을 산화함으로써, 기판의 전면을 친액성으로 한다. 계속해서, 도 26a에 도시하는 바와 같이, 포토리소그래피법을 이용해, 나노 부재를 마운트하는 소정의 위치에, 장방형상(마운트하는 나노 부재의 사이즈가, 예를 들면, 장축의 평균 길이 10㎛, 평균 직경 200㎚인 경우, 예를 들면 세로 10㎛, 폭 2.5㎛의 장방형)의 레지스트막(257)을 형성한다.
다음에, 예를 들면, 건조 분위기 중에서, CF3(CF2)7C2H4SiCl3가 1vo1％ 용해되어 있는 퍼플루오로옥탄 용액에 레지스트막(257)이 형성된 기판(251)을 20분간 침지한다. 그 후, 기판을, 순수한 퍼플루오로옥탄 중에서 세정한 후, 용매를 제거한다. 이에 따라, 도 26b에 도시하는 바와 같이, 레지스트막(257) 이외의 영역에 불소계 단분자막(258)을 형성하고, 발액성의 제2의 영역으로 한다. 또한, 레지스트막(257)을 아세톤으로 제거하고, 도 26c에 도시하는 것과 같은, 친액성의 미세 패턴(제1의 영역(2511))과 이를 둘러싸는 제2의 영역(2512)이 설치된 기판(251)을 제작한다.
다음에, 부재 함유액을 제작하는 방법의 예에 대해서 설명한다.
예를 들면, 부재가 실리콘 나노 와이어인 경우, 부재 함유액은 이하와 같이 하여 만든다. 미리 금 등의 촉매를 표면에 형성해 둔 실리콘 기판 등에 CVD법으로 실리콘 나노 와이어를 성장시킨다. 이 기판을 제2의 액체에 침지하고, 이 액체에 초음파를 인가함으로써 실리콘 기판으로부터 실리콘 나노 와이어를 이탈시키고, 제 2의 액체 내에 분산시킨다. 초음파의 인가는, 제2의 액체를 넣은 용기를 초음파 세정기조에 넣어 행한다. 또, 부재의 표면을 화학 수식함으로써 제1의 액체에 대한 젖음성을 유지하면서, 제2의 액체로의 분산성을 높이는 것도 가능하다. 이로써, 부재가 응집되기 어려운 장시간 안정된 부재 함유액이 실현된다. 예를 들면, 부재가 실리콘 나노 와이어인 경우는 이하의 방법으로 표면을 화학 수식한다. 실란커플링제가 용해된 용액에 실리콘 나노 와이어를 형성한 기판을 접촉시킴으로써, 실리콘 나노 와이어 표면이 화학 수식된다. 이 기판을 제2의 액체에 침지하여 초음파를 인가함으로써, 화학 수식된 실리콘 나노 와이어의 분산액을 형성할 수 있다. 예를 들면, 제1의 액체를 물로 한 경우, 제2의 액체로서 클로로메탄, 디클로로메탄, 클로로포름, 사염화탄소, 모노클로로부탄, 디클로로부탄, 모노클로로펜탄, 디클로로펜탄 등의 염소계의 용매를 이용해, CCl3SiCl3, CHCl2SiCl3, CH2ClSiCl3, CH2ClCH2SiCl3, CH2ClCHClSiCl3, CH3CHClSiCl3 등의 탄소에 염소가 결합된 기를 포함하는 실란커플링제로 실리콘 나노 와이어 표면을 화학 수식하면 된다. 염소계의 용매는 극성을 가지고, 화학 수식된 실리콘 나노 와이어 표면도 탄소에 염소가 결합된 기를 포함하여 극성을 가지므로, 실리콘 나노 와이어는 분산액에 장시간 안정되게 분산하는 것이 가능해진다.
이상과 같은 방법으로, 제1의 영역 및 제2의 영역이 형성된 기판을 제작할 수 있고, 이 기판을 이용함으로써, 기둥 형상의 부재를 기판의 제1의 영역에 정확하게 배향시켜 배치할 수 있다.
또한, 본 실시의 형태에서는, 제1의 영역의 형상을 장방형으로 했는데, 이에 한정되지 않고, 예를 들면 타원이나, 모퉁이가 둥근 장방형상이어도 된다. 제1의 영역을 이러한 형상으로 하는 경우, 제1의 영역에 외접하는 가장 면적이 작은 장방형을 생각한 경우에, 그 장방형의 단변의 길이가 부재의 장축의 길이보다 짧아지도록 하는 것이 바람직하다. 제1의 영역의 형상을 이와 같이 함으로써, 기둥 형상의 부재를 보다 정확하게 일축 방향으로 배향시킬 수 있다.
(실시의 형태 10)
실시의 형태 10에서는, 본 발명의 마운트 장치의 일실시 형태에 대해 설명한다. 본 발명의 마운트 장치는, 특히, 기판에 마운트하는 부재가 미소한 기둥 형상의 부재인 경우에 매우 적합하게 이용되는 것이다.
도 27은, 본 실시의 형태의 마운트 장치의 구성을 모식적으로 나타내는 도면이다. 도 27에 도시하는 마운트 장치(261)는, 예를 들어 실시의 형태 9에서 설명한 것 같은 친액성의 제1의 영역과 발액성의 제2의 영역이 형성된 기판(251)에, 나노 와이어 등의 기둥 형상의 부재를 배향하여 배치하기 위해서 이용되는 장치의 일례이다.
마운트 장치(261)는 기판(251)의 1주면 상에 설치되어 있는 제1의 영역에 제1의 액체를 배치하는 액체 배치부와, 제1의 영역에 배치된 제1의 액체에 부재 함유액을 접촉시키는 부재 접촉부를 포함하고 있다. 구체적으로는, 기판(251)의 일단을 지지한 상태에서 각 작업 위치까지 기판(251)을 반송하는 지지 반송 기구(262)와, 지지 반송 기구(262)에 지지된 기판(251)에 대해서 안개 상태의 제1의 액체를 내뿜는 분무기(263)와, 제2의 액체(255)에 부재(252)를 분산시킨 부재 함유액(256)이 들어간 부재 함유액조(264)와, 부재(252)를 분산시키기 위해서 부재 함유액(256)을 교반하는 교반기(265)와, 기판(251)을 세정하기 위한 제3의 액체(268)가 들어간 세정액조(267)가 포함되어 있다. 또한, 액체 배치부에는 지지 반송 기구(262) 및 분무기(263)가 포함된다. 부재 접촉부에는, 지지 반송 기구(262), 부재 함유액조(264) 및 교반기(265)가 포함된다. 이하에, 마운트 장치(261)의 동작 에 대해서 설명한다. 이 마운트 장치(261)는 도면 중에 표시하는 화살표 X의 방향으로 기판(251)을 반송하면서 각 작업을 행한다.
우선, 제1의 영역이 형성된 기판(251)의 일단을 지지 반송 기구(262)로 잡아 지지한 상태에서, 분무기(263)에 의해, 안개 상태로 한 제1의 액체를 기판(251)의 제1의 영역이 형성된 면에 내뿜는다. 이에 따라, 복수의 제1의 영역의 각각에 균일하게, 미세한 액체방울로 제1의 액체(253)가 배치된다. 또, 분무기(263) 대신에, 제1의 액체의 기체를 기판에 내뿜는 장치를 이용해도 된다. 이 경우는, 기판의 온도를 내뿜는 기체의 이슬점 이하로 해 두고, 분무된 기체가 기판 상에서 액체가 되도록 해 둔다.
다음에, 제1의 액체(253)가 배치된 기판(251)을, 곧바로, 부재 함유액조(264)에 투입한다. 이 부재 함유액조(264)에는, 제2의 액체(255)에 부재(252)를 분산시킨 부재 함유액(256)이 들어가 있다. 부재 함유액(256)은, 항상 교반기(265)로 교반되어 있다. 부재 함유액조(264)에 투입된 기판(251)은, 교반되어 대류하는 다수의 부재(252)에 접촉한다. 이 때, 각각의 제1의 영역에 배치된 제1의 액체(253)의 영역 내에, 부재(252)가 복수개씩 이동한다.
소정의 시간이 경과한 후, 기판(251)을 대기 중으로 끌어올리고, 곧장, 세정액인 제3의 액체(268)가 들어 있는 세정액조(267) 안에 넣어 표면을 세정한다. 제3의 액체(268)로는, 제1의 액체가 실질적으로 용해되지 않고, 또한 제2의 액체가 용해되는 용액을 이용하는 것이 바람직하다. 세정 후, 기판(251)을 대기 중으로 끌어올리고, 각각의 제1의 영역에 배치되어 있는 제1의 액체(253)를 증발시킨다. 이 때, 제1의 액체(253) 중에 복수의 부재(252)가 포함되어 있다. 제1의 액체(253)가 증발함에 따라, 기둥 형상의 부재(252)는 제1의 영역의 형상으로 규제되어 배향된다. 기둥 형상의 부재(252)와 제1의 영역의 형상의 관계는, 실시의 형태 9에서 설명한 대로이다.
도 27에서, 제1의 액체는, 기판(251)으로부터 제3의 액체(268)를 제거한 후에 증발하여 없어지는 상태를 나타내는데, 경우에 따라서는, 제1의 액체는 제2의 액체내 혹은 제3의 액체내에서 제거되어도 된다. 이 경우에도 기둥 형상 부재는 기판에 배향하여 배치된다.
이러한 장치를 이용함으로써, 예를 들어 나노 와이어 등의 미소한 부재를 마운트하는 경우에도, 미리 형성한 미세한 제1의 영역 내에 부재를 배치하고, 또한 각각의 제1의 영역 내에서 부재가 소정의 방향으로 배향하여 존재하는 기판을 제조할 수 있다.
또한, 본 장치에서 사용 가능한 제1의 액체 및 제2의 액체는, 본 발명의 마운트 방법으로 사용 가능하게 하여 설명한 것과 같은 액체를 이용할 수 있다. 제1의 액체로는, 유기용매, 물, 또는 이들의 혼합액을 들 수 있다. 예를 들면, 메탄올, 에탄올, 에틸렌글리콜 및 글리세린 등의 알코올, 물, 또는, 물과 알코올의 혼합액 등이 있다. 이 경우, 제2의 액체로는, 헥산, 옥탄, 노난, 데칸, 운데칸, 도데칸, 트리데칸, 테트라데칸, 펜타데칸, 헥사데칸, 톨루엔 및 크실렌 등의 알칸, 클로로메탄, 디클로로메탄, 클로로포름, 4염화탄소, 모노클로로부탄, 디클로로부탄, 모노클로로펜탄, 및, 디클로로펜탄 등의 염소계 용매, 디에틸에테르, 석유 에 테르, 아세트산에틸, 벤젠, 실리콘오일, 퍼플루오로옥탄, 퍼플루오로노난, 또는, 이들의 혼합액을 이용할 수 있다. 특히, 제1의 액체가 물인 경우, 그 표면 장력은 다른 유기 용매에 비해 높기 때문에, 부재는 효율적으로 강고하게 기판에 고정된다.
또, 제1의 액체로서 탄화수소쇄를 포함하는 유기용매를 이용하고, 또한, 제2의 액체로서 플루오르화탄소쇄를 포함하는 유기용매를 이용할 수도 있다. 또, 제1의 액체로는 헥산, 옥탄, 노난, 데칸, 운데칸, 도데칸, 트리데칸, 테트라데칸, 펜타데칸, 헥사데칸, 톨루엔, 크실렌 등의 알칸을 이용할 수 있다. 이 경우, 제2의 액체로는, 퍼플루오로옥탄이나 퍼풀루오로노난 등을 이용할 수 있다.
제1의 액체가 탄화수소쇄를 포함하는 유기용매인 경우는, 이 유기용매보다 작은 표면 장력을 가지는 플루오르화탄소쇄를 포함하는 유기용매를 제2의 액체로서 이용할 수 있다. 이러한 조합의 경우, 부재를 제1의 액체에 끌어넣어 거기에 머무르게 하기 위한 계면 장력이 크기 때문에, 부재를 효율적으로 확실하게 기판에 배치할 수 있다.
또, 본 실시의 형태의 마운트 장치는, 제1의 액체 및 제3의 액체를 자연 건조로 제거하고 있는데, 액체를 제거하기 위한 기구(액체 제거부)로서 건조기 등이 별도로 설치되어도 된다.
(실시의 형태 11)
실시의 형태 11에서는, 본 발명의 전자 소자의 제조 방법의 일실시 형태에 대해서 설명한다. 본 실시의 형태에서는, 전자 소자가 트랜지스터인 경우에 대해 서 설명한다.
도 28a는, 본 실시의 형태의 제조 방법으로 제조하는 백 게이트형의 전계 효과 트랜지스터의 개략 평면도이다. 도 28b는, 도 28a의 선 V-V를 통과하여 기판에 수직인 단면을 나타낸다. 본 실시의 형태에서의 전계 효과 트랜지스터(271)는, 실시의 형태 9에서 설명한 방법으로 제작된, 기둥 형상의 부재가 기판 상에 마운트된 것을 이용하고 있다. 여기서는, 기둥 형상의 부재로서 반도체 특성을 나타내는 실리콘 나노 와이어를 이용하고 있다.
도 28a 및 b에 도시하는 바와 같이, 본 실시의 형태의 전계 효과 트랜지스터(271)는 캐리어(전자 또는 정공(正孔))를 주행시키는 복수의 실리콘 나노 와이어(272)의 다발로 구성되는 채널 영역(273)을 가지고 있다. 실리콘 나노 와이어(272)는 제1의 영역(274) 내에 배치되어 있고, 실리콘 나노 와이어(272)에는 소스 전극(275) 및 드레인 전극(276)(제1의 전극 및 제2의 전극)이 접속되어 있다. 소스 전극(275) 및 드레인 전극(276)은 게이트 절연막(277) 상에 설치되고, 게이트 절연막(277)의 아래에 게이트 전극(278)이 배치되어 있다. 게이트 전극(278)은 실리콘 기판(279) 상에 형성되어 있다. 이러한 구성을 가지는 전계 효과 트랜지스터(271)에서는, 구동 회로(도시하지 않음)를 이용해 게이트 전극(278)의 전위를 올리고 내림으로써, 채널 영역(273)의 도전성을 제어하고, 트랜지스터 동작을 실행할 수 있다.
다음에, 도 29a∼도 29c를 참조하면서, 백 게이트형의 전계 효과 트랜지스터(271)를 제조하는 방법에 대해서 설명한다. 도 29a∼도 29c에는, 본 실시의 형 태의 제조 방법에 있어서의 각 공정을 설명하기 위한 평면도와 그 Ⅵ-Ⅵ 단면도가 도시되어 있다. 트랜지스터를 형성하는 기판의 크기는 20㎜각이고 두께는 500㎛이다. 도 29에서는 1개만의 트랜지스터의 형성 방법을 나타내는데, 실제는, 이와 동일한 구조의 트랜지스터가 기판상에 다수 형성된다.
도 29a에 도시하는 바와 같이, 우선, 실리콘 기판(279)의 표면이 p형에 불순물 도프되어 형성된 실리콘막(게이트 전극(278)) 상에, 실리콘 산화물로 이루어지는 게이트 절연막(277)을 퇴적시킨다. 또한, 그 위에, 친액성의 제1의 영역(274)과, 제1의 영역(274)을 둘러싸는 제2의 영역을 형성한다. 각 영역의 형성 방법은, 실시의 형태 9에서 설명한 대로이다. 제1의 영역(274)은 장방형상이며, 그 사이즈는 마운트되는 실리콘 나노 와이어의 형상에 따라 결정된다. 예를 들면, 실리콘 나노 와이어의 직경을 0.2㎛, 길이를 10㎛로 한 경우, 2×10μ㎡의 친액성의 제1의 영역을 형성한다. 이 친액성의 영역은, CF3(CF2)7C2H4SiCl3l로 표면 처리한 발액성의 제2의 영역으로 둘러싸여 있다. 제2의 영역 표면에는, 도 13a에서 도시한 발액성의 단분자막이 형성되어 있다.
실리콘 나노 와이어는 공지의 방법으로 제작할 수 있다. 예를 들면, 금 등의 촉매를 부착시킨 실리콘 기판 상에, Vapor-Liquid-Solid 성장 메커니즘에 의해 CVD법으로 촉매를 성장시킴으로써 형성할 수 있다. 촉매 금속의 입경이나 나노 와이어의 성장 시간을 제어함으로써 직경이나 길이가 맞추어진 나노 와이어를 형성할 수 있다. 나노 와이어가 형성된 실리콘 기판을 클로로포름 용액에 침지하고, 이 용액에 초음파를 인가함으로써 실리콘 기판 상으로부터 나노 와이어가 이탈하여 클로로포름 용액 내에 분산된다. 클로로포름 내의 나노 와이어의 농도는 0.01∼0.1wt％가 바람직하다. 그리고, 나노 와이어가 분산된 클로로포름 용액 80ml 정도를 100ml의 비이커에 넣는다. 다음에, 친액성의 영역을 형성한 기판을 습도 100％의 수증기에 노출시킨다. 이 결과, 친액성의 영역에 순수 물이 결로되어, 제1의 액체가 된다. 기판을 수증기에 노출시킨 직후에, 나노 와이어가 분산된 클로로포름 용액에 침지한다. 그리고, 기판을 용액 중에서 흔든다. 그 후, 기판을 용액으로부터 꺼냄으로써, 친액성의 영역에 나노 와이어가 배향하여 배치된다. 친액성의 영역에 배치하는 나노 와이어의 갯수를 늘리기 위해서는, 이 조작을 반복해도 된다.
다음에, 이 기판을 100℃의 오존 분위기 중에서 UV를 5분간 조사하고, 제2의 영역에 형성된 발액성의 단분자막을 제거한다.
계속해서, 도 29c에 도시하는 바와 같이, 게이트 절연막(277) 상에, 소스 전극(275)과 드레인 전극(276)을 형성한다. 소스 전극과 드레인 전극의 간격은 5㎛로 하고, 배치된 나노 와이어가 양 전극에 접합되도록 한다. 이들 전극의 재료는, 예를 들면, 티탄, 금, 백금, 코발트 또는 니켈 등의 금속으로 형성된 실리사이드인 것이 바람직하다.
또, 본 실시의 형태로 제조하는 전자 소자는, 이하에 설명하는 톱 게이트형의 전계 효과 트랜지스터여도 된다. 도 30a는, 톱 게이트형의 전계 효과 트랜지스터(291)의 개략 평면도이다. 도 30b는, 도 30a의 선 Ⅶ-Ⅶ를 통과하여 기판에 수 직인 단면을 나타내고 있다. 이 톱 게이트형 전계 효과 트랜지스터(291)에서는, 실리콘 기판(292) 상에 설치된 친액성의 제1의 영역(293)에 실리콘 나노 와이어(294)의 다발이 배치되고, 이 실리콘 나노 와이어(294)의 다발에 의해 채널 영역(295)이 구성되어 있다. 소스 전극(296)과 드레인 전극(297)은, 실리콘 나노 와이어(294)와 전기적으로 접속되어 있다. 실리콘 나노 와이어(294) 상에 게이트 절연막(298)이 설치되고, 게이트 절연막(298) 상에 게이트 전극(299)이 설치되어 있다. 이상의 구성을 가지는 전계 효과 트랜지스터(291)에서는, 도 28a 및 b에 도시한 전계 효과 트랜지스터와 마찬가지로, 구동 회로(도시하지 않음)를 이용해 게이트 전극(299)의 전위를 올리고 내림으로써, 채널 영역(295)의 도전성을 제어하고, 트랜지스터 동작을 실행할 수 있다.
다음에, 도 31a∼도 31e를 참조하면서, 톱 게이트형 전계 효과 트랜지스터(291)를 제조하는 방법에 대해서 설명한다. 도 31a∼도 31e에는, 본 실시의 형태의 제조 방법에 있어서의 각 공정을 설명하기 위한 평면도와 그 Ⅷ-Ⅷ선 단면도가 나타나 있다.
도 31a에 도시하는 바와 같이, 우선, 실리콘 기판(292)의 표면에 발액성의 제2의 영역으로 주위를 둘러싼 장방형상의 친액성의 제1의 영역(293)을 형성한다. 각 영역의 형성 방법 및 그 형상은, 백 게이트형 전계 효과 트랜지스터의 경우와 같다.
다음에, 도 31b에 도시하는 것처럼, 실리콘 나노 와이어(294)를 제1의 영역(293)에 배치한다. 실리콘 나노 와이어(294)는, 백 게이트형 전계 효과 트랜지 스터의 경우와 같은 방법을 이용해 배치할 수 있다.
다음에, 도 31c에 도시하는 것처럼, 실리콘 나노 와이어(294)와 전기적으로 접속하는 소스 전극(296) 및 드레인 전극(297)(제1의 전극 및 제2의 전극)을 형성한다.
다음에, 도 31d에 도시하는 바와 같이, 양 전극(296, 297)이 설치되어 있는 영역 이외의 표면에, 게이트 절연막(298)을 형성한다.
다음에, 도 31e에 도시하는 바와 같이, 게이트 절연막(298) 상에 게이트 전극(299)을 형성한다.
이상의 방법에 의해, 톱 게이트형의 전계 효과 트랜지스터(291)를 제조할 수 있다. 또한, 소스 전극(296), 드레인 전극(297) 및 게이트 전극(299)의 재료로는, 상기한 백 게이트형의 전계 효과 트랜지스터와 마찬가지로, 예를 들면, 티탄, 금, 백금, 코발트 또는 니켈 등의 금속으로 형성된 실리사이드인 것이 바람직하다.
(실시의 형태 12)
실시의 형태 12에서는, 표면이 화학 수식된 실리콘 나노 와이어의 분산액을 이용하는 이외는 실시의 형태 11과 동일한 방법으로 전계 효과 트랜지스터를 제작하는 예에 대해서 설명한다.
이하에, 표면이 화학 수식된 나노 와이어의 분산액의 제작 방법을 나타낸다. 나노 와이어가 형성된 실리콘 기판을 CH2ClCH2SiCl3이 1vol％ 용해된 n-헥사데칸과 클로로포름의 혼합 용액(체적비로 하여 4：1)에 3시간 침지한다. 그 후, 기판을 용액으로부터 꺼내, 클로로포름 용액으로 세정한다. 이상의 작업은 건조 질소 분위기 중에서 행한다. 다음에 이 기판을 순수 물로 세정 후, 110℃ 분위기에서 30분 정도 건조시킨다. 이 결과, 나노 와이어 표면은 CH2ClCH2SiCl3로 화학 수식된다. 다음에, 이 실리콘 기판을 1, 4-디클로로부탄 중에 침지하여 초음파를 인가함으로써, 화학 수식한 나노 와이어를 1, 4-디클로로부탄 중에 분산시킨다.
그 후는, 실시의 형태 11과 동일한 방법으로 기판의 친액성의 영역에 나노 와이어를 배치한다. 나노 와이어를 배치한 기판은, 110℃의 오존 분위기에서 자외선을 5분 조사함으로써, 나노 와이어 표면의 수식제와 제2의 영역에 형성된 발액막을 제거한다.
본 실시의 형태에서 나타내는 바와 같이, 나노 와이어 표면을 화학 수식함으로써, 제1의 액체에 대한 젖음성을 유지하면서, 제2의 액체에 대한 분산성을 향상시키는 것이 가능해진다. 이에 따라, 나노 와이어는, 1, 4-디클로로부탄 중에서 침강하지 않고 장시간 안정되게 분산할 수 있다.
(실시의 형태 13)
실시의 형태 11에서 설명한 트랜지스터는, 표시장치 등에 이용되는 박막 트랜지스터(TFT)로서 이용할 수 있다. 도 32에는, 배향 배치된 기둥 형상의 부재를 이용한 트랜지스터를 표시장치의 TFT로서 이용한 경우에, 이 TFT를 구동하기 위한 회로 구조가 도시되어 있다. 도 32에 도시하는 회로 구조에서는, 기판(311) 상에, 소스 전극선(312) 및 게이트 전극선(313)이, 게이트 절연막(314)을 통해 수직으로 교차하여 설치되어 있다. 그리고, 소스 전극선(312) 및 게이트 전극선(313)에 의해서 구획되는 영역에는, TFT(315)와 화소 전극(316)이 설치되어 있다. TFT(315)는, 소스 전극선(312)에 접속되는 소스 전극(317)과, 화소 전극(316)과 접속되는 드레인 전극(318)과, 소스 전극(317)과 드레인 전극(318)의 사이에 설치된 게이트 절연막(319)과, 게이트 절연막(319) 상에 설치되고, 게이트 전극선(313)과 접속되는 게이트 전극(320)을 구비한다. 그리고, 도 32에는 표시되지 않지만, 게이트 절연막(319)의 하부 또는 내부에, 소스 전극(317)과 드레인 전극(318)의 사이를 접속하는 나노 와이어가 설치되어 있다.
본 발명의 마운트 방법을 이용해 기둥 형상의 부재를 기판 상에 마운트하는 경우, 기판에는 플렉서블 기판을 이용할 수 있다. 이 때문에, 본 발명의 마운트 방법을 도 32에 도시하는 TFT의 제작에 이용하는 것은 유용하다. 또한, 도 32에 도시하는 TFT는 도 33에 도시하는 디스플레이 패널에 이용할 수 있다.
도 33은, 도 32에 도시한 TFT를 이용한 유기 EL 디스플레이의 패널 구조를 도시하는 사시도이다. 도 33에 도시하는 구조에서는, TFT(321)가 매트릭스형상으로 배치되어 있는 플래스틱 기판(322)과, 플래스틱 기판(322) 상에 설치된 유기 EL층(323)과, 유기 EL층(323) 상에 설치된 투명 전극(324)과, 투명 전극(324) 상에 설치된 보호 필름(325)을 구비하고 있다. 또한, TFT(321)는, 게이트 전극선(326) 및 소스 전극선(327)에 접속되어 있다.
(실시의 형태 14)
실시의 형태 14에서는, 본 발명의 마운트 방법 및 장치의 일실시 형태에 대 해서 설명한다. 본 발명의 마운트 방법 및 장치는, 특히, 기판에 마운트하는 부재가 실리콘 나노 와이어 등의 미소한 기둥 형상의 부재인 경우에 매우 적합하게 이용되는 것이다.
도 34a∼도 34d는, 마운트 장치의 구성 및 동작(부재의 배치 공정)을 모식적으로 나타내는 도면이다. 이 마운트 장치는, 예를 들면 실시의 형태 9에서 설명한 것과 같은 친액성의 제1의 영역(2511)과 발액성의 제2의 영역(2512)이 형성된 기판(251)에, 실리콘 나노 와이어 등의 기둥 형상의 부재를 배향하여 배치하기 위해 이용되는 장치의 일례이다.
도 34a에 도시하는 바와 같이, 마운트 장치는, 부재가 분산된 제2의 액체(부재 함유액(256))를 기판(251)에 접촉시키기 위한 스퀴지(Squeegee)(341)와, 기판(251)의 표면에 고습도의 제1의 액체의 증기를 내뿜는 장치(도시하지 않음)를 포함한다. 도면에는, 스퀴지(341)와 기판(251)의 상대적인 위치를 조정하는 수단, 및, 증기를 내뿜는 장치는 도시하지 않지만, 이들은 공지의 것을 이용할 수 있다. 스퀴지(341)는 예를 들면, 나이프형의 형상을 하고 있고, 그 에지 부분이 기판면과 평행하게 배치되고, 기판(251)으로부터 일정한 거리를 유지하면서 기판(251) 상을 쓸어내듯이 이동한다. 스퀴지(341)와 기판(251)은 상대적으로 이동하면 되므로, 기판(251)이 고정되어 있고 스퀴지(341)가 움직여도 되고, 반대로, 스퀴지(341)가 고정되어 있고 기판(251)이 움직여도 되며, 또, 양쪽 모두 움직여도 된다. 부재 함유액(256)은, 스퀴지(341)의 이동 방향측으로 스퀴지(341)에 접촉하여 배치되어 있다.
스퀴지(341)에 의해서 부재 함유액(256)을 도포하기 전에, 기판(251)에 대해서 고습도의 증기를 노출시킨다. 구체적으로는, 습도 100％의 제1의 액체 증기를 기판(251)에 내뿜거나 또는, 기판(251)의 온도를 내뿜는 증기의 이슬점보다 낮게 하면 좋다. 이 결과, 도 34b에 도시하는 것처럼, 친액성의 제1의 영역(2511)에 제1의 액체(253)가 배치된다. 다음에, 도 34c와 도 34d에 도시하는 것처럼, 스퀴지(341)를 기판(251)에 대해서 상대적으로 이동시키면, 부재 함유액(256)이 기판 표면에 접촉하면서 스퀴지(341)와 함께 이동한다. 부재 함유액(256)이 기판(251)과 접촉함으로써, 부재는 제1의 영역(2511)에 배치된 제1의 액체(253) 내로 이동한다. 스퀴지(341)의 이동 후, 부재 함유액(256)의 일부는 친액성의 제1의 영역(2511)에 배치된다. 제1의 영역(2511)에 배치된 제1의 액체(253)와 제2의 액체는 증발하고, 기판(251)에 부재가 배치된다. 배치하는 부재의 밀도를 증대시키기 위해, 도 34a∼도 34d의 공정을 반복해도 된다. 또한, 도면 중의 화살표는, 스퀴지의 이동 방향을 나타낸다.
도 35는, 다른 예의 마운트 장치를 이용해 기판에 부재를 배치하는 모습을 나타낸 단면 모식도이다. 이 마운트 장치는, 도 34에서 도시한 장치에 있어서, 스퀴지의 형태만이 다르다. 본 장치에서, 스퀴지(351)는 롤러의 형상을 하고 있다(이하, 스퀴지(351)를 롤러(351)라고 하기도 한다). 디스펜서(352)로부터 부재 함유액(256)을 떨어뜨리면서 기판(251)과 롤러(351)를 상대적으로 이동시킴으로써, 기판(251)을 부재 함유액(256)에 접촉시킬 수 있다. 이에 따라, 기판(251)의 제1의 영역에 배치되어 있는 제1의 액체(253)에 부재 함유액(256)을 접촉시킬 수 있 다. 또한, 도면 중의 화살표는, 스퀴지의 이동 방향을 나타낸다.
부재가 실리콘 나노 와이어 등의 기둥 형상의 부재인 경우, 제1의 영역의 형상은, 예를 들면 장방 형상이다. 이 경우, 도 34 및 도 35에 도시한 각각의 장치에 있어서, 스퀴지의 이동 방향을 제1의 영역의 긴 길이 방향과 평행하게 함으로써, 효율적으로 기둥 형상의 부재를 제1의 영역에 배치할 수 있다. 이는 스퀴지의 이동 방향과 거의 같은 방향으로 기둥 형상의 부재의 장축이 향하므로, 제1의 영역에 들어가는 부재의 확률이 증대하기 때문이라고 추측된다.
또한, 본 장치에서 이용되는 부재 함유액(256)의 제2의 액체는, 본 발명의 마운트 방법으로 사용 가능하게 설명한 것과 동일한 액체를 이용할 수 있다. 이 중에서도 특히 제1의 액체를 물, 제2의 액체를 염소계 유기용매로 함으로써, 더욱 재현성 좋게 부재를 기판에 배치할 수 있다.
또, 본 실시의 형태의 마운트 장치는, 제1의 액체 및 제2의 액체를 자연 건조로 제거하는데, 액체를 제거하기 위한 기구(액체 제거부)로서 건조기 등이 따로 설치되어도 된다.
(실시의 형태 15)
실시의 형태 15에서는, 본 발명의 마운트 방법 및 장치의 다른 일실시 형태에 대해서 설명한다.
도 36a∼도 36c는, 마운트 장치의 구성 및 동작(부재의 배치 공정)을 모식적으로 도시하는 도면이다. 도 36에 도시하는 마운트 장치는, 실시의 형태 14에서 나타낸 마운트 장치로부터 기판에 제1의 액체의 고습도의 증기를 내뿜는 장치를 제 거하고, 그 대신, 제 1의 액체를 제1의 영역에 배치하기 위한 새로운 스퀴지를 추가하고 있다. 이 마운트 장치는, 예를 들면 실시의 형태 9에서 설명한 것과 같은 친액성의 제1의 영역(2511)과 발액성의 제2의 영역(2512)이 형성된 기판(251)에, 실리콘 나노 와이어 등의 기둥 형상의 부재를 배향하여 배치하기 위해서 이용되는 장치의 일례이다.
도 36a는, 친액성의 제1의 영역과 발액성의 제2의 영역이 형성된 기판(251)을 도시한다. 도 36b와 도 36c에 도시하는 바와 같이, 제1의 액체와 부재가 분산된 제2의 액체(부재 함유액(256))를 각각 기판(251)에 접촉시키기 위한 제1의 스퀴지(361)와 제2의 스퀴지(362)가, 소정의 간격을 유지한 상태로 배치되어 있고, 그 간격을 유지한 채로 2개의 스퀴지를 이동시키는 구조로 되어 있다(스퀴지의 고정 수단과 이동 수단은 도시하지 않음). 도 36b에 도시하는 바와 같이, 스퀴지(361)의 이동에 따라 기판(251)은 제1의 액체(253)에 접촉하고, 제1의 영역에만 제1의 액체(253)가 배치된다. 다음에, 도 36c에서 도시하는 바와 같이, 스퀴지(362)의 이동에 의해서 기판(251)이 부재 함유액(256)에 접촉되고, 이 과정에서, 부재는 제1의 영역에 배치된 제1의 액체(253) 내로 이동한다. 제2의 스퀴지(362)의 이동 후, 제1의 영역에는 부재 함유액(256)의 일부가 배치된다. 그 후, 제1의 영역에 배치된 제1의 액체(253)와 부재 함유액(256)의 분산매인 제2의 액체가 휘발하여, 부재가 제1의 영역에 배치된다. 또한, 도면 중의 화살표는, 스퀴지의 이동 방향을 나타낸다.
또, 예를 들면, 실시의 형태 14에 나타낸 것과 동일하게, 도 37에 도시하는 것처럼, 2개의 롤러형상의 스퀴지를 이용하여, 제1의 액체(253)와 부재 함유액(256)을 기판(251)에 접촉시키는 것도 가능하다. 각각의 롤러(371, 372)의 근방에는, 디스펜서(373, 374)로부터 적당량의 제1의 액체(253)와 부재 함유액(256)이 각각 떨어지고, 기판(251)과 롤러(371, 372)가 상대적으로 움직임으로써, 우선 제1의 영역에 제1의 액체(253)가 배치되고, 그 후 부재 함유액(256)이 기판(251)에 배치된다. 이와 같이, 부재 함유액(256)이 제 1의 액체(253)에 접촉함으로써, 부재(도시하지 않음)가 제1의 액체(253) 속으로 이동한다. 그 후, 제1의 영역에 배치된 제1의 액체 및 제2의 액체는 휘발되고, 부재는 제1의 영역에 배치된다. 또한, 도면 중의 화살표는, 스퀴지의 이동 방향을 나타낸다.
또한, 본 장치에서 사용되는 부재 함유액(256)의 제2의 액체는, 본 발명의 마운트 방법으로 사용 가능하게 설명한 것과 동일한 액체를 이용할 수 있다. 이 중에서도 특히, 제1의 액체를 물, 제2의 액체를 염색계 유기용매로 함으로써, 더욱 재현성 좋게 부재를 기판에 배치할 수 있다.
또, 본 실시의 형태의 마운트 장치는, 제1의 액체 및 제2의 액체를 자연 건조로 제거하는데, 액체를 제거하기 위한 기구(액체 제거부)로서 건조기 등이 따로 설치되어 있어도 된다.
실시예
［실시예 1］
다음에, 본 발명의 마운트 방법에 대해서, 실시예를 이용해 구체적으로 설명한다.
본 실시예에서는, 본 발명의 마운트 방법을 이용해 실리콘 나노 와이어를 기판에 마운트했다. 구체적으로는, 우선, 실시의 형태 9에서 설명한 방법과 동일한 방법으로, 발수성 영역에 둘러싸인 친수성 영역의 패턴을 실리콘 기판 상에 형성했다. 친수성 영역의 패턴으로서 세로 10㎛, 가로 2㎛의 장방형상의 영역이, 가로 5㎛, 세로 200㎛의 간격으로 기판 전체에 격자형상으로 배열된 것을 형성했다. 실리콘 나노 와이어를 배치하는 기판의 크기는 5㎜×10㎜로 했다. 마운트하는 부재로서 이용한 실리콘 나노 와이어는, 실시의 형태 12에서 설명한 방법에 의해 표면이 화학 수식된 것이며, 이를 실시의 형태 12와 동일한 방법으로 1, 4-디클로로부탄에 분산시켰다. 다음에, 기판 표면을 100％의 수증기에 노출시키고, 그 직후에 실리콘 나노 와이어의 분산액이 50ml 들어간 비이커에 기판을 침지하고, 분산액 중에서 기판을 50회 흔들었다. 그 후, 기판을 분산액으로부터 꺼냈다. 이를 1사이클로 하고, 필요에 따라서, 이 사이클을 반복했다.
한편, 비교예로서 본 발명의 마운트 방법에 있어서 제1의 영역에 제1의 액체를 배치하는 공정을 제외한 방법을 실시했다. 즉, 기판 표면을 수증기에 노출시키지 않는 이외는, 상술한 본 실시예의 방법과 동일한 방법으로, 실리콘 나노 와이어를 기판에 마운트했다.
실시예 및 비교예의 각 방법에 대한 평가는, 기판에의 실리콘 나노 와이어의 배치 상태를 확인함으로써 행했다. 구체적으로는, 기판 상의 임의의 친수성 영역을 100개 선택하고, 그 영역 내에 실리콘 나노 와이어가 배치되어 있는지 여부를 확인하여 평가했다.
본 발명의 방법을 이용한 경우, 1사이클째에는, 100개의 친수성 영역 중, 90개 정도의 영역에 실리콘 나노 와이어가 배치되었다. 이에 대해서, 비교예의 방법을 이용한 경우, 1사이클째에는, 100개의 친수성 영역 중, 5개 정도의 영역에 실리콘 나노 와이어가 배치되었다.
본 발명의 방법을 3사이클 반복하면, 100개의 친수성 영역의 거의 모두에 실리콘 나노 와이어가 배치되었다. 이에 대해서, 비교예의 방법에서는, 3사이클째에도 10개 정도의 영역에 실리콘 나노 와이어가 배치되는데 머물렀다.
이상의 결과에서, 본 발명의 마운트 방법은, 비교예의 방법에 비해 부재의 기판에의 배치 효율이 매우 우수하다고 할 수 있다.
［실시예 2］
실시예 2에서는, 도 34에 도시하는 것과 같은 스퀴지를 이용하여, 실리콘 나노 와이어를 기판에 배치했다.
실리콘 나노 와이어를 배치하는 기판과 실리콘 나노 와이어의 분산액은, 실시예 1과 동일한 방법으로 제작했다. 기판의 크기는 10㎜×30㎜으로 하고, 친수성의 영역(제1의 영역)의 길이 방향과 기판의 길이 방향이 일치하도록 했다. 스퀴지에는, 폴리에틸렌으로 제작한 나이프 형상의 것을 이용했다. 스퀴지의 에지면을 기판의 짧은 길이 방향과 평행하게 하고, 에지면과 기판의 간격을 1㎜정도 벌린 상태로 기판 상을 이동할 수 있도록, 스퀴지를 배치했다. 다음에, 스퀴지의 이동 방향으로 실리콘 나노 와이어 분산액을 0.3ml 정도 배치하고, 기판 전체를 고습도의 수증기에 노출시킨 직후, 스퀴지를 이동시켰다. 이 조작을 10회 반복했다. 도 38 및 도 39는, 이 조작을 행한 후의 현미경 사진이다. 흰 부분이 친수성의 영역에 배치된 실리콘 나노 와이어이고, 검은 부분이 발수 영역(제2의 영역)이며, 실리콘 나노 와이어가 기판에 방향을 맞추어 배치되어 있는 것을 알 수 있다. 이 결과에서, 본 방법으로 실리콘 나노 와이어가 기판에 방향을 맞추어 배치할 수 있는 것이 나타난다.
본 발명의 전자 회로 구성 부재의 마운트 방법 및 마운트 장치는, 부재로서 전자소자를 포함한 소자 칩을 마운트하는 경우나, 미소한 기둥 형상의 부재를 마운트할 때에 적용할 수 있다. 이 방법 및 장치는, 전자 기기나 전자 소자의 제조 방법으로 적용할 수 있다. 예를 들어, 회로 기판 및 이를 포함하는 전자 기기의 제조 방법, 회로 기판 및 이를 포함하는 전자 기기의 리페어 방법에 적용할 수 있다. 또, 부재로서 기둥 형상의 나노 부재를 마운트하는 경우는, 트랜지스터 등의 전자소자의 제조에도 이용할 수 있고, 또한, 기둥 형상의 부재로서 금속을 이용하면, 범용의 전기 배선의 제조에도 적용할 수 있다.

Claims (15)

  1. 전자 회로를 구성하는 부재를 기판 상에 마운트하는 방법으로서,
    (A) 상기 기판의 1주면 상에 형성된 제1의 영역에 제1의 액체를 배치하는 공정과,
    (B) 제2의 액체와 적어도 한개의 상기 부재를 포함하는 부재 함유액을, 상기 제1의 영역에 배치된 상기 제1의 액체에 접촉시키는 공정과,
    (C) 상기 1주면으로부터 상기 제1의 액체 및 상기 제2의 액체를 제거함으로써, 상기 부재를 상기 제1의 영역에 배치하는 공정을 포함하고,
    상기 제1의 액체는 상기 제2의 액체에 실질적으로 용해되지 않고, 또한, 상기 부재의 표면에 대한 상기 제1의 액체의 젖음성은, 상기 부재의 표면에 대한 상기 제2의 액체의 젖음성보다도 높은, 전자 회로 구성 부재의 마운트 방법.
  2. 청구항 1에 있어서,
    상기 제1의 액체는 물을 포함하는 액체이고, 상기 제2의 액체는 물을 포함하지 않는 액체인, 전자 회로 구성 부재의 마운트 방법.
  3. 청구항 2에 있어서,
    상기 제1의 액체가 물이고, 상기 제2의 액체가 염소계 용매인, 전자 회로 구성 부재의 마운트 방법.
  4. 청구항 1에 있어서,
    상기 공정(C)는, 상기 제1의 액체가 실질적으로 용해되지 않고 또한 상기 제2의 액체가 실질적으로 용해되는 제3의 액체를 상기 제2의 액체에 접촉시켜, 상기 제2의 액체를 상기 1주면으로부터 제거하는 공정과,
    상기 제1의 액체 및 제3의 액체를 상기 1주면으로부터 제거하는 공정을 포함하는 전자 회로 구성 부재의 마운트 방법.
  5. 청구항 1에 있어서,
    상기 1주면 상에는, 상기 제1의 영역을 둘러싸는 제2의 영역이 형성되어 있고,
    상기 제1의 영역에 대한 상기 제1의 액체의 젖음성은, 상기 제2의 영역에 대한 상기 제1의 액체의 젖음성보다도 높은, 전자 회로 구성 부재의 마운트 방법.
  6. 청구항 1에 있어서,
    상기 공정(B)보다 전에, 상기 부재의 표면에 대한 상기 제1의 액체의 젖음성이 상기 부재의 표면에 대한 상기 제2의 액체의 젖음성보다 높아지도록, 상기 부재에 대해 표면 처리를 실시하는 공정을 더 포함하는, 전자 회로 구성 부재의 마운트 방법.
  7. 청구항 1에 있어서,
    상기 제2의 액체의 극성이, 상기 제1의 액체의 극성보다 작은, 전자 회로 구성 부재의 마운트 방법.
  8. 청구항 1에 있어서,
    상기 제1의 액체가 탄화수소쇄를 가지는 유기 용매를 포함하고, 또한, 상기 제2의 액체가 플루오르화 탄소쇄를 가지는 유기 용매를 포함하는, 전자 회로 구성 부재의 마운트 방법.
  9. 청구항 1에 있어서,
    상기 공정(A)에서, 상기 제1의 액체의 포화 증기압에 대한 상기 제1의 액체의 증기압의 백분율이 60∼100％의 범위 내인 분위기에, 상기 기판의 상기 1주면을 노출시키는, 전자 회로 구성 부재의 마운트 방법.
  10. 청구항 1에 있어서,
    상기 공정(A)에서, 상기 제1의 액체의 증기가 존재하는 분위기에 상기 기판의 상기 1주면을 노출시키고, 상기 기판의 상기 1주면의 온도를 상기 증기의 이슬점 이하로 하는, 전자 회로 구성 부재의 마운트 방법.
  11. 청구항 1에 있어서,
    상기 부재의 최대변의 길이가 100㎛이하인, 전자 회로 구성 부재의 마운트 방법.
  12. 청구항 1에 있어서,
    상기 부재가 전자 소자를 포함하는 소자 칩이며,
    상기 제1의 영역은, 상기 소자 칩의 소정의 면의 형상에 대응한 형상을 가지고 있고,
    상기 공정(C)에서, 상기 소자 칩은, 상기 소정의 면이 상기 기판의 1주면에 대향하도록, 상기 1주면 상에 배치되는 전자 회로 구성 부재의 마운트 방법.
  13. 청구항 12에 있어서,
    상기 소자 칩은, 2개의 면(P1)과, 면적이 면(P1) 이상인 2개의 면(P2)과,
    면적이 면(P2)보다 큰 2개의 면(P3)을 구비하는 직방체형의 형상이며,
    상기 면(P3)의 형상과 상기 제1의 영역의 형상이 실질적으로 동일하고,
    상기 공정(C)에서, 상기 소자 칩은, 상기 2개의 면(P3) 중 하나의 면이 상기 1주면에 대향하도록, 상기 1주면 상에 배치되는 전자 회로 구성 부재의 마운트 방법.
  14. 청구항 1에 있어서,
    상기 부재는 기둥 형상이며,
    상기 제1의 영역의 형상은, 상기 제1의 영역에 외접(外接)하는 가장 면적이 작은 직사각형을 형성한 경우에, 상기 직사각형의 단변의 길이가 상기 부재의 장축의 길이보다 짧아지는 형상인, 전자 회로 구성 부재의 마운트 방법.
  15. 전자 회로를 구성하는 부재를 기판 상에 마운트하기 위한 마운트 장치로서,
    (Ⅰ) 제1의 액체의 증기를 상기 기판의 1주면에 공급하는 수단과,
    (Ⅱ) 제2의 액체와 상기 부재를 포함하는 부재 함유액을 상기 기판의 상기 1주면에 공급하는 수단과,
    (Ⅲ) 상기 기판의 상기 1주면으로부터 상기 제1의 액체와 상기 제2의 액체를 제거하는 수단을 포함하는, 전자 회로 구성 부재의 마운트 장치.
KR1020087009146A 2005-09-29 2006-09-29 전자 회로 구성 부재의 마운트 방법 및 마운트 장치 KR100873765B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00284329 2005-09-29
JP2005284329 2005-09-29
JP2006051066 2006-02-27
JPJP-P-2006-00051066 2006-02-27
PCT/JP2006/319486 WO2007037381A1 (ja) 2005-09-29 2006-09-29 電子回路構成部材のマウント方法およびマウント装置

Publications (2)

Publication Number Publication Date
KR20080047616A true KR20080047616A (ko) 2008-05-29
KR100873765B1 KR100873765B1 (ko) 2008-12-15

Family

ID=37899801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087009146A KR100873765B1 (ko) 2005-09-29 2006-09-29 전자 회로 구성 부재의 마운트 방법 및 마운트 장치

Country Status (5)

Country Link
US (2) US7730610B2 (ko)
JP (1) JP4149507B2 (ko)
KR (1) KR100873765B1 (ko)
CN (1) CN101310373B (ko)
WO (1) WO2007037381A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7814648B2 (en) 2008-11-26 2010-10-19 Panasonic Corporation Method of disposing an electronic device on an electrode formed on substrate
KR20200013565A (ko) * 2017-10-13 2020-02-07 마븐 옵트로닉스 씨오., 엘티디. 마이크로-컴포넌트 디바이스의 대량 배열을 위한 방법 및 시스템
US10748792B2 (en) 2017-10-13 2020-08-18 Maven Optronics Co., Ltd. Method and system for mass arrangement of micro-component devices
KR20220141255A (ko) * 2021-04-12 2022-10-19 포항공과대학교 산학협력단 반도체성 2차원 물질 기반 트랜지스터 제조방법

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007113840A1 (en) * 2006-04-04 2007-10-11 Technion Research & Development Foundation Ltd. Articles with two crystalline materials and method of making same
TWI281717B (en) * 2006-05-17 2007-05-21 Univ Tsinghua Apparatus for aligning microchips on substrate and method for the same
US8080822B2 (en) * 2006-05-22 2011-12-20 Nanyang Technological University Solution-processed inorganic films for organic thin film transistors
TWI294404B (en) * 2006-07-18 2008-03-11 Ind Tech Res Inst Method and apparatus for microstructure assembly
WO2009122660A1 (ja) 2008-03-31 2009-10-08 パナソニック株式会社 ２種類の物質を基板の表面に選択的に配置する方法
KR101071325B1 (ko) * 2008-08-05 2011-10-07 재단법인서울대학교산학협력재단 정렬된 나노구조물을 구비한 회로 기판 및 그 제조 방법
US8178787B2 (en) 2008-08-26 2012-05-15 Snu R&Db Foundation Circuit board including aligned nanostructures
JP2010066477A (ja) * 2008-09-10 2010-03-25 Shibaura Mechatronics Corp 液滴塗布装置及び液滴塗布方法
EP2342742B1 (en) * 2008-09-26 2018-08-22 IMEC vzw Method for performing parallel stochastic assembly
JP4531862B2 (ja) * 2008-11-18 2010-08-25 パナソニック株式会社 部材のマウント方法
KR20100087932A (ko) * 2009-01-29 2010-08-06 삼성전기주식회사 자기 조립 단분자막을 이용한 다이 어태치 방법 및 자기 조립 단분자막을 이용하여 다이가 어태치된 패키지 기판
JP4733786B2 (ja) * 2009-10-06 2011-07-27 パナソニック株式会社 部材をマウントする方法
DE102009050426B3 (de) * 2009-10-22 2011-03-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum ausgerichteten Aufbringen von Bauteilen auf einem Trägersubstrat und ein Verfahren zur Herstellung eines Trägersubstrats dafür und ein Verfahren zur Bestückung eines Zielsubstrats damit.
DE102009050703B3 (de) 2009-10-26 2011-04-21 Evonik Goldschmidt Gmbh Verfahren zur Selbstassemblierung elektrischer, elektronischer oder mikromechanischer Bauelemente auf einem Substrat und damit hergestelltes Erzeugnis
KR20120120226A (ko) * 2009-12-17 2012-11-01 메르크 파텐트 게엠베하 나노입자의 침착
JP5000015B2 (ja) * 2010-03-15 2012-08-15 パナソニック株式会社 部材の配置方法
US8178154B2 (en) * 2010-03-15 2012-05-15 Panasonic Corporation Method for disposing a component
US8187667B2 (en) * 2010-03-18 2012-05-29 Panasonic Corporation Method for disposing a component
WO2011114695A1 (en) * 2010-03-18 2011-09-22 Panasonic Corporation Method for disposing a component
US8394458B2 (en) 2011-02-14 2013-03-12 Panasonic Corporation Method for disposing a component
US8414976B2 (en) 2011-04-18 2013-04-09 Panasonic Corporation Method for disposing a component
WO2012172794A1 (ja) * 2011-06-16 2012-12-20 パナソニック株式会社 集光レンズおよび光電変換素子を具備する太陽電池を製造する方法
JP2014531326A (ja) 2011-08-03 2014-11-27 マサチューセッツ インスティテュート オブ テクノロジー 衝突液体を操作するための物品、およびそれを製造する方法
AU2011374899A1 (en) * 2011-08-05 2014-02-20 Massachusetts Institute Of Technology Devices incorporating a liquid - impregnated surface
CN103247656A (zh) * 2012-02-07 2013-08-14 瀚宇彩晶股份有限公司 有机电致发光显示装置
FR2988517B1 (fr) * 2012-03-22 2014-04-11 Commissariat Energie Atomique Procede de fabrication de plots d'assemblage sur un support pour l'auto-assemblage d'une puce de circuit integre sur le support
US9309162B2 (en) 2012-03-23 2016-04-12 Massachusetts Institute Of Technology Liquid-encapsulated rare-earth based ceramic surfaces
CN104349984A (zh) 2012-03-23 2015-02-11 麻省理工学院 用于食品包装和食品加工设备的自润滑表面
CN103582563B (zh) * 2012-03-28 2016-03-02 松下知识产权经营株式会社 制造具有防水性表面以及亲水性背面的芯片的方法
US9625075B2 (en) 2012-05-24 2017-04-18 Massachusetts Institute Of Technology Apparatus with a liquid-impregnated surface to facilitate material conveyance
US20130337027A1 (en) 2012-05-24 2013-12-19 Massachusetts Institute Of Technology Medical Devices and Implements with Liquid-Impregnated Surfaces
WO2013188702A1 (en) 2012-06-13 2013-12-19 Massachusetts Institute Of Technology Articles and methods for levitating liquids on surfaces, and devices incorporating the same
US20130335312A1 (en) * 2012-06-15 2013-12-19 Qualcomm Mems Technologies, Inc. Integration of thin film switching device with electromechanical systems device
US20140178611A1 (en) 2012-11-19 2014-06-26 Massachusetts Institute Of Technology Apparatus and methods employing liquid-impregnated surfaces
BR112015011378A8 (pt) 2012-11-19 2019-10-01 Massachusetts Inst Technology artigo compreendendo uma superfície impregnada com líquido e método de uso do referido artigo
US9585757B2 (en) 2013-09-03 2017-03-07 Massachusetts Institute Of Technology Orthopaedic joints providing enhanced lubricity
JP6210590B2 (ja) * 2013-09-30 2017-10-11 国立研究開発法人物質・材料研究機構 液中接着用基板を用いた被着物の実装方法
JP6406817B2 (ja) * 2013-12-10 2018-10-17 デクセリアルズ株式会社 硬化樹脂成形体
US20150179321A1 (en) 2013-12-20 2015-06-25 Massachusetts Institute Of Technology Controlled liquid/solid mobility using external fields on lubricant-impregnated surfaces
US9281298B2 (en) * 2014-02-10 2016-03-08 Nthdegree Technologies Worldwide Inc. Process for forming ultra-micro LEDS
WO2015152008A1 (ja) * 2014-04-02 2015-10-08 シャープ株式会社 光学装置
WO2015196052A1 (en) 2014-06-19 2015-12-23 Massachusetts Institute Of Technology Lubricant-impregnated surfaces for electrochemical applications, and devices and systems using same
JP2016018966A (ja) * 2014-07-11 2016-02-01 スタンレー電気株式会社 半導体光学素子、及び、素子分散溶液
JP6453622B2 (ja) * 2014-11-21 2019-01-16 デクセリアルズ株式会社 配線基板の製造方法、及び配線基板
US9859500B2 (en) * 2016-02-18 2018-01-02 International Business Machines Corporation Formation of carbon nanotube-containing devices
FR3058258B1 (fr) * 2016-11-03 2018-12-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication de plots d'assemblage sur un support pour l'auto-assemblage d'un circuit electronique sur le support
US10043687B2 (en) * 2016-12-27 2018-08-07 Palo Alto Research Center Incorporated Bumped electrode arrays for microassemblers
US10141475B1 (en) * 2017-12-24 2018-11-27 Mikro Mesa Technology Co., Ltd. Method for binding micro device to conductive pad
CN111261653B (zh) * 2018-11-30 2023-08-01 成都辰显光电有限公司 微型发光二极管、显示面板及其转移方法
US10593853B1 (en) * 2019-01-30 2020-03-17 Mikro Mesa Technology Co., Ltd. Method for binding micro device on substrate
US10986737B2 (en) * 2019-03-28 2021-04-20 Mikro Mesa Technology Co., Ltd. Method of restricting micro device on conductive pad
US10959336B2 (en) * 2019-03-28 2021-03-23 Mikro Mesa Technology Co., Ltd. Method of liquid assisted binding
WO2021054550A1 (en) * 2019-09-19 2021-03-25 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
WO2021054507A1 (ko) 2019-09-19 2021-03-25 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
KR102323256B1 (ko) 2019-09-19 2021-11-08 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
WO2021054548A1 (en) 2019-09-19 2021-03-25 Lg Electronics Inc. Substrate chuck for self-assembling semiconductor light-emitting diodes
WO2021054508A1 (ko) 2019-09-19 2021-03-25 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
EP4071789A4 (en) 2019-09-19 2024-02-14 LG Electronics Inc. SUBSTRATE CHUCK FOR SELF-ASSEMBLY OF LIGHT-EMITTING SEMICONDUCTOR DIODES
EP4012755A1 (en) * 2020-12-11 2022-06-15 Samsung Electronics Co., Ltd. Micro-semiconductor chip wetting align apparatus
FR3137208A1 (fr) * 2022-06-28 2023-12-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Collage auto-aligné par contraste d’hydrophilie

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904545A (en) * 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US6868603B2 (en) * 1996-08-27 2005-03-22 Matsushita Electric Industrial Co., Ltd. Method of mounting component on circuit board
US6266872B1 (en) * 1996-12-12 2001-07-31 Tessera, Inc. Method for making a connection component for a semiconductor chip package
US6507989B1 (en) * 1997-03-13 2003-01-21 President And Fellows Of Harvard College Self-assembly of mesoscale objects
US6557253B1 (en) * 1998-02-09 2003-05-06 Tessera, Inc. Method of making components with releasable leads
JP2002507765A (ja) * 1998-03-18 2002-03-12 イー−インク コーポレイション 電気泳動ディスプレイおよびそのディスプレイにアドレスするためのシステム
CA2330950A1 (en) * 1998-05-12 1999-11-18 E Ink Corporation Microencapsulated electrophoretic electrostatically-addressed media for drawing device applications
US6066513A (en) * 1998-10-02 2000-05-23 International Business Machines Corporation Process for precise multichip integration and product thereof
US6312304B1 (en) * 1998-12-15 2001-11-06 E Ink Corporation Assembly of microencapsulated electronic displays
US6291896B1 (en) * 1999-02-16 2001-09-18 Alien Technology Corporation Functionally symmetric integrated circuit die
US6468638B2 (en) * 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6504524B1 (en) * 2000-03-08 2003-01-07 E Ink Corporation Addressing methods for displays having zero time-average field
US6623579B1 (en) * 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
US6527964B1 (en) * 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
US6420266B1 (en) * 1999-11-02 2002-07-16 Alien Technology Corporation Methods for creating elements of predetermined shape and apparatuses using these elements
US20020060321A1 (en) * 2000-07-14 2002-05-23 Kazlas Peter T. Minimally- patterned, thin-film semiconductor devices for display applications
US6780696B1 (en) * 2000-09-12 2004-08-24 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
US6291266B1 (en) * 2000-11-29 2001-09-18 Hrl Laboratories, Llc Method for fabricating large area flexible electronics
US6611237B2 (en) * 2000-11-30 2003-08-26 The Regents Of The University Of California Fluidic self-assembly of active antenna
US6417025B1 (en) * 2001-04-02 2002-07-09 Alien Technology Corporation Integrated circuit packages assembled utilizing fluidic self-assembly
JP2003005212A (ja) 2001-06-20 2003-01-08 Seiko Instruments Inc 単結晶シリコントランジスタ素子を有する液晶表示装置およびその製造方法
US6731353B1 (en) * 2001-08-17 2004-05-04 Alien Technology Corporation Method and apparatus for transferring blocks
US7033842B2 (en) 2002-03-25 2006-04-25 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus and electronic component mounting method
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
JP2004039897A (ja) * 2002-07-04 2004-02-05 Toshiba Corp 電子デバイスの接続方法
US6969690B2 (en) * 2003-03-21 2005-11-29 The University Of North Carolina At Chapel Hill Methods and apparatus for patterned deposition of nanostructure-containing materials by self-assembly and related articles
US7244326B2 (en) * 2003-05-16 2007-07-17 Alien Technology Corporation Transfer assembly for manufacturing electronic devices
US7133254B2 (en) * 2003-05-30 2006-11-07 Hitachi Global Storage Technologies Netherlands B.V. Magnetic recording head with heating device
DE10325559B3 (de) * 2003-06-05 2004-12-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zum Herstellen eines Systems mit einer an einer vorbestimmten Stelle einer Oberfläche eines Substrats aufgebrachten Komponente
US7364985B2 (en) * 2003-09-29 2008-04-29 Micron Technology, Inc. Method for creating electrical pathways for semiconductor device structures using laser machining processes
JP3978189B2 (ja) * 2004-01-23 2007-09-19 松下電器産業株式会社 半導体装置の製造方法及びその製造装置
JP2005229042A (ja) 2004-02-16 2005-08-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20060011712A1 (en) * 2004-07-15 2006-01-19 International Business Machines Corporation Improved decal solder transfer method
US7251882B2 (en) * 2004-09-03 2007-08-07 Eastman Kodak Company Method for assembling micro-components to binding sites
US7629026B2 (en) * 2004-09-03 2009-12-08 Eastman Kodak Company Thermally controlled fluidic self-assembly
JP2006113258A (ja) * 2004-10-14 2006-04-27 Sony Corp 部品実装装置及び部品実装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7814648B2 (en) 2008-11-26 2010-10-19 Panasonic Corporation Method of disposing an electronic device on an electrode formed on substrate
KR20200013565A (ko) * 2017-10-13 2020-02-07 마븐 옵트로닉스 씨오., 엘티디. 마이크로-컴포넌트 디바이스의 대량 배열을 위한 방법 및 시스템
US10748792B2 (en) 2017-10-13 2020-08-18 Maven Optronics Co., Ltd. Method and system for mass arrangement of micro-component devices
KR20220141255A (ko) * 2021-04-12 2022-10-19 포항공과대학교 산학협력단 반도체성 2차원 물질 기반 트랜지스터 제조방법

Also Published As

Publication number Publication date
US20090265929A1 (en) 2009-10-29
US8646173B2 (en) 2014-02-11
US7730610B2 (en) 2010-06-08
JPWO2007037381A1 (ja) 2009-04-16
KR100873765B1 (ko) 2008-12-15
JP4149507B2 (ja) 2008-09-10
WO2007037381A1 (ja) 2007-04-05
CN101310373A (zh) 2008-11-19
CN101310373B (zh) 2012-01-25
US20100147441A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
KR100873765B1 (ko) 전자 회로 구성 부재의 마운트 방법 및 마운트 장치
US7528004B2 (en) Method for mounting anisotropically-shaped members
CN1976869B (zh) 用于维持微细结构体的结构体、半导体装置、tft驱动电路、面板、显示器、传感器及它们的制造方法
US20070269924A1 (en) Patterning nanowires on surfaces for fabricating nanoscale electronic devices
US7709291B2 (en) Method of disposing selectively two types of substances on surface of substrate
JP4996846B2 (ja) 電界効果トランジスタ及びその製造方法
JP4961819B2 (ja) 電界効果トランジスタ及びその製造方法
US8440518B2 (en) Method for manufacturing a pattern formed body, method for manufacturing a functional element, and method for manufacturing a semiconductor element
US7867563B2 (en) Component mounting method
KR20070048607A (ko) 표면 에너지 패터닝된 기판 위에 유체를 브러시 페인팅하여형성된 고해상도 구조물
JP2002026014A (ja) 配線の形成方法
JP4204641B2 (ja) 粒子配置装置および粒子配置方法
JP2008229489A (ja) 微粉末の塗布装置及びそれを用いた微粉末の塗布方法
JP2010145441A (ja) 部材のマウント方法
JP2004342741A (ja) 膜形成方法、配線形成方法、電気光学装置の製造方法、電気光学装置、電子機器
JP2004342740A (ja) 膜形成方法、配線形成方法、電気光学装置の製造方法、電気光学装置、電子機器

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 12