KR20080045966A - 박막 트랜지스터 기판 및 이의 제조 방법 - Google Patents

박막 트랜지스터 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20080045966A
KR20080045966A KR1020060115295A KR20060115295A KR20080045966A KR 20080045966 A KR20080045966 A KR 20080045966A KR 1020060115295 A KR1020060115295 A KR 1020060115295A KR 20060115295 A KR20060115295 A KR 20060115295A KR 20080045966 A KR20080045966 A KR 20080045966A
Authority
KR
South Korea
Prior art keywords
gate
electrode
wiring
forming
data
Prior art date
Application number
KR1020060115295A
Other languages
English (en)
Inventor
신원석
박홍식
정종현
홍선영
김봉균
이병진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060115295A priority Critical patent/KR20080045966A/ko
Publication of KR20080045966A publication Critical patent/KR20080045966A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

식각마스크 수가 감소되되 불량이 최소화된 박막 트랜지스터 기판 및 이의 제조 방법이 제공된다. 박막 트랜지스터 기판은, 절연 기판 상에 형성되고, 제1 게이트 배선용 도전 물질과 제2 게이트 배선용 도전 물질로 이루어진, 게이트선, 게이트 전극 및 유지 전극, 및 제1 게이트 배선용 도전 물질로 이루어진 게이트 끝단을 포함하는 게이트 배선과, 게이트선과 교차하는 데이터선, 게이트 전극 상에 서로 이격되어 형성된 소스 전극과 드레인 전극을 포함하는 데이터 배선과, 드레인 전극과 전기적으로 접속되는 화소 전극과, 게이트 끝단과 전기적으로 접속되고, 화소 전극과 동일한 물질로 이루어진 보조 게이트 끝단을 포함한다.
화소 전극, 식각, 비정질 ITO

Description

박막 트랜지스터 기판 및 이의 제조 방법{Thin film transistor substrate and method of fabricating the same}
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 1b는 도 1a의 박막 트랜지스터 기판을 A-A'선을 따라 자른 단면도이다.
도 2 내지 도 10은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 단계별로 나타낸 단면도이다.
도 11은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 화소 전극 형성 시 식각액에 의한 게이트 배선의 손상 여부를 나타낸 개략도이다.
(도면의 주요부분에 대한 부호의 설명)
10: 절연 기판 22_1, 22_2: 게이트선
24_1, 24_2: 복층 게이트 끝단 24_1: 게이트 끝단
26_1, 26_2: 게이트 전극 27_1, 27_2: 유지 전극
28: 유지 전극선 30: 게이트 절연막
40: 액티브층 55, 56: 저항성 접촉층
62: 데이터선 65: 소스 전극
66: 드레인 전극 67: 드레인 전극 확장부
68: 데이터 끝단 82: 화소 전극
84: 보조 게이트 끝단 88: 보조 데이터 끝단
92: 스페이서
본 발명은 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 식각마스크 수를 감소시키면서도 불량이 감소된 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 개의 기판에 각각 구비되어 있는 형태이다. 이 중에서도, 하나의 기판(박막 트랜지스터 기판)에는 복수의 화소 전극이 매트릭스(matrix) 형태로 배열되어 있고 다른 기판(공통 전극 기판)에는 하나의 공통 전극이 기판 전면을 덮고 있다. 이러한 액정 표시 장치에서 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 박막 트랜지스터 기판에는 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자소자인 박막 트랜지스터를 각 화소 전극에 연결하고, 이 박막 트 랜지스터를 제어하기 위한 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터선(data line) 등 다수의 배선 및 절연막을 형성한다.
이러한 다수의 배선 및 절연막을 형성하기 위해서는 복수의 식각마스크가 요구되어 박막 트랜지스터 기판 제조 시 공정 시간과 비용 절감을 저해한다.
식각마스크 수를 감소시키기 위해 리프트 오프법이 연구되고 있으나, 화소 전극용 도전 물질의 리프트 오프 시 불량이 발생하는 경우가 많다.
따라서, 식각마스크 수를 감소시키는 한편, 불량률을 감소시킬 필요가 있다.
본 발명이 이루고자 하는 기술적 과제는 식각마스크 수를 감소시키고, 식각에 의한 불량이 감소된 박막 트랜지스터 기판을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 이러한 박막 트랜지스터 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은, 절연 기판 상에 형성되고, 제1 게이트 배선용 도전 물질과 제2 게이트 배선용 도전 물질로 이루어진, 게이트선, 게이트 전극 및 유지 전극, 및 제1 게이트 배선용 도전 물질로 이루어진 게이트 끝단을 포함하는 게이트 배선과, 상기 게이트선과 교차하는 데이터선, 상기 게이트 전극 상에 서로 이격되어 형성된 소스 전극과 드레인 전극을 포함하는 데이터 배선과, 상기 드레인 전극과 전기적으로 접속되는 화소 전극과, 상기 게이트 끝단과 전기적으로 접속되고, 상기 화소 전극과 동일한 물질로 이루어진 보조 게이트 끝단을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은, 절연 기판 상에, 제1 게이트 배선용 도전 물질과 제2 게이트 배선용 도전 물질로 이루어진, 게이트선, 게이트 전극, 유지 전극, 및 복층 게이트 끝단을 포함하는 게이트 배선을 형성하는 단계와, 상기 게이트선과 교차하는 데이터선, 상기 게이트 전극 상에서 서로 이격되는 소스 전극과 드레인 전극을 포함하는 데이터 배선을 형성하는 단계와, 상기 드레인 전극과 전기적으로 접속되는 화소 전극, 및 상기 게이트 끝단과 전기적으로 접속되는 보조 게이트 끝단을 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에 대해 설명한다.
먼저 도 1a 및 도 1b를 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 구조에 대해 설명한다. 도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이다. 도 1b는 도 1a의 박막 트랜지스터 기판을 A-A'선을 따라 자른 단면도이다.
절연 기판(10) 위에 게이트 신호를 전달하는 복수의 게이트 배선(22_1, 22_2, 24_1, 26_1, 26_2, 27_1, 27_2, 28)이 형성되어 있다. 게이트 배선(22_1, 22_2, 24_1, 26_1, 26_2, 27_1, 27_2, 28)은 가로 방향으로 뻗어 있는 게이트선(22_1, 22_2), 게이트선(22_1, 22_2)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선(22_1, 22_2)으로 전달하는 게이트 끝단(24_1), 게이트선(22_1, 22_2)에 연결되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26_1, 26_2), 게이트선(22_1, 22_2)과 평행하게 형성되어 있는 유지 전극(27_1, 27_2) 및 유지 전극선(28)을 포함한다.
게이트 끝단(24_1)은 단일층으로 형성되어 있으며, 비정질 ITO와 같은 물질을 하드 베이크(hard bake)하여 형성된 제1 게이트 배선용 도전 물질, 예를 들어 ITO, 구체적으로는 폴리 ITO로 이루어질 수 있다. 게이트 끝단(24_1)은 예를 들어 550Å의 두께로 형성될 수 있다. 유지 전극선(28)은 화소 영역을 가로질러 가로 방향으로 뻗어 있으며, 유지 전극선(28)에 비해 너비가 넓게 형성되어 있는 유지 전 극(27_1, 27_2)이 연결된다. 유지 전극선(28)도 제1 및 제2 게이트 배선용 도전 물질로 이루어질 수 있다. 유지 전극(27_1, 27_2)은 후술하는 화소 전극(82)과 오버랩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다. 이와 같은 유지 전극(27_1, 27_2) 및 유지 전극선(28)의 모양 및 배치 등은 다양한 형태로 변형될 수 있으며, 유지 용량이 충분할 경우 형성되지 않을 수도 있다.
게이트 끝단(24_1)을 제외한 게이트 배선(22_1, 22_2, 26_1, 26_2, 27_1, 27_2, 28)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다.
본 실시예의 게이트 끝단(24_1)을 제외한 게이트 배선(22_1, 22_2, 26_1, 26_2, 27_1, 27_2, 28)은 물리적 성질이 다른 제1 게이트 배선용 도전 물질과 제2 게이트 배선용 도전 물질을 포함하는 다중막 구조를 가진다. 이러한 다중막은 제1 게이트 배선용 도전 물질과 제2 게이트 배선용 도전 물질로 이루어질 수 있다. 제1 게이트 배선용 도전 물질은, 게이트 끝단(24_1)과 동일한 물질, 즉 예를 들어 폴리 ITO로 이루어질 수 있다. 이러한 폴리 ITO는 후술하는 데이터 배선용 도전막 및 화소 전극용 도전 물질에 대한 내식각 특성이 우수하여 이들을 식각할 때 식각되어 손상되지 않는 특성을 가진다. 제2 게이트 배선용 도전 물질은 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진 상부 물질 및 게이트 끝 단(24_1)을 제외한 게이트 배선(22_1, 22_2, 26_1, 26_2, 27_1, 27_2, 28)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진 하부 물질로 이루어질 수 있다. 이러한 조합의 좋은 예로는 예를 들어 2500Å의 두께를 가지는 알루미늄 하부 물질과 예를 들어 500Å의 두께를 가지는 몰리브덴 상부 물질로 이루어진 제2 게이트 배선용 도전 물질을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 끝단(24_1)을 제외한 게이트 배선(22_1, 22_2, 26_1, 26_2, 27_1, 27_2, 28)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
기판(10), 게이트 배선(22_1, 22_2, 24_1, 26_1, 26_2, 27_1, 27_2, 28)의 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막 패턴(32)이 형성되어 있다.
게이트 절연막 패턴(32) 상부에는 수소화 비정질 규소 또는 다결정 규소 등의 반도체로 이루어진 액티브층 패턴(42, 43, 44, 48)이 게이트선(22_1, 22_2) 및 후술하는 데이터 배선(62, 65, 66, 67, 68)과 오버랩되도록 선 모양으로 형성되어 있으며, 액티브층 패턴(42, 43, 44, 48)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등의 물질로 이루어진 저항성 접촉층 패턴(55, 56)이 각각 형성되어 있다.
저항성 접촉층 패턴(55, 56) 위에는 데이터 배선(62, 65, 66, 67, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 67, 68)은 세로 방향으로 형성되어 게이트선(22_1, 22_2)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이 며 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝으로부터 연장되어 외부로부터의 화상 신호를 인가받는 데이터 끝단(68), 소스 전극(65)과 이격되어 있으며 게이트 전극(26_1, 26_2) 또는 박막 트랜지스터의 채널부에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 화소 전극(82)과 접촉하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.
이러한 데이터 배선(62, 65, 66, 67, 68)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
소스 전극(65)은 액티브층 패턴(42, 43, 44, 48)과 적어도 일부분이 오버랩되고, 드레인 전극(66)은 게이트 전극(26_1, 26_2)을 중심으로 소스 전극(65)과 대향하며 액티브층 패턴(42, 43, 44, 48)과 적어도 일부분이 오버랩된다. 여기서, 저항성 접촉층 패턴(55, 56)은 그 하부의 액티브층 패턴(42, 43, 44, 48)과, 그 상부의 소스 전극(65) 및 드레인 전극(66) 사이에 개재되며 접촉 저항을 낮추어 주는 역할을 한다.
드레인 전극 확장부(67)는 드레인 전극(66)으로부터 연장되어 폭이 확장되어 있으며, 화소 전극(82)과 직접 접촉한다.
화소 전극(82)은 상술한 드레인 전극(66) 또는 드레인 전극 확장부(67)와 전기적으로 접속된다. 화소 전극(82)은 유지 전극(27_1, 27_2) 또는 데이터 배선(62, 65, 66, 67, 68)과 오버랩되는 영역을 제외하고는 절연 기판(10) 바로 위에 형성될 수 있다. 본 실시예의 화소 전극(82)은 예를 들어 비정질 ITO 또는 IZO로 이루어진 화소 전극용 도전 물질을 식각하여 형성된다. 이들 물질은 왕수와 같은 강산을 이용하지 않고서도 용이하게 식각할 수 있다.
보조 게이트 끝단(84)은 게이트 끝단(24_1) 바로 위에 형성되어 게이트 끝단(24_1)을 전부 오버랩하도록 형성될 수 있다. 한편, 보조 데이터 끝단(88)은 데이터 끝단(68) 바로 위에 형성될 수 있다. 보조 게이트 끝단(84) 및 보조 데이터 끝단(88)은 화소 전극용 도전 물질과 동일한 물질, 즉 ITO 또는 IZO를 식각하여 형성된다.
상술한 소스 전극(65)과 드레인 전극(66)의 이격 공간에는 액티브층 패턴(42, 43, 44, 48)이 노출되어 있으므로, 소스 전극(65)과 드레인 전극(66) 상에는 이를 보호하기 위해 스페이서(92)가 형성될 수 있다. 스페이서(92)는 소스 전극(65)과 드레인 전극(66)의 이격 공간에 노출된 액티브층 패턴(44)을 보호하는 역할을 한다. 또한, 스페이서(92)는 박막 트랜지스터 기판(100)과 제2 기판(미도시)의 셀 갭을 유지하는 역할도 한다. 이러한 스페이서(92)는 예를 들어 컬럼 스페이서일 수 있으며, 그 형상은 예를 들어 사다리꼴기둥 형상, 원기둥 형상, 십자기둥 형상 등일 수 있으나, 스페이서(92)의 형상이 이에 한정되는 것이 아님은 물론이다.
이하, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 2 내지 도 11 및 도 1a와 도 1b를 참조하여 상세히 설명한다. 도 2 내지 도 10은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 단계별로 나타낸 단면도이다. 도 11은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 화소 전극 형성 시 식각액에 의한 게이트 배선의 손상 여부를 나타낸 개략도이다.
먼저 도 2에 도시된 바와 같이, 절연 기판(10) 상에 하드 베이크를 수행하지 않은 제1 게이트 배선용 도전 물질 및 제2 게이트 배선용 도전 물질을 예를 들어 스퍼터링 등의 방법으로 증착하고 예를 들어, 인산, 질산 및 초산을 포함하는 식각액을 이용하여 식각한다. 하드 베이크를 수행하지 않은 제1 게이트 배선용 도전 물질은 예를 들어, 비정질 ITO로 이루어진다. 이후 하드 베이크를 수행하여 비정질 ITO를 제1 게이트 배선용 도전 물질, 즉 예를 들어 폴리 ITO로 변화시킨다. 이러한 폴리 ITO는 후술하는 데이터 배선(62, 65, 66, 67, 68) 및 화소 전극용 도전 물질 식각 공정 중에 손상되지 않는다.
이와 같이 하면, 게이트선(22_1, 22_2), 게이트 전극(26_1, 26_2), 복층 게이트 끝단(24-1, 24-2), 유지 전극(27_1, 27_2) 및 유지 전극선(28)을 포함하는 게이트 배선(22_1, 22_2, 24_1, 24_2, 26_1, 26_2, 27_1, 27_2, 28)이 형성된다.
이어서, 도 3에 나타낸 바와 같이, 상기 결과물 상에 질화 규소로 이루어진 게이트 절연막(30), 액티브층(40) 및 도핑된 비정질 규소층(50)을 예컨대, 화학 기상 증착법을 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내 지 600Å의 두께로 연속 증착한다. 이어서, 도핑된 비정질 규소층(50) 위에 스퍼터링 등의 방법으로 데이터 배선용 도전막(60)을 형성한다.
이어서 상기 데이터 배선용 도전막(60)의 상부에 포토레지스트(110)를 도포한다.
이어서, 도 4에 나타낸 바와 같이, 식각마스크를 통하여 포토레지스트(도 3의 110 참조)에 빛을 조사한 후 현상하여, 포토레지스트 패턴(112, 114)을 형성한다. 이때, 포토레지스트 패턴(112, 114) 중에서 박막 트랜지스터의 채널부, 즉 소스 전극(도 8의 65 참조)과 드레인 전극(도 8의 66 참조) 사이, 유지 전극(27_1, 27_2) 및 게이트선(22_1, 22_2) 상부에 위치한 제2 영역(114)은 데이터 배선부, 즉 데이터 배선이 형성될 부분에 위치한 제1 영역(112)보다 두께가 작게 되도록 하며, 채널부, 유지 전극(27_1, 27_2) 및 게이트선(22_1, 22_2) 상부와 데이터 배선부를 제외한 기타 부분의 포토레지스트는 모두 제거한다. 이때, 제2 영역(114)의 두께와 제1 영역(112)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제2 영역(114)의 두께를 제1 영역(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000Å 이하인 것이 좋다.
이와 같이, 위치에 따라 포토레지스트 패턴(112, 114)의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용 하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 포토레지스트에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되지만, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 포토레지스트를 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 포토레지스트를 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이어서, 도 5에 도시한 바와 같이, 포토레지스트 패턴(112, 114)을 식각마스크로 이용하여, 데이터 배선용 도전막(60)에 대한 식각을 진행한다.
이렇게 하면, 채널부 및 유지 전극(27_1, 27_2) 상부와 데이터 배선부의 도전막 패턴(62, 64, 68) 및 게이트선(22_1, 22_2) 상부의 데이터 배선용 도전막 패턴(63)만이 남고, 기타 부분의 데이터 배선용 도전막(도 4의 60 참조)은 모두 제거되어 그 하부의 도핑된 비정질 규소층(50)이 드러난다. 이때 남은 도전막 패턴(62, 63, 64, 68)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(도 1b의 62, 65, 66, 67, 68 참조)의 형태와 동일하다.
이어서, 도 5 및 도 6을 참조하면, 채널부 및 유지 전극(27_1, 27_2) 상부와 데이터 배선부 및 게이트선(22_1, 22_2) 상부를 제외한 기타 부분의 노출된 도핑된 비정질 규소층(50), 그 하부의 액티브층(40) 및 그 하부의 게이트 절연막(30)을 건식 식각 방법으로 동시에 제거한다. 이때의 식각은 포토레지스트 패턴(112, 114)과 도핑된 비정질 규소층(50), 액티브층(40) 및 게이트 절연막(30)이 동시에 식각되는 조건하에서 행할 수 있다. 이 경우 식각 기체는 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용할 수 있다. 이렇게 하면, 데이터선(62), 게이트선(22_1, 22_2) 상부의 데이터 배선용 도전막 패턴(63), 소스/드레인용 도전막 패턴(64) 및 데이터 끝단(68)이 형성되고, 그 하부에 저항성 접촉층 패턴(52, 53, 54, 58)이 위치하며, 그 하부에 액티브층 패턴(42, 43, 44, 48), 및 그 하부의 게이트 절연막 패턴(32)이 위치한다. 기타 부분의 도핑된 비정질 규소층(50), 액티브층(40) 및 게이트 절연막(30)은 제거되어 그 하부의 절연 기판(10)이 드러난다. 본 단계에서는 제2 영역(114)도 함께 제거될 수 있다.
이어서, 도 7에 나타낸 바와 같이, 두께가 얇은 제2 영역(도 6의 114 참조)을 에치백(etch back)하여 제거한다. 이 경우 제1 영역(112)의 두께도 얇아질 수 있다. 제2 영역은 도 6의 단계에서 제거될 수도 있음은 전술한 바와 같다.
이어서, 도 7 및 도 8을 참조하면, 제1 영역(112)을 식각마스크로 이용하여, 게이트선(22_1, 22_2) 상부의 데이터 배선용 도전막 패턴(63), 채널부 및 유지 전극(27_1, 27_2) 상부의 소스/드레인용 도전막 패턴(64)을 예를 들어 인산, 질산 및 초산을 주성분으로 하는 식각액을 이용하여 식각한다. 이렇게 하면, 서로 이격된 소스 전극(65)과 드레인 전극(66)이 형성된다. 이와 함께 복층 게이트 끝단(24-1, 24-2)의 제2 게이트 배선용 도전 물질도 식각되어 제거되어 제1 게이트 배선용 도전 물질로 이루어진 게이트 끝단(24_1)이 형성된다. 이 경우 하드 베이크로 인해 폴리 ITO로 변화한 제1 게이트 배선용 도전 물질은 식각 과정에서 손상되지 않는다. 이어서, 게이트선(22_1, 22_2) 상부의 데이터 배선용 도전막 패턴(63), 채널부 및 유지 전극(27_1, 27_2) 상부의 소스/드레인용 도전막 패턴(64)의 식각 후 그 하부의 채널부 및 게이트선(22_1, 22_2) 상부의 저항성 접촉층 패턴(53, 54)도 예를 들어 건식 식각 방법으로 식각하여 제거한다. 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 진성 비정질 규소로 이루어진 게이트선(22_1, 22_2) 상부의 액티브층 패턴(43) 및 채널부의 액티브층 패턴(44)을 남길 수 있다. 이때, 액티브층 패턴(44)의 일부가 제거되어 두께가 작아질 수 있다. 이로서 저항성 접촉층 패턴(55, 56)이 완성되며, 그 하부의 액티브층 패턴(44)이 노출된다.
이어서, 도 8 및 도 9를 참조하면, 스트리퍼(striper)를 이용하여 제1 영역(112)을 제거한다.
이어서, 도 10 및 도 11을 참조하면, 400Å 내지 500Å 두께로 화소 전극용 도전 물질, 예를 들어 비정질 ITO 또는 IZO를 상술한 도 9의 단계를 거친 절연 기판(10)의 전면(全面)에 증착하고 식각액을 이용하여 식각하여 드레인 전극 확장부(67)와 연결된 화소 전극(82), 게이트 끝단(24_1)과 연결된 보조 게이트 끝단(84) 및 데이터 끝단(68)과 연결된 보조 데이터 끝단(88)을 형성한다. 결과적으 로 화소 전극(82)은 드레인 전극 확장부(67), 유지 전극(27_1, 27_2) 상부에 형성되며, 그 이외의 화소 영역에서는 절연 기판(10)의 바로 위에 형성된다. 또한, 보조 게이트 끝단(84)은 게이트 끝단(24_1)의 바로 위에 형성되어 게이트 끝단(24_1)을 전부 오버랩하며, 보조 데이터 끝단(88)은 데이터 끝단(68)의 바로 위에 형성된다.
이와 같이 화소 전극용 도전 물질을 도포하고 이를 식각액을 이용하여 패터닝함으로써, 마스크 수를 감소시키면서도, 리프트 오프법을 이용하지 않고 화소 전극(82) 등을 패터닝하여 박막 트랜지스터 기판(도 1a의 100 참조)의 불량을 감소시킬 수 있다. 즉, 리프트 오프법은 적층된 화소 전극용 도전 물질의 스텝 커버리지(step coverage)가 우수한 경우, 스트리퍼가 화소 전극용 도전막을 통과할 수 없어 포토레지스트 패턴과 접촉하지 못할 수 있으므로, 화소 전극용 도전 물질을 패터닝하기 어렵고, 리프트 오프되지 않은 화소 전극용 도전 물질이 박막 트랜지스터 기판에 불량을 일으키지만, 본 실시예에 따른 제조 방법은 리프트 오프법 없이 직접 화소 전극용 도전 물질을 식각하여 패터닝하므로 이러한 불량이 감소되거나 방지될 수 있다.
이 경우 식각액은 황산, 질산 및 초순수를 포함한다. 식각액 중 황산은 전체 식각액에 대하여 1~20 중량%, 질산은 1~10 중량%, 초순수는 70~98 중량% 함유될 수 있다. 또한, 식각액 중에는 첨가재가 전체 식각액에 대하여 5~10 중량% 함유될 수 있으며, 이 경우 초순수의 함량은 부가된 첨가재의 양만큼 감소시킨다. 이 경우 식각 시간은 3분 이내에서 수행할 수 있다. 이러한 식각액은 약산성을 띄는 식각액으 로서, 비정질 ITO 또는 IZO만 식각되며, 비정질 ITO 또는 IZO 식각 시 폴리 ITO나 몰리브덴 및 알루미늄 등은 식각되지 않는다. 따라서, 화소 전극(82) 등의 형성을 위하여 별도의 보호막(미도시) 없이 이러한 식각액을 이용하여 화소 전극용 도전 물질을 식각하더라도 몰리브덴 및 알루미늄을 포함하는 게이트선(22_1, 22_2), 게이트 전극(26_1, 26_2) 및 데이터 배선(62, 65, 66, 67, 68)이나, 폴리 ITO로 이루어진 게이트 끝단(24_1)이 손상되지 않는다.
도 11을 참조하면, 상술한 본 실시예의 식각액으로 화소 전극용 도전 물질을 식각하는 경우 몰리브덴과 알루미늄으로 이루어진 배선의 손상 정도를 확인할 수 있다. 식각을 실시하기 전(0분), 식각 실시 후 5분, 식각 실시 후 15분 후의 몰리브덴과 알루미늄으로 이루어진 배선의 손상 정도를 비교해보면, 식각 실시 전의 경우와 비교하여 식각 실시 후 5분 또는 15분이 경과하더라도 배선의 손상은 거의 없는 것을 확인할 수 있다. 일반적으로 화소 전극용 도전 물질을 식각하는 시간은 3분 이내임을 고려할 때, 본 실시예의 식각액으로 화소 전극용 도전 물질을 식각하더라도 다른 배선에는 손상을 주지 않는 것을 확인할 수 있다.
이어서 도 1b를 참조하면, 소스 전극(65)과 드레인 전극(66)의 이격 공간을 차단하는 스페이서(92)를 형성한다. 이러한 스페이서(92)는 감광성 유기물을 패터닝하여 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 박막 트랜지스터 기판 및 이의 제조 방법에 의하면, 마스크 수가 감소되는 한편, 리프트 오프법을 이용하지 않아 화소 전극 형성 시 야기될 수 있는 불량을 감소시킬 수 있다.

Claims (12)

  1. 절연 기판 상에 형성되고, 제1 게이트 배선용 도전 물질과 제2 게이트 배선용 도전 물질로 이루어진, 게이트선, 게이트 전극 및 유지 전극, 및 제1 게이트 배선용 도전 물질로 이루어진 게이트 끝단을 포함하는 게이트 배선;
    상기 게이트선과 교차하는 데이터선, 상기 게이트 전극 상에 서로 이격되어 형성된 소스 전극과 드레인 전극을 포함하는 데이터 배선;
    상기 드레인 전극과 전기적으로 접속되는 화소 전극; 및
    상기 게이트 끝단과 전기적으로 접속되고, 상기 화소 전극과 동일한 물질로 이루어진 보조 게이트 끝단을 포함하는 박막 트랜지스터 기판.
  2. 제1 항에 있어서,
    상기 화소 전극은 비정질 ITO 또는 IZO로 이루어진 박막 트랜지스터 기판.
  3. 제1 항에 있어서,
    상기 보조 게이트 끝단은 상기 게이트 끝단 바로 위에 형성되는 박막 트랜지스터 기판.
  4. 제1 항에 있어서,
    상기 데이터선으로부터 연장되어 형성된 데이터 끝단; 및
    상기 데이터 끝단 바로 위에 형성되고, 상기 화소 전극과 동일한 물질로 이루어진 보조 데이터 끝단을 더 포함하는 박막 트랜지스터 기판.
  5. 제1 항에 있어서,
    상기 소스 전극과 상기 드레인 전극 상에 형성되어, 상기 소스 전극과 상기 드레인 전극의 이격 공간을 차단하는 스페이서를 더 포함하는 박막 트랜지스터 기판.
  6. 절연 기판 상에, 제1 게이트 배선용 도전 물질과 제2 게이트 배선용 도전 물질로 이루어진, 게이트선, 게이트 전극, 유지 전극, 및 복층 게이트 끝단을 포함하는 게이트 배선을 형성하는 단계;
    상기 게이트선과 교차하는 데이터선, 상기 게이트 전극 상에서 서로 이격되는 소스 전극과 드레인 전극을 포함하는 데이터 배선을 형성하는 단계; 및
    상기 드레인 전극과 전기적으로 접속되는 화소 전극, 및 상기 게이트 끝단과 전기적으로 접속되는 보조 게이트 끝단을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  7. 제6 항에 있어서,
    상기 데이터 배선을 형성하는 단계는,
    상기 게이트 배선 및 상기 절연 기판 상에 게이트 절연막, 액티브층, 도핑된 비정질 규소층, 데이터 배선용 도전막, 및 제1 영역과 상기 제1 영역보다 두께가 작은 제2 영역으로 이루어진 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 사용하여, 상기 데이터 배선용 도전막, 상기 도핑된 비정질 규소층, 상기 액티브층 및 상기 게이트 절연막을 순서대로 식각하여, 데이터 배선용 도전막 패턴, 저항성 접촉층 패턴, 액티브층 패턴 및 게이트 절연막 패턴을 형성하는 단계;
    상기 제2 영역을 제거하는 단계; 및
    상기 제1 영역을 식각마스크로 사용하여, 상기 유지 전극 상의 데이터 배선용 도전막 패턴 및 상기 복층 게이트 끝단의 상기 제2 게이트 배선용 도전 물질을 제거하고, 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  8. 제7 항에 있어서,
    상기 화소 전극 및 상기 보조 게이트 끝단을 형성하는 단계는 상기 소스 전극 및 상기 드레인 전극이 형성된 상기 절연 기판의 전면에 화소 전극용 도전 물질을 형성하고, 식각액을 사용하여 식각하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  9. 제8 항에 있어서,
    상기 화소 전극용 도전 물질은 비정질 ITO 또는 IZO로 이루어진 박막 트랜지 스터 기판의 제조 방법.
  10. 제9 항에 있어서,
    상기 식각액은 황산, 질산 및 초순수를 포함하고, 상기 식각액은 전체 식각액에 대하여, 상기 황산 1~20 중량%, 상기 질산 1~10 중량% 및 상기 초순수 70~98 중량%를 포함하는 박막 트랜지스터 기판의 제조 방법.
  11. 제7 항에 있어서,
    상기 화소 전극 및 상기 보조 게이트 끝단을 형성하는 단계는 상기 데이터 끝단과 전기적으로 접속되는 보조 데이터 끝단을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  12. 제6 항에 있어서,
    상기 화소 전극 및 상기 보조 게이트 끝단을 형성하는 단계 이후에, 상기 소스 전극과 상기 드레인 전극의 이격 공간을 차단하는 스페이서를 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
KR1020060115295A 2006-11-21 2006-11-21 박막 트랜지스터 기판 및 이의 제조 방법 KR20080045966A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060115295A KR20080045966A (ko) 2006-11-21 2006-11-21 박막 트랜지스터 기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060115295A KR20080045966A (ko) 2006-11-21 2006-11-21 박막 트랜지스터 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080045966A true KR20080045966A (ko) 2008-05-26

Family

ID=39663141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060115295A KR20080045966A (ko) 2006-11-21 2006-11-21 박막 트랜지스터 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080045966A (ko)

Similar Documents

Publication Publication Date Title
KR101124569B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR20080109998A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101484063B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US20100245735A1 (en) Array substrate and manufacturing method thereof
KR101300183B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101474774B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US6885425B2 (en) Active plate for a display device having a conductive layer with increased conductivity
KR101626029B1 (ko) 박막 트랜지스터 표시판
KR101492538B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101626899B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102285754B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조방법
KR20130039945A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20070038331A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080045966A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100783608B1 (ko) 인듐징크옥사이드 식각액 조성물 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법
KR20080030798A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101012786B1 (ko) 액정 표시 장치
KR20070008257A (ko) 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
KR20010073773A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20020010213A (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20080047166A (ko) 박막 트랜지스터 기판의 제조 방법
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080045961A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100997969B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination