KR20080038013A - Mounting device and mounting method for the semiconductor chip - Google Patents

Mounting device and mounting method for the semiconductor chip Download PDF

Info

Publication number
KR20080038013A
KR20080038013A KR1020070100367A KR20070100367A KR20080038013A KR 20080038013 A KR20080038013 A KR 20080038013A KR 1020070100367 A KR1020070100367 A KR 1020070100367A KR 20070100367 A KR20070100367 A KR 20070100367A KR 20080038013 A KR20080038013 A KR 20080038013A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
mounting
alignment mark
mark position
chip
Prior art date
Application number
KR1020070100367A
Other languages
Korean (ko)
Other versions
KR101390890B1 (en
Inventor
요시유키 아라이
고지 니시무라
겐지 하마카와
Original Assignee
도레 엔지니아린구 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도레 엔지니아린구 가부시키가이샤 filed Critical 도레 엔지니아린구 가부시키가이샤
Publication of KR20080038013A publication Critical patent/KR20080038013A/en
Application granted granted Critical
Publication of KR101390890B1 publication Critical patent/KR101390890B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

A method and an apparatus for mounting a semiconductor chip are provided to decrease a tact time of a mounting apparatus by using the same mounting apparatus for mounting both a face down substrate and a face up surface. A mounting apparatus mounts a semiconductor chip on a predetermined position based on alignment marks, which are attached to the semiconductor chip and a substrate. While the semiconductor chip is supported, a chip recognition unit(4) pictures front and rear surfaces of the semiconductor chip. A pre-imaging unit pictures the semiconductor chip and the substrate before mounting the semiconductor chip on the substrate. A mounting unit(5) aligns the semiconductor chip on the substrate. A controller acquires alignment mark position information from a rear image of the semiconductor chip. When the rear surface of the semiconductor chip is pictured by the pre-imaging unit, the controller controls the mounting unit, such that the semiconductor chip is aligned based on the alignment mark position information.

Description

반도체 칩의 실장장치 및 실장방법{MOUNTING DEVICE AND MOUNTING METHOD FOR THE SEMICONDUCTOR CHIP}MOUNTING DEVICE AND MOUNTING METHOD FOR THE SEMICONDUCTOR CHIP}

본 발명은 반도체 칩을 기판(基板)에 실장(實裝)하는 실장장치 및 실장방법에 관한 것이다.The present invention relates to a mounting apparatus and a mounting method for mounting a semiconductor chip on a substrate.

일반적으로, 반도체 칩을 기판에 실장하는 실장장치에서는, 반도체 칩과 기판의 사이에 설치된 촬영수단에 의하여, 공급된 반도체 칩(이하 간단하게 칩이라고 한다)과 기판을 촬영하고, 얻어진 화상에 의거하여 얼라인먼트(alignment)를 한 후에 반도체 칩이 기판에 실장된다. 구체적으로는, 회로가 형성되는 반도체 칩의 회로형성면에는 얼라인먼트 마크가 부착되어 있고, 이들 얼라인먼트 마크의 화상(畵像)에 의거하여 얼라인먼트를 한 후에 반도체 칩이 기판에 실장된다.Generally, in the mounting apparatus which mounts a semiconductor chip on a board | substrate, the semiconductor chip (henceforth a chip hereafter) and board | substrate which were supplied by the imaging means provided between the semiconductor chip and the board | substrate are image | photographed based on the image obtained After alignment, the semiconductor chip is mounted on the substrate. Specifically, an alignment mark is attached to the circuit formation surface of the semiconductor chip on which the circuit is formed, and after the alignment is performed based on the image of these alignment marks, the semiconductor chip is mounted on the substrate.

여기에서 실장기판에는, 반도체 칩이 그 회로형성면을 상측으로 향한 상태(페이스 업 상태)로 실장되어 있는 실장기판(페이스 업 실장기판 ; face up 實裝基板)과, 회로형성면이 하측(기판측)을 향한 상태(페이스 다운 상태)로 실장되어 있는 실장기판(페이스 다운 실장기판 ; face down 實裝基板)이 있다.Here, the mounting substrate (face-up mounting substrate) on which the semiconductor chip is mounted in a state where the circuit formation surface faces upward (face up state) and the circuit formation surface are lower (substrate). There is a mounting substrate (face down mounting substrate) mounted in a state facing the side (face down state).

예를 들면, 페이스 다운 실장기판을 생산하는 경우에는, 실장 전에서는 반도체 칩의 얼라인먼트 마크가 하측을 향한 상태로 지지되어 있기 때문에, 이 얼라인먼트 마크에 의거하여 얼라인먼트할 수 있다. 또한 페이스 업 실장기판을 생산하는 경우에는, 실장 전에 있어서 반도체 칩의 얼라인먼트 마크가 상측을 향한 상태로 지지되어 있기 때문에, 얼라인먼트 마크를 눈으로 인식할 수 없어 이 얼라인먼트 마크에 의거하여 얼라인먼트할 수 없다.For example, when producing a face-down mounting substrate, since the alignment mark of the semiconductor chip is supported in the downward direction before mounting, alignment can be performed based on this alignment mark. In the case of producing a face-up mounting substrate, since the alignment mark of the semiconductor chip is supported in a state of facing upward before mounting, the alignment mark cannot be recognized by the eye, and the alignment mark cannot be aligned based on this alignment mark.

이와 같이 생산하는 실장기판의 타입에 의하여 반도체 칩의 얼라인먼트 마크가 부착된 면의 표리(表裏)가 역전하여 눈으로 인식할 수 없기 때문에, 종래의 실장장치는 페이스 업 실장기판 또는 페이스 다운 실장기판의 어느 일방만을 생산하도록 구성되어 있다. 또한 한편으로는, 얼라인먼트 마크를 직접 눈으로 인식할 수 없는 경우에, 예를 들면 특허문헌1과 같이 X선 촬영장치나 적외선 현미경 등을 사용하여 얼라인먼트 마크를 인식하는 방법도 생각되고 있다.Since the front and back of the surface on which the alignment mark of the semiconductor chip is attached are inverted according to the type of the mounting substrate produced in this way, the conventional mounting apparatus is not suitable for the face-up mounting board or the face-down mounting board. It is configured to produce only one side. On the other hand, when the alignment mark cannot be directly recognized by the eye, a method of recognizing the alignment mark by using an X-ray imaging apparatus, an infrared microscope or the like, for example, has been considered.

특허문헌1 : 일본국 공개특허공보 특개평11-183406호 공보Patent Document 1: Japanese Patent Application Laid-Open No. 11-183406

최근에는, 예를 들면 칩 임베디드 기판(chip embedded 基板)과 같이 반도체 칩을 기판에 삽입하는 타입의 박형(薄型)의 기판이 개발되어 있고, 이러한 칩 임베디드 기판에 관해서도 페이스 업 실장형과 페이스 다운 실장형이 요구되고 있다. 그러나 페이스 업, 페이스 다운의 두가지 형태에 대응하는 실장장치를 각각 준비하기 위하여는, 비용면과 장치의 설치 스페이스를 확보할 수 없다는 문제가 있다. 그 때문에 생산하는 실장기판의 타입에 따라 실장장치의 장치구성을 변경하여 사용할 필요가 있지만, 이러한 설비변경은 변경작업 및 조절작업에 매우 번거롭고 결과적으로 생산비용을 악화시키는 요인이 되어 있었다.In recent years, for example, a thin substrate of a type in which a semiconductor chip is inserted into a substrate, such as a chip embedded substrate, has been developed. A face up mount and a face down mount are also developed for such a chip embedded substrate. A brother is required. However, in order to prepare mounting devices corresponding to two types of face up and face down, there is a problem in that cost and space for installing the device cannot be secured. Therefore, it is necessary to change the device configuration of the mounting apparatus according to the type of mounting board to be produced, but such a change of equipment is very cumbersome for the change work and adjustment work and consequently deteriorates the production cost.

또한 상기 특허문헌1과 같이 X선 촬영장치나 적외선 현미경 등을 사용하는 경우에는, 장치의 구성이 복잡해짐과 아울러 얼라인먼트 마크의 인식에 시간을 필요로 하여 택트타임(tact time)이 길어진다고 하는 문제가 있었다.Moreover, when using an X-ray imaging apparatus, an infrared microscope, etc. like the said patent document 1, the structure of a device becomes complicated, and it requires a time for recognition of alignment mark, and the problem that the tact time becomes long is long. there was.

본 발명은, 상기한 문제점을 감안하여 이루어진 것으로서, 페이스 다운 실장기판과 페이스 업 실장기판의 어느쪽의 타입의 기판이여도 공통된 장치로 생산할 수 있을 뿐만 아니라, 택트타임의 단축을 도모할 수 있는 실장장치 및 실장방법을 제공하는 것을 목적으로 하고 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and it is possible to produce not only a substrate of either type of a face down mounting board and a face up mounting board but also to produce a common device and to reduce the tact time. It is an object to provide an apparatus and a mounting method.

상기 과제를 해결하기 위하여, 본 발명에 관한 실장장치는, 공급되는 반도체 칩의 한 면에 붙여진 얼라인먼트 마크와 기판에 붙여진 얼라인먼트 마크에 의거하여 반도체 칩을 기판의 소정의 위치에 실장하는 실장장치에 있어서, 반도체 칩이 지지된 상태에서 얼라인먼트 마크가 붙여진 상기 반도체 칩의 표면(表面)과 그 이면(裏面)을 촬영하는 칩 인식부와, 실장전의 반도체 칩 및 기판을 촬영하는 실장전 촬영장치와, 반도체 칩의 얼라인먼트를 하여 반도체 칩을 기판에 실장하는 실장부와, 이들을 구동제어하는 제어장치를 구비하고 있고, 상기 제어장치는, 상기 칩 인식부에 의해 얻어진 화상으로부터 반도체 칩의 이면의 화상에 있어서의 얼라인먼트 마크 위치정보를 취득하여, 상기 실장전 촬영장치에 의해 반도체 칩의 이면이 촬영되는 경우에는 상기 얼라인먼트 마크 위치정보에 의거하여 반도체 칩을 얼라인먼트하여 실장하도록 상기 실장부를 제어하는 것을 특징으로 하고 있다.MEANS TO SOLVE THE PROBLEM In order to solve the said subject, the mounting apparatus which concerns on this invention is a mounting apparatus which mounts a semiconductor chip in the predetermined position of a board | substrate based on the alignment mark affixed on one side of the semiconductor chip supplied, and the alignment mark affixed on the board | substrate. A chip recognition unit which photographs the surface and the back surface of the semiconductor chip with alignment marks attached thereto while the semiconductor chip is supported, a pre-mounting photographing apparatus which photographs the semiconductor chip and the substrate before mounting, and the semiconductor And a mounting unit for aligning the chip and mounting the semiconductor chip on the substrate, and a control device for driving control thereof, wherein the control device includes an image on the rear surface of the semiconductor chip from an image obtained by the chip recognition unit. Acquisition of the alignment mark position information, the shooting position before the mounting If the recording is to be the back surface of the semiconductor chip by there and wherein the control unit to the mounting on the basis of the alignment mark position information mounted to the alignment of the semiconductor chip.

상기 실장장치에 의하면, 얼라인먼트 마크가 붙여진 상기 반도체 칩의 표면과 그 이면을 촬영하여 얻어진 화상으로부터 이면의 화상에 있어서의 얼라인먼트 마크 위치정보를 취득함으로써, 실장시에 있어서 반도체 칩의 표면을 촬영할 수 없는 경우에는, 이 이면의 화상에 있어서의 얼라인먼트 마크 위치정보에 의거하여 얼라인먼트할 수 있다. 그 때문에 실장시에 있어서 반도체 칩의 표면을 촬영할 수 없는 경우에는, 얼라인먼트 마크 위치정보에 의거하여 얼라인먼트를 하고, 실장시에 있어서 반도체 칩의 표면을 촬영할 수 있는 경우에는, 표면의 화상에 있어서의 얼라인먼트 마크 위치에 의거하여 실장할 수 있다. 따라서 페이스 다운 실장기판과 페이스 업 실장기판의 어느쪽의 타입의 기판이여도 설비변경이나 조절작업을 하지 않고 공통된 실장장치로 생산할 수 있다. 또한 이면화상에 있어서의 얼라인먼트 정보에 의해 얼라인먼트 가능하게 되기 때문에, 종래와 같이 X선 촬영장치 등을 사용하여 반도체 칩의 표면의 얼라인먼트 마크를 인식하는 경우에 비하여 복잡한 장치구성이 불필요하게 됨과 아울러 얼라인먼트 마크를 인식하는 시간도 짧아지기 때문에, 실장장치의 택트타임을 단축시킬 수 있다.According to the said mounting apparatus, it is impossible to image the surface of a semiconductor chip at the time of mounting by acquiring the alignment mark position information in the image of the back surface from the image obtained by image | photographing the surface and the back surface of the said semiconductor chip to which the alignment mark was affixed. In this case, alignment can be performed based on the alignment mark position information in the image on the back side. Therefore, when the surface of the semiconductor chip cannot be photographed at the time of mounting, alignment is performed based on the alignment mark position information, and when the surface of the semiconductor chip can be photographed at the time of mounting, alignment in the surface image. It can be mounted based on the mark position. Therefore, any type of substrate, a face down mounting board or a face up mounting board, can be produced with a common mounting device without changing or adjusting equipment. In addition, since alignment can be performed by alignment information on the back image, a complicated device configuration becomes unnecessary and alignment mark is unnecessary as compared with the conventional case where the alignment mark on the surface of the semiconductor chip is recognized using an X-ray imaging apparatus or the like. Since the time for recognizing this is also shortened, the tact time of the mounting apparatus can be shortened.

구체적으로는, 상기 얼라인먼트 마크 위치정보는 상기 칩 인식부에서 얻어진 반도체 칩의 이면각부(裏面角部)에 있어서의 화상과 얼라인먼트 마크 위치를 대응시킨 얼라인먼트 기준화상이며, 상기 제어장치는, 이 얼라인먼트 기준화상을 상기 실장전 촬영장치로 촬영된 반도체 칩의 이면의 화상과 대조시킴으로써 실장전의 반도체 칩 이면에 있어서의 이면 얼라인먼트 마크 위치를 산출하고, 이 이면 얼라인먼트 마크 위치를 기준으로 하여 반도체 칩을 얼라인먼트하도록 상기 실장부를 구동제어하는 구성으로 하여도 좋다.Specifically, the alignment mark position information is an alignment reference image in which the image in the backside angle portion of the semiconductor chip obtained by the chip recognition unit corresponds to the alignment mark position, and the control device is the alignment reference. By contrasting the image with the image of the back surface of the semiconductor chip photographed by the pre-mounted imaging device, the back alignment mark position on the back surface of the semiconductor chip before mounting is calculated, and the semiconductor chip is aligned so as to align the semiconductor chip based on the back alignment mark position. It is good also as a structure which drive control of a mounting part.

이 구성에 의하면, 칩 인식부에서 얻어진 반도체 칩의 표면각부와 이면각부의 화상으로부터 반도체 칩의 얼라인먼트 기준화상을 취득하기 때문에, 각각의 특정 칩(特定 chip)의 형상에 따른 얼라인먼트 기준화상을 반도체 칩 마다 설정할 수 있다. 따라서 미리 반도체 칩의 종류에 따른 얼라인먼트 기준화상을 준비하고 이 얼라인먼트 기준화상을 사용하여 이면 얼라인먼트 마 크 위치를 산출하는 경우에 비하여, 특정 칩의 이면형상에 편차가 있을 경우나 흠집 등이 있을 경우라도 이들 형상에 따른 얼라인먼트 기준화상을 설정하여 정밀도 좋은 이면 얼라인먼트 마크 위치를 산출할 수 있다.According to this configuration, since the alignment reference image of the semiconductor chip is obtained from the images of the front and back angle portions of the semiconductor chip obtained by the chip recognition unit, the alignment reference image according to the shape of each specific chip is used as the semiconductor chip. It can be set every time. Therefore, compared with the case where an alignment reference image according to the type of semiconductor chip is prepared in advance and the back alignment mark position is calculated using this alignment reference image, even if there are deviations or scratches on the back surface of a specific chip. By setting the alignment reference image according to these shapes, the back surface alignment mark position with high precision can be calculated.

또한 상기 제어장치는, 상기 실장전 촬영장치에 의해 반도체 칩의 표면이 촬영되는 경우에는, 반도체 칩의 얼라인먼트 마크 위치를 기준으로 하여 얼라인먼트하도록 상기 실장부를 구동제어하는 구성으로 할 수 있다.When the surface of the semiconductor chip is picked up by the pre-mounting imaging device, the control device may be configured to drive control the mounting unit so that the mounting portion is aligned based on the alignment mark position of the semiconductor chip.

이 구성에 의하면, 반도체 칩이 실장전 촬영장치에 의해 반도체 칩의 표면이 촬영되는 상태로 지지되어 있는 경우에는, 얼라인먼트 마크를 기준으로 하기 때문에 반도체 칩을 더 확실하게 얼라인먼트할 수 있다.According to this configuration, when the semiconductor chip is supported in the state where the surface of the semiconductor chip is picked up by the pre-mounting imaging device, the semiconductor chip can be more reliably aligned since the alignment mark is the reference.

또한 상기 칩 인식부는, 발광부와 수광부를 구비함과 아울러 상기 반도체 칩의 표면 또는 이면 측에서 상기 반도체 칩을 촬영하는 제1촬영수단과, 발광부와 수광부를 구비함과 아울러 상기 제1촬영수단과 대향하는 측으로부터 상기 반도체 칩을 촬영하는 제2촬영수단을 구비하고 있고, 적어도 제1촬영수단의 수광부와 제2촬영수단의 발광부의 광학적 경로 사이에는 제2촬영수단의 발광부에서의 빛이 제1촬영수단의 수광부에서 수광되는 것을 억제하는 필터가 설치되고, 적어도 제2촬영수단의 수광부와 제1촬영수단의 발광부의 광학적 경로 사이에는 제1촬영수단의 발광부에서의 빛이 제2촬영수단의 수광부에서 수광되는 것을 억제하는 필터가 설치되어 있는 구성으로 할 수 있다.The chip recognizing unit includes a light emitting unit and a light receiving unit, and first photographing means for photographing the semiconductor chip from the front or back side of the semiconductor chip, and a light emitting unit and a light receiving unit. And a second photographing means for photographing the semiconductor chip from a side opposite to the light source, wherein at least between the optical path of the light receiving portion of the first photographing means and the light emitting portion of the second photographing means, light from the light emitting portion of the second photographing means is provided. A filter for suppressing light reception at the light receiving portion of the first photographing means is provided, and at least between the light path of the light receiving portion of the second photographing means and the light emitting portion of the first photographing means, light at the light emitting portion of the first photographing means is photographed for the second time. It can be set as the structure provided with the filter which suppresses receiving light in the light receiving part of a means.

이 구성에 의하면, 제1촬영수단과 제2촬영수단이 각각 상대측의 발광 부에서의 빛의 투과를 억제하는 필터를 구비하고 있기 때문에, 상대측의 발광부에서의 빛의 영향을 받지 않고 촬영할 수 있다. 이에 따라 제1의 촬영수단과 제2의 촬영수단에 있어서의 각각의 발광부를 동시에 발광시켜서 반도체 칩의 표면과 이면을 촬영할 수 있다. 따라서 상호간 발광부의 영향을 피하기 위하여 제1촬영수단과 제2촬영수단을 다른 타이밍으로 촬영하는 경우에 비하여, 반도체 칩의 촬영에 필요로 하는 시간을 단축할 수 있어서 실장장치 전체의 택트타임을 단축시킬 수 있다.According to this configuration, since the first photographing means and the second photographing means are each provided with a filter for suppressing the transmission of light from the light emitting portion on the opposite side, it is possible to take pictures without being influenced by the light from the light emitting portion on the opposite side. . As a result, the light emitting portions of the first and second imaging means can be simultaneously emitted to photograph the front and back surfaces of the semiconductor chip. Therefore, the time required for photographing the semiconductor chip can be shortened as compared with the case where the first photographing means and the second photographing means are photographed at different timings in order to avoid the influence of the light emitting portions, thereby reducing the tact time of the entire mounting apparatus. Can be.

또한 상기 반도체 칩이 기판에 실장된 상태를 촬영하는 실장후 촬영장치를 더 구비하고 있고, 상기 제어장치는, 이 실장후 촬영장치에 의해 반도체 칩의 이면이 촬영되는 경우에는, 상기 이면 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치의 차이량을 산출하여 실장상태의 양/불량을 판정하는 구성으로 하더라도 좋다.The apparatus further includes a post-installation photographing apparatus which photographs a state in which the semiconductor chip is mounted on a substrate, and the control apparatus is provided with the rear alignment mark position when the back surface of the semiconductor chip is photographed by the post-imaging imaging apparatus. The amount of difference between the position of the alignment mark on the substrate and the substrate may be calculated to determine the amount / defect in the mounted state.

이 구성에 의하면, 반도체 칩의 이면이 촬영될 경우, 즉 실장후에 얼라인먼트 마크를 눈으로 인식할 수 없는 페이스 다운 상태로 실장되어 있는 경우라도 이면 얼라인먼트 마크 위치를 기준으로 하여 판정할 수 있다. 따라서 페이스 다운 실장기판과 페이스 업 실장기판의 어느쪽의 타입의 기판이여도 설비변경이나 조절작업을 하지 않고 실장기판의 양/불량를 판정할 수 있다.According to this structure, even when the back surface of a semiconductor chip is image | photographed, ie, even if it mounts in the face down state which an alignment mark cannot visually recognize after mounting, it can determine based on a back alignment mark position. Therefore, even if it is a board of either type of a face down mounting board and a face up mounting board, the quantity of a board | substrate can be judged without a facility change or adjustment.

또한 상기 실장전 촬영장치와 실장후 촬영장치는 공통의 2시야 카메라(2視野 camera)로 구성하는 것이 바람직하다.In addition, it is preferable that the said pre-mounted imaging device and the post-mounted imaging device comprise a common 2-view camera.

이 구성에 의하면 실장전 촬영장치와 실장후 촬영장치를 공통된 카메라로 구성할 수 있어서 장치구성을 간소화 할 수 있다.According to this configuration, the pre-mounted imaging device and the post-mounted imaging device can be configured as a common camera, thereby simplifying the device configuration.

또한 상기 반도체 칩의 표면과 이면을 반전시키는 칩 공급부(chip 供給部)를 구비하고 있어, 이 칩 공급부에 의하여 반도체 칩이 페이스 업 상태 또는 페이스 다운상태로 상기 칩 인식부에 공급되는 구성으로 하더라도 좋다.A chip supply section for inverting the front and rear surfaces of the semiconductor chip may be provided, and the chip supply section may be configured to supply the semiconductor chip to the chip recognition section in a face up state or a face down state. .

이 구성에 의하면, 상기 칩 공급부에 의하여 반도체 칩을 페이스 업 상태 또는 페이스 다운 상태로 선택적으로 공급할 수 있다.According to this configuration, the chip supply unit can selectively supply the semiconductor chip in the face up state or the face down state.

상기 과제를 해결하기 위하여 본 발명에 관한 실장방법에 의하면, 공급되는 반도체 칩의 한 면에 붙여진 얼라인먼트 마크와 기판에 붙여진 얼라인먼트 마크에 의거하여 반도체 칩을 기판의 소정의 위치에 실장하는 실장방법으로서,In order to solve the above problems, according to the mounting method of the present invention, as a mounting method for mounting a semiconductor chip at a predetermined position on the substrate based on an alignment mark affixed on one side of the supplied semiconductor chip and an alignment mark affixed to the substrate,

반도체 칩의 얼라인먼트 마크가 붙여진 상기 반도체 칩의 표면과 그 이면을 동시에 촬영하여 얻어진 화상으로부터 반도체 칩 표면의 얼라인먼트 마크 위치와 반도체 칩 이면의 일부 형상을 관련지어 얼라인먼트 기준화상을 취득하는 기준화상 취득공정과,A reference image acquisition step of acquiring an alignment reference image by associating an alignment mark position on the surface of the semiconductor chip with a portion of the back surface of the semiconductor chip from an image obtained by simultaneously photographing the surface and the rear surface of the semiconductor chip to which the alignment mark of the semiconductor chip is attached; ,

실장전의 반도체 칩과 기판의 화상을 취득하는 실장전 화상취득공정과, 상기 실장전 화상취득공정에서 얻어진 화상으로부터 반도체 칩의 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치를 취득하는 실장전 얼라인먼트 마크 위치 취득공정과, 상기 실장전 얼라인먼트 마크 위치 취득공정에 의해 얻어진 반도체 칩의 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치에 의거하여 반도체 칩의 얼라인먼트를 하여 반도체 칩을 기판에 실장하는 실장공정을 구비하고 있고, 상기 실장전 얼라인먼트 마크 위치 취득공정에 있어서 반도체 칩의 이면의 화상이 얻어지는 경우에는, 상기 얼라인먼트 기준화상에 의거하여 화상대조처리를 함으로써 이면 얼라인먼트 마크 위치를 산출하고, 이 이면 얼라인먼트 마크 위치를 얼라인먼트 마크 위치로 하는 것을 특징으로 하고 있다.The pre-mount image acquisition step of acquiring images of the semiconductor chip and the substrate before mounting, and the pre-mount alignment mark position acquisition step of acquiring the alignment mark position of the semiconductor chip and the alignment mark position of the substrate from the image obtained in the pre-mount image acquisition step. And a mounting step of mounting the semiconductor chip on the substrate by aligning the semiconductor chip on the basis of the alignment mark position of the semiconductor chip and the alignment mark position of the substrate obtained by the alignment mark position acquisition step before mounting. When the image on the back surface of the semiconductor chip is obtained in the previous alignment mark position acquisition step, the back alignment mark position is calculated by performing image contrast processing on the basis of the alignment reference image, and this back alignment mark. And it characterized in that the value as an alignment mark.

이 실장방법에 의하면, 상기 실장전 화상취득공정에서 얻어진 화상이 반도체 칩의 이면의 화상인 경우에는, 상기 실장전 얼라인먼트 마크 위치 취득공정에 의해 얻어진 이면 얼라인먼트 마크 위치에 의거하여 반도체 칩을 기판에 실장하기 때문에, 실장시에 있어서 얼라인먼트 마크를 눈으로 인식할 수 없는 상태로 지지되어 있는 경우라도 이 이면 얼라인먼트 마크 위치를 기준으로 하여 실장할 수 있다. 따라서 페이스 다운 실장기판과 페이스 업 실장기판의 어느쪽의 타입의 기판이여도 설비변경이나 조절작업을 하지 않고 공통된 실장장치로 생산할 수 있다. 또한 칩 인식 공정에서는, 상기 반도체 칩의 표면과 이면을 동시에 촬영하기 때문에 다른 타이밍에서 촬영하는 경우에 비하여 반도체 칩의 촬영에 요구되는 시간이 단축될 수 있어 실장장치의 택트타임을 단축시킬 수 있다.According to this mounting method, when the image obtained by the said pre-mounted image acquisition process is an image of the back surface of a semiconductor chip, a semiconductor chip is mounted on a board | substrate based on the back surface alignment mark position obtained by the said alignment mark position acquisition process before the mounting. Therefore, even when the alignment mark is supported in a state where the alignment mark cannot be visually recognized at the time of mounting, it can be mounted on the basis of this rear surface alignment mark. Therefore, any type of substrate, a face down mounting board or a face up mounting board, can be produced with a common mounting device without changing or adjusting equipment. In addition, in the chip recognition process, since the front surface and the back surface of the semiconductor chip are photographed at the same time, the time required for photographing the semiconductor chip can be shortened as compared with photographing at different timings, thereby reducing the tact time of the mounting apparatus.

또한 상기 실장공정 후에 실장후의 반도체 칩 및 기판을 촬영하여 반도체 칩의 화상과 기판의 화상을 취득하는 실장후 화상취득공정과, 상기 실장후 화상취득공정에서 얻어진 화상으로부터 기판에 실장된 반도체 칩의 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치를 취득하는 실장후 얼라인먼트 마크 위치 취득공정과, 상기 실장후 얼라인먼트 마크 위치 취득공정에 의해 얻어진 반도체 칩의 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치에 의거하여 반도체 칩이 기판의 소정의 위치에 실장된 것인지 아닌지를 검사하는 검사공정을 더 구비하고 있고, 상기 실장후 얼라인먼트 마크 위치 취득공정에 있어서 반도체 칩의 이면의 화상이 취득되는 경우에는, 상기 얼라인먼트 기준화상에 의거하여 화상대조처리를 함으로써 이면 얼라인먼트 마크 위치를 산출하고, 이 이면 얼라인먼트 마크 위치를 얼라인먼트 마크 위치로 하는 구성으로 하여도 좋다.In addition, a post-mount image acquisition step of acquiring an image of the semiconductor chip and a substrate by photographing the semiconductor chip and the substrate after the mounting step, and the alignment of the semiconductor chip mounted on the substrate from the image obtained in the post-mount image acquisition step. The semiconductor chip is mounted on the basis of the alignment mark position acquisition step of acquiring the mark position and the alignment mark position of the substrate, and the alignment mark position of the semiconductor chip and the alignment mark position of the substrate obtained by the post-mounting alignment mark position acquisition step. And an inspection step for inspecting whether or not it is mounted at a predetermined position of the semiconductor device. When an image of the back surface of the semiconductor chip is acquired in the alignment mark position acquisition step after the mounting, the image is obtained based on the alignment reference image. By performing image contrast processing, the rear alignment mark position may be calculated, and the rear alignment mark position may be an alignment mark position.

이 구성에 의하면, 반도체 칩의 이면이 촬영될 경우, 즉 실장후에 얼라인먼트 마크를 눈으로 인식할 수 없는 페이스 다운 상태로 실장되어 있는 경우여도 이면 얼라인먼트 마크 위치를 기준으로 하여 판정할 수 있다. 따라서 페이스 다운 실장기판과 페이스 업 실장기판의 어느쪽의 타입의 기판이여도 설비변경이나 조절작업을 하지 않고 공통된 실장장치로 실장기판의 양/불량을 검사할 수 있다.According to this structure, even when the back surface of a semiconductor chip is image | photographed, ie, when it mounts in the face down state which an alignment mark cannot visually recognize after mounting, it can determine based on a back alignment mark position. Therefore, even if the boards of either type of face down mounting board and face up mounting board can be inspected, the mounting board can be inspected with a common mounting device without changing or adjusting equipment.

본 발명의 실장장치 및 실장방법에 의하면, 페이스 다운 실장기판, 페이스 업 실장기판의 어느쪽의 타입의 기판이여도 공통된 실장장치로 생산 할 수 있다. 또한 실장장치의 택트타임을 단축시킬 수 있다.According to the mounting apparatus and mounting method of this invention, even if it is a board of any type of a facedown mounting board and a faceup mounting board | substrate, it can produce with a common mounting apparatus. In addition, the tact time of the mounting apparatus can be shortened.

본 발명의 실시예에 대하여 도면을 사용하여 설명한다.Embodiments of the present invention will be described with reference to the drawings.

도1은 본 실시예에 관한 실장장치를 개략적으로 도시한 것이다.1 schematically shows a mounting apparatus according to the present embodiment.

본 실시예에 있어서의 실장장치는 공급된 반도체 칩10(이하 칩10이라고 한다)을 기판20에 실장하는 것으로서, 칩 공급부3, 칩 인식부4, 실장부5를 구비하고 있다. 공급된 반도체 칩10은 이송장치(移送裝置)6에 의해 칩 공급부3으로부터 칩 인식부4, 실장부5로 이송되도록 구성되어 있고, 이들에 있어서 소정의 처리가 이루어지고 기판20상의 소정의 위치에 실장되도록 되어 있다.The mounting apparatus in this embodiment mounts the supplied semiconductor chip 10 (hereinafter referred to as chip 10) on the substrate 20, and includes a chip supply unit 3, a chip recognition unit 4, and a mounting unit 5. As shown in FIG. The supplied semiconductor chip 10 is configured to be transferred from the chip supply section 3 to the chip recognition section 4 and the mounting section 5 by a transfer device 6, and predetermined processing is performed thereon, and the semiconductor chip 10 is placed at a predetermined position on the substrate 20. It is intended to be mounted.

또한 이하의 설명에서는, 이송장치6에 의해 칩10이 반송되는 방향을 X축방향, 이것과 수평면상에서 직교하는 방향을 Y축방향, X축 및 Y축방향의 쌍방에 직교하는 방향을 Z축 방향으로 하여 설명을 진행한다.In the following description, the direction in which the chip 10 is conveyed by the feeder 6 is in the X-axis direction, and the direction orthogonal to this on the horizontal plane is the direction orthogonal to both the Y-axis direction, the X-axis, and the Y-axis direction in the Z-axis direction. The description proceeds as follows.

여기에서 공급되는 칩10은 칩 트레이(chip tray)7상에 재치(載置)되어 있고, 모든 칩10은 회로형성면(이하 간단하게 표면11이라고 하고 이 표면11의 뒷편을 이면12라고 한다)이 상방(上方)을 향한 상태(페이스 업 상태)로 재치되어 있다. 그리고 이 칩10의 표면11의 각부에는 얼라인먼트 마크가 2곳에 붙여져 있다(도11에 있어서의 X표시).The chips 10 supplied here are placed on a chip tray 7, and all chips 10 are referred to as circuit forming surfaces (hereinafter simply referred to as surface 11 and the back side of the surface 11 is called back surface 12). It is mounted in the state (face up state) toward this upper direction. Alignment marks are attached to two portions of the surface 11 of the chip 10 (X marks in Fig. 11).

상기 칩 공급부3은, 칩 트레이7로부터 특정 칩10a(실장 대상이 되는 칩 10)를 꺼내어 이송장치6에 공급하는 것으로서, 이송 헤드(移送 head)31과 반전 툴(反轉 tool)32를 구비하고 있다.The chip supply unit 3 takes out a specific chip 10a (chip 10 to be mounted) from the chip tray 7 and supplies it to the transfer device 6, and includes a transfer head 31 and a reverse tool 32. have.

상기 이송 헤드31은, 특정 칩10a를 흡착하여 지지하고 이 상태에서 이송장치6으로 이송하는 것이다. 구체적으로는, 이송 헤드31에는 구동장치(도면에 나타내지 않는다)가 부착되어 있어, 이 구동장치를 구동시킴으로써 이송 헤드31이 X축방향(도1에 있어서 좌우방향), Y축방향(도1에 있어서 지면(紙面)을 관통하는 방향)으로 이동하게 되어 있다. 이에 따라 이송 헤드31은 칩 트레이7의 XY평면상을 자유롭게 움직일 수 있을 뿐만 아니라, 칩10을 이송장치6에 이송할 수 있도록 되어 있다.The transfer head 31 sucks and supports a specific chip 10a and transfers the transfer head 31 to the transfer device 6 in this state. Specifically, a drive device (not shown) is attached to the transfer head 31, and the drive head 31 is driven in the X-axis direction (left and right direction in FIG. 1) and Y-axis direction (in FIG. 1) by driving the drive device. In the direction through the ground). As a result, the transfer head 31 can not only move freely on the XY plane of the chip tray 7, but also transfer the chip 10 to the transfer device 6.

또한 이송 헤드31은, 특정 칩10a와 접촉하는 헤드면31a에는 흡인구멍이 형성되어 있고 이 흡인구멍과 진공펌프9(도4 참조)가 연결되어 있다. 즉 이 진공펌프9를 작동시킴으로써, 흡인구멍에 마이너스압을 발생시켜서 특정 칩10a를 흡착할 수 있도록 되어 있다. 또한 이송 헤드31은, Z축방향(도1에 있어서 상하 방향)으로 신축할 수 있도록 구성되어 있다. 이에 따라 이송 헤드31은, 칩 트레이7까지 하강하여 특정한 칩10을 직접 흡착하여 지지할 수 있도록 되어 있다. 즉 이송 헤드31은, 특정 칩10a이 칩 트레이7에 재치된 자세(본 실시예에서는 페이스 업의 자세)를 지지한 상태에서 이송장치6에 공급할 수 있도록 되어 있다.In the transfer head 31, a suction hole is formed in the head surface 31a in contact with the specific chip 10a, and the suction hole is connected to the vacuum pump 9 (see Fig. 4). In other words, by operating the vacuum pump 9, a negative pressure is generated in the suction hole so that the specific chip 10a can be sucked. Moreover, the transfer head 31 is comprised so that it can expand and contract in a Z-axis direction (up-down direction in FIG. 1). As a result, the transfer head 31 descends to the chip tray 7 so as to directly suck and support the specific chip 10. In other words, the transfer head 31 can be supplied to the transfer apparatus 6 in a state in which the specific chip 10a is supported on the posture of the chip tray 7 (in this embodiment, face up).

또한 상기 반전 툴32는 특정 칩10a의 표면과 이면을 반전시켜서 상기 이송 헤드31에 공급하는 것이다. 구체적으로는, 반전 툴32는 특정 칩10a를 흡착하여 지지하는 흡착 헤드32a를 구비하고 있어, 이 흡착 헤드32a를 회전시킴으로써 특정 칩10a를 반전시킬 수 있다.In addition, the reversing tool 32 inverts the front and rear surfaces of the specific chip 10a and supplies it to the transfer head 31. Specifically, the reversing tool 32 is provided with the adsorption head 32a which adsorb | sucks and supports the specific chip 10a, and can reverse the specific chip 10a by rotating this adsorption head 32a.

상기 흡착 헤드32a는 특정 칩10a를 흡착시키는 흡착면32b를 구비하고 있다. 이 흡착면32b에는 흡인구가 형성되어 있고 이 흡인구는 진공펌프9와 연결되어 있다. 따라서 진공펌프9를 작동시킴으로써, 흡인구에 마이너스압이 발생해 칩10을 흡착면32b에 흡착시켜서 지지할 수 있도록 되어 있다.The said adsorption head 32a is provided with the adsorption surface 32b which adsorb | sucks the specific chip 10a. A suction port is formed in this suction surface 32b, and this suction port is connected to the vacuum pump 9. Therefore, by operating the vacuum pump 9, a negative pressure is generated at the suction port, so that the chip 10 can be attracted to and supported by the suction surface 32b.

또한 상기 반전 툴32에는 회전 구동장치(도면에 나타내지 않는다)가 연결되어 있고, 이 회전 구동장치를 작동시킴으로써, 반전 툴32가 Y축　둘레를 회전하도록 되어 있다.In addition, a rotation drive (not shown) is connected to the inversion tool 32, and the inversion tool 32 rotates around the Y axis by operating the rotation drive.

이에 따라 칩 트레이7상의 특정 칩10a를 흡착 헤드32a에 흡착시킨 상태에서 반전 툴32를 반전시킴으로써, 특정 칩10a의 표면11이 상측을 향하는 자세(페이스 업 상태)로부터 하측을 향하는 자세(페이스 다운 상태)로 특정 칩10a를 반전시킬 수 있도록 되어 있다.Accordingly, the inversion tool 32 is inverted while the specific chip 10a on the chip tray 7 is attracted to the adsorption head 32a, so that the surface 11 of the specific chip 10a faces downward from the upward position (face up state) (face down state). It is possible to invert a specific chip 10a.

그리고 이 반전 툴32에 의해 반전시킨 특정 칩10a를 이송 헤드31에 의하여 흡착하여 지지하고, 이 특정 칩10a를 이송장치6에 이송함으로써 페이스 다운의 상태로 특정 칩10a를 이송장치6에 공급할 수 있다.Then, the specific chip 10a inverted by the inversion tool 32 is attracted and supported by the transfer head 31, and the specific chip 10a can be supplied to the transfer device 6 in a face-down state by transferring the specific chip 10a to the transfer device 6. .

또한 반전 툴32에는 구동장치(도면에 나타내지 않는다)가 부착되어 있고, 이 구동장치를 구동시킴으로써 반전 툴32가 X축방향, Y축방향으로 이동할 수 있도록 구성되어 있다. 즉 이 구동장치를 구동 시킴으로써 반전 툴32의 흡착 헤드32a를 특정 칩10a상에 위치시킴과 아울러, 반전 툴32를 공 급된 칩 트레이7 상으로부터 대피시키는 대피위치에 위치시킬 수 있도록 되어 있다.In addition, a driving device (not shown) is attached to the inversion tool 32, and the driving device is configured to move the inversion tool 32 in the X-axis direction and the Y-axis direction. That is, by driving this drive device, the adsorption head 32a of the reversing tool 32 can be positioned on the specific chip 10a, and the reversing tool 32 can be positioned at the evacuation position to evacuate from the supplied chip tray 7.

따라서 특정 칩10a를 페이스 업의 상태로 이송장치6에 공급하는 경우에는, 반전 툴32를 대피위치에 위치시킨 상태에서 이송 헤드31에 의해서만 칩10을 이송장치6에 이송한다. 또한 특정 칩10a를 페이스 다운의 상태로 이송장치6에 공급하는 경우에는, 반전 툴32에 의하여 특정 칩10a를 반전시키고 이 상태의 특정 칩10a를 이송 헤드31에 의해 흡착시켜서 이송장치6에 이송한다. 이렇게 하여 칩 트레이7상에 페이스 업 상태로 공급된 특정 칩10a를 이송장치6에 이송할 때에 페이스 업 상태로 공급할지 페이스 다운 상태로 공급할지를 선택하여 공급할 수 있도록 되어 있다.Therefore, when the specific chip 10a is supplied to the transfer apparatus 6 in the face-up state, the chip 10 is transferred to the transfer apparatus 6 only by the transfer head 31 with the reversing tool 32 positioned at the evacuation position. In addition, in the case of supplying the specific chip 10a to the transfer apparatus 6 in the face-down state, the specific tool 10a is inverted by the reversing tool 32, and the specific chip 10a in this state is sucked by the transfer head 31 and transferred to the transfer apparatus 6. . In this way, when the specific chip 10a supplied in the face-up state on the chip tray 7 is transferred to the transfer device 6, it is possible to select and supply the face-up state or the face-down state.

상기 이송장치6은 칩 공급부3에 의해 공급된 특정 칩10a를 칩 인식부4, 실장부5로 이송하는 것이다. 구체적으로는 이 이송장치6은 칩10을 재치하는 칩 슬라이더61과 구동장치6a를 구비하고 있다. 그리고 이 구동장치6a를 작동시킴으로써 칩 슬라이더61을 X축방향으로 이동 가능하게 함과 아울러 소정의 위치에서 정지시킬 수 있도록 되어 있다. 본 실시예에서는 칩 슬라이더61은, 칩 공급위치(위치A), 칩 인식위치(위치B), 칩 이송위치(위치C)에서 각각 정지할 수 있도록 되어 있다. 그리고 칩 공급위치(위치A)에서는 칩 공급부3으로부터 특정 칩10a가 공급되고, 칩 인식위치(위치B)에서는 특정 칩10a의 표면11 및 이면12의 촬영이 이루어지고, 칩 이송위치(위치C)에서는 실장부5에 있어서의 특정 칩10a의 이송동작이 이루어진다.The transfer device 6 transfers the specific chip 10a supplied by the chip supply unit 3 to the chip recognition unit 4 and the mounting unit 5. Specifically, the transfer device 6 includes a chip slider 61 on which the chip 10 is placed and a drive device 6a. By operating the drive device 6a, the chip slider 61 can be moved in the X-axis direction and can be stopped at a predetermined position. In the present embodiment, the chip slider 61 can be stopped at the chip feed position (position A), the chip recognition position (position B), and the chip feed position (position C), respectively. At the chip supply position (position A), the specific chip 10a is supplied from the chip supply section 3, and at the chip recognition position (position B), the photographing of the surface 11 and the back side 12 of the specific chip 10a is performed, and the chip transfer position (position C). In the mounting section 5, the transfer operation of the specific chip 10a is performed.

여기에서 도2는 칩 인식부4를 확대한 도면이다. 도2에 나타나 있는 바와 같이 상기 칩 슬라이더61은, 특정 칩10a를 재치하기 위한 재치부61a와 이 재치부61a와 직교하는 부착부61b를 구비하고 있고, 부착부61b와 구동장치6a가 연결되어 있다.2 is an enlarged view of the chip recognition unit 4. As shown in Fig. 2, the chip slider 61 includes a mounting portion 61a for mounting a specific chip 10a and an attachment portion 61b orthogonal to the placement portion 61a, and the attachment portion 61b and the driving device 6a are connected to each other. .

상기 재치부61a는 평판모양으로 형성되어 있고, 특정 칩10a를 재치하는 부분, 즉 칩 재치영역62는 재치부61a의 두께방향으로 빛이 투과하도록 형성되어 있다. 구체적으로는, 재치부61a의 칩 재치영역62는 글라스 부재에 의하여 형성되어 있고, 특정 칩10a의 외형보다 광범위하게 형성되어 있다. 이에 따라 상측(또는 하측)으로부터 빛이 조사되면 하측(또는 상측)으로 빛이 투과되도록 되어 있어 재치부61a의 상면에 재치된 특정 칩10a를 재치부61a의 하면측에서 눈으로 인식할 수 있도록 되어 있다.The placing portion 61a is formed in a flat plate shape, and the portion where the specific chip 10a is placed, that is, the chip placing region 62, is formed to transmit light in the thickness direction of the placing portion 61a. Specifically, the chip placing region 62 of the placing portion 61a is formed of a glass member, and is formed in a wider range than that of the specific chip 10a. Accordingly, when light is irradiated from the upper side (or lower side), light is transmitted to the lower side (or upper side), so that the specific chip 10a placed on the upper surface of the mounting unit 61a can be recognized by the eye at the lower surface side of the mounting unit 61a. have.

상기 칩 인식부4는, 이송장치6에 재치된 특정 칩10a의 표면11 및 이 표면11에 대응하는 이면12를 촬영하기 위한 것이다. 칩 인식부4는, 도1, 도2에 나타나 있는 바와 같이 상하방향으로 서로 대향하는 2개의 촬영수단41, 42와 이들을 연결하는 지지 프레임43을 구비하고 있다. 이 지지 프레임43은 2개의 촬영수단41, 42가 상하방향으로 거의 같은 축 상에 배치된 상태에서 연결하여 지지하는 것이다. 따라서 이 2개의 촬영수단41, 42로 촬영함으로써, 특정 칩 표면11의 각부(角部)의 화상45(도11(a) 참조)와 이 표면11에 대응하는 이면12의 화상46(도11(b) 참조)을 촬영할 수 있도록 되어 있다. 또한 이 지지 프레임43에는 구동장치(도면에 나타내지 않는다)가 부착되어 있어, 이 구동장치를 구동제어함으로써 이들 촬영수단41, 42가 칩10을 촬영하는 촬영위치와 이 촬영위치로부터 이송방향에 대하여 거의 수직을 이루는 방향(Y축 방향)으로 떨어진 대기위치에 이동할 수 있도록 되어 있다. 즉 이송장치6이 칩 인식위치(위치B)에 정지하였을 경우에는, 이 촬영장치가 촬영위치로 이동함으로써 칩 재치영역62의 연장선상에 상하의 촬영수단41, 42가 위치하여 재치부61a에 재치된 특정 칩10a를 촬영할 수 있도록 되어 있다.The chip recognition unit 4 is for photographing the surface 11 of the specific chip 10a and the back surface 12 corresponding to the surface 11 mounted on the transfer apparatus 6. As shown in Figs. 1 and 2, the chip recognizing unit 4 is provided with two photographing means 41, 42 facing each other in the vertical direction and a supporting frame 43 connecting them. The support frame 43 is connected and supported in a state where two photographing means 41 and 42 are arranged on substantially the same axis in the vertical direction. Therefore, by photographing with these two photographing means 41 and 42, the image 45 (refer to FIG. 11 (a)) of each part of the specific chip surface 11 and the image 46 of the back surface 12 corresponding to this surface 11 (FIG. 11 ( b) can be taken. In addition, a driving device (not shown) is attached to this support frame 43. By driving control of this driving device, these shooting means 41 and 42 take a picture of the shooting position at which the chip 10 is taken, and the transfer direction from this shooting position. It is possible to move to the standby position away from the vertical direction (Y-axis direction). That is, when the transfer device 6 stops at the chip recognition position (position B), the imaging apparatus moves to the photographing position, whereby the photographing means 41 and 42 are positioned on the extension line of the chip placement region 62 and placed on the placement unit 61a. It is possible to shoot a specific chip 10a.

여기에서 도3은 촬영수단41, 42를 나타내는 개략도이다. 도3에 나타나 있는 바와 같이 상기 2개의 촬영수단41, 42, 즉 상측촬영수단(上側撮影手段)41과 하측촬영수단(下側撮影手段)42는 동일한 구성을 구비하고 있다. 이 상측촬영수단은 촬영 본체부41a와 미러(mirror)41b를 구비하고 있어서 미러41b에서 반사된 촬영 대상물이 촬영 본체부41a에서 촬영되도록 구성되어 있다. 구체적으로는, 이 촬영 본체부41a는, CCD카메라41c(본 발명의 수광부)와 조명41d(본 발명의 발광부)와 이들을 연결하는 미러 케이스41e를 구비하고 있고, 미러 케이스41e 내에는 CCD카메라41c와 조명41d의 광학적 경로가 교차하는 위치에 하프미러41f가 수용되어 있다. 이에 따라 도3에 실선으로 나타낸 경로와 같이, 조명41d로부터 조사된 빛이 하프미러41f에 의해 미러41b측에 반사되고 미러41b에 의해 촬영 대상물측에 반사된다. 그리고 촬영 대상물에 의해 반사된 후에 미러41b에 의해 촬영 본체부41a측에 반사된 빛이 하프미러41f를 투과하여 CCD카메라41c에서 수광된다. 즉 조명41d로부터 조사된 빛이 특정 칩10a에 의해 반사되고 그 반사된 빛을 CCD카메라41c에서 수광함으로써 특정 칩10a를 촬영할 수 있도록 되어 있다.3 is a schematic view showing the photographing means 41,42. As shown in Fig. 3, the two photographing means 41, 42, that is, the upper photographing means 41 and the lower photographing means 42 have the same configuration. The upper side photographing means includes a photographing main body portion 41a and a mirror 41b, so that the photographing object reflected by the mirror 41b is photographed by the photographing main body portion 41a. Specifically, this photographing main body portion 41a includes a CCD camera 41c (light receiving portion of the present invention), an illumination 41d (light emitting portion of the present invention), and a mirror case 41e connecting them, and a CCD camera 41c in the mirror case 41e. The half mirror 41f is accommodated at the intersection of the optical path of the light and the illumination 41d. Thereby, like the path shown by the solid line in FIG. 3, the light irradiated from the illumination 41d is reflected on the mirror 41b side by the half mirror 41f, and is reflected on the photographing target side by the mirror 41b. Then, the light reflected by the mirror 41b after being reflected by the photographing object passes through the half mirror 41f and is received by the CCD camera 41c. In other words, the light irradiated from the illumination 41d is reflected by the specific chip 10a, and the reflected light is received by the CCD camera 41c to capture the specific chip 10a.

또한 하측촬영수단42는 촬영 본체부42a, 미러42b를 구비하고 있고, 촬영 본체부42a는 CCD카메라42c와 조명42d와 이들을 연결하는 미러 케이스42e 내에 하프미러42f를 구비하고 있다. 이 하측촬영수단42는 상측촬영수단41과 동일한 구성이기 때문에 상세한 설명은 생략한다.The lower side photographing means 42 is provided with the photographing main body 42a and the mirror 42b, and the photographing main body 42a has the half mirror 42f in the CCD camera 42c and the illumination 42d and the mirror case 42e connecting them. Since the lower side photographing means 42 has the same configuration as the upper side photographing means 41, its detailed description is omitted.

그리고 본 실시예에서는 상측 및 하측촬영수단41, 42에 의하여 특정 칩10a의 표면11의 각부(角部)에 있어서의 얼라인먼트 마크와 그 이면12의 각부를 촬영할 수 있도록 되어 있다. 예를 들면 이송장치6의 재치부61a에 특정 칩10a의 표면11이 위로 향한 상태(페이스 업 상태)로 재치되어 있는 경우에는, 상측촬영수단41에 의해 얼라인먼트 마크가 붙여진 특정 칩10a의 표면11의 각부가 촬영됨과 아울러 하측촬영수단42에 의해 그에 대응하는 특정 칩10a의 이면12의 각부가 촬영된다.In the present embodiment, the upper and lower photographing means 41 and 42 can photograph the alignment marks on the corner portions of the surface 11 of the specific chip 10a and the corner portions of the rear surface 12 thereof. For example, when the surface 11 of the specific chip 10a is placed on the mounting portion 61a of the transfer apparatus 6 in a state of facing upward (face up state), the surface 11 of the specific chip 10a on which the alignment mark is attached by the upper photographing means 41 is placed. Each part is photographed, and each part of the back surface 12 of the specific chip 10a is photographed by the lower photographing means 42.

또한, 칩10의 표면11 및 이면12는 경면(鏡面)으로 마무리되어 있기 때문에 칩10의 표면11 또는 이면12에 조사된 조명41d, 42d로부터의 빛은 거의 전반사되지만, 얼라인먼트 마크 및 칩 재치영역62의 글라스 부재는 빛을 거의 반사하지 않기 때문에 CCD카메라41c, 42c에 있어서 콘트라스트(contrast)의 차이가 충분하게 얻어지고, 얼라인먼트 마크 및 특정 칩10a의 이면12의 각부가 정밀도 좋게 촬영할 수 있도록 되어 있다.In addition, since the surface 11 and the rear surface 12 of the chip 10 are mirror-finished, the light from the illuminations 41d and 42d irradiated onto the surface 11 or the rear surface 12 of the chip 10 is almost totally reflected, but the alignment mark and the chip mounting area 62 Since the glass member hardly reflects light, a difference in contrast is sufficiently obtained in the CCD cameras 41c and 42c, so that the alignment mark and the corners of the back surface 12 of the specific chip 10a can be accurately photographed.

또한 상측촬영수단41에는 미러41b와 촬영 본체부41a의 사이에 상측필터 41g가 설치되어 있어, 이에 따라 하측촬영수단42의 조명42d의 빛이 CCD카메라41c에 입사하는 것을 억제하도록 되어 있다. 또한 하측촬영수단42에는 미러42b와 촬영 본체부42a의 사이에 하측필터42g가 설치되어 있어, 이에 따라 상측촬영수단41의 조명41d의 빛이 CCD카메라42c에 입사하는 것을 억제하도록 되어 있다. 본 실시예에서는 상측촬영수단41의 조명41d에는 적색LED가 설치되어 있고 하측촬영수단42의 조명42d에는 청색LED가 설치되어 있기 때문에, 상측필터41g에는 청색LED의 빛을 억제하는 것이 설치되고 하측 필터42g는 적색LED의 빛을 억제하는 것이 설치되어 있다.In addition, the upper side photographing means 41 is provided with an upper side filter 41g between the mirror 41b and the photographing main body portion 41a, thereby suppressing the incidence of light from the illumination 42d of the lower side photographing means 42 on the CCD camera 41c. In addition, the lower side photographing means 42 is provided with a lower filter 42g between the mirror 42b and the photographing main body 42a, thereby suppressing the incidence of light from the illumination 41d of the upper side photographing means 41 on the CCD camera 42c. In this embodiment, since the red LED is provided in the illumination 41d of the upper photographing means 41 and the blue LED is provided in the illumination 42d of the lower photographing means 42, the upper filter 41g is provided to suppress the light of the blue LED and the lower filter is provided. 42g is installed to suppress the light of the red LED.

이와 같이 상측 및 하측필터41g, 42g를 설치함으로써, 특정 칩10a의 표면11과 이면12을, 상측촬영수단41과 하측촬영수단42에 의하여 동시에 촬영할 수 있다. 즉 도3에 나타나 있는 바와 같이 상측촬영수단41과 하측촬영수단42로 동시에 촬영하면, 하측촬영수단42에는 특정 칩10a의 이면12에 의해 반사된 빛과 칩 재치영역62를 투과한 상측촬영수단41의 조명광이 입사되지만, 하측 필터42g의 존재에 의해 상측촬영수단41의 조명광의 투과가 억제된다. 따라서 하측촬영수단42의 CCD카메라42c에는 특정 칩10a의 이면12의 반사광만이 입사된다. 마찬가지로 상측촬영수단41의 CCD카메라41c에는 칩10의 표면11의 반사광만이 입사된다. 즉 상측 및 하측필터41g, 42g의 존재에 의하여 상측 및 하측촬영수단41, 42에 의하여 각각 동시에 촬영하였을 경우이여도 상대측의 촬영수단(하측촬영수단42 또는 상측촬영수단41)에 있어서의 조명광의 영향을 받지 않고 촬영할 수 있기 때문에, CCD카메라41c, 42c에 있어서의 콘트라스트의 차이가 충분하게 얻어지고 얼라인먼트 마크 및 특정 칩10a의 이면12의 각부를 정밀도 좋게 촬영할 수 있도록 되어 있다.By providing the upper and lower filters 41g and 42g in this manner, the surface 11 and the rear surface 12 of the specific chip 10a can be simultaneously photographed by the upper photographing means 41 and the lower photographing means 42. That is, as shown in Fig. 3, when the upper side photographing means 41 and the lower side photographing means 42 are photographed at the same time, the lower side photographing means 42 has the upper side photographing means 41 which is transmitted by the light reflected by the backside 12 of the specific chip 10a and the chip placement region 62. Of the illumination light of the upper side photographing means 41 is suppressed by the presence of the lower filter 42g. Therefore, only the reflected light of the back surface 12 of the specific chip 10a is incident on the CCD camera 42c of the lower side photographing means 42. Similarly, only the reflected light on the surface 11 of the chip 10 is incident on the CCD camera 41c of the image pickup means 41. That is, the effect of the illumination light on the photographing means (lower photographing means 42 or upper photographing means 41) on the opposite side, even when photographed simultaneously by the upper and lower photographing means 41 and 42 due to the presence of the upper and lower filters 41g and 42g, respectively. Since photographing can be performed without receiving the image, the difference in contrast between the CCD cameras 41c and 42c is sufficiently obtained, and the alignment marks and the parts of the back surface 12 of the specific chip 10a can be photographed with high accuracy.

상기 실장부5는 공급된 특정 칩10a를 기판20의 소정의 위치에 얼라인먼트하여 실장하는 것이다. 이 실장부5는 공급된 특정 칩10a를 지지하는 실장 헤드(實裝 head)51과, 기판20을 지지하는 실장 스테이지(實裝 stage)52를 구비하고 있어, 이송장치6에 의해 이송된 특정 칩10a를 실장 헤드51로 흡착하여 지지하고, 이 실장 헤드51에 의해 실장 스테이지52에 지지된 기판20에 실장할 수 있도록 되어 있다.The mounting unit 5 aligns the supplied specific chip 10a to a predetermined position on the substrate 20 and mounts it. The mounting portion 5 includes a mounting head 51 for supporting the supplied specific chip 10a and a mounting stage 52 for supporting the substrate 20, and the specific chip transferred by the transfer device 6. 10a is sucked and supported by the mounting head 51, and the mounting head 51 can be mounted on the substrate 20 supported by the mounting stage 52.

상기 실장 헤드51은 특정 칩10a를 흡착하여 지지하도록 구성 되어 있다. 구체적으로는, 특정 칩10a와 접촉하는 부분에는 흡착구멍이 형성되어 있어, 이 흡착구멍이 진공펌프9와 연결되어 있다. 따라서 실장 헤드51을 특정 칩10a에 접촉한 상태에서 진공펌프9를 작동시킴으로써, 흡착구멍에 흡인력이 발생하여 실장 헤드51에 특정 칩10a를 흡착하여 지지할 수 있도록 되어 있다. 또한 실장 헤드51에는 구동장치51a가 부착되어 있어, 이 구동장치51a를 구동제어함으로써 실장 스테이지52에 대하여 접하거나 떨어지는 방향(상하방향)으로 이동 가능함과 동시에 소정의 위치에서 정지할 수 있도록 구성되어 있다. 이에 따라 특정 칩10a를 재치한 이송장치6이 칩 이송위치(위치C)에 정지한 상태에서 실장 헤드51이 하강하여 특정 칩10a를 흡착하여 지지함으로써, 특정 칩10a가 이송장치6으로부터 실장 헤드51로 이송될 수 있도록 되어 있다.The mounting head 51 is configured to attract and support a specific chip 10a. Specifically, an adsorption hole is formed in the part which contacts the specific chip 10a, and this adsorption hole is connected with the vacuum pump 9. As shown in FIG. Therefore, by operating the vacuum pump 9 while the mounting head 51 is in contact with the specific chip 10a, a suction force is generated in the suction hole, so that the specific chip 10a can be attracted to and supported by the mounting head 51. In addition, a driving device 51a is attached to the mounting head 51, and the drive device 51a is configured to drive in the direction in contact with or drop from the mounting stage 52 (up and down direction) and to stop at a predetermined position. . As a result, the mounting head 51 descends while the conveying device 6 on which the specific chip 10a is mounted is stopped at the chip conveying position (position C), thereby adsorbing and supporting the specific chip 10a. It can be transported to

상기 실장 스테이지52는 기판20을 지지하는 것이다. 구체적으로는, 스테이지 표면52a상에는 진공펌프9와 연결된 흡인구멍이 형성되어 있고, 진공펌프9를 작동시켜서 흡인구멍에 흡인력을 발생시킴으로써 기판20을 스테이지 위로 흡착하여 지지할 수 있도록 되어 있다. 또한 실장 스테이지52는, 위치결정 기구52b가 설치되어 있고, 스테이지 표면52a를 X축방향, Y축방향 및 Z축　둘레로 회전 가능하게 구성되어 있다. 따라서 실장 헤드51에 지지된 특정 칩10a와, 기판20상의 실장위치가 일치하도록 상기 위치결정 기구52b를 구동제어함으로써 특정 칩10a를 기판20상의 실장위치에 얼라인먼트할 수 있도록 되어 있다.The mounting stage 52 supports the substrate 20. Specifically, a suction hole connected to the vacuum pump 9 is formed on the stage surface 52a, and the substrate 20 can be attracted and supported on the stage by operating the vacuum pump 9 to generate a suction force in the suction hole. Moreover, the mounting stage 52 is provided with the positioning mechanism 52b, and is comprised so that the stage surface 52a can be rotated in the X-axis direction, Y-axis direction, and Z-axis X periphery. Therefore, by driving control of the positioning mechanism 52b so that the specific chip 10a supported by the mounting head 51 and the mounting position on the board | substrate 20 can be aligned with the mounting position on the board | substrate 20a.

또한 실장부5에는 촬영장치8이 설치되어 있다. 이 촬영장치8은, 특정 칩10a를 얼라인먼트하기 위하여 특정 칩10a와 기판20을 촬영하는 것이다. 본 실시예에 있어서의 촬영장치8은, 상방으로 향한 카메라와 하방으로 향한 카메라를 구비하는 2시야 카메라8a로 되어 있어, 상측의 화상과 하측의 화상을 1대의 카메라로 얻을 수 있게 되어 있다. 구체적으로는, 상기 2시야 카메라8a는, 실장 헤드51과 실장 스테이지52의 사이에 진출하여 촬영을 하는 촬영위치와, 실장부5로부터 대피하는 대피위치로 진퇴하여 구동하도록 구성되어 있고, 촬영위치에 위치한 상태에서 상측 및 하측을 촬영할 수 있도록 되어 있다. 즉 특정 칩10a가 실장되기 전의 상태에서는, 상방으로 향한 카메라에서 실장 헤드51에 흡착된 특정 칩10a가 촬영되고, 하방으로 향한 카메라에서 기판20이 촬영된다(본 발명의 실장전 촬영장치). 또한 특정 칩10a가 실장된 후의 상태에서는, 하방으로 향한 카메라에서 기판20상의 특정 칩10a와 기판20을 촬영할 수 있도록 되어 있다(본 발명의 실장후 촬영장치).In addition, the mounting apparatus 5 is provided with an imaging device 8. The photographing apparatus 8 photographs the specific chip 10a and the substrate 20 in order to align the specific chip 10a. The photographing apparatus 8 according to the present embodiment is a two-view camera 8a having a camera facing upwards and a camera facing downwards, so that an image of the upper side and an image of the lower side can be obtained by one camera. Specifically, the two field-of-view camera 8a is configured to move forward and backward between the mounting head 51 and the mounting stage 52 to photograph and the evacuation position to be evacuated from the mounting portion 5, and to be driven. It is possible to photograph the upper side and the lower side while being located. That is, in the state before the specific chip 10a is mounted, the specific chip 10a adsorbed to the mounting head 51 is photographed by the camera facing upwards, and the board | substrate 20 is photographed by the camera facing downward (the pre-mounting imaging apparatus of this invention). Moreover, in the state after the specific chip 10a is mounted, the specific chip 10a and the substrate 20 on the substrate 20 can be photographed by the camera facing downward (post-imaging imaging device of the present invention).

도4는, 이 실장장치에 설치된 제어장치90의 제어계를 나타내는 블록도이다. 도4에 나타나 있는 바와 같이, 이 실장장치에는 상기한 각종 유닛의 구동을 제어하는 제어장치90이 설치되어 있다. 이 제어장치90은, 제어 본체부91, 구동 제어부92, 화상처리부93, 촬영장치 제어부94, 외부장치 제어부95, 입력부96을 구비하고 있다.4 is a block diagram showing a control system of the control device 90 provided in this mounting apparatus. As shown in Fig. 4, the mounting apparatus is provided with a control device 90 for controlling the driving of the various units described above. The control device 90 includes a control main body 91, a drive control unit 92, an image processing unit 93, an imaging device control unit 94, an external device control unit 95, and an input unit 96.

제어 본체부91은 논리연산을 실행하는 주지의 CPU, 그 CPU를 제어하는 다양한 프로그램 등을 미리 기억하는 ROM, 장치동작 중에 여러가지 데이터를 일시적으로 기억하는 RAM, 여러가지 프로그램이나 OS 또한 생산 프로그램 등의 각종 데이터를 기억하는 HDD 등을 구비하고 있다. 그리고 제어 본체부91은, 주 제어부91a, 기준화상 설정부91b, 대조 연산부91c, 차이량 연산부91d, 판정부91e, 기억부91f를 구비하고 있다.The control main unit 91 includes a well-known CPU for executing logical operations, a ROM for storing various programs for controlling the CPU in advance, a RAM for temporarily storing various data during operation, various programs, an OS, and a production program. HDDs for storing data are provided. And the control main body 91 is equipped with the main control part 91a, the reference image setting part 91b, the contrast calculating part 91c, the difference amount calculating part 91d, the determination part 91e, and the storage part 91f.

주 제어부91a는, 미리 기억된 프로그램을 따라서 일련의 실장동작을 실행하기 위하여 구동 제어부92를 통하여 각종 유닛의 구동장치51a, 52b 등을 구동제어하는 동시에, 이 실장동작에 있어서 필요한 각종 연산을 하는 것이다. 또한 칩 인식부4에서 얻어진 화상에 의거하여 특정 칩10a의 이면화상에 있어서의 얼라인먼트 마크 위치P(도11의 P1(X1, Y1) 및 P2(X2, Y2))를 연산하고, 이에 의거하여 실장부5에 있어서의 얼라인먼트 동작을 제어하는 것 이다.In order to execute a series of mounting operations in accordance with a program stored in advance, the main control unit 91a drives and controls the drive units 51a, 52b and the like of the various units via the drive control unit 92, and performs various operations required for this mounting operation. . Further, the alignment mark positions P (P1 (X1, Y1) and P2 (X2, Y2) in Fig. 11) in the back image of the specific chip 10a are calculated on the basis of the image obtained by the chip recognition unit 4, and are mounted based on this. The alignment operation in Part 5 is controlled.

기준화상 설정부91b는, 특정 칩10a의 표면11의 얼라인먼트 마크 위치P와 특정 칩 이면12의 각부의 화상을 대응시킨 얼라인먼트 기준화상S를 설정하는 것이다. 구체적으로는, 칩 인식부4에서 얻어진 특정 칩10a의 표면11의 화상45(도11(a))로부터 얼라인먼트 마크 위치P를 산출한다. 그리고 이 표면11의 화상45와 얼라인먼트 마크 위치P의 위치관계로부터 이 표면11의 화상45와 대응하는 이면12의 화상46에 있어서의 얼라인먼트 마크 위치P(이면 얼라인먼트 마크 위치P')를 산출한다. 이 산출된 이면 얼라인먼트 마크 위치P'와 이면화상46을 대응시킨 것을, 특정 칩10a의 이면12의 화상으로부터 얼라인먼트 마크 위치P를 검출하기 위한 기준화상(얼라인먼트 기준화상S)으로서 설정한다.The reference image setting unit 91b sets the alignment reference image S in which the alignment mark position P of the surface 11 of the specific chip 10a and the image of each part of the specific chip back surface 12 are associated with each other. Specifically, the alignment mark position P is calculated from the image 45 (Fig. 11 (a)) of the surface 11 of the specific chip 10a obtained by the chip recognition unit 4. From the positional relationship between the image 45 of the surface 11 and the alignment mark position P, the alignment mark position P (the rear surface alignment mark position P ') in the image 46 of the back surface 12 corresponding to the image 45 of the surface 11 is calculated. The calculated back alignment mark position P 'and the back image 46 are set as a reference image (alignment reference image S) for detecting the alignment mark position P from the image of the back surface 12 of the specific chip 10a.

대조 연산부91c는, 얻어진 특정 칩10a의 이면의 화상과 얼라인먼트 기준화상S를 대조함으로써, 얻어진 이면의 화상으로부터 이면 얼라인먼트 마크 위치P'를 연산하는 것이다. 즉 실장부5에 있어서의 2시야 카메라8a에서 얻어진 특정 칩 이면12의 화상에 대하여 얼라인먼트 기준화상S를 대조(패턴 매칭)시킴으로써, 특정 칩 이면12의 화상으로부터 얼라인먼트 기준화상S와 동일한　형상부분을 검출한다. 그리고 이 검출된 동일한　형상부분으로부터 이면 얼라인먼트 마크 위치를 산출한다. 즉 얼라인먼트 기준화상S와 이면 얼라인먼트 마크 위치P'의 관계로부터 상기 동일한　형상부분에 있어서의 이면 얼라인먼트 마크 위치P'를 산출한다.The collation calculating unit 91c calculates the rear alignment mark position P 'from the obtained rear image by collating the obtained image of the rear surface of the specific chip 10a with the alignment reference image S. FIG. In other words, by matching (pattern matching) the alignment reference image S with respect to the image on the specific chip back surface 12 obtained by the two-view camera 8a in the mounting section 5, the same shape portion as the alignment reference image S is detected from the image on the specific chip back surface 12. do. And the back alignment mark position is computed from this detected same shape. In other words, the rear alignment mark position P 'in the same X-shaped portion is calculated from the relationship between the alignment reference image S and the rear alignment mark position P'.

차이량 연산부91d는 기판20과 특정 칩10a의 위치관계에 있어서의 차이 량을 연산하는 것이다. 구체적으로는, 기판20의 얼라인먼트 마크 위치Q에 대한 현재의 특정 칩10a의 얼라인먼트 마크 위치P(현재 얼라인먼트 마크 위치Pq)와 미리 설정된 기판20의 얼라인먼트 마크 위치Q에 대한 얼라인먼트 마크 위치P(설정 얼라인먼트 마크 위치Pqo)의 차이량을 연산한다. 즉 실장전에 있어서의 특정 칩10a의 현재 얼라인먼트 마크 위치Pq와 설정 얼라인먼트 마크 위치Pqo의 차이량(X, Y, θ) 및 실장후에 있어서의 특정 칩10a의 현재 얼라인먼트 마크 위치Pq와 설정 얼라인먼트 마크 위치Pqo의 실장후 차이량(X', Y', θ')을 연산한다.The difference calculating unit 91d calculates the amount of difference in the positional relationship between the substrate 20 and the specific chip 10a. Specifically, the alignment mark position P (current alignment mark position Pq) of the present specific chip 10a with respect to the alignment mark position Q of the board | substrate 20, and the alignment mark position P (setting alignment mark) with respect to the alignment mark position Q of the board | substrate 20 preset. Calculate the difference amount of position Pqo). In other words, the difference amount (X, Y, θ) between the current alignment mark position Pq of the specific chip 10a and the setting alignment mark position Pqo before mounting, and the current alignment mark position Pq and the setting alignment mark position Pqo of the specific chip 10a after mounting. Calculate the difference amounts (X ', Y', θ ') after mounting.

여기에서 현재 얼라인먼트 마크 위치Pq는, 2시야 카메라8a에 의해 특정 칩10a의 표면11이 촬영되는 경우에는, 기판20의 얼라인먼트 마크 위치Q에 대한 특정 칩10a의 표면11상에 붙여진 얼라인먼트 마크 위치P이다. 또한 특정 칩10a의 이면12가 촬영되는 경우에는, 기판20의 얼라인먼트 마크 위치Q에 대한 대조 연산부91c에서 산출된 이면 얼라인먼트 마크 위치P'이다.Here, the alignment mark position Pq is the alignment mark position P pasted on the surface 11 of the specific chip 10a with respect to the alignment mark position Q of the board | substrate 20, when the surface 11 of the specific chip 10a is image | photographed by the 2-view camera 8a. . In addition, when the back surface 12 of the specific chip 10a is photographed, it is the back alignment mark position P 'calculated by the contrast calculating unit 91c with respect to the alignment mark position Q of the substrate 20.

판정부91e는, 차이량 연산부91d에서 연산된 차이량, 실장후 차이량이 허용범위 내에 있는지 아닌지를 판정한다. 구체적으로는, 차이량 연산부91d에 있어서 연산된 차이량, 실장후 차이량이 기억부91f에 기억된 허용 차이량의 범위 내인지를 판정한다. 그리고 이 판정 결과를 주 제어부91a에 출력한다. 그리고 주 제어부91a는, 이 판정 결과에 의거하여 구동 제어부92를 통하여 실장 헤드51 및 실장 스테이지52를 구동제어한다.The determination unit 91e determines whether or not the difference amount calculated after the difference amount calculation unit 91d is within the allowable range. Specifically, it is determined whether the difference amount calculated in the difference calculation unit 91d and the difference amount after mounting are within the range of the allowable difference amount stored in the storage unit 91f. The determination result is then outputted to the main control unit 91a. Then, the main control unit 91a drives the mounting head 51 and the mounting stage 52 through the driving control unit 92 based on the determination result.

기억부91f는 각종 데이터가 저장되어 있음과 아울러 연산결과 등을 일시적으로 저장하기 위한 것이다. 구체적으로는, 설정 얼라인먼트 마크 위치Pqo, 현재 얼라인먼트 마크 위치Pq와 설정 얼라인먼트 마크 위치Pqo의 허용 차이량에 관한 데이터 등이 저장되어 있다. 또한 상측 및 하측촬영수단41, 42, 2시야 카메라8a에서 촬영된 화상 데이터나, 기준화상 설정부91b에서 작성된 얼라인먼트 기준화상S에 관한 데이터가 일시적으로 저장된다.The storage section 91f stores various data and temporarily stores calculation results and the like. Specifically, data relating to the allowable difference amount between the setting alignment mark position Pqo, the current alignment mark position Pq, and the setting alignment mark position Pqo is stored. Further, image data shot by the upper and lower photographing means 41, 42, and the two-view camera 8a, and data relating to the alignment reference image S created by the reference image setting section 91b are temporarily stored.

구동 제어부92는, 제어부 본체로부터의 제어신호에 의거하여 칩 공급부3, 칩 인식부4, 실장부5 등의 각 유닛의 구동장치51a, 52b 등을 제어하는 것이다.The drive control unit 92 controls the drive units 51a, 52b and the like of each unit such as the chip supply unit 3, the chip recognition unit 4, the mounting unit 5 and the like based on the control signal from the control unit main body.

화상처리부93은, 상측 및 하측촬영수단41, 42, 2시야 카메라8a로부터 출력되는 화상신호에 소정의 처리를 실시함으로써 화상인식에 적당한 화상 데이터를 생성하여 제어부 본체에 출력하는 것이다.The image processing unit 93 generates image data suitable for image recognition and outputs the image data suitable for image recognition by performing predetermined processing on image signals output from the upper and lower photographing means 41, 42, and the two-field camera 8a.

촬영장치 제어부94는, 제어부 본체로부터의 제어신호에 의거하여 상측 및 하측촬영수단41, 42, 2시야 카메라8a의 구동을 제어하는 것이다. 또한 상측 및 하측촬영수단41, 42의 조명41d,42d에 관해서도 제어한다.The photographing apparatus controller 94 controls the driving of the upper and lower photographing means 41, 42, and the two-field camera 8a based on the control signal from the controller main body. The lighting 41d, 42d of the upper and lower photographing means 41, 42 is also controlled.

외부장치 제어부95는 진공펌프9 등의 외부장치의 구동을 제어하는 것이다.The external device controller 95 controls the driving of external devices such as the vacuum pump 9.

입력부96은, 키보드71이나 터치패널72를 사용하여 각종 설정 및 데이터입력을 제어부 본체에 하는 것이다. 구체적으로는, 설정 얼라인먼트 마크 위치Pqo 데이터 등의 각종 데이터를 오퍼레이터 측에서 설정 및 입력을 할 수 있다. 또한 기판20에 특정 칩10a를 페이스 업 상태로 실장할지, 페 이스 다운 상태로 실장할지에 대하여 이러한 입력수단을 사용하여 선택할 수 있도록 되어 있다.The input unit 96 uses the keyboard 71 or the touch panel 72 to perform various settings and data input to the control unit body. Specifically, various data, such as setting alignment mark position Pqo data, can be set and input from an operator side. In addition, it is possible to select whether the specific chip 10a is mounted on the substrate 20 in the face-up state or in the face-down state using these input means.

다음에 이 실장장치에 있어서의 동작에 대하여 도5～도10에 나타내는 플로우 차트를 참조하면서 설명한다.Next, the operation in this mounting apparatus will be described with reference to the flowchart shown in FIGS. 5 to 10.

우선 실장장치에 칩 트레이7의 공급이 이루어진다(스텝 S1). 이 칩 트레이7에는 복수의 반도체 칩10이 페이스 업 상태로 재치되어 있고, 이전 공정에 있어서의 장치로부터 칩 공급부3의 소정의 위치에 세트된다.First, the chip tray 7 is supplied to the mounting apparatus (step S1). In this chip tray 7, a plurality of semiconductor chips 10 are placed in a face-up state, and are set at a predetermined position of the chip supply unit 3 from the device in the previous step.

칩 공급부3에 칩 트레이7이 공급되면, 이제부터 실장될 특정 칩10a가 기판20에 페이스 업 상태로 실장될 것인지 아닌지가 판단된다(스텝 S2). 본 실시예에서는 오퍼레이터에 의한 입력정보에 의해 판단된다. 구체적으로는, 실장전의 준비작업으로서 터치패널72로부터 오퍼레이터에 의해 생산하는 실장기판20의 타입(페이스 업 실장, 페이스 다운 실장)이 입력되면, 제어장치90의 기억부91f에 생산기판정보로서 기억된다. 즉 이 생산기판정보에 의거하여 특정 칩10a가 기판20에 페이스 업 상태로 실장될 것인지 아닌지가 판단된다. 그리고 페이스 업 상태로 실장하는 경우에는, 스텝 S2에 있어서 YES의 방향으로 진행하여 흡착 헤드32a에 의해 칩 트레이7상의 특정 칩10a가 흡착되어 지지된다(스텝 S3). 또한 페이스 다운 상태로 실장하는 경우에는, 스텝 S2에 있어서 NO의 방향으로 진행하여 반전 툴32에 의해 특정 칩10a가 반전된 상태로 지지되고 이 특정 칩10a를 흡착 헤드32a에 의해 흡착하여 지지한다(스텝 S4). 즉 흡착 헤드32a에는 특정 칩10a의 표면11이 하방을 향하는 상태로 흡착하여 지지되는 것이 된다.When the chip tray 7 is supplied to the chip supply unit 3, it is determined whether or not the specific chip 10a to be mounted from now on is mounted in the face-up state on the substrate 20 (step S2). In this embodiment, it is determined by input information by the operator. Specifically, when the type of the mounting substrate 20 (face up mounting, face down mounting) produced by the operator is input from the touch panel 72 as a preparation operation before mounting, it is stored as the production board information in the storage unit 91f of the controller 90. . In other words, it is determined whether or not the specific chip 10a is mounted on the substrate 20 in the face-up state based on the production substrate information. In the case of mounting in the face-up state, the specific chip 10a on the chip tray 7 is adsorbed and supported by the suction head 32a in the step SES in step S2 (step S3). In the case of mounting in the face-down state, in the step S2, the specific chip 10a is supported in the inverted state by the inversion tool 32, and the specific chip 10a is supported by the suction head 32a. Step S4). In other words, the surface 11 of the specific chip 10a is attracted to and supported by the suction head 32a.

다음에 이송장치6으로 특정 칩10a의 이송이 이루어진다(스텝 S5). 즉 흡착 헤드32a가 이송장치6 측(도1에 있어서 우측)으로 이동하여 칩 공급위치(위치A)에 정지하고 있는 칩 슬라이더61의 재치부61a에 특정 칩10a가 재치된다. 이 때에 특정 칩10a는 재치부61a의 칩 재치영역62내에 재치된다.Next, the specific chip 10a is transferred to the transfer device 6 (step S5). In other words, the specific chip 10a is placed on the mounting portion 61a of the chip slider 61 where the suction head 32a moves to the transfer device 6 side (right side in Fig. 1) and stops at the chip feed position (position A). At this time, the specific chip 10a is placed in the chip placing area 62 of the placing portion 61a.

이송장치6으로의 특정 칩10a의 이송이 완료되면 얼라인먼트 기준화상S(얼라인먼트 마크 위치정보)의 취득이 이루어진다(스텝 S6에 있어서의 기준화상 취득공정). 즉 특정 칩10a가 이송장치6에 재치되면, 칩 슬라이더61이 칩 인식위치(위치B)로 이동하고 이 위치에 있어서 특정 칩10a를 촬영함으로써, 특정 칩10a의 얼라인먼트 기준화상S가 취득된다.When the transfer of the specific chip 10a to the transfer device 6 is completed, the alignment reference image S (alignment mark position information) is acquired (reference image acquisition step in step S6). That is, when the specific chip 10a is placed on the transfer device 6, the chip slider 61 moves to the chip recognition position (position B), and the specific reference image S of the specific chip 10a is obtained by photographing the specific chip 10a at this position.

구체적으로는, 도6의 플로우 차트에 따라 상측촬영수단41과 하측촬영수단42에 의하여 특정 칩10a의 표면11 및 이면12가 동시에 촬영됨으로써, 도11에 나타내는 특정 칩 표면11의 각부의 화상45와 이에 대응하는 이면12의 각부의 화상46을 취득한다(스텝 S21). 그리고 특정 칩 표면11의 화상45로부터 얼라인먼트 마크 위치P(P1 및 P2)를 취득한다(스텝 S22). 이 얼라인먼트 마크 위치P는 특정 칩 표면11의 각부의 화상45로부터 미리 기억부91f에 기억된 특정 칩10a의 얼라인먼트 마크의 화상을 대조시킴으로써 검출한다. 이에 따라 특정 칩 표면11의 얼라인먼트 마크 위치P를 취득한다.Specifically, according to the flowchart of Fig. 6, the upper side photographing means 41 and the lower side photographing means 42 simultaneously photograph the surface 11 and the rear surface 12 of the specific chip 10a, so that the image 45 of each part of the specific chip surface 11 shown in FIG. The image 46 of each part of the back surface 12 corresponding to this is acquired (step S21). And the alignment mark position P (P1 and P2) is acquired from the image 45 of the specific chip surface 11 (step S22). This alignment mark position P is detected by matching the image of the alignment mark of the specific chip 10a previously memorize | stored in the memory | storage part 91f from the image 45 of each part of the specific chip surface 11. As shown in FIG. Thereby, alignment mark position P of the specific chip surface 11 is acquired.

도11(b)에 나타내는 특정 칩 이면12의 각부에 있어서의 화상46로부터 이면12에 있어서의 이면 얼라인먼트 마크 위치P'를 취득한다(스텝 S23). 구체 적으로는, 특정 칩 이면12의 각부의 화상46과 표면11의 각부의 화상45를 대응시킴으로써, 특정 칩의 이면12에 있어서의 이면 얼라인먼트 마크 위치P'를 산출한다. 즉 상측촬영수단41과 하측촬영수단42는 거의 같은 축 상에 배치되어 있기 때문에, 이들에 의해 얻어지는 화상은 특정 칩10a의 동일한 각부에 있어서의 표면11 및 이면12의 화상이다. 따라서 이 표면화상45상의 특정 칩10a의 단부(端部)와 얼라인먼트 마크 위치P(좌표)의 위치관계를 구하여 특정 칩10a의 이면화상46에 있어서의 상기 위치관계가 되는 위치를 이면 얼라인먼트 마크 위치P'(P1', P2')(도11(b)에 있어서 파선으로 나타낸다)로서 산출한다. 그리고 이 산출된 이면 얼라인먼트 마크 위치P'와 특정 칩10a의 이면의 화상46을 대응시켜서 얼라인먼트 기준화상S로서 기억부91f에 기억한다(스텝 S24).Back image alignment mark position P 'on back surface 12 is acquired from the image 46 in each part of the specific chip back surface 12 shown in FIG. 11 (b) (step S23). Specifically, the backside alignment mark position P 'on the backside 12 of the specific chip is calculated by making the image 46 of each part of the specific chip backside 12 correspond to the image 45 of the respective part on the front surface 11. That is, since the upper side photographing means 41 and the lower side photographing means 42 are arranged on almost the same axis, the images obtained by them are images of the front surface 11 and the rear surface 12 in the same corner portions of the specific chip 10a. Therefore, the positional relationship between the end of the specific chip 10a on the surface image 45 and the alignment mark position P (coordinate) is obtained, and the alignment mark position P is obtained when the position which becomes the positional relationship on the back image 46 of the specific chip 10a is obtained. It calculates as "(P1 ', P2') (it shows with a broken line in FIG. 11 (b)). The calculated back alignment mark position P 'and the image 46 on the back surface of the specific chip 10a are corresponded and stored in the storage unit 91f as the alignment reference image S (step S24).

칩 인식부4에 있어서의 얼라인먼트 기준화상S가 취득되면, 칩 슬라이더61이 칩 이송위치(위치C)까지 이동하여 실장부5에 특정 칩10a의 이송이 행하여진다(스텝 S7). 구체적으로는, 이 칩 슬라이더61이 칩 이송위치에 정지하면 실장 헤드51이 특정 칩10a에 접촉할 때까지 하강하여 칩 슬라이더61에 재치된 특정 칩10a를 흡착한다. 그리고 실장 헤드51이 칩 슬라이더61의 이동을 방해하지 않는 높이위치까지 상승하고 그 위치에 있어서 특정 칩10a가 흡착하여 지지한 상태로 정지한다.When the alignment reference image S in the chip recognition unit 4 is acquired, the chip slider 61 is moved to the chip transfer position (position C), and the specific chip 10a is transferred to the mounting unit 5 (step S7). Specifically, when the chip slider 61 stops at the chip transfer position, the mounting head 51 is lowered until it comes in contact with the specific chip 10a, and the specific chip 10a mounted on the chip slider 61 is sucked. The mounting head 51 then rises to a height position that does not interfere with the movement of the chip slider 61, and stops at the position where the specific chip 10a is attracted and supported.

다음에 특정 칩10a를 기판20에 실장하기 위해서 실장전의 특정 칩10a 및 기판20의 화상을 취득한다(스텝 S8에 있어서의 실장전 화상취득 공정). 구 체적으로는, 칩 이송위치(위치C)에 위치하는 칩 슬라이더61이 다음의 특정 칩10a를 받기 위하여 칩 공급위치(위치A)로 이동한 후에, 대피위치에 위치하고 있던 2시야 카메라8a가 실장 헤드51과 실장 스테이지52의 사이로 진출하여, 상방으로 향한 카메라로 실장 헤드51에 흡착되어 지지된 특정 칩10a를 촬영함과 아울러 하방으로 향한 카메라로 기판20을 촬영하여 이러한 화상을 취득한다.Next, in order to mount the specific chip 10a on the board | substrate 20, the image of the specific chip 10a and board | substrate 20 before mounting is acquired (the pre-mount image acquisition process in step S8). Specifically, after the chip slider 61 located at the chip transfer position (position C) moves to the chip feed position (position A) to receive the next specific chip 10a, the two-view camera 8a positioned at the evacuation position is mounted. This image is obtained by advancing between the head 51 and the mounting stage 52, photographing the specific chip 10a adsorbed and supported by the mounting head 51 with the camera facing upward, and photographing the substrate 20 with the camera facing downward.

그리고 얻어진 화상으로부터 기판20의 얼라인먼트 마크 위치Q와 특정 칩10a의 얼라인먼트 마크 위치P를 취득한다(실장전 얼라인먼트 마크 위치 취득공정). 구체적으로는, 얻어진 기판20의 화상과 미리 기억부91f에 기억된 기판20의 얼라인먼트 마크의 화상을 대조시킴으로써 기판20의 얼라인먼트 마크 위치Q를 취득한다(스텝 S9).And the alignment mark position Q of the board | substrate 20 and the alignment mark position P of the specific chip 10a are acquired from the obtained image (alignment mark position acquisition process before mounting). Specifically, the alignment mark position Q of the board | substrate 20 is acquired by matching the obtained image of the board | substrate 20 with the image of the alignment mark of the board | substrate 20 previously memorize | stored in the memory | storage part 91f (step S9).

또한 얻어진 특정 칩10a의 화상으로부터 특정 칩10a의 얼라인먼트 마크 위치P를 취득한다(스텝 S10). 여기에서 페이스 업 실장의 경우와 페이스 다운 실장의 경우에 의하여 실장 헤드51에 흡착하여 지지된 특정 칩10a의 자세가 다르게 되어 있다. 즉 페이스 업 실장의 경우에는, 특정 칩10a가 실장 헤드51에 페이스 업 상태로 지지되어 있기 때문에, 2시야 카메라8a에서는 특정 칩10a의 이면12가 촬영된다. 또한 페이스 다운 실장의 경우에는, 특정 칩10a가 실장 헤드51에 페이스 다운 상태로 지지되어 있기 때문에, 2시야 카메라8a에서는 특정 칩10a의 표면11이 촬영된다. 그 때문에 이 스텝 S10의 처리는 스텝 S2에 있어서 입력된 생산기판정보가 페이스 업 실장인지 또는 페이 스 다운 실장인지에 의해 다른 처리가 이루어진다. 즉 페이스 업 실장인 경우에는 도7의 플로우 차트를 따라서 처리가 이루어지고, 페이스 다운 실장인 경우에는 도8의 플로우 차트를 따라서 처리가 이루어진다. 또한 본 실시예에서는 스텝 S2에 있어서 입력된 생산기판정보에 의하여 도7 또는 도8의 처리가 자동으로 선택되도록 되어 있다.Further, the alignment mark position P of the specific chip 10a is obtained from the obtained image of the specific chip 10a (step S10). Here, the posture of the specific chip 10a which is attracted to and supported by the mounting head 51 differs in the case of face up mounting and face down mounting. That is, in the case of face-up mounting, since the specific chip 10a is supported in the face-up state by the mounting head 51, the back surface 12 of the specific chip 10a is imaged by the two-field camera 8a. In the case of face down mounting, since the specific chip 10a is supported in the face down state by the mounting head 51, the surface 11 of the specific chip 10a is captured by the two-field camera 8a. Therefore, the processing of this step S10 is performed differently depending on whether the production board information input in step S2 is face-up mounting or face-down mounting. That is, in the case of face-up mounting, the processing is performed according to the flowchart of FIG. 7, and in the case of face-down mounting, the processing is performed according to the flowchart of FIG. In this embodiment, the processing of Fig. 7 or Fig. 8 is automatically selected based on the production board information input in step S2.

그리고 생산기판정보가 페이스 업 실장인 경우에는, 도7의 플로우 차트에 따라 우선, 2시야 카메라8a에서 취득된 특정 칩10a의 화상, 즉 특정 칩10a의 이면12의 화상을 취득함과 아울러(스텝 S31), 기억부91f에 기억된 얼라인먼트 기준화상S의 판독이 행하여진다(스텝 S32). 그리고 특정 칩10a의 이면12의 화상에 대하여 얼라인먼트 기준화상S를 대조시킴으로써 특정 칩10a의 이면12의 화상에 있어서의 얼라인먼트 기준화상S(특정 칩 이면12의 각부)를 검출한다(스텝 S33). 그리고 기억된 얼라인먼트 기준화상S와 이면 얼라인먼트 마크 위치P'의 관계로부터 얻어진 이면12의 화상에 있어서의 이면 얼라인먼트 마크 위치P'를 산출한다(스텝 S34). 그리고 이 산출된 이면 얼라인먼트 마크 위치P'와 기판20의 얼라인먼트 마크 위치Q의 관계로부터 기판20의 얼라인먼트 마크 위치Q에 대한 이면 얼라인먼트 마크 위치P'를 현재 얼라인먼트 마크 위치Pq로서 설정한다(스텝 S35).In the case where the production board information is face-up mounting, first, according to the flowchart of Fig. 7, the image of the specific chip 10a acquired by the two-field camera 8a, that is, the image of the back surface 12 of the specific chip 10a, is obtained (step). S31), the alignment reference image S stored in the storage unit 91f is read out (step S32). The alignment reference image S (each part of the specific chip back surface 12) in the image of the back surface 12 of the specific chip 10a is detected by matching the alignment reference image S with the image of the back surface 12 of the specific chip 10a (step S33). Then, the rear alignment mark position P 'in the image of the rear surface 12 obtained from the relationship between the stored alignment reference image S and the rear alignment mark position P' is calculated (step S34). Then, from the relationship between the calculated back alignment mark position P 'and the alignment mark position Q of the substrate 20, the back alignment mark position P' with respect to the alignment mark position Q of the substrate 20 is set as the current alignment mark position Pq (step S35).

또한 생산기판정보가 페이스 다운 실장인 경우에는, 2시야 카메라8a에 의해 특정 칩10a의 표면11의 화상이 얻어지기 때문에 특정 칩10a에 붙여진 얼라인먼트 마크 위치P를 직접 검출할 수 있다. 즉 도8의 플로우 차트에 의하여 특정 칩10a의 표면11의 화상을 취득하고(스텝 S41), 이 특정 칩10a의 표면11의 화상과 미리 기억부91f에 기억된 특정 칩10a의 얼라인먼트 마크 화상을 대조시킴으로써(스텝 S42), 특정 칩10a의 얼라인먼트 마크 위치P를 취득한다(스텝 S43). 그리고 산출된 얼라인먼트 마크 위치P와 기판20의 얼라인먼트 마크 위치Q의 관계로부터 기판20의 얼라인먼트 마크 위치Q에 대한 얼라인먼트 마크 위치P를 현재 얼라인먼트 마크 위치Pq로서 설정한다(스텝 S44).In addition, when the production board information is face down mounting, since the image of the surface 11 of the specific chip 10a is obtained by the two-field camera 8a, the alignment mark position P attached to the specific chip 10a can be detected directly. That is, the image of the surface 11 of the specific chip 10a is acquired using the flowchart of FIG. 8 (step S41), and the image of the surface 11 of the specific chip 10a is compared with the alignment mark image of the specific chip 10a previously stored in the storage section 91f. By doing so (step S42), the alignment mark position P of the specific chip 10a is obtained (step S43). Then, from the relationship between the calculated alignment mark position P and the alignment mark position Q of the substrate 20, the alignment mark position P with respect to the alignment mark position Q of the substrate 20 is set as the current alignment mark position Pq (step S44).

다음에 특정 칩10a를 기판20의 소정의 위치에 실장한다(스텝 S11). 구체적으로는 실장전 얼라인먼트 마크 위치 취득공정에 있어서 취득한 현재 얼라인먼트 마크 위치Pq와 설정 얼라인먼트 마크 위치Pqo의 차이량(X, Y, θ)을 연산한다. 그리고 이 차이량에 의거하여 실장 스테이지52의 위치결정 기구52b를 구동제어함으로써 현재 얼라인먼트 마크 위치Pq가 설정 얼라인먼트 마크 위치Pqo가 되도록 조절한다. 그리고 2시야 카메라8a를 대피시킨 상태에서, 실장 헤드51을 하강시킴으로써 특정 칩10a를 기판20의 소정의 장소에 실장한다(실장공정).Next, the specific chip 10a is mounted at a predetermined position on the substrate 20 (step S11). Specifically, the difference amount (X, Y, θ) between the current alignment mark position Pq and the set alignment mark position Pqo acquired in the alignment mark position acquisition step before mounting is calculated. Based on this difference, the positioning mechanism 52b of the mounting stage 52 is drive-controlled so that the current alignment mark position Pq becomes the set alignment mark position Pqo. In the state where the two-view camera 8a is evacuated, the mounting head 51 is lowered to mount the specific chip 10a at a predetermined place on the substrate 20 (mounting process).

다음에 특정 칩10a가 기판20의 소정의 위치에 실장되어 있는 것인지 아닌지를 확인한다. 구체적으로는, 특정 칩10a가 기판20에 실장된 상태의 화상을 취득함으로써 확인한다(스텝 S12에 있어서의 실장후 화상취득공정). 즉 2시야 카메라8a를 진출시켜서 실장된 상태의 특정 칩10a 및 기판20을 촬영한다. 그리고 얻어진 화상으로부터 기판20의 얼라인먼트 마크 위치Q와 특정 칩10a의 얼라인먼트 마크 위치P를 취득한다(실장후 얼라인먼트 마크 위치 취득공 정).Next, it is checked whether or not the specific chip 10a is mounted at a predetermined position on the substrate 20. Specifically, it confirms by acquiring the image of the state where the specific chip 10a is mounted in the board | substrate 20 (post-image acquisition process in step S12). That is, the two-view camera 8a is advanced to photograph the specific chip 10a and the substrate 20 in the mounted state. Then, the alignment mark position Q of the substrate 20 and the alignment mark position P of the specific chip 10a are obtained from the obtained image (alignment mark position acquisition process after mounting).

즉 얻어진 화상으로부터, 미리 기억부91f에 기억된 기판20의 얼라인먼트 마크의 화상을 대조시킴으로써 기판의 얼라인먼트 마크 위치Q를 취득한다(스텝 S13).That is, the alignment mark position Q of a board | substrate is acquired by matching the image of the alignment mark of the board | substrate 20 previously memorize | stored in the memory | storage part 91f (step S13).

또한 얻어진 화상으로부터, 특정 칩10a의 얼라인먼트 마크 위치P를 취득한다(스텝 S14). 여기에서 기판20에 실장되는 특정 칩10a가 페이스 업 실장인 경우와 페이스 다운 실장인 경우에 따라 2시야 카메라8a에서 촬영되는 특정 칩10a의 화상이 다르게 되어 있다. 즉 페이스 업 실장의 경우에는 특정 칩10a의 표면11이 촬영되고, 페이스 다운 실장의 경우에는 특정 칩10a의 이면12가 촬영된다. 그 때문에 이 스텝 S14의 처리는, 스텝 S2에 있어서 입력된 생산기판정보가 페이스 업 실장인지 또는 페이스 다운 실장인지에 의하여 다른 처리가 이루어진다. 즉 페이스 업 실장인 경우에는 도9의 플로우 차트를 따라서 처리가 이루어지고, 페이스 다운 실장인 경우에는 도10의 플로우 차트를 따라서 처리가 이루어진다. 또한 본 실시예에서는 스텝 S2에 있어서 입력된 생산기판정보에 의하여 도9 또는 도10의 처리가 자동으로 선택되도록 되어 있다.Moreover, the alignment mark position P of the specific chip 10a is acquired from the obtained image (step S14). Here, the image of the specific chip 10a captured by the two-field camera 8a is different depending on the case where the specific chip 10a mounted on the substrate 20 is face up mounted or face down mounted. That is, in the face up mounting, the surface 11 of the specific chip 10a is photographed, and in the face down mounting, the back surface 12 of the specific chip 10a is photographed. Therefore, the processing of this step S14 is performed differently depending on whether the production board information input in step S2 is face up mounting or face down mounting. That is, in the case of face up mounting, the processing is performed according to the flowchart of FIG. 9, and in the case of face down mounting, the processing is performed according to the flowchart of FIG. In this embodiment, the processing of Fig. 9 or Fig. 10 is automatically selected based on the production substrate information input in step S2.

또한 도9에 있어서의 스텝 S51～S54의 처리는 상기의 스텝 S41～S44의 처리와 같고 도10에 있어서의 스텝 S61～S65의 처리는 상기의 스텝 S31～S35의 처리와 같기 때문에 여기에서는 설명을 생략한다.In addition, since the process of step S51-S54 in FIG. 9 is the same as the process of step S41-S44 mentioned above, and the process of step S61-S65 in FIG. 10 is the same as the process of said step S31-S35 mentioned above, it demonstrates here. Omit.

다음에 특정 칩10a의 실장위치가 허용범위인지 아닌지를 검사한다(스텝 S15). 구체적으로는, 실장후의 현재 얼라인먼트 마크 위치Pq(실장 후에 취득한 기판20의 얼라인먼트 마크 위치Q에 대한 현재 실장되어 있는 특정 칩10a의 얼라인먼트 마크 위치P)와, 설정 얼라인먼트 마크 위치Pqo(미리 기억부91f에 기억된 기판20의 얼라인먼트 마크 위치Q에 대한 특정 칩10a의 얼라인먼트 마크 위치P)의 실장후 차이량(X', Y', θ')을 연산한다. 그리고 이 실장후 차이량이 허용범위 내인 경우에는 다음 공정으로 기판20을 배출하고 허용범위가 아닌 경우에는 기판20을 불량품으로서 배출한다.Next, it is checked whether or not the mounting position of the specific chip 10a is within the allowable range (step S15). Specifically, the current alignment mark position Pq after mounting (the alignment mark position P of the specific chip 10a currently mounted relative to the alignment mark position Q of the substrate 20 acquired after mounting), and the setting alignment mark position Pqo (in advance to the storage unit 91f). The difference amounts X ', Y', and θ 'after mounting of the alignment mark position P of the specific chip 10a with respect to the alignment mark position Q of the stored substrate 20 are calculated. If the difference after mounting is within the allowable range, the substrate 20 is discharged in the next step, and if it is not within the allowable range, the substrate 20 is discharged as a defective product.

이와 같이 상기 실시예에 있어서의 실장장치에 의하면, 얼라인먼트 마크가 붙여진 상기 특정 칩10a의 표면11의 각부와 이면12의 각부를 촬영하여 얻어진 화상으로부터 이면화상46에 있어서의 이면 얼라인먼트 마크 위치P'를 산출함으로써, 실장시 또는 검사시에 있어서 특정 칩10a의 표면11을 촬영할 수 있는 경우에는 표면화상45에 있어서의 얼라인먼트 마크 위치P에 의거하여 실장 또는 검사를 하고, 또한 특정 칩10a의 표면11을 촬영할 수 없는 경우에는 산출된 이면 얼라인먼트 마크 위치P'에 의거하여 실장 또는 검사를 할 수 있다. 따라서 페이스 다운 실장기판20과 페이스 업 실장기판20의 어느쪽의 타입의 기판20이여도 설비변경이나 조절작업을 하지 않고 공통된 실장장치로 생산할 수 있다. 또한 이면화상46으로부터 얼라인먼트 가능하게 되어 있기 때문에, 종래와 같이 X선 촬영장치 등을 사용하여 반도체 칩10의 표면11의 얼라인먼트 마크를 인식하는 경우에 비하여, 복잡한 장치구성이 불필요하게 되고 얼라인먼트 마크를 인식하는 시간도 짧아지기 때 문에, 실장장치의 택트타임을 단축시킬 수 있다.Thus, according to the mounting apparatus in the above embodiment, the back alignment mark position P 'in the back image 46 is obtained from an image obtained by photographing the corner portions of the front surface 11 and the rear surface 12 of the specific chip 10a to which the alignment marks are attached. By calculating, when the surface 11 of the specific chip 10a can be photographed at the time of mounting or inspection, mounting or inspection is carried out based on the alignment mark position P in the surface image 45, and the surface 11 of the specific chip 10a is photographed. In the case of not being able to mount, inspection or mounting may be performed based on the calculated back alignment mark position P '. Therefore, even if the board | substrate 20 of either type of the face-down mounting board 20 and the face-up mounting board 20 is used, it can produce with a common mounting apparatus, without changing equipment or adjusting operation. In addition, since alignment is possible from the back image 46, a complicated device configuration is not required and alignment marks are recognized as compared with the case of recognizing alignment marks on the surface 11 of the semiconductor chip 10 using an X-ray imaging apparatus or the like as in the related art. Since the time to shorten also becomes short, the tact time of a mounting apparatus can be shortened.

또한 얼라인먼트 기준화상S를 취득하기 위한 상측촬영수단41과 하측촬영수단42가 각각 필터41g, 42g를 구비하고 있기 때문에, 상대측의 촬영수단(하측촬영수단42 또는 상측촬영수단41)에 있어서의 조명광의 영향을 받지 않고 촬영할 수 있다. 따라서 상측촬영수단41과 하측촬영수단42가 각각의 동시에 조명41d, 42d를 발광시켜서 특정 칩10a의 표면11과 이면12를 촬영할 수 있기 때문에, 상호간에 조명광의 영향을 피하기 위하여 다른 타이밍에서 촬영하는 경우에 비하여 특정 칩10a의 촬영에 요하는 시간을 단축시킬 수 있어서 실장장치 전체의 택트타임을 단축시킬 수 있다.In addition, since the upper side photographing means 41 and the lower side photographing means 42 for acquiring the alignment reference image S are provided with the filters 41g and 42g, respectively, the illumination light in the photographing means (bottom photographing means 42 or the upper photographing means 41) on the opposite side is obtained. You can shoot without being affected. Therefore, the upper side photographing means 41 and the lower side photographing means 42 can emit the lights 41d and 42d at the same time, so that the surface 11 and the rear surface 12 of the specific chip 10a can be photographed. In comparison, the time required for photographing the specific chip 10a can be shortened, thereby reducing the tact time of the entire mounting apparatus.

또한 본 발명의 실장장치는 상기 실시예에 한정되는 것은 아니다. 예를 들면 상기 실시예에서는 칩 인식부4에서 얻어진 특정 칩10a의 이면12 각부의 화상을 얼라인먼트 기준화상S로서 설정하고 있는 예에 대해서 설명했지만, 반도체 칩10의 각부에 한정되지 않고 반도체 칩10의 외형단부(外形端部)의 화상을 얼라인먼트 기준화상S로 하여도 좋다.In addition, the mounting apparatus of this invention is not limited to the said Example. For example, in the above embodiment, an example in which the image of each of the back 12 portions of the specific chip 10a obtained by the chip recognition unit 4 is set as the alignment reference image S is described. The image of the external end may be used as the alignment reference image S. FIG.

또한 상기 실시예에서는 얼라인먼트 마크 위치정보로서 얼라인먼트 기준화상S를 사용한 예에 관하여 설명했지만, 화상에 한정되지 않고 칩 인식부4에서 얻어진 반도체 칩10의 이면화상46으로부터 선택되는 복수의 기준점(좌표)을 사용하는 것이어도 좋다. 즉 이러한 기준점과 얼라인먼트 마크 위치P를 대응시킨 것을 얼라인먼트 위치정보로서 설정함으로써 실장시에 있어서의 특정 칩10a의 이면화상으로부터 이면 얼라인먼트 마크 위치P'를 산출할 수 있 다.In the above embodiment, an example in which the alignment reference image S is used as the alignment mark position information is described. However, the plurality of reference points (coordinates) selected from the back image 46 of the semiconductor chip 10 obtained by the chip recognition unit 4 are not limited to the image. It may be used. That is, by setting the correspondence of the reference point and the alignment mark position P as alignment position information, the rear alignment mark position P 'can be calculated from the back image of the specific chip 10a at the time of mounting.

또한 상기 실시예에서는 상측 및 하측 필터41g, 42g를 미러 케이스41e, 42e의 외측에 배치하는 경우에 대해서 설명했지만, 이에 한정되지 않고 상대측 조명41d, 42d로부터의 빛이 CCD카메라41c, 42c에서 수광되는 것을 억제되도록 CCD카메라41c, 42c와 상대측 조명41d, 42d의 광학적 경로 사이에 배치되어 있으면 된다.Further, in the above embodiment, the case where the upper and lower filters 41g and 42g are disposed outside the mirror cases 41e and 42e has been described. However, the present invention is not limited thereto, and the light from the counter illumination 41d and 42d is received by the CCD cameras 41c and 42c. What is necessary is just to arrange | position between the optical paths of CCD camera 41c, 42c and the counter illumination 41d, 42d so that it may be suppressed.

또한 상기 실시예에서는 실장부5에 있어서 2시야 카메라8a를 사용하는 예에 대하여 설명했지만, 상방을 촬영하는 상방으로 향한 카메라와 하방을 촬영하는 하방으로 향한 카메라를 각각 설치하는 구성이어도 좋다.In the above embodiment, an example of using the two-view camera 8a in the mounting portion 5 has been described. However, a configuration may be provided in which the camera facing upward and the camera facing downward are respectively provided.

도1은 본 발명에 관한 실장장치를 나타내는 개략도이다.1 is a schematic view showing a mounting apparatus according to the present invention.

도2는 칩 인식부를 나타내는 확대 개략도이다.2 is an enlarged schematic view showing a chip recognition unit.

도3은 촬영수단의 구성을 나타내는 개략도이다.3 is a schematic view showing the configuration of the photographing means.

도4는 제어장치의 제어계를 나타내는 블럭도이다.4 is a block diagram showing a control system of the control apparatus.

도5는 실장장치 전체의 동작을 나타내는 플로우 차트이다.5 is a flowchart showing the operation of the entire mounting apparatus.

도6은 기준화상 취득공정의 동작을 나타내는 플로우 차트이다.6 is a flowchart showing the operation of the reference image acquisition process.

도7은 페이스 업 실장을 하는 경우에, 실장전의 특정 칩의 얼라인먼트 마크 위치를 취득하는 동작을 나타내는 플로우 차트이다.Fig. 7 is a flowchart showing an operation of acquiring alignment mark positions of specific chips before mounting when face up mounting.

도8은 페이스 다운 실장을 하는 경우에, 실장전의 특정 칩의 얼라인먼트 마크 위치를 취득하는 동작을 나타내는 플로우 차트이다.Fig. 8 is a flowchart showing an operation of acquiring alignment mark positions of specific chips before mounting when face down mounting.

도9는 페이스 업 실장을 한 경우에, 실장후의 특정 칩의 얼라인먼트 마크 위치를 취득하는 동작을 나타내는 플로우 차트이다.Fig. 9 is a flow chart showing an operation of acquiring the alignment mark position of a specific chip after mounting in the case of face up mounting.

도10은 페이스 다운 실장을 한 경우에, 실장후의 특정 칩의 얼라인먼트 마크 위치를 취득하는 동작을 나타내는 플로우 차트이다.Fig. 10 is a flowchart showing an operation of acquiring the alignment mark position of a specific chip after mounting in the case of face down mounting.

도11은 특정 칩의 각부의 화상을 나타내는 개략도이며, (a)는 특정 칩의 표면각부의 화상, (b)은 특정 칩의 이면각부의 화상을 나타내는 도면이다.Fig. 11 is a schematic diagram showing an image of each part of the specific chip, (a) is an image of the surface angle part of the particular chip, and (b) is an image of the back angle part of the particular chip.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

3 칩 공급부(chip 供給部)3 Chip Supply Section

4 칩 인식부(chip 認識部)4 chip recognition unit

5 실장부(實裝部)5 Mounting Department

6 이송장치(移送裝置)6 Conveyer

8a 2시야 카메라(2視野 camera)8a 2 o'clock camera

10a 특정 칩(特定 chip)10a specific chip

11 표면(表面)11 Surface

12 이면(裏面)12 back side

20 기판(基板)20 substrates

31 이송 헤드(移送 head)31 transfer head

32 반전 툴(反轉 tool)32 reverse tool

41 상측촬영수단(上側撮影手段)41 Upper side photographing means (上 側 撮 影 手段)

42 하측촬영수단(下側撮影手段)42 Lower side photography means

51 실장 헤드(實裝 head)51 mounting head

52 실장 스테이지(實裝 stage)52 mounting stage

Claims (9)

공급되는 반도체 칩(半導體 chip)의 한 면에 붙여진 얼라인먼트 마크(alignment mark)와 기판(基板)에 붙여진 얼라인먼트 마크에 의거하여 반도체 칩을 기판의 소정의 위치에 실장(實裝)하는 실장장치에 있어서,In a mounting apparatus for mounting a semiconductor chip at a predetermined position on a substrate based on an alignment mark attached to one surface of a semiconductor chip to be supplied and an alignment mark attached to a substrate. , 반도체 칩이 지지된 상태에서, 얼라인먼트 마크가 붙여진 상기 반도체 칩의 표면(表面)과 그 이면(裏面)을 촬영하는 칩 인식부와,A chip recognition unit which photographs the surface and the back surface of the semiconductor chip to which the alignment mark is attached while the semiconductor chip is supported; 실장전의 반도체 칩 및 기판을 촬영하는 실장전 촬영장치와,A pre-mounting photographing apparatus for photographing a semiconductor chip and a substrate before mounting; 반도체 칩의 얼라인먼트를 하여 반도체 칩을 기판에 실장하는 실장부와,A mounting portion for aligning the semiconductor chip and mounting the semiconductor chip on a substrate; 이들을 구동제어하는 제어장치를To control them 구비하고 있고,I equip it, 상기 제어장치는, 상기 칩 인식부에 의해 얻어진 화상으로부터 반도체 칩의 이면의 화상에 있어서의 얼라인먼트 마크 위치정보를 취득하여, 상기 실장전 촬영장치에 의해 반도체 칩의 이면이 촬영되는 경우에는, 상기 얼라인먼트 마크 위치정보에 의거하여 반도체 칩을 얼라인먼트하여 실장하도록 상기 실장부를 제어하는 것을 특징으로 하는 실장장치The control device acquires alignment mark position information in the image on the back surface of the semiconductor chip from the image obtained by the chip recognition unit, and the alignment is performed when the back surface of the semiconductor chip is photographed by the pre-mounting imaging device. And the mounting portion is controlled to align and mount the semiconductor chip based on the mark position information. 제1항에 있어서,The method of claim 1, 상기 얼라인먼트 마크 위치정보는, 상기 칩 인식부에서 얻어진 반도체 칩의 이면각부(裏面角部)에 있어서의 화상과 얼라인먼트 마크 위치를 대응시킨 얼라인먼트 기준화상이며,The alignment mark position information is an alignment reference image in which an image in the backside angle portion of the semiconductor chip obtained by the chip recognition unit corresponds to the alignment mark position. 상기 제어장치는, 상기 얼라인먼트 기준화상을 상기 실장전 촬영장치로 촬영된 반도체 칩의 이면의 화상과 대조시킴으로써 실장전의 반도체 칩 이면에 있어서의 이면 얼라인먼트 마크 위치를 산출하고, 상기 이면 얼라인먼트 마크 위치를 기준으로 하여 반도체 칩을 얼라인먼트하도록 상기 실장부를 구동제어하는 것을 특징으로 하는 실장장치.The control device calculates the back alignment mark position on the back surface of the semiconductor chip before mounting by matching the alignment reference image with the image of the back surface of the semiconductor chip photographed by the pre-mounting photographing apparatus, and then refers to the back alignment mark position. And drive control of the mounting portion to align the semiconductor chip. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 제어장치는, 상기 실장전 촬영장치에 의해 반도체 칩의 표면이 촬영되는 경우에는, 반도체 칩의 얼라인먼트 마크 위치를 기준으로 하여 얼라인먼트하도록 상기 실장부를 구동제어하는 것을 특징으로 하는 실장장치.And the control device controls driving of the mounting unit so that the surface of the semiconductor chip is photographed by the pre-mounting photographing apparatus so as to align with respect to the alignment mark position of the semiconductor chip. 제1항 내지 제3항의 어느 한 항에 있어서, The method according to any one of claims 1 to 3, 상기 칩 인식부는, 발광부와 수광부를 구비함과 아울러 상기 반도체 칩의 표면 또는 이면 측에서 상기 반도체 칩을 촬영하는 제1촬영수단과, 발광부와 수광부를 구비함과 아울러 상기 제1촬영수단과 대향하는 측으로부 터 상기 반도체 칩을 촬영하는 제2촬영수단을 구비하고 있고,The chip recognizing unit includes: a first photographing means for photographing the semiconductor chip from a surface or a back side of the semiconductor chip, including a light emitting part and a light receiving part; a light emitting part and a light receiving part; Second photographing means for photographing the semiconductor chip from an opposing side; 적어도 제1촬영수단의 수광부와 제2촬영수단의 발광부의 광학적 경로 사이에는 제2촬영수단의 발광부에서의 빛이 제1촬영수단의 수광부에서 수광되는 것을 억제하는 필터가 설치되고,Between at least the optical path of the light-receiving part of the first photographing means and the optical path of the light-emitting part of the second photographing means, a filter is provided to suppress the light received from the light-receiving part of the first photographing means. 적어도 제2촬영수단의 수광부와 제1촬영수단의 발광부의 광학적경로 사이에는 제1촬영수단의 발광부에서의 빛이 제2촬영수단의 수광부에서 수광되는 것을 억제하는 필터가 설치되는 것을 특징으로 하는 실장장치.Between at least the optical path of the light-receiving portion of the first photographing means and the light-receiving portion of the second photographing means, a filter is provided for suppressing the light received from the light-receiving portion of the second photographing means. Mounting device. 제1항 내지 제4항의 어느 한 항에 있어서, The method according to any one of claims 1 to 4, 상기 반도체 칩이 기판에 실장된 상태를 촬영하는 실장후 촬영장치를 더 구비하고 있고,And a post-mounting photographing apparatus for photographing a state in which the semiconductor chip is mounted on a substrate. 상기 제어장치는, 상기 실장후 촬영장치에 의해 반도체 칩의 이면이 촬영되는 경우에는, 상기 이면 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치의 차이량을 산출하여 실장상태의 양/불량을 판정하는 것을 특징으로 하는 실장장치.When the back surface of the semiconductor chip is photographed by the post-installation photographing apparatus, the control device calculates the amount of difference between the rear alignment mark position and the alignment mark position of the substrate to determine the amount / defect in the mounted state. Mounting device. 제1항 내지 제5항의 어느 한 항에 있어서, The method according to any one of claims 1 to 5, 상기 실장전 촬영장치와 실장후 촬영장치는 공통의 2시야 카메라(2視野 camera)로 구성되는 것을 특징으로 하는 실장장치.And said pre-mounted imaging device and post-mounted imaging device comprise a common two-view camera. 제1항 내지 제6항의 어느 한 항에 있어서,The method according to any one of claims 1 to 6, 상기 반도체 칩의 표면과 이면을 반전시키는 칩 공급부(chip 供給部)를 구비하고 있어, 상기 칩 공급부에 의하여 반도체 칩이 페이스 업 상태 또는 페이스 다운 상태로 상기 칩 인식부에 공급되는 것을 특징으로 하는 실장장치.And a chip supply unit for inverting the front and rear surfaces of the semiconductor chip, wherein the semiconductor supply is supplied to the chip recognition unit in a face up state or a face down state by the chip supply unit. Device. 공급되는 반도체 칩의 한 면에 붙여진 얼라인먼트 마크와 기판에 붙여진 얼라인먼트 마크에 의거하여 반도체 칩을 기판의 소정의 위치에 실장하는 실장방법으로서,A mounting method for mounting a semiconductor chip at a predetermined position on a substrate based on an alignment mark attached to one side of a supplied semiconductor chip and an alignment mark attached to a substrate, 반도체 칩의 얼라인먼트 마크가 붙여진 상기 반도체 칩의 표면과 그 이면을 동시에 촬영하여 얻어진 화상으로부터 반도체 칩 표면의 얼라인먼트 마크 위치와 반도체 칩 이면의 일부 형상을 관련지어 얼라인먼트 기준화상을 취득하는 기준화상 취득공정과,A reference image acquisition step of acquiring an alignment reference image by associating an alignment mark position on the surface of the semiconductor chip with a portion of the back surface of the semiconductor chip from an image obtained by simultaneously photographing the surface and the rear surface of the semiconductor chip to which the alignment mark of the semiconductor chip is attached; , 실장전의 반도체 칩과 기판의 화상을 취득하는 실장전 화상취득공정과,A pre-mount image acquisition step of acquiring an image of a semiconductor chip and a substrate before mounting, 상기 실장전 화상취득공정에서 얻어진 화상으로부터 반도체 칩의 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치를 취득하는 실장전 얼라인먼 트 마크 위치 취득공정과,A pre-mount alignment mark position acquisition step of acquiring an alignment mark position of a semiconductor chip and an alignment mark position of a substrate from an image obtained in the pre-mount image acquisition step; 상기 실장전 얼라인먼트 마크 위치 취득공정에 의해 얻어진 반도체 칩의 얼라인먼트 마크 위치와, 기판의 얼라인먼트 마크 위치에 의거하여 반도체 칩의 얼라인먼트를 하여 반도체 칩을 기판에 실장하는 실장공정A mounting step of mounting a semiconductor chip on a substrate by aligning the semiconductor chip based on the alignment mark position of the semiconductor chip obtained by the alignment mark position acquisition step before mounting and the alignment mark position of the substrate. 을 구비하고 있고,Equipped with 상기 실장전 얼라인먼트 마크 위치 취득공정에 있어서 반도체 칩의 이면의 화상이 얻어지는 경우에는, 상기 얼라인먼트 기준화상에 의거하여 화상대조처리를 함으로써 이면 얼라인먼트 마크 위치를 산출하고 상기 이면 얼라인먼트 마크 위치를 얼라인먼트 마크 위치로 하는 것을 특징으로 하는 실장방법.When an image of the back surface of the semiconductor chip is obtained in the step of acquiring alignment mark position before the mounting, the image alignment processing is performed based on the alignment reference image to calculate the back alignment mark position and the back alignment mark position to the alignment mark position. Mounting method characterized in that. 제8항에 있어서,The method of claim 8, 상기 실장공정 후에 실장후의 반도체 칩 및 기판을 촬영하여 반도체 칩의 화상과 기판의 화상을 취득하는 실장후 화상취득공정과,A post-mount image acquisition step of acquiring an image of the semiconductor chip and an image of the substrate by photographing the semiconductor chip and the substrate after the mounting step; 상기 실장후 화상취득공정에서 얻어진 화상으로부터 기판에 실장된 반도체 칩의 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치를 취득하는 실장후 얼라인먼트 마크 위치 취득공정과,A post-installation alignment mark position acquisition step of acquiring the alignment mark position of the semiconductor chip mounted on the substrate and the alignment mark position of the substrate from the image obtained in the post-installation image acquisition step; 상기 실장후 얼라인먼트 마크 위치 취득공정에 의해 얻어진 반도체 칩의 얼라인먼트 마크 위치와 기판의 얼라인먼트 마크 위치에 의거하여 반도체 칩이 기판의 소정의 위치에 실장된 것인지 아닌지를 검사하는 검사공정An inspection step of inspecting whether or not the semiconductor chip is mounted at a predetermined position on the substrate based on the alignment mark position of the semiconductor chip and the alignment mark position of the substrate obtained by the alignment mark position acquisition step after the mounting. 을 더 구비하고 있고,It has more 상기 실장후 얼라인먼트 마크 위치 취득공정에 있어서 반도체 칩의 이면의 화상이 취득되는 경우에는, 상기 얼라인먼트 기준화상 에 의거하여 화상대조처리를 함으로써 이면 얼라인먼트 마크 위치를 산출하고 상기 이면 얼라인먼트 마크 위치를 얼라인먼트 마크 위치로 하는 것을 특징으로 하는 실장방법.When the image of the back surface of the semiconductor chip is acquired in the alignment mark position acquiring step after the mounting, the back alignment mark position is calculated by performing image contrast processing based on the alignment reference image, and the back alignment mark position is aligned with the alignment mark position. The mounting method characterized in that.
KR1020070100367A 2006-10-27 2007-10-05 Mounting device and mounting method for the semiconductor chip KR101390890B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006292887A JP4838095B2 (en) 2006-10-27 2006-10-27 Semiconductor chip mounting apparatus and mounting method
JPJP-P-2006-00292887 2006-10-27

Publications (2)

Publication Number Publication Date
KR20080038013A true KR20080038013A (en) 2008-05-02
KR101390890B1 KR101390890B1 (en) 2014-04-30

Family

ID=39442136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070100367A KR101390890B1 (en) 2006-10-27 2007-10-05 Mounting device and mounting method for the semiconductor chip

Country Status (3)

Country Link
JP (1) JP4838095B2 (en)
KR (1) KR101390890B1 (en)
TW (1) TWI397147B (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180020148A (en) 2015-06-22 2018-02-27 마루젠 세끼유가가꾸 가부시키가이샤 Method for producing polymer for electronic materials and polymer for electronic materials obtained by said production method
KR20180120527A (en) * 2017-04-27 2018-11-06 엘지전자 주식회사 Method for manufacturing display device using semiconductor light emitting device
KR20200099471A (en) * 2019-02-14 2020-08-24 파스포드 테크놀로지 주식회사 Mounting device and manufacturing method of semiconductor device
WO2024005222A1 (en) * 2022-06-28 2024-01-04 엘지전자 주식회사 Apparatus for manufacturing micro led display

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545236A (en) * 2013-11-12 2014-01-29 江苏艾科瑞思封装自动化设备有限公司 Automatic aligning mechanism of chip packing machine, chip packing machine including automatic aligning mechanism and automatic aligning method
CN106153629A (en) * 2015-04-27 2016-11-23 昆山市和博电子科技有限公司 Flow path device for detection with cut crystal resistance
JP6717630B2 (en) * 2016-03-29 2020-07-01 芝浦メカトロニクス株式会社 Electronic component mounting equipment
JP6942829B2 (en) * 2016-03-29 2021-09-29 芝浦メカトロニクス株式会社 Electronic component mounting device
JP6902974B2 (en) * 2017-09-19 2021-07-14 芝浦メカトロニクス株式会社 Electronic component mounting device and mounting method
CN110970321B (en) * 2018-09-30 2022-06-10 上海微电子装备（集团）股份有限公司 Chip mounting equipment and chip mounting method
JP7307323B2 (en) * 2019-05-28 2023-07-12 澁谷工業株式会社 bonding equipment
JP2020120132A (en) * 2020-04-28 2020-08-06 パナソニックＩｐマネジメント株式会社 Component placement device
CN115836383A (en) * 2020-07-13 2023-03-21 东丽工程株式会社 Mounting device and mounting method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917830A (en) * 1995-06-27 1997-01-17 Canon Inc Wire bonding inspection device
JP4517533B2 (en) * 2001-04-27 2010-08-04 ソニー株式会社 Component mounting method and component mounting apparatus
JP3948551B2 (en) * 2001-11-05 2007-07-25 東レエンジニアリング株式会社 Mounting method and mounting apparatus
JP3993114B2 (en) * 2003-02-06 2007-10-17 株式会社新川 Die bonding method and apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180020148A (en) 2015-06-22 2018-02-27 마루젠 세끼유가가꾸 가부시키가이샤 Method for producing polymer for electronic materials and polymer for electronic materials obtained by said production method
KR20180120527A (en) * 2017-04-27 2018-11-06 엘지전자 주식회사 Method for manufacturing display device using semiconductor light emitting device
KR20200099471A (en) * 2019-02-14 2020-08-24 파스포드 테크놀로지 주식회사 Mounting device and manufacturing method of semiconductor device
WO2024005222A1 (en) * 2022-06-28 2024-01-04 엘지전자 주식회사 Apparatus for manufacturing micro led display

Also Published As

Publication number Publication date
JP4838095B2 (en) 2011-12-14
TW200822275A (en) 2008-05-16
JP2008109057A (en) 2008-05-08
KR101390890B1 (en) 2014-04-30
TWI397147B (en) 2013-05-21

Similar Documents

Publication Publication Date Title
KR20080038013A (en) Mounting device and mounting method for the semiconductor chip
KR101005800B1 (en) Electronic parts mounting apparatus and method
JP2002368494A (en) Electric component mounting system and positional error detecting method in the same system
US20140265094A1 (en) Die bonder and bonding head device of the same, and also collet position adjusting method
JP2007012802A (en) Mounting method and mounting device
JP4593429B2 (en) Die bonder
JP2012248717A (en) Position recognition camera and position recognition device
KR20050100595A (en) Electronic component mounting apparatus and electronic component mounting method
JP5365618B2 (en) Position adjustment apparatus and position adjustment method
JP6836938B2 (en) Manufacturing method of die bonding equipment and semiconductor equipment
JP6475165B2 (en) Mounting device
JP4901451B2 (en) Component mounting equipment
JP6940207B2 (en) Electronic component mounting device
JP4704218B2 (en) Component recognition method, apparatus and surface mounter
JP6990309B2 (en) Surface mounter
JP2022107877A (en) Component imaging apparatus and component mounting device
JP2014179558A (en) Die recognition means, die recognition method, and die bonder
JP2005093667A (en) Device and method for loading electronic component
JP2003243899A (en) Mounting device and mounting method
JPH04307314A (en) Photographing apparatus of mounting pattern or electronic components in mounting machine
JP5663869B2 (en) Device, mounting apparatus and method
TWI765549B (en) Mounting device for electronic parts
WO2023188500A1 (en) Position alignment device, position alignment method, bonding device, bonding method, and method for manufacturing semiconductor device
JP4394822B2 (en) Component mounting equipment
JP2007103436A (en) Part mounting method and part mounting apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant