KR20080032302A - 입력 펄스 신호의 적분값 계산 방법 및 이를 위한 적분기 - Google Patents
입력 펄스 신호의 적분값 계산 방법 및 이를 위한 적분기 Download PDFInfo
- Publication number
- KR20080032302A KR20080032302A KR1020060097843A KR20060097843A KR20080032302A KR 20080032302 A KR20080032302 A KR 20080032302A KR 1020060097843 A KR1020060097843 A KR 1020060097843A KR 20060097843 A KR20060097843 A KR 20060097843A KR 20080032302 A KR20080032302 A KR 20080032302A
- Authority
- KR
- South Korea
- Prior art keywords
- pulse signal
- input pulse
- average
- calculating
- size
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/06—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into an amplitude of current or voltage
- G01R23/09—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into an amplitude of current or voltage using analogue integrators, e.g. capacitors establishing a mean value by balance of input signals and defined discharge signals or leakage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
본 발명은 입력 신호의 적분 방법에 관한 것으로, 보다 구체적으로 펄스 입력 신호의 펄스 존재 구간과 펄스 존재 구간의 샘플링 값에 기초하여 매핑 테이블의 적분값을 검색하여 펄스 입력 신호의 적분값을 계산하는 방법 및 그 장치에 관한 것이다.
본 발명에 따른 입력 펄스 신호의 적분값 계산 방법 및 그 장치는 적분값의 매핑 테이블을 이용하여 입력 펄스 신호의 시비율과 평균 크기에 매핑되는 적분값을 계산함으로써, 고성능의 MCU없이도 출력 지연 시간이 극히 작은 적분기를 저렴하게 제작할 수 있다.
적분기, 적분 회로, 디지털 방식, 아날로그 방식, 시비율
Description
도 1은 아날로그 방식의 적분 회로에 대한 일 예를 도시하고 있다.
도 2는 아날로그 방식의 적분 회로에 대한 다른 예를 도시하고 있다.
도 3은 통상적인 디지털 방식의 적분 회로의 기능 블록도를 도시하고 있다.
도 4는 본 발명의 일 실시예에 상응하는 입력 펄스 신호의 적분값 계산 방법을 설명하는 흐름도이다.
도 5는 본 발명의 일 실시예에 상응하는 적분기의 기능 블록도를 도시하고 있다.
도 6은 입력 펄스 신호의 시비율을 설명하기 위한 도면이다.
<도면의 주요 부분에 대한 설명>
10: AD 변환기 11: 저장부
12: 가산기 13: 평균값 계산부
14: DA 변환기 15: MCU
20: 에지 검출부 21: 시비율 계산부
22: 펄스 크기 계산부 23: 적분값 계산부
본 발명은 입력 신호의 적분 방법에 관한 것으로, 보다 구체적으로 펄스 입력 신호의 펄스 존재 구간과 펄스 존재 구간의 샘플링 값에 기초하여 매핑 테이블의 적분값을 검색하여 펄스 입력 신호의 적분값을 계산하는 방법 및 그 적분기에 관한 것이다.
전기, 전자 분야에서 적분 회로는 시간적으로 크기가 변동하여 입력 신호의 순간 평균치를 계산하기 위한 회로로서, 일반적으로 아날로그 방식의 적분 회로와 디지털 방식의 적분 회로가 존재한다.
도 1과 도 2에 도시되어 있는 것과 같이, 아날로그 방식의 적분 회로는 기본적으로 저항과 커패시터의 조합으로 구성되어 있다. 아날로그 방식의 적분 회로는 간단한 회로 구성과 저렴한 제작 비용으로 입력 신호의 적분값을 계산할 수 있지만 저항과 커패시터의 조합으로 인해 출력 신호에 반드시 출력 지연(D0, D1)이 수반된다는 문제점이 있다.
한편, 도 3은 통상적인 디지털 방식의 적분 회로의 기능 블록도를 도시하고 있다. 도 3을 참고로, 아날로그의 입력 신호는 AD 컨버터(10)에 의해 샘플링되어 저장부(11)에 저장되며 저장된 입력 신호는 다음 샘플링 주기에 샘플링된 입력 신호와 가산부(12)에 의해 합해진다. 평균값 계산부(13)는 이렇게 합해진 입력 신호 의 합을 총 샘플링 시간으로 나누어 입력 신호의 평균 크기를 계산한다.
계산된 입력 신호의 평균 크기는 다시 DA 컨버터(14)에 의해 아날로그 값으로 변환되어 출력되거나 또는 디지털 값으로 계산된 입력 신호의 평균 크기가 출력된다. MCU(15)는 AD 컨버터(10), 저장부(11), 가산기(12), 평균값 계산부(13) 및 DA 컨버터(14)의 동작을 제어하여 입력 신호의 적분값을 계산한다.
위에서 설명한 디지털 방식의 적분 회로는 MCU(15)의 처리 속도를 향상시킴으로써 지연 시간이 극히 짧은 적분회로를 구현할 수 있지만, 고성능의 MCU와 많은 회로 부품이 필요하여 제작 비용이 많이 든다는 문제점이 있다.
상기에서 살펴본 것과 같이 아날로그 방식의 적분 회로와 디지털 방식의 적분 회로는 각각 출력 지연이 수반된다는 문제점과 제작 비용이 증가한다는 문제점을 가지고 있다.
따라서 본 발명이 이루고자 하는 목적은 저렴한 비용으로 지연 시간이 극히 짧은 적분 회로를 제공하는 것이다.
본 발명에 따른 적분값 계산 방법은 입력 펄스 신호에서 상승 에지와 하강 에지를 검출하는 단계, 상기 검출된 상승 에지와 하강 에지에 기초하여 1주기당 입력 펄스 신호의 시비율(duty ratio)을 계산하는 단계, 상기 검출된 상승 에지와 하강 에지 사이의 펄스 존재 구간에서 상기 입력 펄스 신호를 소정 횟수로 샘플링하여 상기 펄스 존재 구간의 평균 펄스 크기를 계산하는 단계 및 상기 시비율과 평균 펄스 크기에 따라 매핑되는 적분 값을 검색하여 상기 입력 펄스 신호의 적분값을 계산하는 단계를 포함한다. 또한, 상기 상승 에지와 하강 에지를 검출하는 단계에서 입력 펄스 신호의 상승 에지와 하강 에지는 입력 펄스 신호의 하이/로우 변환에 의해 검출될 수도 있다.
바람직하게, 펄스 존재 구간의 평균 펄스 크기를 계산하는 단계는 검출된 상승 에지와 하강 에지 사이의 펄스 존재 구간을 n번 샘플링하는 단계, n-1번째까지 샘플링된 입력 펄스 신호의 평균 펄스 크기를 계산하는 단계 및 n-1번째까지 샘플링된 입력 펄스 신호의 평균 펄스 크기와 n번째 샘플링된 입력 펄스 신호의 평균 펄스 크기를 계산하여 상기 펄스 존재 구간의 평균 펄스 크기를 계산하는 단계를 포함한다.
본 발명의 다른 일면에 따르면, 본 발명은 입력 펄스 신호의 로우/하이 변환에 기초하여 상승 에지와 하강 에지를 검출하는 에지 검출부; 상기 검출된 상승 에지와 하강 에지에 기초하여 1주기당 입력 펄스 신호의 시비율(duty ratio)을 계산하는 시비율 계산부; 상기 검출된 상승 에지와 하강 에지 사이의 펄스 존재 구간을 소정 횟수로 샘플링하여 상기 입력 펄스 신호의 평균 펄스 크기를 계산하는 펄스 크기 계산부; 및 상기 계산된 시비율과 평균 펄스 크기에 따라 매핑되는 적분 값을 검색하여 상기 입력 펄스 신호의 적분값을 계산하는 적분값 계산부를 포함하는 적분기를 제공한다.
또한, 상기 적분기는 시비율과 평균 펄스 크기에 매핑되는 적분값의 매핑 테이블을 저장하고 있는 저장부를 더 포함할 수도 있다.
본 발명에 따른 입력 펄스 신호의 적분값 계산 방법 및 그 장치는 도면에 도시된 실시예를 참고로 설명되나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이하 첨부된 도면을 참고로 본 발명에 따른 입력 펄스 신호의 적분값 계산 방법에 대해 보다 구체적으로 설명한다.
도 4는 본 발명의 일 실시예에 상응하는 입력 펄스 신호의 적분값 계산 방법을 설명하는 흐름도이다.
도 4를 참고로, 입력 펄스 신호에서 상승 에지와 하강 에지를 검출한다(단계 1). 예를 들어, 입력 펄스 신호는 0V의 로우 신호와 5V의 하이 신호로 구성된 펄스 신호로 입력되며 로우 신호에서 하이 신호로 변환되는 시점에서 상승 에지를 검출하고 하이 신호에서 로우 신호로 변환하는 시점에서 하강 에지를 검출한다.
검출된 제1 펄스 신호의 상승 에지와 하강 에지 및 제1 펄스 신호를 뒤따르는 제2 펄스 신호의 상승 에지에 기초하여 입력 펄스 신호의 시비율(duty ratio)를 계산한다(단계 2). 입력 펄스 신호의 시비율은 도 6에 도시되어 있는 것과 같이 입력 펄스 신호의 1주기(T)에서 펄스 신호가 존재하는 구간(t)의 비율로 계산된다. 바람직하게 시비율은 입력 펄스 신호의 1주기와 펄스 신호의 존재 구간을 단위 시간으로 환산하여 계산되는 것을 특징으로 한다.
한편, 입력 펄스 신호의 상승 에지와 하강 에지가 검출되는 경우 검출된 상 승 에지와 하강 에지에 기초하여 입력 펄스 신호의 펄스 존재 구간을 판단하고 판단한 펄스 존재 구간을 일정 횟수로 샘플링한다(단계 3). 샘플링을 통해 입력 펄스 신호의 크기는 아날로그 값에서 디지털 값으로 변환되며 상기 변환된 입력 펄스 신호의 크기의 전체 평균 크기를 계산한다(단계 4). 입력 펄스 신호의 샘플링 횟수는 본 발명이 적용되는 분야에 따라 서로 달리 조정할 수 있으며 이는 본 발명의 범위에 속한다.
예시적인 샘플링 횟수와 그에 따른 입력 펄스 신호의 펄스 존재 구간에서 평균 크기는 다음과 같다.
<샘플링 횟수=1회>
샘플링 횟수가 1회인 경우 샘플링된 입력 펄스 신호의 크기를 평균 크기로 사용한다.
<샘플링 횟수=2회>
샘플링 횟수가 2회인 경우 1번째 샘플링시 얻은 입력 펄스 신호의 크기와 2번째 샘플링시 얻은 입력 펄스 신호의 크기의 중간값을 입력 펄스 신호의 평균 크기로 사용한다.
<샘플링 횟수=3회>
2회의 샘플링을 통해 얻은 입력 펄스 신호의 평균 크기와 3번째 샘플링시 얻은 입력 펄스 신호 크기의 중간값을 입력 펄스 신호의 평균 크기로 사용한다.
<샘플링 횟수=n회>
n-1회 샘플링을 통해 얻은 입력 펄스 신호의 평균 크기와 n번째 샘플링시 얻 은 입력 펄스 신호 크기의 중간값을 입력 펄스 신호의 평균 크기로 사용한다.
단계 2를 통해 계산한 시비율과 단계 4를 통해 계산한 입력 펄스 신호의 평균 크기에 기초하여 적분값 매핑 테이블에서 상응하는 입력 펄스 신호의 적분값을 검색한다(단계 5). 상기 적분값 매핑 테이블에는 시비율과 입력 펄스 신호의 평균크기를 각각 x축과 y축에 삼아 각각의 값에 상응하는 입력 펄스 신호의 적분값이 저장되어 매핑되어 있다.
적분값 매핑 테이블에서 시비율과 입력 펄스 신호의 평균 크기에 상응하는 입력 펄스 신호의 적분값이 검색되는 경우, 상기 검색된 적분값을 입력 펄스 신호의 적분값으로 출력한다(단계 6).
상기 단계 1 내지 단계 6은 입력 펄스 신호의 다음 펄스 주기에 대해 동일하게 반복 수행된다.
도 5는 본 발명의 일 실시예에 상응하는 적분기의 기능 블록도를 도시하고 있다.
도 5를 참고로, 입력 펄스 신호는 에지 검출부(20)와 펄스 크기 계산부(22)로 각각 입력된다. 에지 검출부(20)는 입력 펄스 신호의 로우/하이 신호 변환에 기초하여 상승 에지와 하강 에지를 검출한다. 에지 검출부(20)를 통해 입력 펄스 신호의 상승 에지와 하강 에지가 검출되면 시비율 계산부(21)는 검출된 상승 에지와 하강 에지에 기초하여 입력 펄스 신호의 시비율을 계산한다. 바람직하게, 상기 에지 검출부(20)는 단안정 플립플롭을 이용하여 구현할 수 있다.
펄스 크기 계산부(22)는 검출된 입력 펄스 신호의 상승 에지와 하강 에지에 기초하여 입력 펄스 신호의 펄스 존재 구간을 검출하고 상기 펄스 존재 구간을 일정 횟수로 샘플링하여 입력 펄스 신호의 평균 크기를 계산한다. 입력 펄스 신호의 샘플링은 AD 변환기를 통해 수행될 수 있다.
적분값 계산부(23)는 시비율 계산부(21)와 펄스 크기 계산부(22)를 통해 계산된 시비율과 평균 펄스 크기에 매핑되는 적분 값을 적분값 매핑 테이블에서 검색하여 입력 펄스 신호의 적분값을 출력한다.
한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성 가능하고, 컴퓨터로 읽을 수 있는 기록 매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다.
상기 컴퓨터로 읽을 수 있는 기록 매체는 마그네틱 저장 매체(예를 들어, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장 매체를 포함한다.
본 발명에 따른 입력 펄스 신호의 적분값 계산 방법 및 그 장치는 적분값의 매핑 테이블을 이용하여 입력 펄스 신호의 시비율과 평균 크기에 매핑되는 적분값을 계산함으로써, 고성능의 MCU없이도 출력 지연 시간이 극히 작은 적분기를 저렴하게 제작할 수 있다.
Claims (5)
- (a) 입력 펄스 신호의 상승 에지와 하강 에지를 검출하는 단계;(b) 상기 검출된 상승 에지와 하강 에지에 기초하여 1주기당 입력 펄스 신호의 시비율(duty ratio)을 계산하는 단계;(c) 상기 검출된 상승 에지와 하강 에지 사이의 펄스 존재 구간에서 상기 입력 펄스 신호를 소정 횟수로 샘플링하여 상기 펄스 존재 구간의 평균 펄스 크기를 계산하는 단계; 및(d) 상기 시비율과 평균 펄스 크기에 매핑되는 적분 값을 적분값 매핑 테이블에서 검색하여 상기 입력 펄스 신호의 적분 값을 계산하는 단계를 포함하는 입력 펄스 신호의 적분값 계산 방법.
- 제 1 항에 있어서, 상기 (a) 단계에서입력 펄스 신호의 상승 에지와 하강 에지는 입력 펄스 신호의 하이/로우 변환에 의해 검출되는 입력 펄스 신호의 적분값 계산 방법.
- 제 1 항에 있어서, 상기 (c) 단계는상기 검출된 상승 에지와 하강 에지 사이의 펄스 존재 구간을 n번 샘플링하는 단계;n-1번째까지 샘플링된 입력 펄스 신호의 평균 펄스 크기를 계산하는 단계; 및n-1번째까지 샘플링된 입력 펄스 신호의 평균 펄스 크기와 n번째 샘플링된 입력 펄스 신호의 평균 펄스 크기를 계산하여 상기 펄스 존재 구간의 평균 펄스 크기를 계산하는 단계를 포함하는 입력 펄스 신호의 적분값 계산 방법.
- 입력 펄스 신호의 로우/하이 변환에 기초하여 상승 에지와 하강 에지를 검출하는 에지 검출부;상기 검출된 상승 에지와 하강 에지에 기초하여 1주기당 입력 펄스 신호의 시비율(duty ratio)을 계산하는 시비율 계산부;상기 검출된 상승 에지와 하강 에지 사이의 펄스 존재 구간을 소정 횟수로 샘플링하여 상기 입력 펄스 신호의 평균 펄스 크기를 계산하는 펄스 크기 계산부; 및상기 계산된 시비율과 평균 펄스 크기에 따라 매핑되는 적분 값을 검색하여 상기 입력 펄스 신호의 적분값을 계산하는 적분값 계산부를 포함하는 적분기.
- 제 4 항에 있어서, 상기 적분기는시비율과 평균 펄스 크기에 매핑되는 적분값의 매핑 테이블을 저장하고 있는 저장부를 더 포함하는 것을 특징으로 하는 적분기.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060097843A KR100898567B1 (ko) | 2006-10-09 | 2006-10-09 | 입력 펄스 신호의 적분값을 계산하는 방법 및 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060097843A KR100898567B1 (ko) | 2006-10-09 | 2006-10-09 | 입력 펄스 신호의 적분값을 계산하는 방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080032302A true KR20080032302A (ko) | 2008-04-15 |
KR100898567B1 KR100898567B1 (ko) | 2009-05-19 |
Family
ID=39533077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060097843A KR100898567B1 (ko) | 2006-10-09 | 2006-10-09 | 입력 펄스 신호의 적분값을 계산하는 방법 및 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100898567B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101035636B1 (ko) * | 2010-06-29 | 2011-05-19 | 엘아이지넥스원 주식회사 | 비디오 신호 검출 장치 및 그 방법 |
WO2023158070A1 (ko) * | 2022-02-15 | 2023-08-24 | 주식회사 살루스마린시스템즈 | 이차원 펄스 적분 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100209726B1 (ko) * | 1997-05-06 | 1999-07-15 | 구본준 | 펄스 에지 검출 및 듀티(Duty)비 측정 회로 |
DE60024225T2 (de) | 2000-03-18 | 2006-08-03 | Siemens Ag | Funksender |
KR100458106B1 (ko) | 2000-07-10 | 2004-11-26 | 인터내셔널 비지네스 머신즈 코포레이션 | 디지털 신호의 품질을 결정하기 위한 장치 및 방법 |
KR100600699B1 (ko) * | 2004-06-08 | 2006-07-14 | 삼성전자주식회사 | 하드웨어용 제곱근 연산장치 |
-
2006
- 2006-10-09 KR KR1020060097843A patent/KR100898567B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101035636B1 (ko) * | 2010-06-29 | 2011-05-19 | 엘아이지넥스원 주식회사 | 비디오 신호 검출 장치 및 그 방법 |
WO2023158070A1 (ko) * | 2022-02-15 | 2023-08-24 | 주식회사 살루스마린시스템즈 | 이차원 펄스 적분 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100898567B1 (ko) | 2009-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI450175B (zh) | 電容式感測器介面及方法 | |
WO2020210951A1 (zh) | 触控显示面板的电容检测方法、触控显示面板的电容检测电路及触控显示面板 | |
Ignjatovic et al. | An interface circuit for measuring capacitance changes based upon capacitance-to-duty cycle (CDC) converter | |
US20200192520A1 (en) | Oversampled high signal to noise ratio analog front end for touch screen controllers | |
US20170060114A1 (en) | Finite state machine-based trigger event detection employing interpolation | |
US8217822B2 (en) | Resolution enhancing analog-to-digital conversion | |
US9081456B2 (en) | Touch panel control system, capacitance detection apparatus and method thereof | |
JP2016015132A (ja) | タッチ検知装置及びタッチ検知方法 | |
KR20080032302A (ko) | 입력 펄스 신호의 적분값 계산 방법 및 이를 위한 적분기 | |
CN113377340B (zh) | 一种具有分数阶微积分运算和显示功能的数字示波器 | |
US4808939A (en) | Variable rate rectangular matched filter | |
JP2008032706A (ja) | ピーク電圧検出回路とそれを利用した2値化回路 | |
CN110799807B (zh) | 一种正交编码器信号滤波方法、装置及系统 | |
US20050174826A1 (en) | Methods and apparatuses for peak detection among multiple signals | |
US7501861B2 (en) | Phase-difference detecting apparatus and method | |
JPH10160507A (ja) | ピーク検出装置 | |
JP2005140737A (ja) | 磁気式エンコーダ装置 | |
TW202024649A (zh) | 信號週期測量電路與方法 | |
US6965659B2 (en) | Device and method for detecting a period of an input signal | |
CN104749407A (zh) | 示波器触发脉宽检测方法、装置及一种示波器 | |
US7031412B2 (en) | Digital signal processing apparatus | |
Shui et al. | High-speed real-time periodic weak pulse signal detection with simplified phase-weighted stacking | |
KR100915112B1 (ko) | 음원 위치 측정을 위한 음성 신호 처리 시스템 | |
Du et al. | High-speed real-time signal processing system design and implementation based on fpga | |
JPS5948658A (ja) | エイリアシングエラ−検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120508 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130506 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |