KR100898567B1 - 입력 펄스 신호의 적분값을 계산하는 방법 및 장치 - Google Patents

입력 펄스 신호의 적분값을 계산하는 방법 및 장치 Download PDF

Info

Publication number
KR100898567B1
KR100898567B1 KR1020060097843A KR20060097843A KR100898567B1 KR 100898567 B1 KR100898567 B1 KR 100898567B1 KR 1020060097843 A KR1020060097843 A KR 1020060097843A KR 20060097843 A KR20060097843 A KR 20060097843A KR 100898567 B1 KR100898567 B1 KR 100898567B1
Authority
KR
South Korea
Prior art keywords
pulse signal
integral value
input pulse
input
calculating
Prior art date
Application number
KR1020060097843A
Other languages
English (en)
Other versions
KR20080032302A (ko
Inventor
이원호
Original Assignee
대성전기공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대성전기공업 주식회사 filed Critical 대성전기공업 주식회사
Priority to KR1020060097843A priority Critical patent/KR100898567B1/ko
Publication of KR20080032302A publication Critical patent/KR20080032302A/ko
Application granted granted Critical
Publication of KR100898567B1 publication Critical patent/KR100898567B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/06Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into an amplitude of current or voltage
    • G01R23/09Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into an amplitude of current or voltage using analogue integrators, e.g. capacitors establishing a mean value by balance of input signals and defined discharge signals or leakage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본원 발명은 입력 펄스 신호의 적분값을 계산하는 방법 및 장치에 관한 것으로, 보다 구체적으로 펄스 입력 신호의 펄스 존재 구간 및 펄스 존재 구간에서 펄스 신호의 평균 크기에 매핑되어 있는 적분값을 매핑 테이블에서 검색하여 입력 펄스 신호의 적분값을 계산하는 방법 및 장치에 관한 것이다.
본원 발명에 따른 입력 펄스 신호의 적분값 계산 방법 및 장치는 적분값 매핑 테이블에서 입력 펄스 신호의 시비율과 평균 크기에 매핑되어 있는 적분값을 입력 펄스 신호의 적분값으로 계산함으로써, 고성능의 MCU없이도 출력 지연 시간이 극히 작은 적분 장치를 저렴하게 제작할 수 있다.
적분기, 적분 회로, 디지털 방식, 아날로그 방식, 시비율

Description

입력 펄스 신호의 적분값을 계산하는 방법 및 장치{Method for calculating integrated value of pulse input signal and Integrator for the method}
도 1은 아날로그 방식의 적분 회로에 대한 일 예를 도시하고 있다.
도 2는 아날로그 방식의 적분 회로에 대한 다른 예를 도시하고 있다.
도 3은 통상적인 디지털 방식의 적분 회로의 기능 블록도를 도시하고 있다.
도 4는 본원 발명의 일 실시예에 상응하는 입력 펄스 신호의 적분값 계산 방법을 설명하는 흐름도이다.
도 5는 본원 발명의 일 실시예에 상응하는 적분기의 기능 블록도를 도시하고 있다.
도 6은 입력 펄스 신호의 시비율을 설명하기 위한 도면이다.
<도면의 주요 부분에 대한 설명>
10: AD 변환기 11: 저장부
12: 가산기 13: 평균값 계산부
14: DA 변환기 15: MCU
20: 에지 검출부 21: 시비율 계산부
22: 펄스 크기 계산부 23: 적분값 계산부
본원 발명은 입력 펄스 신호의 적분값을 계산하는 방법 및 장치에 관한 것으로, 보다 구체적으로 펄스 입력 신호의 펄스 존재 구간 및 펄스 존재 구간에서 펄스 신호의 평균 크기에 매핑되어 있는 적분값을 매핑 테이블에서 검색하여 입력 펄스 신호의 적분값을 계산하는 방법 및 장치에 관한 것이다.
전기, 전자 분야에서 적분 회로는 시간에 따라 크기가 변동하며 입력되는 신호의 단위 시간 평균치를 계산하기 위한 회로로서, 일반적으로 아날로그 적분 회로와 디지털 적분 회로가 존재한다.
아날로그 적분 회로의 일 예를 도시하고 있는 도 1과 도 2를 참고로 살펴보면, 아날로그 적분 회로는 기본적으로 서로 병렬로 접속되어 있는 저항(R)과 커패시터(C)의 조합으로 구성되어 있다. 아날로그 적분 회로는 저항과 커패시터만으로 입력 펄스 신호의 적분값을 계산할 수 있기 때문에 저렴한 비용으로 제작할 수 있다. 그러나 저항과 커패시터의 조합으로 구성된 아날로그 적분 회로로 입력 펄스 신호의 적분값을 계산하는 경우, 아날로그 적분 회로에서 출력되는 적분값 신호에는 반드시 저항과 커패시터의 소자 특성으로 인한 출력 지연(D0, D1)이 수반된다. 아날로그 적분 회로에 수반되는 이러한 출력 지연(D0, D1)으로 인해 전체 시스템의 응답 속도가 늦어진다는 문제점을 발생한다.
한편, 도 3은 통상적인 디지털 적분 회로의 기능 블록도를 도시하고 있다. 도 3을 참고로 살펴보면, 아날로그 입력 신호는 소정 샘플링 시간 간격으로 AD 컨버터(10)에 의해 차례로 샘플링되어 저장부(11)에 저장된다. 합산부(12)는 샘플링되어 저장된 아날로그 입력 신호의 크기를 합산한다. 즉, 제1 샘플링 시각에 샘플링된 아날로그 입력 신호의 크기는 제2 샘플링 시각 및 그 다음 샘플링 시각에 샘플링된 아날로그 입력 신호의 크기와 차례로 합산된다. 평균값 계산부(13)는 각 샘플링 시각에 샘플링된 아날로그 입력 신호의 크기 총합을 총 샘플링 시간으로 나누어 입력 신호의 평균 크기를 계산한다.
계산된 입력 신호의 평균 크기는 다시 DA 컨버터(14)에 의해 아날로그 값으로 변환되어 출력되거나 또는 디지털 값으로 계산된 입력 신호의 평균 크기가 출력된다. MCU(Micro controller unit, 15)는 AD 컨버터(10), 저장부(11), 가산기(12), 평균값 계산부(13) 및 DA 컨버터(14)의 동작을 제어하여 입력 신호의 적분값을 계산하도록 한다.
위에서 설명한 디지털 적분 회로에 빠른 처리 속도의 MCU(15)를 장착하여 사용한다면, 디지털 적분 회로는 입력 신호의 적분값을 짧은 출력 지연 시간으로 계산할 수 있다. 그러나 짧은 출력 지연 시간으로 적분값을 계산하기 위하여 통상의 디지털 적분 회로는 빠른 처리 속도를 가지는 고성능의 MCU(15)를 필요로 하며 따라서 디지털 적분 회로를 제작하는데 많은 비용이 소요된다는 문제점을 가진다.
위에서 살펴본 바와 같이, 아날로그 적분 회로는 입력 신호의 적분값을 일정 시간 지연이 경과한 후에나 계산하여 출력할 수 있다는 문제점을 가지며, 디지털 적분 회로는 입력 신호의 적분값을 긴 시간 지연없이 빠르게 계산하여 출력하기 위하여 고성능의 MCU를 사용하여야 하기 때문에 제작 비용이 증가한다는 문제점을 가진다.
따라서 본원 발명이 이루고자 하는 목적은 저렴한 비용으로 제작할 수 있으며 동시에 입력 펄스 신호의 적분값을 짧은 지연 시간으로 계산하여 출력할 수 있는 적분값 계산 방법 및 장치를 제공하는 것이다.
상기 본원 발명의 목적을 달성하기 위하여, 본원 발명에 따른 적분값 계산 방법은 입력 펄스 신호에서 상승 에지와 하강 에지를 검출하는 단계와, 검출한 상승 에지와 하강 에지에 기초하여 입력 펄스 신호의 시비율(duty ratio)을 계산하는 단계와, 검출한 상승 에지와 하강 에지 사이에 존재하는 펄스 신호를 적어도 1회 이상 샘플링하여 펄스 신호의 평균 크기를 계산하는 단계 및 시비율과 펄스 신호의 평균 크기에 매핑되어 있는 적분값을 매핑 테이블에서 검색하고 검색한 적분값을 입력 펄스 신호의 적분값으로 계산하는 단계를 포함한다. 또한, 상승 에지와 하강 에지를 검출하는 단계에서 입력 펄스 신호의 상승 에지와 하강 에지는 입력 펄스 신호의 하이/로우 변환에 의해 검출될 수도 있다.
바람직하게, 펄스 존재 구간의 평균 펄스 크기를 계산하는 단계는 검출한 상승 에지와 하강 에지 사이의 펄스 존재 구간을 n번 샘플링하는 단계와, n-1번째까지 샘플링된 입력 펄스 신호의 평균 펄스 크기를 계산하는 단계 및 n-1번째까지 샘플링된 입력 펄스 신호의 평균 펄스 크기와 n번째 샘플링된 입력 펄스 신호의 평균 펄스 크기를 계산하여 펄스 존재 구간의 평균 펄스 크기를 계산하는 단계를 포함한다.
한편, 상기 본원 발명의 목적을 달성하기 위하여, 본원 발명에 따른 적분값 계산 장치는 입력 펄스 신호의 로우/하이 변환에 기초하여 입력 펄스 신호에서 상승 에지와 하강 에지를 검출하는 에지 검출부와, 검출한 상승 에지와 하강 에지에 기초하여 입력 펄스 신호의 시비율(duty ratio)을 계산하는 시비율 계산부와, 검출한 상승 에지와 하강 에지 사이에 존재하는 펄스 신호를 적어도 1회 이상 샘플링하여 펄스 신호의 평균 크기를 계산하는 펄스 크기 계산부 및 계산한 시비율과 펄스 신호의 평균 크기에 매핑되어 있는 적분값을 매핑 테이블에서 검색하고 검색한 적분값을 입력 펄스 신호의 적분값으로 계산하는 적분값 계산부를 포함한다.
또한, 본 발명에 따른 적분값 계산 장치는 시비율과 펄스 신호의 평균 크기에 따라 입력 펄스 신호의 적분값을 매핑하기 위한 매핑 테이블을 저장하고 있는 저장부를 더 포함한다.
본원 발명에 따른 입력 펄스 신호의 적분값 계산 방법 및 장치는 도면에 도시된 실시예를 참고로 설명되나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본원 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이하 첨부된 도면을 참고로 본원 발명에 따른 입력 펄스 신호의 적분값 계산 방법 및 장치에 대해 보다 구체적으로 설명한다.
도 4는 본원 발명의 일 실시예에 따른, 입력 펄스 신호의 적분값 계산 방법을 설명하기 위한 흐름도이다.
도 4를 참고로 살펴보면, 입력 펄스 신호에서 상승 에지와 하강 에지를 검출한다(단계 1). 예를 들어, 입력 펄스 신호는 0V의 로우 신호와 5V의 하이 신호로 구성된 펄스 신호로 입력되며 로우 신호에서 하이 신호로 변환되는 시점에서 상승 에지를 검출하고 하이 신호에서 로우 신호로 변환하는 시점에서 하강 에지를 검출한다.
검출된 제1 펄스 신호의 상승 에지와 하강 에지 및 제1 펄스 신호를 뒤따르는 제2 펄스 신호의 상승 에지에 기초하여 입력 펄스 신호의 시비율(duty ratio)를 계산한다(단계 2). 입력 펄스 신호의 시비율은 도 6에 도시되어 있는 것과 같이 입력 펄스 신호의 1주기(T)에서 펄스 신호가 존재하는 구간의 시간(t)의 비율로 계산된다. 바람직하게 시비율은 입력 펄스 신호의 1주기와 펄스 신호가 존재하는 구간의 시간을 단위 시간으로 환산하여 계산되는 것을 특징으로 한다.
한편, 입력 펄스 신호의 상승 에지와 하강 에지가 검출되는 경우 검출된 상승 에지와 하강 에지에 기초하여 입력 펄스 신호 중 펄스 신호가 존재하는 구간의 신호를 일정 시간 간격으로 샘플링한다(단계 3). 각 샘플링 시각에 샘플링된 펄스 신호의 크기는 아날로그 값에서 디지털 값으로 변환된다. 디지털 값으로 변환된 각 샘플링 시각의 펄스 신호의 크기 총합을 펄스가 존재하는 구간의 시간으로 나누어 펄스 신호의 평균 크기를 계산한다(단계 4).
펄스 신호의 샘플링 횟수는 본원 발명이 적용되는 분야에 따라 서로 달리 조정할 수 있으며 이는 본원 발명의 범위에 속한다. 예시적인 샘플링 횟수와 각 샘플링 횟수에 따른 펄스 신호의 평균 크기는 다음과 같다.
삭제
<샘플링 횟수=1회>
샘플링 횟수가 1회인 경우, 제1 샘플링된 펄스 신호의 크기를 펄스 존재 구간에서 펄스 신호의 평균 크기로 사용한다.
<샘플링 횟수=2회>
샘플링 횟수가 2회인 경우, 제1 샘플링 시각에 샘플링된 펄스 신호의 크기와 제2 샘플링 시각에 샘플링된 펄스 신호 크기의 평균값을 펄스 신호의 평균 크기로 사용한다.
<샘플링 횟수=3회>
샘플링 횟수가 3회인 경우, 제1 및 제2 샘플링 시각에 샘플링된 펄스 신호의 평균 크기와 제3 샘플링 시각에 샘플링된 펄스 신호 크기의 평균값을 펄스 신호의 평균 크기로 사용한다.
<샘플링 횟수=n회>
샘플링 횟수가 n회인 경우, 제1 내지 제n-1 샘플링 시각에 샘플링된 펄스 신호의 평균 크기와 제n 샘플링 시각에 샘플링된 펄스 신호 크기의 평균값을 펄스 신호의 평균 크기로 사용한다.
단계 2를 통해 계산한 시비율과 단계 4를 통해 계산한 펄스 신호의 평균 크기에 기초하여, 계산된 시비율과 펄스 신호의 평균 크기에 매핑되어 있는 입력 펄스 신호의 적분값을 적분값 매핑 테이블에서 검색한다(단계 5). 적분값 매핑 테이블은 입력 펄스 신호의 적분값을 계산하기 위하여 사용되는 매핑 테이블로서, 적분값 매핑 테이블에는 X축의 시비율과 Y축의 펄스 신호 평균 크기에 매핑된 입력 펄스 신호의 적분값이 저장되어 있다. 본 발명이 적용되는 분야에 따라 X축의 시비율과 Y축의 펄스 신호의 평균 크기, 각 시비율과 펄스 신호의 평균 크기에 매핑된 적분값은 미리 계산되어 저장매체에 저장되어 있으며, 단계 5에서 저장되어 있는 매핑 테이블을 이용하여 계산된 시비율과 펄스 신호의 평균 크기에 매핑되어 있는 적분값을 검색한다.
계산된 시비율과 펄스 신호의 평균 크기에 매핑된 입력 펄스 신호의 적분값이 적분값의 매핑 테이블에서 검색되는 경우, 상기 검색된 적분값을 입력 펄스 신호의 적분값으로 출력한다(단계 6).
상기 단계 1 내지 단계 6은 입력 펄스 신호의 다음 펄스 주기에 대해 동일하게 반복 수행된다.
도 5는 본원 발명의 일 실시예에 따른, 입력 펄스 신호의 적분값 계산 장치를 설명하기 위한 기능 블록도를 도시하고 있다.
도 5를 참고로 살펴보면, 입력 펄스 신호는 에지 검출부(20)와 펄스 크기 계산부(22)로 각각 입력된다. 에지 검출부(20)는 입력 펄스 신호의 신호 값, 즉 로우/하이 신호의 변환에 기초하여 입력 펄스 신호에서 펄스 신호의 상승 에지와 하강 에지를 검출한다. 에지 검출부(20)를 통해 펄스 신호의 상승 에지와 하강 에지가 검출되면 시비율 계산부(21)는 검출된 상승 에지와 하강 에지에 기초하여 입력 펄스 신호의 시비율을 계산한다. 바람직하게, 에지 검출부(20)는 단안정 플립플롭을 이용하여 구현할 수 있다.
펄스 크기 계산부(22)는 검출된 펄스 신호의 상승 에지와 하강 에지에 기초하여 입력 펄스 신호에서 펄스가 존재하는 구간을 판단하고, 펄스 존재 구간을 일정 횟수로 샘플링하여 펄스 신호에 대한 평균 크기를 계산한다. 펄스 신호의 샘플링은 AD 변환기를 통해 수행될 수 있다.
적분값 계산부(23)는 시비율 계산부(21)를 통해 계산된 입력 펄스 신호의 시비율과 펄스 크기 계산부(22)를 통해 계산된 펄스 신호의 평균 크기에 매핑되어 있는 적분값을 적분값 매핑 테이블에서 검색하여 입력 펄스 신호의 적분값으로 출력한다.
한편, 상술한 본원 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성 가능하고, 컴퓨터로 읽을 수 있는 기록 매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다.
상기 컴퓨터로 읽을 수 있는 기록 매체는 마그네틱 저장 매체(예를 들어, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장 매체를 포함한다.
본원 발명에 따른 입력 펄스 신호의 적분값 계산 방법 및 장치는 적분값 매핑 테이블을 이용하여 입력 펄스 신호의 시비율과 펄스 신호의 평균 크기에 매핑되어 있는 적분값을 입력 펄스 신호의 적분값으로 계산함으로써, 고성능의 MCU없이도 입력 펄스 신호의 적분값을 종래 디지털 적분 회로와 같이 긴 시간 지연없이 계산하여 출력할 수 있으며, 고성능의 MCU없이도 구현 가능하기 때문에 저렴하게 제작할 수 있다.

Claims (5)

  1. 삭제
  2. (a) 입력 펄스 신호에서 상승 에지와 하강 에지를 검출하는 단계;
    (b) 상기 검출한 상승 에지와 하강 에지에 기초하여 입력 펄스 신호의 시비율(duty ratio)을 계산하는 단계;
    (c) 상기 검출한 상승 에지와 하강 에지 사이에 존재하는 펄스 신호를 적어도 1회 이상 샘플링하여 상기 펄스 신호의 평균 크기를 계산하는 단계; 및
    (d) 상기 시비율과 펄스 신호의 평균 크기에 매핑되어 있는 적분값을 매핑 테이블에서 검색하고 검색한 적분값을 상기 입력 펄스 신호의 적분값으로 계산하는 단계를 포함하며,
    상기 입력 펄스 신호의 상승 에지와 하강 에지는 입력 펄스 신호의 하이/로우 변환에 의해 검출하는 것을 특징으로 하는 입력 펄스 신호의 적분값 계산 방법.
  3. 제 2 항에 있어서, 상기 (c) 단계는
    상기 검출된 상승 에지와 하강 에지 사이에 존재하는 펄스 신호를 n번 샘플링하는 단계;
    제1 내지 제n-1 샘플링 시각에 샘플링된 펄스 신호들의 평균 크기를 계산하는 단계; 및
    제1 내지 제n-1 샘플링 시각에 샘플링된 펄스 신호의 평균 크기와 제n 샘플링 시각에 샘플링된 펄스 신호 크기 사이의 평균 크기를 계산하는 단계를 포함하는 입력 펄스 신호의 적분값 계산 방법.
  4. 입력 펄스 신호의 로우/하이 변환에 기초하여 상기 입력 펄스 신호에서 상승 에지와 하강 에지를 검출하는 에지 검출부;
    상기 검출한 상승 에지와 하강 에지에 기초하여 상기 입력 펄스 신호의 시비율(duty ratio)을 계산하는 시비율 계산부;
    상기 검출한 상승 에지와 하강 에지 사이에 존재하는 펄스 신호를 적어도 1회 이상 샘플링하여 상기 펄스 신호의 평균 크기를 계산하는 펄스 크기 계산부; 및
    상기 계산한 시비율과 펄스 신호의 평균 크기에 매핑되어 있는 적분값을 매핑 테이블에서 검색하고 검색한 적분값을 상기 입력 펄스 신호의 적분값으로 계산 적분값 계산부를 포함하는 입력 펄스 신호의 적분값 계산 장치.
  5. 제 4 항에 있어서, 상기 적분값 계산 장치는
    상기 시비율과 펄스 신호의 평균 크기에 따라 상기 입력 펄스 신호의 적분값을 매핑하기 위한 매핑 테이블을 저장하고 있는 저장부를 더 포함하는 것을 특징으로 하는 입력 펄스 신호의 적분값 계산 장치.
KR1020060097843A 2006-10-09 2006-10-09 입력 펄스 신호의 적분값을 계산하는 방법 및 장치 KR100898567B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060097843A KR100898567B1 (ko) 2006-10-09 2006-10-09 입력 펄스 신호의 적분값을 계산하는 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097843A KR100898567B1 (ko) 2006-10-09 2006-10-09 입력 펄스 신호의 적분값을 계산하는 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20080032302A KR20080032302A (ko) 2008-04-15
KR100898567B1 true KR100898567B1 (ko) 2009-05-19

Family

ID=39533077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097843A KR100898567B1 (ko) 2006-10-09 2006-10-09 입력 펄스 신호의 적분값을 계산하는 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100898567B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035636B1 (ko) * 2010-06-29 2011-05-19 엘아이지넥스원 주식회사 비디오 신호 검출 장치 및 그 방법
KR20230122928A (ko) * 2022-02-15 2023-08-22 주식회사 살루스마린시스템즈 이차원 펄스 적분 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209726B1 (ko) * 1997-05-06 1999-07-15 구본준 펄스 에지 검출 및 듀티(Duty)비 측정 회로
JP2001352260A (ja) 2000-03-18 2001-12-21 Siemens Ag 信号を送信するための無線局
KR100458106B1 (ko) 2000-07-10 2004-11-26 인터내셔널 비지네스 머신즈 코포레이션 디지털 신호의 품질을 결정하기 위한 장치 및 방법
KR100600699B1 (ko) * 2004-06-08 2006-07-14 삼성전자주식회사 하드웨어용 제곱근 연산장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209726B1 (ko) * 1997-05-06 1999-07-15 구본준 펄스 에지 검출 및 듀티(Duty)비 측정 회로
JP2001352260A (ja) 2000-03-18 2001-12-21 Siemens Ag 信号を送信するための無線局
KR100458106B1 (ko) 2000-07-10 2004-11-26 인터내셔널 비지네스 머신즈 코포레이션 디지털 신호의 품질을 결정하기 위한 장치 및 방법
KR100600699B1 (ko) * 2004-06-08 2006-07-14 삼성전자주식회사 하드웨어용 제곱근 연산장치

Also Published As

Publication number Publication date
KR20080032302A (ko) 2008-04-15

Similar Documents

Publication Publication Date Title
TWI450175B (zh) 電容式感測器介面及方法
CN100575964C (zh) 用于计量电功率的仪表
WO2006135481A2 (en) Signal conditioning in a force-based touch device
KR100758492B1 (ko) 직교필터를 이용한 주파수 추정 장치 및 그 방법
KR100898567B1 (ko) 입력 펄스 신호의 적분값을 계산하는 방법 및 장치
US4808939A (en) Variable rate rectangular matched filter
CN110799807B (zh) 一种正交编码器信号滤波方法、装置及系统
CN109782013B (zh) 电机测速方法、装置、可读存储介质及电动设备
WO2008016986A2 (en) Noise rejection filter for trigger circuit
JPH05503356A (ja) コヒーレント周波数バースト検出装置及びその検出方法
US20050174826A1 (en) Methods and apparatuses for peak detection among multiple signals
JPH10160507A (ja) ピーク検出装置
CN108535542B (zh) 一种寻峰鉴相方法
JP5430932B2 (ja) 時間インターバルにより分離された2つのトリガーイベントに基づく信号のデジタルトリガー方法及びシステム
TW202024649A (zh) 信號週期測量電路與方法
US7031412B2 (en) Digital signal processing apparatus
CN112362040B (zh) 一种二频机抖激光陀螺输出角度采样方法及装置
CN108985277B (zh) 一种功率信号中背景噪声滤除方法及系统
JPS5948658A (ja) エイリアシングエラ−検出回路
CN116263865A (zh) 信号平均值计算装置及其方法
KR102109839B1 (ko) 항법신호를 수신하는 수신기 및 이의 항법신호 측정 방법
Havskov et al. Analog to digital converter
KR100915112B1 (ko) 음원 위치 측정을 위한 음성 신호 처리 시스템
JP2007101293A (ja) 信号測定装置
Shui et al. High-speed real-time periodic weak pulse signal detection with simplified phase-weighted stacking

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120508

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130506

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee