KR100209726B1 - 펄스 에지 검출 및 듀티(Duty)비 측정 회로 - Google Patents

Abstract

본 발명은 실용적인 듀티비(Duty)의 측정을 할 수 있으며 상승 및 하강 에지를 구분하여 출력하기 위한 펄스 에지 검출 및 듀티비 측정 회로에 관한 것이다.

본 발명의 펄스 에지 검출 및 듀티비 측정 회로는 입력 신호를 미분하는 미분기, 상기 미분기의 츨력 신호를 입력 받아 그 신호 중 양의 신호만 출력하는 상승 에지 검출기, 클력 신호를 출력하는 클럭부, 상기 상승 에지 검출기의 출력 신호와 클럭 신호를 입력 받아 상기 상승 에지 검출기의 다음 클럭 펄스가 나타날 때 까지 클럭수를 세는 제 1 카운터, 상기 미분기의 출력 신호를 입력 받아 그 신호 중 음의 신호만 출력하는 하강 에지 검출기, 상기 하강 에지 검출기의 출력 펄스를 반전 시키는 인버터, 상기 상승 에지 검출기의 출력 신호, 상기 인버터의 출력 신호와, 클럭 신호 입력 받아 상기 인버터의 클럭 펄스가 나타날 때 까지 클럭수를 세는 제 2 카운터와, 상기 제 1, 제 2 카운터의 출력 신호를 입력 받아 듀티비를 계산하는 듀티비 판단부로 구성됨을 특징으로 한다.

Description

펄스 에지 검출 및 듀티(Duty)비 측정 회로

본 발명은 펄스 에지 검출 및 듀티비(Duty) 측정 회로에 관한 것으로, 특히 실용적인 듀티비의 측정을 할 수 있으며 상승 및 하강 에지를 구분하여 출력하는 펄스 에지 검출 및 듀티비 측정 회로에 관한 것이다.

도 1은 종래의 펄스 에지 검출 회로를 나타낸 회로도이고, 도 2는 종래의 펄스 에지 검출 회로의 펄스도이다.

종래의 펄스 에지 검출 회로는 도 1에서와 같이, 병렬로 연결된 저항(12)과 커패시터(13)로 구성되어 상기 저항에 인가한 입력 펄스 신호(A)를 적분하는 적분기(11), 슈미트 트리거 인버터(Schmitt trigger inverter) 회로(15)와 인버터(16)로 구성되어 상기 적분기(11)의 펄스 신호(B)을 입력 받아 지연시키는 지연기(14)와, 익스클루시브 오아 게이트(Exclusive-or Gate) 논리 소자(18)로 구성되어 상기 지연기(14)의 펄스 신호(D)와 입력 펄스 신호(A)의 위상을 비교하는 위상 비교기(17)로 구성된다.

상기 상술한 종래의 펄스 에지 검출 회로의 동작 설명은 다음과 같다.

도 1, 도 2에서와 같이, 상기 입력 펄스 신호(A)가 상기 적분기(11)에 의해 적분되며, 그 출력 펄스(B)를 상기 지연기(14)에 츨력한다.

이어 상기 지연기(14)에서는 설정된 전압(V_h, V_L)으로 상기 슈미트 트리거 인버터 회로(15)가 동작하여 상기 적분된 펄스 신호(B)를 지연시켜서 펄스 신호(C)를 상기 인버터(16)에 출력하고, 상기 인버터(16)는 상기 펄스 신호(C)를 반전시켜 펄스 신호(D)를 상기 위상 비교기(17)에 출력한다.

그리고 상기 위상 비교기(17)에서는 상기 입력 펄스 신호(A)와 펄스 신호(D)를 상기 익스클루시브 오아 게이트(18)에 입력하여 상기 입력 펄스 신호(A)와 펄스 신호(D)가 같은 하이(High) 또는 로우(Low)이면 펄스가 뜨지 않고 다르며는 펄스가 떠 상기 입력 펄스 신호(A)의 상승, 하강 에지시 마다 펄스 파형이 나타난다.

그러나 종래의 펄스 에지 검출 회로는 펄스의 상승 및 하강 에지의 구분 없이 에지만 측정하며, 슈미트 트리거 인버터의 세밀한 전압 조정(V_h, V_L)이 어려워서 결과 값의 펄스 파형의 폭이 크고, 또한 듀티비 측정 회로를 부착시켜 듀티비를 측정할 때, 실용적인 듀티비의 측정이 어렵다는 문제점이 있었다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 실용적인 듀티비의 측정을 할 수 있으며 상승 및 하강 에지를 구분하여 출력하는 펄스 에지 검출 및 듀티비 측정 회로를 제공하는데 그 목적이 있다.

도 1은 종래의 펄스 에지 검출 회로를 나타낸 회로도

도 2는 종래의 펄스 에지 검출 회로의 펄스도

도 3은 본 발명의 실시예에 따른 펄스 에지 검출 및 듀티비 측정 회로를 나타낸 회로도

도 4는 본 발명의 실시예에 따른 펄스 에지 검출 및 듀티비 측정 회로의 펄스도

도면의 주요 부분에 대한 부호의 설명

31: 미분기 32: 커패시터

33: 저항 34: 상승 에지 검출기

35: 비반전 연산 증폭기 36: 클럭부

37: 제 1 카운터 38: 하강 에지 검출기

39: 반전 연산 증폭기 40: 인버터

41: 제 2 카운터 42: 듀티비 판단부

43: 제 1 출력부 44: 제 2 출력부

45: 제 3 출력부

본 발명의 펄스 에지 검출 및 듀티비 측정 회로는 입력 신호를 미분하는 미분기, 상기 미분기의 츨력 신호를 입력 받아 그 신호 중 양의 신호만 출력하는 상승 에지 검출기, 클력 신호를 출력하는 클럭부, 상기 상승 에지 검출기의 출력 신호와 클럭 신호를 입력 받아 상기 상승 에지 검출기의 다음 클럭 펄스가 나타날 때 까지 클럭수를 세는 제 1 카운터, 상기 미분기의 출력 신호를 입력 받아 그 신호 중 음의 신호만 출력하는 하강 에지 검출기, 상기 하강 에지 검출기의 출력 펄스를 반전 시키는 인버터, 상기 상승 에지 검출기의 출력 신호, 상기 인버터의 출력 신호와, 클럭 신호 입력 받아 상기 인버터의 클럭 펄스가 나타날 때 까지 클럭수를 세는 제 2 카운터와, 상기 제 1, 제 2 카운터의 출력 신호를 입력 받아 듀티비를 계산하는 듀티비 판단부로 구성됨을 특징으로 한다.

상기와 같은 본 발명에 따른 펄스 에지 검출 및 듀티비 측정 회로의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

도 3은 본 발명의 실시예에 따른 펄스 에지 검출 및 듀티비 측정 회로를 나타낸 회로도이고, 도 4는 본 발명의 실시예에 따른 펄스 에지 검출 및 듀티비 측정 회로의 펄스도이다.

본 발명의 실시예에 따른 펄스 에지 검출 및 듀티비 측정 회로는 도 3에서와 같이, 병렬로 연결된 커패시터(32)와 저항(33)으로 구성되어 상기 커패시터(32)에 입력된 입력 클럭 신호(A)를 미분하는 미분기(31), 비반전 연산 증폭기(35)로 구성되어 상기 미분기(31)의 펄스 신호(B)를 입력 받아 그 펄스 신호(B) 중 양의 신호만 출력하는 상승 에지 검출기(34), 클력 신호(F)를 출력하는 클럭부(36), 상기 상승 에지 검출기(34)의 펄스 신호(C)를 시작 신호 입력 단자와 시그널(Signal) 신호 입력 단자에 입력 받고, 클럭 신호 입력 단자에 상기 클럭부(36)의 클럭 신호(F)를 입력 받아 상기 상승 에지 검출기(34)의 다음 클럭 펄스가 나타날 때 까지 클럭수를 세는 제 1 카운터(37), 반전 연산 증폭기(39)로 구성되어 상기 미분기(31)의 펄스 신호(B)를 입력 받아 그 펄스 신호(B) 중 음의 신호만 출력하는 하강 에지 검출기(38), 상기 하강 에지 검출기(38)의 출력 펄스를 반전 시키는 인버터(40), 상기 상승 에지 검출기(34)의 펄스 신호(C)를 시작 신호 입력 단자에 입력 받고, 상기 인버터(40)의 펄스 신호(E)를 시그널 신호 입력 단자에 입력 받으며, 클럭 신호 입력 단자에 상기 클럭부(36)의 클럭 신호(F)를 입력 받아 인버터(40) 펄스 신호(E)의 클럭 펄스가 나타날 때 까지 클럭수를 세는 제 2 카운터(41), 상기 제 1, 제 2 카운터(37,41)의 출력 신호를 입력 받아 듀티비를 계산하는 듀티비 판단부(42), 상기 상승 에지 검출기(34)의 펄스 신호(C)를 출력하는 제 1 출력부(43), 상기 하강 에지 검출기(38)의 펄스 신호(D)가 상기 인버터(40)에 의해 반전된 펄스 신호(E)를 출력하는 제 2 출력부(44)와, 상기 듀티비 판단부(42)의 출력 신호를 출력하는 제 3 출력부(45)로 구성된다.

상기 상술한 본 발명의 펄스 에지 검출 및 듀티비 측정 회로의 동작 설명은 다음과 같다.

입력 펄스 신호(A)는 상기 미분기(31)에서 미분이 되며, 그 미분된 펄스 신호(B)를 상기 상승 에지 검출기(34)와 하강 에지 검출기(38)에 출력시킨다.

이어 상기 상승 에지 검출기(34)는 상기 미분된 펄스 신호(B) 중 양의 신호만 검출하며, 그 펄스 신호(C)를 상기 제 1 출력부(43), 제 1 카운터(37)의 시작 신호 입력 단자 및 시그널 신호 입력 단자와, 제 2 카운터(41)의 시작 신호 입력 단자에 출력시킨다.

그리고 상기 하강 에지 검출기(38)는 상기 미분된 펄스 신호(B) 중 음의 신호만 검출하며, 그 펄스 신호(D)를 상기 인버터(40)에 출력시키고, 상기 인버터(40)는 상기 하강 에지 검출기(38)의 펄스 신호(D)를 반전시켜 그 펄스 신호(E)를 상기 제 2 출력부(44)와 제 2 카운터(41)의 시그널 신호 입력 단자에 출력시킨다.

이어서 상기 제 1 카운터(37)는 상기 상승 에지 검출기(34)의 펄스 신호(C)를 시작 신호 입력 단자와 시그널 신호 입력 단자에 입력 받고, 클럭 신호 입력 단자에 상기 클럭부(36)의 클럭 신호(F)를 입력 받아 상기 상승 에지 검출기(34)의 첫 클럭 펄스를 시작 신호로 하여 상기 상승 에지 검출기(34)의 다음 클럭 펄스가 나타날 때 까지 즉 시간 t동안에 상기 클럭부(36)의 클럭수를 세어 그 출력 값을 상기 듀티비 판단부(42)에 출력하고, 상기 제 2 카운터(41)는 상기 상승 에지 검출기(34)의 펄스 신호(C)를 시작 신호 입력 단자에 입력 받고, 시그널 신호 입력 단자에 상기 인버터(40)의 펄스 신호(E)를 입력 받으며, 클럭 신호 입력 단자에 상기 클럭부(36)의 클럭 신호(F)를 입력 받아 상기 상승 에지 검출기(34)의 첫 클럭 펄스를 시작 신호로 하여 상기 인버터(40)의 클럭 펄스가 나타날 때 까지 즉 시간 td동안에 상기 클럭부(36)의 클럭수를 세어 그 출력 값을 상기 듀티비 판단부(42)에 출력한다.

이어서 상기 듀티비 판단부(42)는 제 1, 제 2 카운터(37,41)에서 각각 세어진 클럭 갯수를 펄스 듀티 계산식 즉, 듀티비 = (td / t)×100(%)로 계산하여 상기 제 3 출력부(45)에 출력시킨다.

본 발명의 펄스 에지 검출 및 듀티비 측정 회로는 상승 에지 검출기와 하강 에지 검출기가 있어 펄스의 상승 및 하강 에지를 구분 하면서 에지를 측정하며, 미분기를 사용하므로 에지 측정 결과 값의 펄스 파형의 폭이 작아 세밀하게 에지를 측정하고, 또한 제 1, 제 2 카운터에서 각 상승 에지와 하강 에지 구간의 클럭 개수를 세어 듀티비를 측정하므로 실용적인 듀티비를 측정하는 효과가 있다.

Claims (3)

1. 입력 신호를 미분하는 미분기;

   상기 미분기의 츨력 신호를 입력 받아 그 신호 중 양의 신호만 출력하는 상승 에지 검출기;

   클력 신호를 출력하는 클럭부;

   상기 상승 에지 검출기의 출력 신호와 클럭 신호를 입력 받아 상기 상승 에지 검출기의 다음 클럭 펄스가 나타날 때 까지 클럭수를 세는 제 1 카운터;

   상기 미분기의 출력 신호를 입력 받아 그 신호 중 음의 신호만 출력하는 하강 에지 검출기;

   상기 하강 에지 검출기의 출력 펄스를 반전 시키는 인버터;

   상기 상승 에지 검출기의 출력 신호, 상기 인버터의 출력 신호와, 클럭 신호 입력 받아 상기 인버터의 클럭 펄스가 나타날 때 까지 클럭수를 세는 제 2 카운터;

   상기 제 1, 제 2 카운터의 출력 신호를 입력 받아 듀티비를 계산하는 듀티비 판단부로 구성됨을 특징으로 하는 펄스 에지 검출 및 듀티비 측정 회로.
2. 제 1 항에 있어서,

   상기 상승 에지 검출기는 비반전 연산 증폭기로 구성됨을 특징으로 하는 펄스 에지 검출 및 듀티비 측정 회로.
3. 제 1 항에 있어서,

   상기 하강 에지 검출기는 반전 연산 증폭기로 구성됨을 특징으로 하는 펄스 에지 검출 및 듀티비 측정 회로.

Images