TWI450175B - 電容式感測器介面及方法 - Google Patents

Description

電容式感測器介面及方法

本發明係關於電容感測器，特別是偵測位於一電極陣列中之電容性耦合之變異的裝置，但不排除他種裝置。

本發明之實施例係有關於電腦的觸控式螢幕、觸控板(track pad)以及觸控式輸入裝置。

本發明之其他實施例係有關於在其他應用之中的電容式感測器之使用，諸如鄰近感測器(proximity sensor)、MEMS裝置、加速度測量儀(accelerometer)、位置編碼器(position encoder)以及請求與電容式感測器介接之任何應用，特別是有關於掃描多重電容式感測器。

本發明之特色係一電氣濾波器以及對應的信號處理方法，用以自一電極陣列抽取電極電容間之變異，排除周遭電磁雜訊。

圖1及圖2之電路被使用於必須感測微小電容變化的各種應用領域之中。輸入電容器30，其可以由任何適當之電極配置實施而成，連接於一固定電位(此例中係接地)與一電荷感測放大器35的輸入端之間。放大器35的輸入端係一虛擬接地點，回授迴路配置於其中以維持其電位固定。放大器35的輸出端可以藉由一重置電路被強制變成一適當的參考數值V _init ，該重置電路在圖2之中由一開關352表示。在重置之後，輸出電壓將依據公式V _CSA =V _init -Q /C _f 反映輸入電容器30的數值，其中C _f 係回授電容器355的數值而 Q係轉移之電荷。儲存入感測電容器之中的電荷的任何變化，例如由於電容值的改變，將在積分器的輸出端處呈現出一個電壓的改變。積分器級(integrator stage)在相關技術之中已知有各種不同的實施機制。

區塊40係一低通濾波器(low pass filter)。其用途係在未明顯地衰減傳輸信號之下，自量度信號之中移除高頻雜訊成分。區塊50係一追蹤保持(track and hold)或一取樣保持(sample and hold)電路。其需要在電荷轉移階段結束時儲存積分器之結果，並在ADC 80所執行的A/D轉換的整體期間內保持其可被取得，以使得正在轉換目前的結果之時，能夠取樣一個新的電荷狀況。

圖2表示一XY電容性感測器矩陣中之一電容性單元之一讀取電路，其可以被整合入一個觸控螢幕、觸控板、或任何其他適當的裝置之中。輸入電容器30代表現存於電極的一列130與一行120之間的電容值，舉例而言，其可以被一接近的手指改變。驅動器32將一預定振幅之驅動電壓V _r 施加至矩陣中的每一列(或行)，以在脈衝的上升和下降信號緣注入一特定之參考電荷。脈衝亦可以被時序化，如同將進一步看出者，以依序詢訪矩陣的行列。

上述之參考電荷，亦稱為無碰觸之參考電荷(Q _NT )，係由電荷感測放大器35所偵測，電荷感測放大器35放大參考電荷並將其轉換成一電壓信號。電荷的總量正比於介於所規畫的電容性矩陣中之每一共平面電容器的X與Y電極之間的互電容(mutual capacitance)C _xy 。當使用者的手指接 近矩陣表面之時，共平面電容的耦合表面電場將被改變，導致互電容C _xy 之變化，從而改變位於手指下的X與Y電極之間的耦合電荷。有碰觸的新電荷總量，稱為Q _T ，在一新掃描脈衝期間被偵測並放大。介於Q _NT 與Q _T 之間的差異係能夠被處理及轉換的取樣碰觸信號。在非理想性的實際情況下，電荷感測放大器之輸出V _CSA 將不僅被使用者的手指影響，而是同時亦被環境和其本身固有的雜訊影響，由雜訊電流310代表。雜訊在絕對的V _CSA 位準上引入一誤差，且可以導致各種不同的系統錯誤。在電容性觸控應用的重要情形下，雜訊可以觸發假性碰觸，取決於其位準幅度和頻譜特性。

該CSA動作可以被分成三個階段，如圖3a所例示。在此實例之中，為簡單起見，雜訊電流310之模型被建構成一固定DC電流。前述之C _xy 電容值的變化透過CSA輸出(V _CSA )被轉換成一電壓。重置時段102對應至重置開關352被關合，使得V _CSA 能夠等於參考電壓V _bias (此處忽略偏移量)。介於雜訊積分時段104與電壓取樣時段106之間的界線由介於二個不同固定數值之間的驅動電壓V _r 之轉變明白顯示。在V _C 上並無漏電流或雜訊電流而總電荷得以保存之一理想狀況下，輸出V _CSA 對於驅動電壓V _r 上的變化，反應以一個正比於轉移至其輸入端之電荷的信號，其增益名義上等於-C _xy /C _fb 。

在圖3a的實例之中，雜訊電流310在重置開關斷開之時以一固定斜率之斜波提供至輸出，且係級距△V ₁ 與△V ₂ 之原點。差異數值110係由-V．(V _high -V _low )．C _xy /C _fb +(△V ₁ +△V ₂ ) 給定，其中(V _high -V _low ) 係驅動電壓V _r 的振幅。

圖3b例示一種已知的修正雜訊誤差(△V ₁ +△V ₂ ) 的方法。電壓取得周期包含驅動電壓V _r 的二相反轉變且一取樣保持機制負責產生二信號V _sh1 及V _sh2 ，其分別儲存第一與第二部分之取得階段的V _CSA 輸出之取樣數值。假設介於二連續取樣之間的雜訊貢獻存在良好的相關性，則二個取樣保持信號V _sh1 及V _sh2 之間的差異將不再包含DC和低頻雜訊的貢獻因素。此外，當一個真正的電容性變化發生之時，驅動信號中的正負號改變在V _sh1 及V _sh2 上產生相位相反的有用信號，使得該二變數之間的差異相對於電容值變動顯現出一個6dB增益。

上述的方法及電路提供DC偏移與低頻雜訊(例如，1/f雜訊或來自主電源的雜訊)的充分移除。另一方面，高頻雜訊可以藉由低通濾波器40，或等效的信號處理技術，有效地減輕。

已知的電路，例如揭示於文件US2011163768和US2011102061之中者，對於諸如來自開關裝置的中頻雜訊(medium frequency noise)事件的剔除效果仍然無法令人滿意，像是電源供應器、燈具及背光，特別是在介於二連續取樣之間的雜訊係不相關的情況。

因此本發明之一主旨係提出一種新穎的電容式觸碰感測器電路，以及對應的濾波器和處理方法，其能夠自一電容式感測器抽取一信號並且對於雜訊具有較佳的免疫力。

依據本發明，該等主旨藉由後附申請專利範圍之標的加以實現。

以下參見圖4a，在本發明之一特色之中，其產生V _CSA 的四個連續取樣，分別對應至正積分、負積分、負積分、然後正積分V _sh1 、V _sh2 、V _sh3 、和V _sh4 。前述的'正積分'和'負積分'之用語係指V _CSA 上的信號之極性，以及驅動電壓V _r 之數值。例如，讓我們假設驅動電壓V _r 可以假定為二數值，V _low 和V _high ，當從V _high 切換到V _low 之時，一負電荷(V _low -V _high ) ．C _xy 被注入於電荷感測放大器35的輸入端處，且V _CSA 輸出顯現一個正級距；反之，從V _low 到V _high 的V _r 轉變則對應至一個負的V _CSA 級距。然而，本發明亦可以依靠互補邏輯(complementary logic)，取出對應至負、正、正、而後又再次負的積分的四個取樣。概括而言，取樣V _sh1 、V _sh2 、V _sh3 、和V _sh4 可以包含在不同順序上的二個對應至V _low 的取樣以及二個對應至V _high 的取樣。依據本發明的一個重要特色，輸出V _CSA 在V _sh1 、V _sh2 、V _sh3 、和V _sh4 的取樣之後被重置(時段102)成一個特定的參考數值。

以下讓我們假設取樣頻率F _s =1/T 相較於關聯至進入之雜訊的奈奎斯特頻率(Nyquist frequenc)夠快。讓我們稱U 為有用信號：

讓我們假設雜訊信號N(t) 具有連接至積分器輸入端(參 見圖2)之一電流i _n (t) 之形式。我們從而可以在第n個正積分時段期間寫下一S/H輸出的表示式，其在此期間被致動。注意在重置時段102期間，其顯然並無積分發生，使得在一個起始於(n-1)T而結束於nT的時段期間，平均雜訊電流i_n (t)實際上應該開始於((n-1)．T+T_r )；

為求簡化，若我們假設雜訊電流相對於時間顯現出一線性關係，或者更概括言之，若雜訊信號在至少一個四倍的取樣時段期間之內，較佳之實例是數個四倍取樣時段期間之內，可以由其一階導數(first derivative)取代，則我們可以寫下：i _n (t )=α．t

我們亦可以由圖4a注意到，四個SH信號(Vsh1,2,3,4)各自的整體時間長度係4．T。將i_n (t)以得自上式的數值取代，我們可以從一對應至一正積分的特定S/H輸出找到二個連續取樣，以及之後找出其差異：

因此，上述之差異等於：

若現在我們聚焦於對應至一負積分的第(n+1)個取樣之上，則我們可以類似地由介於二個來自相關SH輸出的連續取樣表示該差異：

而差異等於：

由針對Vd _p 和Vd _n 之方程式我們注意到，在穩態當中，介於每一SH的二輸出之間的級距係固定的，並與取樣順序無關，且其同時亦正比於進入之雜訊信號的斜率。以下讓我們定義V12 =V _sh1 -V _sh2 ，介於對應至不同數值之驅動電壓V _r ．V12 =V _sh1 -V _sh2 之二S/H輸出間之差異將是一個其峰對峰值係由Vd _p 及Vd _n 界定之方波，其周期長度等於4．T 且平均值等於2．U ，如圖4b及5a所例示。

針對另外二個S/H輸出V _sh3 及V _sh4 可以進行一類似的分析。使用相同的起始假設條件，我們得到：

現在針對介於該二S/H輸出之間的差異V34 =V _sh3 -V _sh4 ， 其亦對應至驅動電壓V _r 之不同數值，在穩態下我們得到與信號V12相同的峰對峰值，平均值仍是2．U ，但由於積分正負號顛倒(相位(n+2)T為負，而相位(n+3)T為正)，故對於一正雜訊i_n (t)之情形，我們可以看到一個75%之工作週期。此被顯示於圖5a之中。很明顯地，在負雜訊之情形，信號V12和V34將分別顯現75%和25%之工作週期。

依據本發明之一特色，信號V _comp =V12-V34 係藉由結合定義於上之二方波而產生，以得到一個正比於轉移至電荷感應放大器輸入端之電荷的信號(信號V _comp 被定義成一減法運算之結果，但顯然若重排V12及V23定義中的各項，則將需要一加法運算或一不同之組合，方能獲致相同的代數數值)。由於積分正負號交替出現，一時間線性雜訊期間內之穩定V _comp 信號一定是以0V為中心的50%工作週期型態。此被顯示於圖5b之中。

圖6以時間之函數描繪包含一低頻正弦波成分之一雜訊電流310，舉例而言，此表示一位於主電源頻率處之雜訊，其具有疊加之來自例如切換式電源供應或背光面板或燈具之三角雜訊尖波，以及對應的V _comp 信號600。

如同預期，V _comp 信號具有一0V平均值以及對應至進入之雜訊電流的方波及脈衝。若雜訊電流隨著時間線性或準線性地變動且四倍S/H系統可以正確地追蹤雜訊，則峰對峰振幅正比於其一階導數，如本節開始處所闡釋。對於在雜訊脈衝結束處所見的快速瞬間變化，V _comp 取樣不再是顯現出固定振幅之方波，而是數個較大振幅之尖波，對應至 高度混亂之雜訊di _n /dt 。

具有一明確定義之平均位準0V，受正比於雜訊di _n /dt 之雙向尖波所影響，混合信號V _comp 可以被視為中頻雜訊偵測及移除的一個參考位準。

在一實際的觸控面板系統之中，“L”電荷感測放大器被掛到“L”行，其與“K”列交接。圖7顯示所提出系統之一可能實施方式之中一行的功能方塊圖。其包含一XY電極陣列一起連接於行130，及列120a-120k。上述之列各自均連接至一列驅動器32a-32k，該列驅動器32a-32k具有類似圖2之驅動器32之功能。上述之行(為求簡潔，僅描繪其中之一)耦接至一讀取電路，該讀取電路包含如圖2中之一電荷感應放大器35，以及四個取樣/保持電路501、502、503、504。一時序電路300產生必要的時序信號以在一掃描周期109之中依序致能列驅動器32a-32k，且亦主控CSA 35之重置，並觸發取樣/保持電路501、502、503、504之動作。其時序例示於圖8之中。

估算單元333透過對於取樣/保持電路的四個輸出之加法運算和減法運算而產生如前所述之函數V12、V34以及V _comp =V12-V34 。該估算單元另產生一正比於轉移至電荷感應放大器輸入端之電荷的類比信號V _{out_raw} 。此V _{out_raw} 被饋入一ADC 80，其產生一(M+1)位元的字元組V _{out_raw} [M：0]。在所呈現的實例之中，V _{out_raw} =V12 +V34 相對於有用信號提供一4(12dB)之增益。取樣V _sh1 、V _sh2 、V _sh3 、及V _sh4 對於V _{out_raw} 之貢獻，在正取樣V _sh1 及V _sh3 時之權重等於+1而在 負取樣V _sh2 及V _sh4 時之權重等於-1。

依據示意性地描繪於圖7中的特別實施例，取樣及保持501、502、503、504在運作上被配置成用以保持電荷感應放大器35輸出端之四個取樣V _sh1 、V _sh2 、V _sh3 、及V _sh4 。然而其必須理解，本發明並未受限於四個實體分離的取樣及保持信號之情形，較低數目之分時多工單元亦可以獲得相同之效果。在一特別簡化的實施方式之中，V _CSA 之輸出被單一取樣保持及ADC電路數位化，被分時以序列式地取樣及獲得四個取樣V _sh1 、V _sh2 、V _sh3 、及V _sh4 。其後藉由一硬接線邏輯電路，或藉由一DSP，執行V _comp =V12-V34 及V _{out_raw} =V12 +V34 之估算。

一鑑別器(discriminator)區塊330負責產生一數位旗標(error_bit)，在每一次V _comp 之強度超出一特定門檻值之時，從而指出信號V _{out_raw} 之數值被一超過一特定斜率(di _n /dt )的電流雜訊所影響。

依據本發明之一變異，系統可以包含一並聯ADC，被配置成用以轉換雜訊取樣中之V _comp =V12-V34 ，其代表一雜訊(di _n /dt )，而被主要ADC 80數位化之V _{out_raw} 則提供信號+雜訊的一個數位表示方式。其可以使用進一步的信號處理以取得一減除雜訊之信號。等效而言，系統可以包含二ADC，被配置成用以轉換信號V12 =V _sh1 -V _sh2 及V34 =V _sh3 -V _sh4 ，並利用算術之方式自其得到信號及雜訊，如上所見。

當根據error_bit數位旗標識別出取樣被雜訊影響時， 可以進行進一步的處理以自V _{out_raw} 排除及/或置換相關的經過轉換之取樣，以獲得輸出信號V _out 。其有許多可能的技巧，在數位處理器上加諸或多或少的限制。在圖9之中，其顯示遺失之取樣由一預設數值直接取代。此種直接取代之方式有效且易於實施，但是若雜訊脈衝係發生於碰觸本身進行的期間，則可能引入圖10之中可見的信號滑落470。在許多重要的應用之中，電容式觸碰感測器實際上係一2D裝置，該等滑落之效應可以藉由例如內繪法(in-painting)的已知數位影像處理器技術加以減輕。

30‧‧‧輸入電容器

32、32a-32k‧‧‧驅動器

35‧‧‧電荷感測放大器

40‧‧‧低通濾波器

50‧‧‧追蹤保持/取樣保持電路

80‧‧‧ADC

102‧‧‧重置時段

104‧‧‧雜訊積分時段

106‧‧‧電壓取樣時段

109‧‧‧掃描周期

110‧‧‧差異數值

120‧‧‧行

120a、120b‧‧‧列

130‧‧‧列/行

300‧‧‧時序電路

310‧‧‧雜訊電流

330‧‧‧鑑別器區塊

333‧‧‧估算單元

352‧‧‧開關

470‧‧‧信號滑落

501-504‧‧‧取樣/保持電路

600‧‧‧二對取樣之間的差異數值之結合信號

藉由以實例舉出且配合圖式例示的實施例說明之輔助，將對本發明有更佳之理解，其中：

圖1示意性地顯示一個一般性的電容式感測器讀取。

圖2描繪一電容式感測器之陣列以及對應的讀取電路。

圖3a及3b示意性地例示圖2電路的主要電氣信號，包含低頻雜訊之效應，以及一交替取樣機制。

圖4a及4b顯示依據本發明一特色之一取樣機制之讀取周期。

圖5a及5b例示使用於本發明的許多實施例之中的其他信號。

圖6係有關於一種包含數個環境雜訊來源的境況。

圖7示意性地例示依據本發明一特色之一觸控電容式陣列裝置。

圖8係有關於圖7所例示的裝置中之一掃描周期之結 構。

圖9顯示圖7之電路所產生的資料格式及誤差信號旗標。

圖10顯示在各種雜訊源存在時本發明一實施例之效能之一實例。

32a-32k‧‧‧驅動器

35‧‧‧電荷感測放大器

80‧‧‧ADC

120a、120b‧‧‧列

130‧‧‧行

300‧‧‧時序電路

330‧‧‧鑑別器區塊

333‧‧‧估算單元

501-504‧‧‧取樣/保持電路

Claims (13)

1. 一種用以讀取電容式感測器的電子介面電路，該電容式感測器包含電容值取決於一必須被量度之數值之一輸入電容器或數個輸入電容器，該介面包含至少一驅動器和一電荷感應放大器，該至少一驅動器產生在連接至該輸入電容器之一電極的一第一電壓位準與一第二電壓位準之間變動的一個電氣激發電壓，而該電荷感應放大器連接至該輸入電容器之另一電極並被配置成用以輸出一正比於轉移至該電荷感應放大器的輸入端之電荷的信號，其特徵在於取樣裝置，在運作上被配置成用以保持該電荷感應放大器之輸出端的四個取樣，一時序電路，觸發決定該四個取樣的複數瞬間以及該驅動器所產生之激發，使得該四個取樣的其中二者對應至該第一電壓位準，且另外二取樣對應至該第二電壓位準。
2. 如申請專利範圍第1項的電子介面電路，其特徵進一步在於一估算單元，被配置成用以計算對應至不同電壓位準之二對取樣之間的二差異數值，並用以將該等差異數值結合入一個正比於轉移至該電荷感應放大器的輸入端之電荷的輸出數值。
3. 如申請專利範圍第2項的電子介面電路，其中該估算單元進一步被配置成用以將該等差異數值結合入一個對一雜訊電流之一時間導數敏感的誤差數值。
4. 如申請專利範圍第3項的電子介面電路，其中該誤差數值識別出被雜訊影響之取樣。
5. 如申請專利範圍第1項的電子介面電路，其中該電荷感應放大器亦包含重置裝置，被配置成用以將該電荷感應放大器之輸出強制設成一預定之參考數值。
6. 一種包含如申請專利範圍第1項的電子介面電路之系統，該系統進一步包含一電容式觸控裝置，該電容式觸控裝置包含被組構成複數行列以形成一2D陣列之複數輸入電容器，該電子介面電路被配置成用以掃描該複數電容器並提供代表碰觸該觸控裝置之一或多支手指之位置的信號。
7. 如申請專利範圍第6項之系統，其中該電子介面電路包含一估算單元，被配置成用以計算對應至不同電壓位準之二對取樣之間的二差異數值，並用以將該等差異數值結合入一個正比於轉移至該電荷感應放大器的輸入端之電荷的輸出數值，且結合入一個對一雜訊電流之一時間導數敏感的誤差數值，其中該誤差數值識別出被雜訊影響之取樣，且包含一數位處理器，被配置成用以將被雜訊影響之取樣置換成一特定的預設數值。
8. 如申請專利範圍第7項之系統，進一步包含一數位影像處理器。
9. 一種讀取電容式感測器的方法，包含：施加一個在連接至該電容式感測器之一電極的一第一電壓位準與一第二電壓位準之間變動的激發電壓，藉由一電荷感應放大器讀取該電容式感測器所傳送之電荷， 在特定之複數瞬間收集該電荷感應放大器之輸出端之四個取樣，使得該四個取樣的其中二者對應至該第一電壓位準，且另外二取樣對應至該第二電壓位準。
10. 如申請專利範圍第9項的方法，包含一計算對應至不同電壓位準之二對取樣之間的二差異數值並將該等差異數值結合入一個正比於轉移至該電荷感應放大器的輸入端之電荷的輸出數值之步驟。
11. 如申請專利範圍第10項的方法，包含將該等差異數值結合入一個對一雜訊電流之一時間導數敏感的誤差數值。
12. 如申請專利範圍第11項的方法，包含根據該誤差數值識別出被雜訊影響之取樣。
13. 一種如申請專利範圍第1項的電子介面電路之使用，其用於讀取一電容式觸控裝置，該電容式觸控裝置包含被組構成複數行列以形成一2D陣列之複數輸入電容器，該使用包含透過該電子介面電路來掃描該複數輸入電容器並提供代表碰觸該觸控裝置之一或多支手指之位置的信號。