KR20080029637A - 마이크로트렌치를 이용한 폴리메탈게이트의 형성 방법 - Google Patents

마이크로트렌치를 이용한 폴리메탈게이트의 형성 방법 Download PDF

Info

Publication number
KR20080029637A
KR20080029637A KR1020060096489A KR20060096489A KR20080029637A KR 20080029637 A KR20080029637 A KR 20080029637A KR 1020060096489 A KR1020060096489 A KR 1020060096489A KR 20060096489 A KR20060096489 A KR 20060096489A KR 20080029637 A KR20080029637 A KR 20080029637A
Authority
KR
South Korea
Prior art keywords
etching
forming
gas
polysilicon electrode
semiconductor device
Prior art date
Application number
KR1020060096489A
Other languages
English (en)
Inventor
한기현
이정석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060096489A priority Critical patent/KR20080029637A/ko
Publication of KR20080029637A publication Critical patent/KR20080029637A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 메탈 전극을 적용함에 따라 발생하는 폴리 실리콘 전극의 전극 두께가 커지는 푸팅 현상을 방지하여 후속 공정에서의 오픈마진이 감소되는 것을 미연에 방지할 수 있는 반도체소자의 폴리메탈게이트의 형성 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 폴리메탈게이트의 형성 방법은 반도체기판 상에 게이트산화막을 형성하는 단계; 상기 게이트산화막 상에 폴리실리콘전극과 메탈전극을 적층하는 단계; 상기 메탈전극을 식각하는 단계; 상기 메탈전극을 포함한 전면에 보호막을 형성하는 단계; 상기 보호막을 상기 메탈전극의 측벽에 잔류시키면서 상기 보호막 아래의 폴리실리콘전극의 표면에 마이크로트렌치를 형성하는 단계; 및 상기 폴리실리콘전극을 식각(식각초기에 마이크로트렌치 유발)하는 단계를 포함하고, 상술한 본 발명은 보호막(질화막) 식각 및 폴리실리콘전극 식각의 식각초기에 마이크로트렌치 현상을 발생시켜 식각윈도우를 증가시키므로써 폴리실리콘전극의 식각시 발생하는 경사도의 정도(푸팅 현상)를 감소시키고, 이로써 후속 공정에서의 오픈마진을 충분히 확보할 수 있는 효과가 있다.
폴리메탈게이트, 마이크로트렌치, 푸팅, 아르곤

Description

마이크로트렌치를 이용한 폴리메탈게이트의 형성 방법{METHOD FOR FABRICATING POLY METAL GATE USING MICRO TRENCH}
도 1은 종래기술에 따른 반도체소자의 폴리메탈게이트 형성 방법을 간략히 도시한 도면.
도 2는 종래기술에 따른 푸팅현상을 나타낸 사진.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 폴리메탈게이트의 형성 방법을 도시한 공정 단면도.
도 4a는 아르곤의 첨가량에 따른 마이크로 트렌치 발생을 설명하기 위한 도면.
도 4b는 아르곤의 첨가량(%)에 따른 마이크로 트렌치 발생 확률을 설명하기 위한 그래프.
도 4c는 압력에 따른 마이크로 트렌치 발생을 설명하기 위한 도면.
도 4d는 파워에 따른 마이크로 트렌치 발생을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 게이트산화막
23 : 폴리실리콘전극 24 : 메탈전극
25 : 하드마스크 26 : 질화막
100 : 마이크로트렌치
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 반도체소자의 폴리메탈게이트의 형성 방법에 관한 것이다.
DRAM 제조시에 반도체기판(또는 활성영역) 상부의 전자의 통로로 작용되는 게이트산화막(Gate Oxide)의 경우 높은 순수도(High Quality)의 유지 및 메탈 전극을 직접 적용시 저항 측면에서 불리하기 때문에 게이트산화막 상부에 폴리실리콘 전극을 증착 후 메탈 전극을 증착하고 있다. 이를 폴리메탈게이트(Poly-Metal gate)라고 한다.
도 1은 종래기술에 따른 반도체소자의 폴리메탈게이트 형성 방법을 간략히 도시한 도면이다.
도 1을 참조하면, 반도체기판(11) 상에 게이트산화막(12)을 형성한 후, 게이트산화막(12) 상에 폴리실리콘전극(13)을 형성한다.
이어서, 폴리실리콘전극(13) 상에 메탈전극(14)과 하드마스크(15)을 형성한 후 게이트패터닝을 진행한다.
도 1의 종래기술과 같이 메탈 전극(14)을 적용하는 경우, 메탈 전극(14) 식 각 후 폴리실리콘전극(13)을 식각할 때 사용하는 산소 및 후속 세정 공정에서의 산화에 의해 부피 증가로 인한 팽창현상이 발생한다.
이를 방지하기 위해, 종래기술은 메탈 전극(14) 식각 후 질화막(16)을 이용하여 메탈전극(14)의 측벽을 보호(Sealing)하므로써 후속 게이트재산화공정과 같은 산소 분위기의 공정시 메탈 전극(14)의 측벽이 산화되는 것을 방지한다.
그러나, 메탈 전극(14)을 보호하기 위하여 질화막(16)을 적용할 때 폴리실리콘 전극(13)은 메탈 전극(14)과 질화막(16)의 두께 만큼 두께가 증가하게 되며 하부로 갈수록 식각 윈도우(Etch window)가 작아지면서 경사(Slope)가 형성되어 푸팅(Footing; 'F' 참조) 현상이 발생하게 된다.
도 2는 종래기술에 따른 푸팅현상을 나타낸 사진이다.
이러한 푸팅(footing) 현상의 경우 바텀파워(Bottom power)를 증가시켜 플라즈마 이온의 직진성을 증가시키는 물리적인 식각방법으로 경사의 정도를 감소시킬 수 있으나, 폴리실리콘 전극(13) 하부의 게이트산화막(12)의 손상을 피할 수 없고, 이로 인해 소자 제조의 실패를 가져올 수 있다.
또한, 폴리실리콘전극(13) 식각시 발생하는 푸팅 현상으로 인한 전극 두께 증가는 후속 공정인 랜딩 플러그 콘택 형성시 하부의 공간 부족으로 오픈마진(Open Margin; 'OM' 참조)이 감소하게 된다.
오픈마진의 감소를 방지하기 위해 질화막(16)의 두께를 감소시키는 경우 폴리실리콘전극(13) 식각시 측면의 질화막(16) 식각이 진행되어 절연 효과가 감소하게 되고, 결국에는 메탈 전극(14)이 노출되어 메탈전극(14)의 산화가 일어날 수 있 다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 메탈 전극을 적용함에 따라 발생하는 폴리 실리콘 전극의 전극 두께가 커지는 푸팅 현상을 방지하여 후속 공정에서의 오픈마진이 감소되는 것을 미연에 방지할 수 있는 반도체소자의 폴리메탈게이트의 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 폴리메탈게이트의 형성 방법은 반도체기판 상에 게이트산화막을 형성하는 단계; 상기 게이트산화막 상에 폴리실리콘전극과 메탈전극을 적층하는 단계; 상기 메탈전극을 식각하는 단계; 상기 메탈전극을 포함한 전면에 보호막을 형성하는 단계; 상기 보호막을 상기 메탈전극의 측벽에 잔류시키면서 상기 보호막 아래의 폴리실리콘전극의 표면에 마이크로트렌치를 형성하는 단계; 및 상기 폴리실리콘전극을 식각하는 단계를 포함하는 것을 특징으로 하고, 상기 보호막은 질화막으로 형성하는 것을 특징으로 하며, 상기 보호막 식각시 메인식각가스에 아르곤가스를 첨가하여 진행하는 것을 특징으로 하고, 상기 아르곤가스의 유량은 상기 메인 식각 가스 대비 3∼5% 범위로 사용하며, 상기 메인식각가스는 삼불화질소(NF3) 가스를 사용하며, 상기 보호막 식각시 800Ｗ ∼1200Ｗ의 바텀파워를 인가하는 것을 특징으로 한다. 그리고, 상기 폴리실리콘전극을 식각하는 단계에서 상기 폴리실리콘전극의 식각 초기에 마이크로트렌치를 유발시키는 것을 특징으로 하며, 상기 폴리실리콘전극의 식각 초기에 메인식각가스에 아르곤가스를 첨가하여 진행하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
후술하는 실시예는 보호막으로 사용되는 질화막의 식각 및 폴리실리콘전극의 식각초기에 마이크로트렌치(Microtrench) 현상을 유발시킨다. 플라즈마 식각은 화학적 식각과 물리적 식각으로 이루어지는데, 이때 물리적 식각에 의하여 마이크로트렌치가 발생한다. 즉, 물리적식각을 발생시키는 아르곤, 헬륨이 플라즈마 필드 내에서 가속되어 식각층에 충돌됨으로서 발생하는 현상으로서, 이온의 방향성 때문에 발생하며 식각시 모서리 부분으로 좀 더 식각이 되는 경우를 일컫는다.
이러한 마이크로트렌치 현상은 공정압력 감소 및 바이어스파워 증가에 의해 잘 발생된다. 공정 압력의 감소시 가스 입자들의 평균자유행로(Mean Free Path) 증가로 이온들이 측벽 모서리로 집중되고, 바이어스파워(또는 바텀파워)가 증가하면 이온의 측벽에 대한 반사 확률이 증가하여 이온 반사 유량이 증가되어 마이크로트렌치가 잘 일어난다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 폴리메탈게이트의 형성 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체기판(21) 상에 게이트산화막(22)을 형성한다.
이어서, 게이트산화막(22) 상에 폴리실리콘전극(23)을 형성한 후, 폴리실리콘전극(23) 상에 메탈전극(24)과 하드마스크(25)를 차례로 적층한다. 이때, 메탈전극(24)은 텅스텐 또는 텅스텐실리사이드이고, 하드마스크(25)는 질화막이다.
이어서, 하드마스크(25) 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 게이트마스크(26)를 형성한다.
도 3b에 도시된 바와 같이, 게이트마스크(26)를 식각배리어로 하여 하드마스크(25)를 식각한 후, 메탈전극(24)을 식각한다. 이때, 게이트마스크(26)는 메탈전극(24) 식각시 소모되어 잔류하지 않으며, 메탈전극(24)의 식각이 완료될때까지는 하드마스크(25)가 식각배리어 역할을 한다.
그리고, 메탈전극(24) 식각시 일부 과도식각을 진행하여 메탈전극(24)의 식각잔류물이 없도록 하는데, 이러한 과도식각에 의해 하부의 폴리실리콘전극(23)이 일부 식각될 수 있다.
도 3c에 도시된 바와 같이, 전면에 메탈전극(24)의 산화방지를 위한 보호막 역할을 하는 질화막(27)을 형성한다. 이때, 질화막(27)은 실리콘질화막(Si3N4)으로 형성한다.
도 3d에 도시된 바와 같이, 메탈전극(24)의 측벽을 보호하는 스페이서 형상 으로 잔류하도록 질화막(27)을 식각한다. 즉, 하드마스크(25) 상부와 폴리실리콘전극(23) 표면 상부의 질화막(27)을 선택적으로 식각하는데, 이러한 식각은 통상적으로 에치백(Etch back)이라 한다.
본 발명은 후속 폴리실리콘전극(23) 식각시 푸팅현상이 발생되는 것을 방지하기 위해 질화막(27) 식각시 마이크로트렌치(Micro trench, 도면부호 '100' 참조)를 의도적으로 유발시킨다. 이와 같은 마이크로트렌치(100)는 질화막(27)의 하부와 접촉하고 있는 폴리실리콘전극(23)에서 측면방향으로 직각 또는 오목하게 함몰되어 발생된다. 함몰되는 형상을 언더컷(Undercut)이라고도 한다.
마이크로트렌치(100)를 유발시키기 위해 질화막(27) 식각시 플라즈마 형성용 가스를 조절하여 식각하는데, 바람직하게는 아르곤(Ar) 가스와 삼불화질소(NF3) 가스를 이용한다. 그리고, 질화막(27)의 식각시 800Ｗ∼1200Ｗ의 높은 바텀파워를 인가하여 진행하고, 압력은 4mT∼8mT로 한다. 압력 및 파워에 따른 마이크로트렌치 형성 비율은 후술하기로 한다.
위와 같은 식각가스에서 마이크로트렌치(100)는 특히 아르곤가스에 의해서 유발된다. 즉, 삼불화질소(NF3) 가스는 질화막(27)을 식각하는 가스이고, 아르곤 가스는 마이크로트렌치(100)를 유발하는 가스이다. 아르곤가스의 유량은 전체 식각 가스 대비 3∼5% 범위로 사용하는데, 아르곤가스를 과도하게 사용하면 마이크로트렌치현상이 과도하게 발생하여 패턴이 무너질 수 있다.
상기한 마이크로트렌치(100)에 의해 후속 폴리실리콘전극(23) 식각시 식각이 진행되는 면적이 증가된다. 즉, 식각윈도우가 증가된다.
아르곤가스에 의한 마이크로트렌치(100)의 발생 원리를 설명하면 다음과 같다. 아르곤가스를 첨가하여 식각하면 식각시 아르곤에 의해 폴리머가 증착되는데, 이러한 폴리머로 인해 식각측벽으로의 전자 차아지업(Electron charge-up) 현상이 발생하고, 이로써 플라즈마 내 활성종들이 식각측벽을 더욱 충돌하게 되므로 식각측벽의 바닥쪽은 식각이 매우 잘 진행되어 최종적으로 마이크로 트렌치(100)를 갖는 식각프로파일이 나타난다.
도 3e에 도시된 바와 같이, 폴리실리콘전극(23)을 식각한다. 이때, 폴리실리콘전극(23) 식각시 식각가스는 주로 Cl2, CCl2F2 또는 HBr을 메인 식각가스로 사용하는데, 식각 초기에 아르곤(Ar) 가스를 첨가하여 폴리실리콘전극(23)의 식각 초기에도 마이크로 트렌치(101) 현상을 발생시킨다. 마이크로트렌치(101) 현상을 유발하기 위해 800Ｗ∼1200Ｗ의 높은 바텀파워를 인가하고, 압력은 4mT∼8mT로 한다. 그리고, 아르곤가스의 유량은 메인 식각 가스 대비 3∼5% 범위로 사용한다. 예컨대, 메인식각가스의 유량을 100sccm으로 사용할 때, 아르곤가스는 3∼5sccm으로 사용한다.
위와 같이, 식각초기에 아르곤가스를 첨가하므로써 폴리실리콘전극(23)의 식각초기에도 마이크로트렌치(101)를 유발시키고, 이로써 질화막(27) 식각시 발생된 마이크로트렌치(100) 아래에서 수직프로파일(P2)이 되도록 한다. 즉, 폴리실리콘전극 식각초기에 아르곤가스를 첨가하지 않으면 도면에서와 같이 'P1'의 프로파일을 갖고 식각되지만, 아르곤가스를 첨가하면 마이크로트렌치(101)가 유발되어 'P2'의 프로파일을 갖고 식각된다.
한편, 식각초기 이후 아르곤가스의 공급을 중단하여 Cl2, CCl2F2 또는 HBr을 이용하여 폴리실리콘전극(23)을 식각할 때, 푸팅 현상없이 수직프로파일을 얻기 위해 질소(N2) 가스를 첨가한다. 이때, 질소가스의 유량은 메인식각가스와 1:1의 비율을 갖는다. 이와 같이, 질소를 첨가하면, 폴리실리콘전극(23)의 식각된 측벽에 폴리머가 다량 부착되고, 이에 의해 수직프로파일의 형성이 더욱 증가된다.
이와 같이, 질소가스를 첨가하여 수직프로파일을 구현하면 푸팅현상이 더욱 억제된다.
도 4a는 아르곤의 첨가량에 따른 마이크로 트렌치 발생을 설명하기 위한 도면이다. 아르곤가스의 첨가량에 따른 마이트로트렌치의 발생 정도를 살펴보기 위해 시료는 실리콘산화막(SiO2)으로 하였다. 도 4a에서 상부 프로파일을 아르곤이 4% 첨가된 경우이고, 하부 프로파일을 아르곤이 91% 첨가된 경우이다.
도 4a를 참조하면, 아르곤이 4％ 첨가된 경우가 아르곤이 91％ 첨가된 경우보다 마이크로 트렌치 형상이 확연히 드러남을 알 수 있다. 이러한 마이크로트렌치는 웨이퍼의 중앙(Center)과 에지(edge)에서 동일한 경향을 나타낸다.
도 4b는 아르곤의 첨가량(%)에 따른 마이크로 트렌치 발생 확률을 설명하기 위한 그래프로서, 아르곤의 첨가량이 증가할수록 마이크로트렌치의 형성 비율이 낮아진다.
도 4c는 압력에 따른 마이크로 트렌치 발생을 설명하기 위한 도면이다.
도 4c를 참조하면, 압력이 4mT일때 보다 압력이 6mT, 8mT, 10mT로 증가할수록 마이크로 트렌치 형상이 옅어진다. 이처럼, 압력을 감소시키면 가스 입자들의 평균자유행로(Mean Free Path) 증가로 이온들이 측벽 모서리로 집중하게 되어 마이크로트렌치의 형성이 더욱 잘 일어난다.
도 4d는 파워에 따른 마이크로 트렌치 발생을 설명하기 위한 도면으로서, 파워가 0Ｗ일때 보다 파워가 100Ｗ, 500Ｗ로 증가할수록 마이크로 트렌치 형성이 뚜렷이 드러난다. 파워가 증가하면 이온의 측벽(Sidewall)에 대한 반사 확률이 증가하여 반사된 이온 유량이 증가하므로써 마이크로트렌치가 더욱 잘 발생된다.
상술한 실시예에서는 플라나 트랜지스터의 폴리메탈게이트 형성 방법에 대해 설명하였으나, 본 발명은 리세스채널을 갖는 리세스게이트, 벌브형 리세스채널을 갖는 벌브형 리세스게이트, 핀펫, 새들형 핀펫에서 폴리메탈게이트를 적용하는 경우에도 적용이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 보호막(질화막) 식각 및 폴리실리콘전극 식각의 식각초기에 마이크로트렌치 현상을 발생시켜 식각윈도우를 증가시키므로써 폴리실리콘전극의 식각시 발생하는 경사도의 정도(푸팅 현상)를 감소시키고, 이로써 후속 공정에서의 오픈마진을 충분히 확보할 수 있는 효과가 있다.

Claims (16)

  1. 반도체기판 상에 게이트산화막을 형성하는 단계;
    상기 게이트산화막 상에 폴리실리콘전극과 메탈전극을 적층하는 단계;
    상기 메탈전극을 식각하는 단계;
    상기 메탈전극을 포함한 전면에 보호막을 형성하는 단계;
    상기 보호막을 상기 메탈전극의 측벽에 잔류시키면서 상기 보호막 아래의 폴리실리콘전극의 표면에 마이크로트렌치를 형성하는 단계; 및
    상기 폴리실리콘전극을 식각하는 단계
    를 포함하는 반도체소자의 폴리메탈게이트의 형성 방법.
  2. 제1항에 있어서,
    상기 보호막은 질화막으로 형성하는 반도체소자의 폴리메탈게이트의 형성 방법.
  3. 제2항에 있어서,
    상기 보호막 식각시, 메인식각가스에 아르곤가스를 첨가하여 진행하는 반도체소자의 폴리메탈게이트의 형성 방법.
  4. 제3항에 있어서,
    상기 아르곤가스의 유량은 상기 메인 식각 가스 대비 3∼5% 범위로 사용하는 반도체소자의 폴리메탈게이트의 형성 방법.
  5. 제4항에 있어서,
    상기 메인식각가스는 삼불화질소(NF3) 가스를 사용하는 반도체소자의 폴리메탈게이트의 형성 방법.
  6. 제3항에 있어서,
    상기 보호막 식각시, 800Ｗ∼1200Ｗ의 바텀파워를 인가하는 반도체소자의 폴리메탈게이트의 형성 방법.
  7. 제6항에 있어서,
    상기 보호막 식각시, 공정압력을 4mT∼8mT 범위로 하는 반도체소자의 폴리메탈게이트의 형성 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 폴리실리콘전극을 식각하는 단계에서,
    상기 폴리실리콘전극의 식각 초기에 마이크로트렌치를 유발시키는 반도체소자의 폴리메탈게이트의 형성 방법.
  9. 제8항에 있어서,
    상기 폴리실리콘전극의 식각 초기에 메인식각가스에 아르곤가스를 첨가하여 진행하는 반도체소자의 폴리메탈게이트의 형성 방법.
  10. 제9항에 있어서,
    상기 아르곤가스의 유량은 상기 메인 식각 가스 대비 3∼5% 범위로 사용하는 반도체소자의 폴리메탈게이트의 형성 방법.
  11. 제10항에 있어서,
    상기 메인식각가스는 Cl2, CCl2F2 또는 HBr을 사용하는 반도체소자의 폴리메 탈게이트의 형성 방법.
  12. 제8항에 있어서,
    상기 폴리실리콘전극 식각시, 800Ｗ∼1200Ｗ의 바텀파워를 인가하는 반도체소자의 폴리메탈게이트의 형성 방법.
  13. 제12항에 있어서,
    상기 폴리실리콘전극 식각시, 공정압력을 4mT∼8mT 범위로 하는 반도체소자의 폴리메탈게이트의 형성 방법.
  14. 제8항에 있어서,
    상기 폴리실리콘전극 식각시,
    상기 식각초기 이후 메인식가가스에 질소가스를 더 첨가하여 진행하는 반도체소자의 폴리메탈게이트의 형성 방법.
  15. 제14항에 있어서,
    상기 질소가스의 유량은 상기 메인식각가스와 1:1의 비율을 갖는 반도체소자의 폴리메탈게이트의 형성 방법.
  16. 제15항에 있어서,
    상기 메인식각가스는 Cl2, CCl2F2 또는 HBr을 사용하는 반도체소자의 폴리메탈게이트의 형성 방법.
KR1020060096489A 2006-09-29 2006-09-29 마이크로트렌치를 이용한 폴리메탈게이트의 형성 방법 KR20080029637A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060096489A KR20080029637A (ko) 2006-09-29 2006-09-29 마이크로트렌치를 이용한 폴리메탈게이트의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096489A KR20080029637A (ko) 2006-09-29 2006-09-29 마이크로트렌치를 이용한 폴리메탈게이트의 형성 방법

Publications (1)

Publication Number Publication Date
KR20080029637A true KR20080029637A (ko) 2008-04-03

Family

ID=39532175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096489A KR20080029637A (ko) 2006-09-29 2006-09-29 마이크로트렌치를 이용한 폴리메탈게이트의 형성 방법

Country Status (1)

Country Link
KR (1) KR20080029637A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968151B1 (ko) * 2008-05-06 2010-07-06 주식회사 하이닉스반도체 핀 구조의 채널을 갖는 반도체 소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968151B1 (ko) * 2008-05-06 2010-07-06 주식회사 하이닉스반도체 핀 구조의 채널을 갖는 반도체 소자 및 그 제조방법
US7824979B2 (en) 2008-05-06 2010-11-02 Hynix Semiconductor Inc. Semiconductor device with channel of FIN structure and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR100744068B1 (ko) 반도체 소자의 트랜지스터 제조 방법
US7582532B2 (en) Method for fabricating semiconductor device
JP2006190947A (ja) リセスゲート及びそれを備えた半導体装置の製造方法
KR20050071156A (ko) 반도체 소자의 게이트 스페이서형성방법
US20060292882A1 (en) Method for fabricating semiconductor device
CN113496949A (zh) 一种改善栅极结构表面形成金属硅化层后漏电现象的方法
Ahn et al. Etch challenges for 1xnm NAND flash
KR20080029637A (ko) 마이크로트렌치를 이용한 폴리메탈게이트의 형성 방법
US20050272232A1 (en) Method for forming gate electrode of semiconductor device
KR100753138B1 (ko) 반도체 소자 제조방법
KR100780629B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR100818654B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자 및 그 제조 방법
KR20070003136A (ko) 리세스게이트를 구비한 반도체소자 및 그의 제조 방법
KR19990055775A (ko) 트랜치를 이용한 반도체 소자의 소자분리 방법
KR100665902B1 (ko) 반도체 소자 제조 방법
KR100838398B1 (ko) 반도체 소자의 리세스 게이트 제조방법
KR100665900B1 (ko) 리세스게이트를 구비한 반도체 소자의 제조 방법
KR20000030956A (ko) 반도체 장치의 게이트 전극 형성을 위한 폴리실리콘 식각 방법
KR20060128489A (ko) 리세스게이트공정을 이용한 반도체소자의 제조 방법
KR20060113261A (ko) 리세스게이트공정을 이용한 반도체장치의 제조 방법
KR100876834B1 (ko) 반도체 소자의 제조방법
US20060292884A1 (en) Method for fabricating semiconductor device
KR101194381B1 (ko) 반도체 장치 제조 방법
KR100398574B1 (ko) 반도체 소자의 게이트 스페이서 형성방법
US20050106826A1 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid