KR20080029540A

KR20080029540A - 반도체 메모리 소자

Info

Publication number: KR20080029540A
Application number: KR1020060096210A
Authority: KR
Inventors: 원삼규
Original assignee: 주식회사 하이닉스반도체
Priority date: 2006-09-29
Filing date: 2006-09-29
Publication date: 2008-04-03
Also published as: CN101154469A; CN101154469B; KR100824141B1; US20080084772A1; US7440346B2

Abstract

본 발명은 반도체 메모리 소자에 관한 것으로, 고전압을 코드의 형태로 변경하는 아날로그-디지털 변환기(analog to digital converter; ADC)를 회로 내부에 구성하여 고전압을 측정하고 이를 코드로 읽어내어 웨이퍼 상태뿐만 아니라 패키지 공정 이후에도 고전압의 이상 유무 및 레벨을 용이하게 측정할 수 있다.

반도체, 고전압 측정, 패키지, ADC

Description

반도체 메모리 소자{Semiconductor memory device}

도 1은 종래의 반도체 장치의 고전압 측정 방법을 나타낸 순서도 이다.

도 2는 본 발명에 따른 반도체 메모리 소자를 나타낸 회로도이다.

도 3은 도 2를 이용한 고전압 측정 방법을 나타낸 순서도 이다.

도 4는 도 2의 동작설명을 위한 타이밍도 이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 변환기 101 : 고전압 스위치

102 : 모드 선택부 110 : 고전압 발생기

120 : 메모리부 121 : 메모리 셀 어레이

122 : 페이지 버퍼부 123 : 먹스

130 : 입출력 버퍼 200 : 아날로그 변환회로

201, 202 : NMOS 트랜지스터 203 : AD 비교기

204 : 다이오드 205 : 쉬프트 레지스터

210 : 기준전압 발생부 211 : 기준전압 비교기

본 발명은 반도체 메모리 소자에 관한 것으로 특히, 패키지 이후에도 고전압을 테스트할 수 있는 고전압 회로를 포함하는 반도체 메모리 소자에 관한 것이다.

일반적으로, 반도체 소자와 같이 고전압을 사용하는 소자에서 고전압을 테스트하는 경우에, 소자가 형성된 웨이퍼 상에서 고전압을 측정하고 테스트하게 된다. 이는 패키지(package)를 하기 이전에 실시하여 고전압 이상 여부를 판단하는 방법으로써 일반적으로 프로브(probe)를 사용하여 고전압을 측정한다. 고전압 측정순서는 다음의 도 1과 같은 순서로 실시하게 된다.

도 1은 종래의 반도체 장치의 고전압 측정 방법을 나타낸 순서도 이다. 일반적인 고전압 테스트는 테스트 모드 셋업(P11), 고전압 발생기 인에이블(P12), 고전압 측정 비트 인에이블(P13), 측정 패드로 측정(P14), 고전압 발생기 디세이블(P15)의 순서로 테스트가 이루어진다. 먼저 테스트하고자 하는 반도체 장치를 테스트 모드로 셋업한다(P11). 이때 반도체 장치는 패키지 공정 이전 단계인 웨이퍼 상에서 스트하게 된다. 고전압 발생기로 테스트 신호를 인에이블(P12)하고 고전압 테스트를 위한 측정 비트 신호를 인에이블(P13)한다. 고전압 측정 비트와 기준 신호 레벨을 비교하여 그 차이를 측정 패드로 측정(P14) 함으로써 고전압을 테스트하고, 측정이 끝나면 고전압 발생기를 디세이블(P15) 시켜 고전압 테스트를 마친다.

고전압 테스트는 도 1과 같은 순서로 수행하며, 그 측정 방법은 여러 가지가 있을 수 있다. 웨이퍼(wafer) 레벨에서 테스트를 진행하기 전에 내부에서 생성된 고전압의 레벨을 측정하여 동작에 필요한 목표 레벨과 비교하여 그 차이를 보상하는 트리밍 회로를 거쳐 목표 값에 맞춘 후 테스트가 진행된다. 흔히 사용되는 고전압 테스트 방법으로는 첫 번째로, 직접적으로 칩 내부의 미니패드에 측정용 프로빙 핀(probing pin)을 연결하여 오실로스코프를 통해 고전압을 측정한다. 두 번째로는, 측정용 패드(VEXTPAD 라고 칭함)를 측정 장비에 연결하여 측정 장비에서 읽어 내는 방식이 있다. 첫 번째의 경우는 설계분석에 주로 이용된다. 두 번째의 경우는 대량 생산을 위한 테스트로, 트리밍(trimming)을 하기 위한 웨이퍼의 초기값을 읽는데 사용된다.

그러나, 웨이퍼 상태에서의 측정 및 트리밍이 종료되고 패키지 공정을 수행하여 패키지 형태가 되면 칩 내부의 미니 패드 및 측정 패드(VEXTPAD)는 외부의 핀과 전기적으로 연결될 수 없기 때문에 고전압을 측정하기가 상당히 어렵게 된다. 따라서, 패키지 이후 장치의 동작에 이상이 발생하여 고전압 회로를 테스트해야 하는 경우에는 패키지를 다시 벗겨낸 후 재측정해야 하는 번거로움을 감수해야 한다. 또한, 패드를 통하여 고전압을 측정하게 되면 측정 장비인 오실로스코프 및 프로브 간의 노이즈(noise) 유입으로 인하여 측정상의 오차가 상당히 존재할 수 있다.

따라서, 본 발명은 고전압을 코드의 형태로 변경하는 아날로그-디지털 변환기(analog to digital converter; ADC)를 회로 내부에 구성하여 고전압을 측정하고 이를 코드로 읽어내어 웨이퍼상태뿐만 아니라 패키지 공정 이후에서도 고전압의 이 상 유무 및 레벨을 용이하게 측정하는 데 있다.

본 발명은 반도체 메모리 소자에 관한 것으로, 모드선택신호에 응답하여 테스트 고전압을 발생하는 고전압 스위치, 테스트 고전압의 레벨을 기준전압 부근으로 낮추기 위한 저항들, 모드선택신호에 따라 테스트 비트 데이터를 인가받고 기준전압을 출력하는 기준전압 발생부, 비교고전압 및 기준전압을 비교하여 비교전압을 디지털 신호로 출력하는 AD 비교기, 비교전압을 순차적으로 저장하고 고전압 데이터를 출력하는 쉬프트 레지스터, 테스트 또는 일반 모드를 선택하고, 그에 따라 다른 모드의 출력 데이터를 출력하는 모드 선택부 및 코드화된 고전압 데이터 또는 일반 데이터를 인가받고 입출력 단자로 출력하는 입출력 버퍼를 포함하는 측정기능을 갖는 고전압 회로를 포함한다.

기준전압 발생부는 기준전압 비교기 및 가변저항들을 포함하고, 테스트 비트 데이터를 인가받아 기준전압을 발생한다.

고전압 스위치는 메모리부로 인가되는 고전압을 인가받아 테스트용으로 테스트고전압을 출력한다.

테스트 비트 데이터에 따라 가변하는 가변저항들 및 가변저항들에 의해 레벨이 달라지는 기준전압과 일정한 값의 밴드갭 전압을 비교하여 출력전압을 출력하는 기준전압 비교기를 포함한다.

가변저항에 의해 조정된 기준전압을 다시 비교기로 인가하여 밴드갭 전압과 비교하여 출력전압을 다시 출력한다.

쉬프트 레지스터는 적어도 하나를 구비하며, 비교전압의 비트를 각각 하나씩 저장한다.

반도체 장치의 고전압 측정에 있어서, 아날로그 신호인 고전압을 아날로그 변환회로를 이용하여 디지털 코드값으로 출력함으로써 패키지를 손상시키지 않고 고전압의 상태를 테스트할 수 있는 측정기능을 갖는 고전압 회로를 포함한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

도 2는 본 발명에 따른 반도체 메모리 소자를 나타낸 회로도이다. 반도체 장치는 고전압 발생기(110), 고전압 스위치(120), 디코더(130), 메모리부(140), 변환기(100) 및 입출력 버퍼(150)를 포함한다. 고전압 발생기(110)는 펌프 인에이블 신호(PUMEN)에 응답하여 고전압(VPP)을 발생한다. 고전압 스위치(120)는 고전압인에이블신호(VPPEN)가 인에이블 되면 외부클록(CLK)에 따라 고전압(VPP)을 인가받고 일반고전압(VPPX)을 발생한다. 디코더(130)는 어드레스(ADD)에 따라 일반고전압(VPPX)을 인가받아 메모리부(140)로 발생한다. 메모리부(140)는 메모리 셀 어레이(141), 페이지 버퍼부(142) 및 먹스(143)를 포함한다. 메모리 셀 어레이(141)는 복수개의 메모리 셀 스트링(미도시)을 구비하며 각각의 메모리 셀 스트링(미도시)은 디코더(130)로부터 고전압을 인가받아 사용하는 복수의 메모리 셀들(미도시)을 포함한다. 페이지 버퍼부(142)는 복수의 페이지 버퍼들(미도시)을 포함하며 메모리 셀 어레이(141)에 데이터를 프로그램하거나 독출 동작시에 사용된다. 먹스(143)는 페이지 버퍼부(142)로부터 데이터를 읽어내어 출력하거나 프로그램 데이터를 인가하기도 한다.

변환기(100)는 고전압 스위치(101), 아날로그 변환 회로(200) 및 모드 선택부(102)를 포함한다. 고전압 스위치(101)는 모드선택신호(TMHSEN)에 응답하여 고전압 발생기(110)로부터 고전압(VPP)을 인가받아 테스트 고전압(VPPOUT)을 발생한다. 아날로그 변환 회로(200)는 아날로그 신호인 테스트 고전압(VPPOUT) 및 테스트 비트 데이터(TMLEV)를 인가받아 디지털 신호로 변환된 고전압 데이터(HVDATA)를 출력한다.

아날로그 변환 회로(200)는 저항들(R1, R2), NMOS 트랜지스터들(201, 202), AD 비교기(203), 다이오드(204), 쉬프트 레지스터(205) 및 기준전압 발생부(210)를 포함한다. 저항들(R1, R2)은 고전압 스위치(101) 및 NMOS 트랜지스터(202) 간에 직렬연결된다. 저항들(R1, R2) 사이에 노드(N1)가 있고, 노드(N1)에는 저항들(R1, R2)에 의해 분배된 고전압이 인가된다. 노드(N1)에 인가된 전압은 NMOS 트랜지스터(201)로 인가된다. NMOS 트랜지스터(201)는 모드선택신호(TMHSEN)가 인에이블되면 턴 온 되어 비교 고전압(VDIV)을 AD 비교기(203)로 전달한다. NMOS 트랜지스터(202)는 모드선택신호(TMHSEN)가 인에이블 되면 저항(R2)을 거쳐 인가되는 전압 을 접지전압(Vss)으로 전달한다.

기준전압 발생부(210)는 기준전압 비교기(211) 및 가변저항들(R3, R4)을 포함한다. 기준전압 비교기(211)는 모드선택신호(TMHSEN)가 인에이블되면 레퍼런스 전압(V_BG) 및 기준전압(VREF)을 비교하여 출력신호(H1)를 출력한다. 가변저항들(R3, R4)은 기준전압 비교기(211) 및 접지전압(Vss) 간에 직렬연결된다. 가변저항들(R3, R4)은 출력신호(H1)를 분배하여 기준전압 비교기(211)로 다시 인가한다. 이때, 테스트 비트 데이터(TMLEV)를 조절함에 따라 기준전압(VREF)이 달라진다. 즉, 테스트 비트 데이터(TMLEV)를 5 비교기(111)의 출력신호(H1)에 따라 기준전압(VREF)은 테크(tech) 상 약 0.8 내지 1.2V의 전압레벨 범위를 가지게 되며 상기 범위를 벗어난 경우에는 고전압 측정 불가로 판단되어 칩을 페일(fail) 처리할 수 있다. 모드 선택부(102)는 모드선택신호(TMHSEN)에 따라 고전압 측정 모드 또는 일반 모드를 선택한다.

AD 비교기(203)는 비교고전압(VDIV) 및 기준전압(VREF)을 비교하여 비교전압(VCOMP)을 출력한다. 비교전압은 다이오드(204)를 통하여 쉬프트 레지스터(205)로 인가된다.

쉬프트 레지스터(205)는 쓰기신호(WREN)가 인에이블되면 비교전압(VCOMP)을 비트단위로 인가받아 저장한다. 쉬프트 레지스터(205)가 복수개 있다면, 복수의 쉬프트 레지스터(205)들은 비교전압(VCOMP)을 각각 저장하고 복수 개의 고전압 데이터(HVDATA<n:0>)를 출력한다.

모드 선택부(102)는 모드선택신호(TMHSEN)가 인에이블되면 테스트 고전압 회로로부터 데이터를 인가받고, 모드선택신호(TMHSEN)가 디세이블되면 메모리부(140)로부터 데이터를 인가받는다.

입출력 버퍼(150)는 모드 선택부(102)로부터 복수의 데이터를 인가받는데, 복수의 데이터는 모드 선택신호에 따라 메모리부(140)의 데이터 또는 변환기(100)로부터 발생되는 출력 코드를 입출력 단자(DQPAD)를 통하여 출력한다.

상기 구성을 갖춘 고전압 측정 방법은 다음과 같이 동작한다.

모드선택신호(TMHSEN)가 인에이블 되면 모드 선택부(102)는 일반 모드에서 테스트 모드로 전환된다. 고전압 스위치(101)는 고전압을 인가받을 준비를 하고, 기준전압 발생부(210)는 테스트 비트 데이터(TMLEV)를 복수의 비트 단위로 인가받는다. 먼저, 고전압 발생기(110)는 펌프인에이블신호(PUMPEN)가 인에이블 되면 고전압을 발생하고, 고전압 스위치는 외부클록(CLK)에 따라 고전압 발생기(101)로부터 고전압을 인가받아 테스트 고전압(VPPOUT)을 발생한다.

모드선택신호(TMHSEN)가 인에에블 되어 NMOS 트랜지스터(202)가 턴 온 되므로, 두 저항들(R1, R2)에 의해 테스트 고전압(VPPOUT)이 분배된다. 두 저항(R1, R2)에 의해 레벨이 기준전압 부근까지 낮아진 전압은 노드(N1)에 인가되고, NMOS 트랜지스터(201)를 통하여 비교고전압(VDIV)으로 출력된다. 비교고전압(VDIV)의 레벨은 다음의 수학식 1에 의해 결정된다.

즉, 저항(R1, R2)에 의해 측정하려는 고전압(VPP)의 레벨에서 비교고전압(VDIV) 레벨로 낮추어 준다. 이는 기준되는 전압과 측정하려는 전압의 레벨을 맞추어 비교하기 위한 과정으로, 고전압 스위치(101)부터 발생한 고전압을 테스트 하기 위하여 레벨을 낮추도록 하기 위함이다. 이때 NMOS 트랜지스터(201)는 모드선택신호(TMHSEN)가 인에이블 되어 있기 때문에 테스트 모드에서는 항상 턴 온 되어 있다.

기준전압 발생부(210)는 복수의 테스트 비트 데이터(TMLEV<4:0>)를 인가받아 가변저항들(R3, R4)의 저항값을 조정한다. 즉, 기준전압의 레벨을 정하는 것이다. 예를 들어, 5비트의 테스트 비트(TMLEV<4:0>)값이 인가된다고 가정하면 다음과 같이 테스트 비트(TMLEV<4:0>)에 대한 기준전압(VREF)의 표를 형성할 수 있다.

TMLEV<4:0>	VREF 레벨(V)
00000	1.00
00001	1.01
00010	1.02
00011	1.03
...	...
10000	0.99
10001	0.98
...	...
11110	0.85
11111	0.84

표 1에서처럼 테스트 비트 데이터(TMLEV<4:0>)에 따라 저항(R3, R4)의 값을 변화시키게 되고, 이에 따라 기준전압(VREF)의 레벨이 조정된다.

기준전압 비교기(211)는 레퍼런스 전압(V_BG)과 노드(N2)에 인가된 전압(H1)을 비교하여 출력전압(H2)을 출력한다. 이때, 기준전압 비교기(211)로부터 출력되는 출력전압(H2)은 두 가변저항(R3, R4)에 의해 분배되어 레벨이 낮아진 전압으로 출력된다.

AD 비교기(203)는 테스트할 비교고전압(VDIV)과 기준이되는 기준전압(VREF)의 레벨을 비교하여 비교전압(VCOMP)을 발생한다. 비교전압(VCOMP)은 비교고전압(VDIV)보다 기준전압(VREF)의 레벨이 낮은 경우에 로직 하이(high)의 상태("1"이라고 칭함)가 되고, 비교고전압(VDIV)보다 기준전압(VREF)의 레벨이 높은 경우에는 로직 로우(low)의 상태("0"이라고 칭함)로 출력된다.

쉬프트 레지스터(204)에 쓰기신호(WREN)가 인에이블 되면 비교전압(VCOMP)을 인가받아 레지스터에 저장한다. 쉬프트 레지스터(205)는 복수개로 구성될 수 있으며, 복수개의 쉬프트 레지스터가 존재하게 되면 쉬프트 레지스터의 개수만큼 비교전압(VCOMP)을 각각 인가받는다. 예를 들면, 쉬프트 레지스터(205)가 8개가 있으면 기준전압 발생부(210)는 같은 테스트 비트 데이터(TMLEV)를 8번 인가받고, 이로부터 기준전압 비교기(211)는 8번 비교전압(VCOMP) 레벨을 순차적으로 발생하여 쉬프트 레지스터(205)로 인가한다. 복수의 쉬프트 레지스터(205)는 쓰기신호(WREN)가 인에이블 될 때마다 각각의 비교전압(VCOMP)을 쉬프트 레지스터 각각(205)에 저장하여 복수의 고전압 데이터(HVDATA<7:0>)를 출력한다.

모드 선택부(102)는 고전압 데이터(HVDATA)를 인가받고 입출력 버퍼(150)로 출력된다. 입출력 버퍼(150)는 독출신호(READEN)가 인에이블되면 모드 선택부(102)로부터 출력되는 디지털 코드를 인가받아 입출력 단자(DQPAD)로 출력한다.

예를 들면, 입출력 단자(DQAPAD<7:0>)로 코드가 "00000000"으로 출력되면 유효한 고전압 상태임을 알 수 있다. 반면에, 입출력 데이터(DQAPAD<7:0>) 값 중 적어도 하나의 다른 데이터가 출력된다면 잡음이 있는 고전압으로써 불량으로 판별하게 된다. 즉, 쓰기신호(WREN)를 8회 토글링(toggling) 시키면 쉬프트 레지스터(205)에 비교전압(VCOMP) 값이 하나씩 저장되는데, 이는 측정중 노이즈(noise)가 발생할 수 있으므로 측정값이 흔들릴 경우를 대비하여 여러번 평균값을 내기 위함이다.

만약, 입출력 단자(DQAPAD<7:0>)로 코드가 "00001000"로 출력되었다면 여기서 "1"은 잡음으로 발생한 것이라 할 수 있다. 입출력 단자(DQPAD)로 출력되는 값은 모두 "0" 이거나 모두 "1"의 값이 출력되어야 유효한 측정값으로 판단할 수 있다.

따라서, 입출력 단자(DQPAD)를 통하여 출력되는 코드로 고전압의 상태를 테스트 할 수 있으므로 패키지 공정 이후에도 고전압 테스트가 가능하다.

도 3은 도 2를 이용한 고전압 측정 방법을 나타낸 순서도 이다. 본 발명은 고전압 측정을 용이하게 하기 위하여 반도체 장치 내부에 새로운 테스트 고전압 회로를 구비하게 된다. 측정기능을 구비한 반도체 장치에서 고전압 측정 방법을 순차적으로 설명하면 다음과 같다.

먼저, 고전압을 측정할 반도체 장치를 테스트 모드로 셋업(S11) 한다. 입출력 단자를 통해 메인 칩(main chip)에서 발생된 데이터가 아닌 고전압 측정 데이터를 독출하기 위해 출력단을 측정 데이터 회로부로 바꾸고 테스트 고전압 회로를 인에이블 하여 고전압을 발생한다(S12). 테스트 비트 데이터를 비트단위로 인가받아 기준 고전압을 발생한다(S13). 고전압과 기준 고전압을 비교하고 이로부터 비교 전압을 발생한다. 만약 기준 전압 레벨보다 고전압의 레벨이 높으면 "1"의 값을 출력하고, 기준 전압 레벨보다 고전압의 레벨이 낮으면 "0"의 값을 비교 전압으로 출력한다(S14). 출력되는 비교전압은 쓰기신호에 따라 순차적으로 인가되어 레지스터에 코드형태로 저장된다(S15). 입출력 단자를 통하여 고전압 코드를 출력하고 이를 평균하여 측정된 고전압 코드가 유효한지를 분석(S16)하여 유효하지 않으면 테스트 비트 데이터를 다시 변경하여 기준 고전압을 발생한다(S17). 다시 기준 고전압과 고전압을 비교하여 비교 전압을 발생하여(S14) 고전압 코드생성 과정을 반복한다. 만약 고전압 코드가 유효한 값으로 측정되면 고전압 측정을 완료한다(S18).

도 4는 도 2의 동작설명을 위한 타이밍도 이다. E1 구간에서, 고전압 테스트 모드를 셋업하기 위하여 모드선택신호(TMHSEN) 및 펌프인에이블신호(PUMPEN)를 인에이블 한다. 그러면, 고전압(VPP)이 변환기(100) 내부로 인가되며 이때, 고전압 테스트를 위하여 측정 대상인 고전압(VPP)의 레벨을 낮춘다(LV). 기준전압 출력을 위한 테스트 비트 데이터가 인가되면 이 또한 저항들에 의해 기준전압(VREF) 레벨로 조정된다. 기준전압(VREF)의 레벨은 약 0.8 내지 1.2V의 범위를 가진다. 비교고전압(VDIV)과 기준전압(VREF)을 비교하여 비교전압(VCOMP)이 출력된다. 기준전압(VREF)은 테스트 비트 신호(TMLEV)에 따라 다른 레벨로 출력될 수 있는데, 기준전압(VREF)이 기준전압(VDIV)보다 낮은 레벨인 경우에는 로직 하이의 비교전압(VCOMP)이 출력된다. 또는, 기준전압(VREF)이 비교고전압(VDIV)보다 높은 레벨인 경우에는 로직 하이의 비교전압(VCOMP)이 출력된다. 구간 E2 내지 E3 구간에서, 쉬프트 레지스터(205)에 쓰기신호(WREN)가 인에이블 될 때마다 비교전압(VCOMP)을 차례로 인가받아 고전압 데이터(HVDATA)를 순차적으로 저장한다. 독출전압(REANEN)은 쓰기신호(WREN)가 인에이블 되어 있는 동안 계속 인에이블 되어 있어서 측정된 데이터를 입출력단자(DQPAD)로 바로 출력한다.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기 기술한 반도체 메모리 소자에 따라 반도체 소자를 패키지한 이후에도 고전압 회로의 이상 유무 및 출력 레벨을 용이하게 테스트할 수 있으므로 반도체 장치의 패키지를 손상시키지 않으며 고전압의 테스트 시간을 줄일 수 있다.

Claims

고전압을 생성하여 메모리부에 제공하기 위한 고전압 발생기;

상기 고전압 발생기의 출력전압을 디지털 신호로 변환하기 위한 변환기; 및

상기 변환기의 출력 또는 메모리부의 출력을 선택적으로 입출력단자를 통해 출력하기 위한 모드 선택부를 포함하는 반도체 메모리 소자.
제 1 항에 있어서, 상기 변환기는,

상기 고전압 발생기의 출력전압을 모드선택신호에 응답하여 테스트 고전압으로 출력하는 고전압 스위치;

상기 모드선택신호에 응답하여 테스트 비트 데이터에 따라 기준전압을 발생하는 기준전압 발생부;

상기 테스트 고전압과 상기 기준전압을 비교하여 디지털 신호인 비교전압을 출력하는 비교기; 및

상기 비교전압을 저장하는 쉬프트 레지스터를 포함하는 반도체 메모리 소자.
제 2 항에 있어서, 상기 기준전압 발생부는,

상기 모드선택신호에 응답하여 기준 출력전압을 출력하는 기준전압 비교기;

상기 테스트 비트 데이터에 따라 상기 기준전압을 조절하는 가변저항들을 포함하는 반도체 메모리 소자.
제 2 항에 있어서, 상기 비교기는,

아날로그 신호인 상기 제 3 전압 및 제 4 전압을 비교하여 "1" 또는 "0"의 디지털 신호인 비교전압을 출력하는 반도체 메모리 소자.
제 2 항에 있어서,

상기 쉬프트 레지스터는 적어도 하나를 구비하며, 상기 비교전압의 비트를 각각 하나씩 저장하는 반도체 메모리 소자.
모드선택신호가 인에이블되어 일반 데이터 모드에서 고전압 테스트 모드로 전환하는 단계;

고전압 테스트를 위한 테스트 비트 데이터에 의하여 고전압을 발생하는 단계;

기준고전압을 발생하는 단계;

비교고전압을 발생하는 단계;

상기 기준고전압과 상기 비교고전압을 비교하여 디지털 신호로 변환된 고전압 코드를 생성하는 단계; 및

상기 고전압 코드값이 안정된 고전압을 나타내면 고전압 테스트를 완료하고, 안정되지 않은 고전압을 나타내면 상기 테스트 비트 데이터를 변경하여 고전압을 다시 발생하여 테스트하는 단계로 이루어지는 반도체 메모리 소자의 고전압 테스트 방법.
제 6 항에 있어서,

상기 안정된 고전압 코드값은 측정된 값들이 모두 "0"인 반도체 메모리 소자의 고전압 테스트 방법.
제 6 항에 있어서,

상기 안정된 고전압 코드값은 측정된 값들이 모두 "1"인 반도체 메모리 소자의 고전압 테스트 방법.
제 6 항에 있어서,

상기 안정되지 않은 고전압 코드값은 측정된 값들 중 적어도 어느 하나의 값 이 다른 반도체 메모리 소자의 고전압 테스트 방법.