KR20080028450A - 적응디지털필터, ｆｍ수신기, 신호처리방법 및 프로그램 - Google Patents

적응디지털필터, ｆｍ수신기, 신호처리방법 및 프로그램 Download PDF

Info

Publication number
KR20080028450A
KR20080028450A KR1020087002025A KR20087002025A KR20080028450A KR 20080028450 A KR20080028450 A KR 20080028450A KR 1020087002025 A KR1020087002025 A KR 1020087002025A KR 20087002025 A KR20087002025 A KR 20087002025A KR 20080028450 A KR20080028450 A KR 20080028450A
Authority
KR
South Korea
Prior art keywords
signal
filter
multiplier
coefficient
multipliers
Prior art date
Application number
KR1020087002025A
Other languages
English (en)
Other versions
KR100926983B1 (ko
Inventor
오사무 호슈야마
아키히코 스기야마
Original Assignee
닛본 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴끼 가부시끼가이샤 filed Critical 닛본 덴끼 가부시끼가이샤
Publication of KR20080028450A publication Critical patent/KR20080028450A/ko
Application granted granted Critical
Publication of KR100926983B1 publication Critical patent/KR100926983B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1081—Reduction of multipath noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/06—Control of transmission; Equalising by the transmitted signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/005—Control of transmission; Equalising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H03H2021/007—Computation saving measures; Accelerating measures
    • H03H2021/0072—Measures relating to the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2218/00—Indexing scheme relating to details of digital filters
    • H03H2218/04—In-phase and quadrature [I/Q] signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03477—Tapped delay lines not time-recursive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03611—Iterative algorithms
    • H04L2025/03617—Time recursive algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03681—Control of adaptation
    • H04L2025/03687—Control of adaptation of step size

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명에 따른 적응디지털필터는: 필터계수의 예상값에 기초하여, 적어도 하나의 승산기와 그 외의 다른 승산기들로 나누어지는 복수의 승산기(3360-336N-1)를
포함하고, 입력신호와 필터계수의 컨볼루션연산에 의해 제1신호를 생성하는, 필터부와; 상기 제1신호와, 적어도 하나의 승산기(336M-1)에 인가되는 입력신호를 가산하고, 그 결과를 제2신호로 공급하는, 가산기(338); 및 목표신호와, 상기 제2신호로부터 구해지는 지표값 사이의 오차에 기초하여 필터계수를 제어하는, 계수제어부(318 및 3190-319N-1); 를 포함한다.
적응디지털필터, 멀티패스등화기, 컨볼루션연산, 필터, 필터계수, 지표값

Description

적응디지털필터, ＦＭ수신기, 신호처리방법 및 프로그램{Adaptive Digital Filter, FM Receiver, Signal Processing Method, and Program}
본 발명은 적응디지털필터, 더욱 상세하게는, 적응디지털필터, FM수신기, 신호처리방법, 및 컴퓨터 상에서 실행되며, FM(Frequency Modulation)수신기의 멀티패스등화기(multipath equalizer)용으로 적합한 프로그램에 관한 것이다.
FM라디오방송과 텔레비젼방송에 사용되는 FM변조파는, 정현반송파가 음악신호에 의해 위상변조되는 신호이다. FM변조파는, 잡음에 대한 저항이 높고 15kHz의 광대역을 갖는 음악신호를 낮은 왜곡인자(distortion factor)로 전송할 수 있다. 그러나, 라디오파가 직접 도달하는 경로 이외의 다른 경로를 포함하고, 라디오파가 빌딩과 같은 장애물에 의해 반사되어 지연도착하게 되는, 멀티패스전파로(multipath propagation path)에서는, 복조에 필요한 위상정보가 직접파와 함께 수신되는 강한 반사파의 영향으로 교란되므로, 복조신호에는 왜곡이 일어나게 된다. 멀티패스전파로의 결과로서 발생되는 이러한 왜곡을 "멀티패스왜곡(multipath distortion)"이라고 부른다. 멀티패스전파로의 특성을 보상함으로써 멀티패스왜곡을 감소시키기 위한 등화기(equalizer)를 "멀티패스등화기" 또는 "멀티패스왜곡캔설러(multipath distortion canceller)"라고 부른다.
멀티패스등화기는, 수신신호를 멀티패스전파로의 역특성을 가진 필터, 즉 역필터(inverse filter)에 통과시켜 수신신호 내의 멀티패스 영향을 보상한다. 멀티패스전파로의 특성은 환경에 따라 변화하기 때문에, 역필터의 특성은 시간상황에 따라 최적화되어야 한다. 그 결과, 전통적으로 적응디지털필터가 역필터로서 사용된다.
적응디지털필터는, 환경의 변화에 따라 필터계수를 자동적으로 갱신할 수 있는 필터이다. 매시간 필터계수를 계산하기 위한 알고리즘을 "적응알고리즘"이라고 부르며, 그 대표적인 예로서, LMS(Least Mean Square)알고리즘이 있다. 광의로서는, LMS알고리즘은, 최급강하법(steepest-descent method)에 기초한 평균제곱오차(mean-square error)를 최소화하는 방법이며, 안정성과 적은 연산량이라는 이점을 제공한다. "복소LMS알고리즘(complex LMS algorithm)"이라는 적응알고리즘이 알려져 있다. 복소LMS알고리즘은, 입력신호, 출력신호, 목표신호, 및 필터계수가 각각 복소량인 LMS알고리즘의 연장이며, 예를 들어, 동위상(in-phase)성분과 이상(quadrature)성분을 분리하고, 입력이 협대역(narrow-band)고주파신호일 때 적응을 실현함으로써, 사용된다.
반면, 적응디지털필터를 사용하여 실현되는 종래의 등화기는, 이러한 적응을 위해 참조신호(트레이닝신호)를 필요로 하고, 이러한 요구는, 통신시의 교란과 잔여참조신호로 인해 통신효율의 감소를 초래하게 된다. 이와는 반대로, "브라인드등화기(blind equalizer)"라고 알려진 최근의 개선된 등화기는, 적응을 위한 참조신호를 필요로 하지 않고 오직 수신신호에만 기초하여 신호의 회복등화(restorative equalization)를 수행한다. 이 형태의 브라인드등화기에 적용할 알고리즘을 "브라인드알고리즘"으로 부르며, 대표적인 예로서, CMA(Constant Modulus Algorithm)가 있다. CMA의 하나의 예가, C.Richard Johnson,Jr., Philip Schniter,Thomas J.Endres, James D. Behm, Donald R.Brown, and Raul A.Casas 의 "Blind Equalization Using the Constant Modulus Criterion: A Review"(Proceedings of IEEE, Vol.86, No.10, October 1998)(이하, "비특허문헌 1"로 지칭한다).
비특허문헌 1에서 보는 바와 같이, CMA는, 전통적으로, 필터출력의 포락선(envelope)과 같은 출력신호에 관한 통계량 또는 고차원통계량(higher-order statistic)을 지표로 하고, 이 지표가 목표값(target value)에 근접하도록 필터계수를 갱신하는 알고리즘을 말한다. FM변조에서와 같이, 변조파의 진폭이 고정된 일정-진폭변조파를 사용하는 예가: J.R.Treichler and B.G.Agee, "A New Approach to Multipath Correction of Constant Modulus Signal"(IEEE Transactions on Acoustics, Speech, and Signal Processing, Vol.31, No.2, pp. 459-472, April 1983)(이하, "비특허문헌 2"로 지칭한다)에 개시되어 있다. 비특허문헌 2에서 보는 바와 같이, 일정-진폭변조파를 사용할 때, 필터출력의 포락선, 즉, 진폭이, 지표로서 사용되고, 필터계수는, 목표값과 그 다음에 필터를 통과하는 신호의 포락선의 값 사이의 오차를 최소화하기 위해 갱신된다. 이와 같은 방식에서, 위상의 왜곡은 포락선의 왜곡과 함께 정정되고, 멀티패스전파로의 반사파의 영향이 제거된다. 여기서, CMA는, 적응알고리즘과는 다른 개념이다. CMA에서는, 전술한 LMS알고리즘과 같은 적응알고리즘이 각 시점에서 필터계수를 계산하기 위한 적응알고리즘으로 사 용된다.
상기한 바와 같이 값을 일정하게 하도록 필터의 출력신호의 포락선의 값을 제어하기 위하여, 포락선의 값은 순시적(instantaneously)으로 추출되어야 하며, 이러한 유형의 대표적인 추출방법이 복소신호처리(complex signal processing)이다. 복소신호처리에서, 특정한 실신호 f1에 대하여 90°(π/2) 지연된 위상을 가진 실신호 f2가, 예를 들어, 힐버트변환기(Hilbert transformer)에 의해 생성되고, 이로 인해, 실수부로서 f1을, 허수부로서 f2를 갖는 복소신호(전통적으로, "해석신호(analytic signal)"로 불린다)가 생성된다. 이 방식에서, 복소신호의 실수부와 허수부의 제곱합(square sum)을 계산함으로써, 이 실신호의 포락선의 값이 순시적으로 구해질 수 있다. 그러나, 필터의 출력신호가 복소신호처리되는 경우에는, 계수갱신루프에, 복소신호처리에 의해 발생하는 지연이 시작되어 루프의 불안정성을 초래한다. 그 결과, 복소신호처리는 입력신호에 대하여 수행된다. 이 경우, 입력신호는 복소신호가 되고, 따라서, 복소LMS알고리즘과 같은 복소량을 취급할 수 있는 알고리즘이 적응알고리즘으로서 사용된다. 이 방법을 "제1종래기술"로 부른다.
도 1은, 제1종래기술을 사용하는 적응디지털필터의 구성을 보여준다. 입력신호 X(k)는, 힐버트변환기(도시하지 않음)에 의해 복소신호로 전환된다. 그 복소신호를 입력으로 하여 복소필터계수 W(k)를 집어 넣어(convoluted), 복소신호의 출력신호 y(k)를 얻는다. 복소신호인복소필터계수 W(k)는, 출력신호 y(k)의 포락선의 값이 미리 규정된 목표값에 근접하도록 복소신호를 취급하기 위해 확장된 적응알고리즘에 의해 갱신된다. 이 적응디지털필터의 알고리즘은 다음과 같이 표현된다.
W(k+1) = W(k) - μ(｜y(k)｜p- yref0)qy(k)XH(k) (1)
y(k) = WT(k)X(k) (2)
W(k) = [w0(k),w1(k),...,wN -1(k)]T (3)
X(k) = [x(k),x(k-1),...,x(k-N+1)]T (4)
여기서, W(k)는 필터계수벡터, X(k)는 복소신호벡터, k는 표본지표(sample index), N은 필터탭(filter tap)의 수를 나타낸다. 또한, y(k)는 출력신호, yref0는 포락선목표값, 그리고, μ는 필터계수의 갱신량을 결정하기 위한 파라미터를 나타낸다. 또한, H는 복소공액전치(complex conjugate transposition), T는 전치(transposition)를 나타낸다. p와 q값은 포락선목표값에 대한 오차의 평가함수를 결정하기 위한 상수이며, 예를 들어, p=1, q=1이다.
제1종래기술에서는, 서로에 대하여 90°(π/2) 벗어난 위상을 가지는 두 개의 신호가 복소신호처리를 함으로써 생성된다. 그러나, JP-A-2005-064618호(이하, "특허문헌 1"로 지칭한다)와, Itami Makoto, Hatori Mitsutoshi, Tsukamoto Norio, "Hardware Implementation of FM Multipath Distortion Canceller"(National Convention Record of the Institute of Television Engineers of Japan, pp. 355-356, 1986)(이하, "비특허문헌 3"으로 지칭한다)에서 볼 수 있는 바와 같이, 입력신호를 샘플링(sampling)할 때, 반송주파수의 (4/홀수)배의 주파수에서 샘플링이 수행된다면, 인접하는 표본지점(sample point)의 위상은 90°변할 것이다. 이러한 접근법에 의해, 실수를 취급하는 적응알고리즘은 그 자체로 사용될 수 있기 때문에, 출력신호의 포락선의 값을 구할 때, 인접하는 표본지점의 제곱합이 계산될 수 있다. 이 방법을 "제2종래기술"이라고 부른다.
도 2는, 제2종래기술을 사용하는 적응디지털필터의 구성을 보여준다. 입력신호 Xr(k)는 실신호이고, 그 실신호를 입력으로 하여 실신호의 필터계수 Wr(k)를 집어 넣어, 실신호의 출력신호 yr(k)를 얻는다. 필터계수 Wr(k)는, 출력신호 yr(k)의 포락선이 미리 규정된 목표값에 근접하도록, 실계수를 취급하는 적응 알고리즘에 의해 갱신된다. 이 적응 디지털 필터 알고리즘은 이하와 같이 표현된다.
Wr(k+1)= Wr(k)- μ(Env[yr(k) - yref0 )yr(k)Xr(k) (5)
yr(k)= WrT(k)Xr(k) (6)
Env[yr(k)]= (yr2(k-1)+ yr2(k))1/2 (7)
Wr(k)= Re[W(k)] (8)
Xr(k)= Re[X(k)] (9)
여기서, Wr(k)는 실계수 벡터, Xr(k)는 실신호 벡터, Env[ ]는 포락선의 근사값을 얻는 조작, Re[ ]는 복소수의 실수부를 얻는 조작, yr(k)는 실수출력신호를 각각 나타낸다.
종래의 적응디지털필터의 결점은, 연산량이 많고 스케일이 큰 하드웨어가 필요한데, 이러한 요구조건이 필요한 이유는 다음과 같다:
이러한 요구의 첫 번째 이유는, 필터계수의 큰 비트수이다. 적응디지털필터는, 각 필터계수의 현재값을 저장하기 위한 메모리부(지연부)와, 각 필터계수를 필터계수의 수와 같은 수의 피승수(multiplicand)로 취하는 승산기(multiplier)를 모두 필요로 하기 때문에, 하나의 필터계수에 대한 비트수가 적은 경우에 있어서도 전체적으로 하드웨어의 양이 많아지는 결과를 초래한다. 많은 비트수를 가지는 수에 대한 연산은 연산량에 대한 증가를 초래하는 결과도 된다.
하드웨어의 양이 커져야 하는 두 번째 이유는, 복소신호처리이다. 본질적으로, 도 1에 나타낸 적응디지털필터에서의 입력신호 X(k), 필터계수 W(k) 및 출력신호 y(k)에 대한 거의 모든 신호처리는, 복소수에 의해 수행된다. 복소수 간의 단일승산은 4회의 실수승산과 두 번의 가산과 상당하다. FM수신기용 멀티패스등화기에서, 많은 탭을 가지고 있는 필터의 컨볼루션연산과 계수갱신연산은 각각의 짧은 샘플링주기 동안에 실행되어야 하므로, 연산량이 커지게 된다.
도 2에 나타낸 적응디지털필터에서, 중간주파수(intermediate-frequency)신호의 중앙주파수(center frequency)부터 보듯이 정확히 (4/홀수)배인 샘플링주파수는, 도 1의 적응디지털필터와 동등한 정도의 성능과 높은 정확도의 포락선의 계산이 가능하게 할 뿐 아니라, 약 25%까지 연산량을 줄일 수 있다. 그러나, 이러한 접근은 샘플링주파수의 엄격한 제한과 어떤 샘플링주파수에서 디자인할 수 없다는 다른 문제를 야기한다. 샘플링주파수가 중간주파수신호의 중앙주파수의 (4/홀수)배에서 벗어나면, 포락선 계산의 정확도가 떨어지게 되고, 이는, 멀티패스-등화성능의 열화를 일으킨다.
본 발명은, 이러한 상황의 관점에서 제안된 것으로, 그 목적은, 적응디지털필터, FM수신기, 신호처리방법, 및 연산량과 하드웨어의 양을 줄일 수 있는 컴퓨터 상에서 수행될 수 있는 프로그램을 제공하는 것이다.
상기의 목적을 달성하기 위한 본 발명의 적응디지털필터의 구성은:
입력신호와 필터계수의 컨볼루션연산(convolution operation)에 의해 제1신호를 생성하기 위하여, 적어도 하나의 승산기와 필터계수의 예상 값에 기초한 다른 승산기의 그룹으로 분할되는 복수의 승산기와; 적어도 하나의 승산기에 입력으로 인가되는 입력신호와, 제2신호를 출력으로 공급하기 위한 제1신호를 가산하는 가산기; 및 목표신호와 상기 제2신호로부터 얻어지는 지표값 사이의 오차에 기초하여 필터계수를 제어하기 위한 계수제어부; 를 포함한다.
본 발명에 따르면, 그룹으로의 분할은, 적어도 하나의 승산기와 다른 승산기 사이의 필터계수에 있어서의 차이를 일으킨다. 필터계수의 상기 승산기(1)에서의 승산에 의해 얻어진 값과 동등하고, 이 하나의 승산기에 입력으로서 인가되는 입력신호는, 변화되지 않고 남아 있다면, 필터부의 출력인 제1신호에 가산하여 제2신호를 생성하기 위해 이 입력신호를 추출하는 제어를 수행하고, 상기 입력신호의 양이 상기 승산기에서의 승산 결과에 포함되지 않도록 목표신호와 지표 값 사이의 오차에 기초하여 상기 필터계수를 감소시키는 제어를 수행하는데, 이는, 필터 내의 필터계수의 변화를 종래기술보다 더 적은 값으로 억제한다. 결과적으로, 컨볼루션연산에 대한 승산기에 요구되는 비트수와 필터계수를 유지하기 위한 지연부가 경감될 수 있고, 연산량이 줄어들며, 하드웨어의 양이 삭감될 수 있다.
또한, 본 발명의 적응디지털필터의 구성은:
입력신호와 필터계수의 컨볼루션연산을 수행하기 위한 복수의 승산기를 포함하며, 미리 규정된 배율에 의해 복수의 승산기 중 적어도 하나의 승산기에서의 출력을 확대하고 컨볼루션연산의 결과를 제1신호로 생성하는, 필터부; 및 목표신호와, 상기 제1신호로부터 얻어지는 지표값과의 오차에 기초하여 복수의 승산기에서 사용되는 필터계수를 제어하고, 미리 규정된 배율에 의해, 출력이 미리 규정된 배율로 확대되는 승산기에서 사용되는 필터계수를 생성하기 위한 근거인 오차에 따른 신호를 줄이기 위한, 계수제어부; 를 포함한다.
본 발명에 따르면, 컨볼루션연산을 위한 승산기 중 적어도 하나의 승산기의 출력신호는 확대되고, 승산기에서 사용되는 필터계수의 생성을 위한 기초로서 작용하는 오차와 일치하는 신호가, 그 확대의 비율과 매치(match)되는 비율로 감소됨으로써, 컨볼루션연산용 승산기에 필요한 필터계수는 종래기술보다 실질적으로 적은 값으로 될 수 있다. 그 결과, 컨볼루션연산용 승산기에 필요한 비트수와 필터계수를 유지하기 위한 지연부가 감소될 수 있고, 연산량이 줄어들 수 있으며, 하드웨어의 양이 삭감될 수 있다.
또한, 상기 목적을 달성하기 위한 본 발명의 FM수신기의 구성은:
상기와 같은 본 발명에 따른 적응디지털필터; 및 입력으로서 적응디지털필터에 중간주파수로 변환되고 힐버트(Hilbert)변환으로 디지털화된 FM변조신호로 됨으로써 생성되는 복소신호를 인가하는 힐버트변환기; 를 포함한다.
상기에서 설명한 것처럼, 본 발명에서는, 적응디지털필터를 실현하기 위한 신호처리연산량이 줄어들 수 있다. 이러한 삭감은, 컨볼루션연산용 승산기에서 사용되는 필터계수가 종래기술보다 실질적으로 적은 값이 될 수 있기 때문에, 달성될 수 있는 것이다.
도 1은, 제1종래기술에 따른 적응디지털필터의 블록도;
도 2는, 제2종래기술에 따른 적응디지털필터의 블록도;
도 3은, 본 발명의 제1 예시적 실시예에 따른 적응디지털필터의 블록도;
도 4는, 본 발명의 제1 예시적 실시예에 따른 적응디지털필터의 동작을 설명하기 위한 플로우차트;
도 5는, 적응디지털필터의 필터계수의 수렴시간(the time of convergence)에서의 시뮬레이션 결과를 보여주는 도면;
도 6은, 본 발명의 제2 예시적 실시예에 따른 적응디지털필터의 블록도;
도 7은, 본 발명의 제3 예시적 실시예에 따른 적응디지털필터의 블록도;
도 8은, 본 발명의 제4 예시적 실시예에 따른 적응디지털필터의 블록도;
도 9는, 본 발명의 제5 예시적 실시예에 따른 적응디지털필터의 블록도;
도 10은, 본 발명의 제6 예시적 실시예에 따른 적응디지털필터의 블록도;
도 11은, 본 발명의 제7 예시적 실시예에 따른 적응디지털필터의 블록도;
도 12는, 본 발명의 제7 예시적 실시예에 따른 적응디지털필터에서 사용되는 그룹 프로세서의 동작예(working example)의 블록도;
도 13은, 본 발명의 제7 예시적 실시예에 따른 적응디지털필터에서 사용되는 개별 프로세서의 동작예의 블록도; 및
도 14는, 본 발명의 예시적 실시예에 따른 FM수신기의 블록도이다.
**도면의 주요부분에 대한 부호의 설명**
105:힐버트(Hilbert) 변환기 303:스텝사이즈(step-size)생성회로
305:포락선-목표값 생성회로 307:감산기
308:절대값회로 309:실수부추출회로
310,311:승산기 318:공통부
3190-319N-1:분리부 3301-330N-1:지연부
3310-331N-1:승산기 3410-341N-1:승산기
3330-333N-1:가산기 3430-343N-1:가산기
3340-334N-1:지연부 3440-344N-1:지연부
3350-335N-1:실수부추출회로 3360-336N-1:승산기
3371-337N-1:가산기 338:가산기
349:브렌치선(branch line) 3391-339N-1:지연부
3400-340N-1:복소공액부(complex conjugate unit)
(제1실시예)
본 발명의 예시적 실시예의 적응디지털필터의 구성에 관하여 설명한다. 도 3은, 본 발명의 예시적 실시예에 따른 적응디지털필터의 구성예를 보여주는 블록도이다.
도 3을 참조하여, 본 발명의 예시적 실시예에 따른 적응디지털필터는: 입력단자(301)에 의해 입력되는 복소신호(복소입력신호)와, 실신호(real signal)인 필터계수(실필터계수)의 컨볼루션연산에 의해 복소신호(복소출력신호)인 출력신호를 생성하고, 그 출력을 출력단자(302)에 공급하는, 필터부; 및 목표신호와 상기 복소출력신호(본 실시예에서는 포락선의 값)로부터 얻어진 지표값 사이의 오차에 기초하여 필터계수를 제어하는 계수제어부; 가 구비된다. 도 3에서, 점선박스로 나타낸 공통부(318) 부분과 N(여기서, N은 2보다 크거나 같은 정수)개의 점선박스로 나타낸 분리부(3190-319N-1)가 계수제어부를 구성하고, 나머지 부분은 필터부를 구성한다. 이 경우, 복소입력신호는, 하나의 실신호로부터 생성되고 위상이 서로 90°차이가 나는 두 개의 신호 중 하나는 실수부이고 나머지 신호는 허수부인 복소신호이다.
필터부는: 탭수 즉, 필터계수가 N이고, 각각 1샘플링주기의 지연을 가져오는 N-1개의 지연부(3301-330N-1)로 이루어진 탭지연선로(tapped delay line)와, 복소입력신호와 각 지연부(3301-330N-1)의 출력신호를 필터계수에 의해 승산하는 N개의 승산기(3360-336N-1), 및 이 N개의 승산기(3360-336N-1)의 승산결과를 연속적으로 가산 하는 N-1개의 가산기(3371-337N-1)를 포함하는, FIR(Finite Impulse Response)필터와; 지연부(330M-1)의 출력신호를 추출하는 브렌치선(349); 및 FIR필터의 출력신호, 즉, 가산기(337N-1)의 출력신호와, 브렌치선(349)에서 추출된 신호를 가산하고, 이 결과를 출력단자(302)로 전송하는 가산기(338); 가 구비된다.
지연부(330S)(여기서, S는 최소 1이고 N-1보다 크지 않은 양의 정수)와, 승산기(336S), 및 가산기(337S)를 포함하는 구성은 필터의 기본적인 요소이며, "탭(tap)"으로 지칭된다. 또한, 지연부(330M-1)와, 승산기부(336M-1), 및 가산기(337M-1)를 포함하는 탭은 "중앙탭(center tap)"으로 지칭된다. 여기서, M은 1보다 크거나 같은 양의 정수이다.
다음으로, 각 필터계수의 초기값을 결정하는 방법의 일례를 설명한다. 멀티패스전파의 경우, 필터부의 필터계수는, 적응디지털필터의 작동 전에 모두 같은 값으로 설정되며, 각 필터계수는, 적응디지털필터가 작동할 때 변화한다. 수렴 이후, 각 탭 내의 필터계수의 예상 값이 구해진다. 각 필터계수의 초기값은, 구해진 예상값과 일치하도록 설정된다. 특히, 멀티패스전파가 아닌 경우, 즉, 오직 직접파(directly propagated wave)만이 있는 경우에는, 필터계수의 예상값들은 수렴을 일으키지 않고 얻어지며, 탭들은, 필터계수의 예상값이 "1"인 하나의 탭과, 예상값들이 "0"인 그 외의 다른 탭으로 분류되어, 이러한 예상값들이 초기값으로 설정된다.
본 실시예에서, 중앙탭의 필터계수의 초기값은 다른 탭보다 큰 값으로 설정된다.
탭들은, 필터계수가 필터계수의 예상값에 기초하여 최소한 참조값(reference value)이거나 참조 값보다 적은가에 따라, 복수의 그룹으로 분류될 수 있다. 이러한 분류방법에 의하면, 중앙탭의 필터계수는 다른 탭들의 계수보다 크게 되어, 탭들은 중앙탭과 다른 탭으로 분류된다. 참조값은, 예를 들어 "1.0."으로 설정될 수 있다.
브렌치선(349)에 의해 추출되는 신호는, 입력단자(301)의 입력신호를 M-1샘플링지연시킴으로써 얻어지는 신호이며, 이 신호는, 중앙탭의 지연부(330M-1)로부터 출력으로서 공급되는 신호이다. 다시 말해, 이 신호는, 필터계수의 초기값이 다른 탭 보다 큰 탭의 지연부의 출력신호에 대응한다. 따라서, 본 실시예에 있어서의 중앙탭의 신호는, 직접적으로 추출되고 가산기(338)에서 개별적으로 가산된다.
또한, 계수제어부는 적응알고리즘으로 LMS를 사용하는 구성이고, 모든 필터계수의 제어에 공통인 공통부(318)와, 각각의 개별 필터계수의 분리제어를 위한 분리부(3190-319N-1)를 포함한다.
공통부(318)의 구성은: 필터부의 출력인 복소출력신호의 입력 상에, 실수부와 허수부의 제곱합(square sum)에 의해 복소출력신호의 포락선의 값을 계산하여 출력으로 공급하는 절대값회로(308)와; 포락선이 수렴하는 값, 즉, 포락선목표값을 생성하는 포락선목표값생성회로(305)와; 절대값회로(308)에서 구해진 포락선의 값 으로부터 포락선목표값을 뺌으로써 얻어지는 값을 출력으로 공급하는 감산기(307)와; 복소출력신호의 입력 상에, 이 신호의 실수부만을 추출하여 출력으로 공급하는 실수부추출회로(309)와; 감산기(307)의 출력과 실수부추출회로(309)의 출력을 곱한 결과를 출력으로 공급하는 승산기(310)와; 필터계수의 갱신량을 결정하기 위한 파라미터인 스텝사이즈(step-size)를 생성하는 스텝사이즈생성회로(303); 및 승산기(310)의 출력과 스텝사이즈를 곱한 결과를 각 분리부(3190-319N-1)에 출력하는 승산기(311);를 포함한다.
본 실시예에 있어서, 필터계수는 복소수가 아니라 실수이기 때문에, 스텝사이즈생성회로(303)에서 생성된 스텝사이즈는 복소필터계수를 사용하는 경우의 스텝사이즈에 비해 대략 4배로 설정되므로, 수렴의 속도가 복소필터계수를 사용하는 경우와 동등해 질 수 있다.
각 분리부(3190-319N-1)의 구성은: 복소입력신호의 입력 또는 탭지연선 상의 대응하는 지연부(3301-330N-1)의 출력신호 상에서, 복소신호의 실수부만을 추출하여 이 실수부를 출력하여 공급하는 실수부추출회로(3350-335N-1)와; 공통부(318)로부터 입력된 신호와 실수부추출회로(3350-335N-1)에서 추출된 실수부를 곱한 결과를 출력하는 승산기(3310-331N-1)와; 승산기(3360-336N-1)에 주어졌던 필터계수와 승산기(3310-331N-1)의 출력을 가산하여, 차기의 샘플링주기에서 사용될 필터계수를 출력하는 가산기(3330-333N-1); 및 정확하게 1샘플링주기만큼 이 가산기(3330-333N-1)의 출력을 지연하여 승산기(3360-336N-1)에 출력하는 지연부(3340-334N-1); 를 포함한다.
본 실시예의 적응디지털필터의 알고리즘은 다음과 같이 표현된다.
Wr(k+1) = Wr(k)- μ(｜y(k)｜p - yref0)qRe[y(k)]Re[X(k)] (10)
y(k) = WrT(k)X(k) + X(M-1) (11)
여기서,Wr(k)는 실계수벡터를 나타내고, X(k)는 복소신호벡터를 나타내며, Re[ ]는 복소수의 실수부를 추출하는 연산을 나타낸다. 또한, y(k)는 복소출력신호, k는 샘플링지표를 나타내며, N은 필터 탭 수를 나타내고, yref0는 포락선목표값, μ는 필터계수의 갱신량을 결정하기 위한 파라미터이며, X(M-1)은 브렌치선(349)에 의해 추출된 신호를 나타낸다. p와 q의 값은, 포락선목표값에 대한 오차의 평가함수를 결정하는 상수이며, 예를 들어, p=1, q=1로 설정될 수 있다.
이하, 본 실시예의 적응디지털필터의 동작에 관하여 설명한다.
도 4는, 본 실시예의 적응디지털필터의 동작을 보여주는 플로우차트이다. 입력단자(301)에 의한 새로운 복소입력신호의 입력 시(입력처리(S1))에, 적응디지털필터는 복소입력신호를 적응등화처리(적응등화처리(S2))하고, 적응등화처리(S2)에 의해 얻어지는 복소출력신호를 출력단자(302)에 공급한다(출력처리(S3)). 파라미터를 갱신하는 처리(파라미터갱신처리(S4))는 다음에 수행된다. 입력처리(S1)에서 파라미터갱신처리(S4)까지의 상기 처리과정은, 입력단자(301)에 의한 각각의 새로운 복소입력신호의 입력으로 반복된다. 적응등화처리(S2)는 상기한 방정식(11)에 근거한 처리이며, 파라미터갱신처리(S4)는 상기한 방정식(10)에 근거한 처리이다. 다음 으로, 적응등화처리(S2)와 파라미터갱신처리(S4)의 동작을 상세히 설명한다.
첫째, 적응등화처리(S2)에 관하여, 입력단자(301)에 입력된 복소입력신호가 등화기(3360)와 실수부추출회로(3350)으로 공급되며, 동시에, 1샘플링주기의 지연을 발생시키는 지연부(3301-330N-1)로 구성된 탭지연선으로 공급된다. 지연부(3301-330N- 1)로 공급된 복소신호는 각각의 클럭으로 인접하는 지연부로 전송되고, 각 지연부(3301-330N-1)의 출력신호는 대응하는 승산기(3361-336N-1)와 대응하는 실수부추출회로(3351-335N-1)로 공급된다. 또한, 지연부(330M-1)의 출력신호는 브렌치선(349)에 의해 추출되어 가산기(338)로 공급된다.
승산기(3360)에서, 지연부(3340)로부터 공급된 실수필터계수가 입력단자(301)로부터 입력된 복소신호와 곱해져서, 그 결과가 가산기(3371)로 공급된다. 승산기(3361-336N-1)에서, 대응하는 지연부(3341-334N-1)로부터 공급된 실수필터계수는 지연부(3301-330N-1)로부터 공급된 복소신호와 곱해져서, 그 결과가 가산기(3371-337N-1)로 공급된다. 가산기(3371-337N-1)는 승산기(3360-336N-1)로부터 입력된 모든 복소신호를 가산하여 그 결과를 가산기(338)로 공급한다.
가산기(338)에서는, 가산기(337N-1)로부터 공급된 신호와 브렌치선(349)에 의해 추출된 신호가 가산되며, 그 결과는 출력단자(302)로 공급되고, 동시에, 절대값회로(308)와 실수부추출회로(309)로 공급된다. 이러한 방식으로, 중앙탭으로부터 추출된 복소신호와, 복소입력신호와 실신호인 필터계수의 컨볼루션연산에 의해 생성되는 복소신호를, 가산함으로써 얻어지는 복소신호가 생성되고 공급된다.
다음으로, 파라미터갱신처리(S4)에 관하여, 절대값회로(308)는 복소출력신호를 받고, 이 신호의 절대값을 계산하여, 이 결과를 포락선의 값으로서 감산기(307)로 전송한다. 포락선목표값생성회로(305)는 포락선목표값을 발생시키고, 이 값을 감산기(307)로 전송한다. 감산기(307)는, 절대값회로(308)로부터 받은 신호에서, 포락선목표값생성회로(305)로부터 받은 포락선목표값을 빼고, 그 결과를 승산기(310)에 전송한다. 실수부추출회로(309)는 복소출력신호를 받고, 이 신호로부터 실수부만을 추출하여, 이 결과를 승산기(310)로 전송한다. 승산기(310)는, 실수부추출회로(309)로부터 받은 신호에 감산기(307)로부터 받은 신호를 곱하고, 그 결과를 승산기(311)로 전송한다. 스텝사이즈생성회로(303)는, 필터부에서의 필터계수의 갱신량을 결정하기 위한 파라미터인 스텝사이즈를 발생시키고, 그 스텝사이즈를 승산기(311)에 공급한다. 승산기(311)는 스텝사이즈생성회로(303)으로부터 공급된 스텝사이즈에 승산기(310)으로 받은 신호를 곱하여, 그 결과를 각각의 분리부(3190-319N-1)에 공급한다.
각각의 분리부(3190-319N-1)에서, 승산기(311)로부터 공급된 신호는 승산기(3310-331N-1)로 전송된다. 각각의 실수부추출회로(3350-335N-1)는 입력단자(301) 또는 대응하는 지연부(3301-330N-1)로부터 공급된 복소신호의 실수부를 추출하고, 추 출된 실수부를 대응하는 승산기(3310-331N-1)로 전송한다. 승산기(3310-331N-1)는, 공통부(318)로부터 공급된 실수신호에, 대응하는 실수부추출회로(3350-335N-1)로부터 공급된 실수신호를 각각 곱하여, 그 결과를 대응하는 가산기(3330-333N-1)에 전송한다. 가산기(3330-333N-1)는, 대응하는 지연부(3340-334N-1)로부터 공급된 실수필터계수를 대응하는 승산기(3310-331N-1)로부터 받은 실수신호를 각각 가산하고, 그 결과를 차기의 샘플에서 사용될 필터계수로서 대응하는 지연부(3340-334N-1)에 전송한다. 지연부(3340-334N-1)는, 대응하는 가산기(3330-333N-1)로부터 받은 실수필터계수를 1샘플만큼 지연시키고, 그 결과를 대응하는 승산기(3360-336N-1) 및 대응하는 가산기(3330-333N-1)에 각각 전송한다.
이하, 본 실시예의 효과에 관하여 설명한다.
멀티패스전파로 H(z)를 다음과 같이 가정한다:
H(z)= 1 + a·z-10
여기서, a=0.675, 시뮬레이션은, 멀티패스왜곡이 등화필터 G(z)의 초기값으로 G0(z)= z- 25 를 사용하여 제거된다고 가정한다. 이 멀티패스전파로에서, 반사파는 직접파와 비교하여 10샘플지연으로 도달하므로, 등화 H(z)를 위한 필터 G(z)는 이상적으로 다음과 같다:
G(z) = z-25·[1/H(z)]
= z-25·[1/(1+ a·z-10)]
= z-25·[1- a·z-10 + a2·z-20 - a3·z-30 + a4·z-40 - ...] (13)
다시 말해, 0이 아닌 필터계수는 각 10번째 필터계수로 나타나는데, 25번째 필터계수는 "1"로, 35번째 필터계수는 "-a"로, 45번째 필터계수는 "+a2" 등으로 나타나며,나머지의 모든 필터계수는 "0"으로 나타난다. 그러나, 실제로, 이상적(ideal)인 패턴이 실현되지는 않고, 도 5에 나타낸 것과 같은 시뮬레이션결과가 얻어진다. 도 5에서, 수평축은 탭위치(tap position)을 나타내며, 수직축은 필터계수를 나타낸다.
도 5를 참조하여, 중앙탭에 대응하는 25번째 탭의 계수만이 "1" 보다 크며, 그 외의 모든 탭 계수들은 0.5 이하이다. 비록, "0"이 아닌 필터계수가 매 10번째 계수마다 나타나고 그 외의 다른 필터계수들은 "0"이라는 규칙성을 보여주는 것은 아니지만, 이 상태에서 충분한 등화가 이루어졌다. 이것은, 10탭의 시간간격에서, 입력신호는 거의 고정주파수의 정현파라고 여겨질 수 있으며, 고정주파수의 정현파는, 동일한 주파수이지만 서로 다른 위상을 가진 복수의 정현파를 합침으로써 합성될 수 있기 때문이다. 예를 들어, 35번째 영역의 필터계수가 더 크다면, 실제로 35번째 필터계수가 "-a"로 증가된 경우와 같은 신호가 얻어진다.
여기서, 브렌치선(349)과 가산기(338)가 도 3의 구성에서 제거된 구성에서 는, 중앙탭의 신호가 X(M-1)이고 중앙탭의 필터계수가 1+Δh(여기서, Δh < 0.5 )이라면, 가산기(336M-1)의 출력값은:
X(M-1)·(1+Δh) = X(M-1) + X(M-1)·Δh (14)
반면, Δh가, 도 3의 구성에서, 중앙탭의 지연부(334M-1)에서 구해진 필터계수에서 "1"을 감산하여 얻어진 값이라면, 가산기(336M-1)의 출력은, X(M-1)·Δh 이다. 그러나, 브렌치선(349)에 의해 가산기(338)로 전송되는 신호는 X(M-1)며, 그러므로, 합산하면, 방정식(14)과 동일한 값이다. 다시 말해, 본 실시예에서는, 중앙탭의 승산기(336M-1)에 주어진 필터계수가 Δh인 경우에도, 등가조작(equivalent operation)이 수행된다. 도 5의 시뮬레이션결과에서 알 수 있듯이, 중앙탭을 제외한 모든 필터계수값들은 0.5보다 크지 않으므로, 본 실시예에서는, 0.5보다 크지 않은 값들이 모든 필터계수처럼 취급된다는 것을 요구할 뿐이다. 따라서, 지연부ㄷ드들0-334N-1), 가산기들(3330-333N-1) 및 승산기들(3360-336N-1)은, 필터계수로서 0.5보다 크지 않은 값을 취급한다. 그 결과, 연산량과 하드웨어의 양은, 모든 필터계수에 대해 0.5보다 큰 값들을 취급한 종래기술의 적응디지털필터에 비해 줄어들 수 있다.
본 실시예의 적응디지털필터에서, 승산기들(3360-336N-1)이 필터계수에 기초하여 분류(grouped)된다면, 승산기(336M-1)는 다른 승산기와는 다른 필터계수를 가지고 있다고 말할 수 있다. 이 승산기(336M-1)에 입력되는 입력신호는, 만일 불변이 라면, 승산기에 의해 필터계수 1을 승산함으로써 얻어지는 값과 동등하며, 만일 이 입력신호가 브렌치선에 의해 추출되고 필터부의 출력신호와 가산되어 복소출력신호를 생성한다면, 나아가, 상기 입력신호부분이 승산기(336M-1)에서의 승산결과에 포함되지 않도록 지표값과 목표신호 사이의 오차에 기초하여 승산기(336M-1)의 필터계수를 감소시키는 제어가 수행된다면, 필터부 내의 필터계수의 변동은 종래기술에 비해 적은 값으로 억제될 수 있다.
본 실시예에서, 승산기(336M-1)의 필터계수는, 다른 승산기에서 보다 크다. 승산기(336M-1)에 입력되는 입력신호는, 변하지 않는다면, 승산기 내에서 필터계수 1을 곱함으로써 얻어지는 값과 동등하며, 이 입력신호는 브렌치선(349)에 의해 추출되고 가산기(338) 내의 필터부의 출력신호와 가산되어 복소출력신호를 생성한다. 상기한 입력신호부분이 승산기(336M-1) 내의 승산결과에 포함되지 않도록, 지표값과 목표값 사이의 오차에 기초하여 승산기(336M-1)의 필터계수를 감소시키는 제어가 수행된다. 그 결과, 승산기(336M-1)의 필터계수는, 실질적으로 초기값보다 적다. 따라서, 컨볼루션연산을 위한 승산기와 필터계수를 유지하기 위한 지연부에 요구되는 비트수가 감소될 수 있고, 연산량 및 하드웨어의 양이 줄어들 수 있다.
또한, 도 3에서 볼 수 있는 바와 같이, 본 실시예의 적응디지털필터에서의 대부분의 신호는 실수이며 복소수가 아니다. 신호들이 실수이고 복소수가 아니기 때문에, 도 1에서 나타낸 제1종래기술에 비해 연산량이 삭감된다. 제1종래기술에 따른 적응디지털필터에서는 모든 신호들이 복소수이며, 그러므로 승산이 모든 승산기에서 복소수 간에 수행되기 때문에, 이러한 삭감이 실현되지만, 본 실시예에서는, 승산이 승산기(3360-336N-1)에서 복소수와 실수 간에 수행되고, 승산이 승산기(3310-331N-1)에서 실수 간에 수행된다. 복소수 간의 승산은, 실수 간의 4회 승산과 실수 간의 2회 가산과 동등하지만, 복소수와 실수 간의 승산은 실수 간의 오직 2회의 승산과 동등하며, 반면에, 실수 간의 승산은 실수 간의 오직 1회의 승산과 동등하다.
따라서, 제1종래기술에서 복소수 간에 승산이 수행되던 개소를, 복소수와 실수 간에 승산을 수행하는 승산기(3360-336N-1)로 대체함으로써, 실수 간의 N회 승산과 동등하게 줄일 수 있게 된다. 제1종래기술에서 복소수 간에 승산이 수행되던 개소를, 실수 간에 승산을 수행하는 승산기(3310-331N-1)로 대체함으로써, 실수 간의 3N회 승산과 실수 간의 2N회 가산과 동등하게 줄일 수 있게 된다. 더욱이, 실수부추출회로(3350-335N-1)부분은 제1종래기술에서의 복소공액부를 필요로 하며, 허수부의 부호(code)가 전송되지 않는 범위까지 연산량이 감소된다.
상기 설명한 바와 같이, 본 실시예에서의 연산량은 제1종래기술의 약 40%까지 줄일 수 있다.
나아가, 본 실시예에서는, 필터부의 출력신호가 복소수로 얻어지며, 그 결과, 출력신호의 포락선의 값, 즉, 진폭은, 도 3의 절대값회로(308)의 출력신호로서 즉시로 그리고 정확하게 얻어진다. 따라서, 본 실시예는 제2종래기술과 같은 샘플링주파수에 있어서의 제한이 없다.
(제2실시예)
이하, 도 6의 블록도를 사용하여 본 발명의 제2실시예에 따른 적응디지털필터에 관하여 설명한다. 도 3에 나타낸 계수제어부의 공통부(318)가 그림에서 생략되었다.
도 6을 참조하여, 본 발명의 제2실시예에 따른 적응디지털필터는, 입력단자(301)로 입력되는 입력신호가 M-1개의 지연부(3390-339M-1)와 브렌치선(349)를 통해 (M-1)샘플의 지연을 일으키기 위해 전송된다는 점에서, 도 3의 제1실시예에 따른 적응디지털필터와 다르다.
본 실시예에서는, M-1개의 지연부(3390-339M-1)가 새로이 요구되지만, 브렌치선(349)을 통해 가산기(338)로 전송되는 신호는 제1실시예에 있어서와 같기 때문에, 제1실시예에서 얻어지는 효과에 있어서도 동일하다.
(제3실시예)
이하, 도 7의 블록도를 사용하여 본 발명의 제3실시예에 따른 적응디지털필터에 관하여 설명한다.
도 7를 참고하여, 본 발명의 제3실시예에 따른 적응디지털필터는: 입력단자(301)로 입력되는 복소신호(복소입력신호)의 컨볼루션연산에 의해 복소신호(복소출력신호)인 출력신호와, 그 복소출력신호를 출력단자(302)로 공급하기 위한 복소 신호인 필터계수를 생성하는 필터부; 및 목표신호와, 상기 복소출력신호(본 실시예에서는, 포락선의 값)로부터 구해지는 지표값 사이의 오차에 기초하여, 필터계수를 제어하는 계수제어부; 가 구비된다. 도 7에서, 점선블럭으로 나타내진 공통부(318)점선블럭으로 나타내진 N개의 분리부(3190-319N-1)들 부분이 계수제어부를 구성하며, 나머지 부분은 필터부를 구성한다. 여기서, 복소입력신호는, 하나의 실신호로부터 생성되며 위상이 서로 90°차이가 나는 두 개의 신호 중 어느 한 신호는 실수부이고, 나머지 다른 하나는 허수부인 복소신호이다.
필터부는: 탭의 수, 즉, 필터계수의 수가 N이고, 각각이 1샘플링주기를 지연시키는 N-1개의 지연부(3300-330N-1)로 구성된 탭지연선과, 각 복소입력신호와 각 지연부(3301-330N-1)의 출력신호에 의해 필터계수를 승산하기 위한 N개의 승산기(3460-346N-1), 및 위 N개의 승산기(3460-346N-1)의 승산결과를 계속적으로 가산하기 위한 N-1개의 가산기(3371-337N-1)를 포함하는, FIR필터와; 지연부(330M-1)의 출력신호를 추출하기 위한 브렌치선(349); 및 상기 FIR필터의 출력신호, 즉, 가산기(337N-1)의 출력과, 브렌치선(349)에 의해 추출된 신호를 가산하고, 그 결과를 출력단자(302)에 전송하기 위한 가산기(338); 를 구비한다.
여기서, 브렌치선(349)에 의해 추출된 신호는, 입력단자(301)의 입력신호가 (M-1)개의 샘플에 의해 지연되는 신호이며, 이 신호는 중앙탭인 지연부(330M-1)로부터 공급되는 신호이다. 다시 말해, 이 신호는, 필터계수의 초기값이 다른 탭보다 큰 탭에서의 지연부의 출력신호에 대응한다. 그러므로, 본 실시예에서는, 중앙탭의 신호는 가산기(338)에서 직접 추출되고 개별적으로 가산된다.
계수제어부는, 그의 적응알고리즘으로서 복소수를 취급하도록 확장된 복소LMS를 사용하며, 모든 필터계수의 제어를 위해 공통되는 공통부(318)와, 각각의 개별적인 필터계수를 제어하기 위한 분리부(3190-319N-1)를 구성으로서 포함한다.
공통부(318)는; 포락선목표값을 생성하기 위한 포락선-목표값생성회로(305)와; 필터부의 출력인 복소출력신호의 입력시에, 실수부와 허수부의 제곱합에 의해 복소출력신호의 포락선의 값을 계산하기 위한 절대값회로(308)와; 절대값회로(308)에서 구해진 포락선의 값에서 포락선목표값을 뺌으로써 얻어지는 값을 출력으로 공급하는 감산기(307)와; 감산기(307)의 출력과 복소출력신호를 승산한 결과를 출력으로 공급하는 승산기(181)와; 필터계수의 갱신량을 결정하기 위한 파라미터인 스텝사이즈를 생성하는 스텝사이즈생성회로(303); 및 승산기(181)의 출력과 스텝사이즈를 승산한 결과를 각각의 분리부(3190-319N-1)에 출력으로 공급하는 승산기(182); 를 포함한다.
분리부(3190-319N-1)의 각각은: 탭지연선 상에서 대응하는 지연부(3301-330N-1)의 출력신호 또는 복소입력신호의 입력시에, 그 복소신호를 복소공액전환(complex conjugate conversion)하고 그 결과를 출력하는 복소공액부(3400-340N-1)와; 공통부(318)로부터 입력된 신호와, 복소공액부(3400-340N-1)로부터 공급되는 복소신호의 승산결과를 공급하는 승산기(3410-341N-1)와; 승산기(3460-346N-1)과 승산기(3410-341N-1)에 주어진 필터계수를 가산하고, 그 결과를 차기 샘플링주기에서 사용될 필터계수로서 공급하는 가산기(3430-343N-1); 및 위 가산기들(3430-343N-1)의 출력을 정확히 1샘플링주기만큼 지연시키고, 그 결과를 승산기(3460-346N-1)에 공급하는 지연부(3440-344N-1); 를 포함한다.
본 실시예의 적응디지털필터의 알고리즘은 다음과 같이 표현된다:
W(k+1)= W(k) - μ(｜y(k)｜p- yref(k))qy(k)XH(k) (15)
y(k)= WT(k)X(k) + X(M-1) (16)
W(k)= [w0(k),w1(k),...,wN -1(k)]T (17)
X(k)= [x(k),x(k-1),...,x(k-N+1)]T (18)
yref(k)= Av[｜x(k)｜] (19)
Av[｜x(k)｜]= (1-β)Av[｜x(k-1)｜] + β｜x(k)｜ (20)
여기서, W(k)는 필터계수벡터, X(k)는 복소신호벡터, k는 샘플링지표, 및 N은 필터탭수를 각각 나타낸다. 또한, y(k)는 입력신호, yref는 시변(time-variant) 포락선목표값, μ는 필터계수의 갱신량을 결정하기 위한 파라미터, X(M-1)는 브렌치선(349)에 의해 추출된 신호, Av[ ]는 평균화연산, 및 β는, 0＜β＜1을 만족하는 양의 상수인 웨이팅계수(weighting coefficient)를 나타낸다. 또한, H는 복소공 액전치를 나타내며, T는 전치(transposition)를 나타낸다. p와 q는 포락선목표값에 대하여 오차의 평가함수를 결정하는 상수로서, 그 값은, 예를 들어, p=1, q=1이다.
다음으로, 본 실시예의 적응디지털필터의 동작에 대하여 설명한다.
본 실시예의 적응디지털필터는, 제1실시예에서와 같이, 새로운 복소입력신호의 입력단자(301)로의 각 입력과 함께, 도 4의 적응등화처리(S2)에서 파라미터갱신처리(S4)까지의 과정을 반복한다. 그러나, 적응등화처리(S2)는 상기한 방정식(16)에 근거한 처리이며, 파라미터갱신처리(S4)는 상기한 방정식(15)에 근거한 처리이다. 이하, 적응등화처리(S2)와 파라미터갱신처리(S4)의 상세한 동작에 관하여 설명한다.
우선, 적응등화처리(S2)에 관하여, 입력단자(301)에 입력된 복소입력신호는, 승산기(3460)와 복소공액부(3400)로 공급되고, 동시에, 1샘플링주기의 지연을 발생시키는 지연부(3301-330N-1)로 구성된 탭지연선으로 공급된다. 지연부(3301-330N-1)로 공급된 복소신호는 각각의 클럭과 함께 인접하는 지연부로 전송되고, 각 지연부(3301-330N-1)의 출력신호는 대응하는 승산기(3461-346N-1) 및 대응하는 복소공액부(3401-340N-1)로 공급된다. 또한, 지연부(330M-1)의 출력신호는 브렌치선(349)에 의해 추출되며, 가산기(338)로 공급된다.
승산기(3460)에서는, 지연부(3440)으로 공급되는 복소필터계수가, 입력단자(301)로 입력된 복소신호에 의해 승산되고, 그 결과가 가산기(3371)로 공급된다. 승산기(3461-346N-1)에서는, 대응하는 지연부(3441-344N-1)로부터 공급된 복소필터계수가 대응하는 지연부(3301-330N-1)로부터 공급되는 복소신호에 의해 승산되고, 그 결과가 가산기(3371-337N-1)로 공급된다. 가산기(3371-337N-1)는, 승산기(3460-346N-1)로부터 받은 모든 복소신호를 가산하고 그 결과를 가산기(338)로 공급한다.
가산기(338)에서는, 가산기(337N-1)로부터 공급된 신호가 브렌치선(349)에 의해 추출된 신호에 더해지고, 그 결과가 출력단자(302)로 공급되며, 그와 동시에, 절대값회로(308) 및 승산기(181)로 공급된다. 이러한 방식에서는, 복소입력신호와 복소필터계수의 컨볼루션연산에 의해 생성되는 복소신호와, 중앙탭으로부터 추출된 복소신호들이 가산되어 복소신호를 생성하고 공급한다.
다음으로, 파라미터갱신처리(S4)에 관하여, 포락선-목표값생성회로(305)는 포락선목표값을 생성하고 그 값을 감산기(307)로 공급한다. 반면, 절대값회로(308)는 복소출력신호를 받고, 이 값의 절대값을 계산하며, 그 결과를 포락선의 값으로 하여 감산기(307)로 전송한다. 감산기(307)는, 절대값회로(308)로부터 받은 신호에서 포락선목표값생성회로(305)로부터 받은 포락선목표값을 감산하여 그 결과를 승산기(181)로 전송한다. 승산기(181)는 감산기(307)로부터 받은 신호에 의해 복소출력신호를 승산하고 그 결과를 승산기(182)에 전송한다. 스텝사이즈생성회로(303)은, 필터부 내에서 필터계수의 갱신량을 결정하기 위한 파라미터인 스텝사이즈를 생성하고, 이 스텝사이즈를 승산기(182)로 공급한다. 승산기(182)는 스텝사이즈생성회로(303)로부터 받은 스텝사이즈를 승산기(181)로부터 받은 신호에 의해 승산하 여 그 결과를 각각의 분리부(3190-319N-1)로 전송한다.
각각의 분리부(3190-319N-1) 내에서, 승산기(182)로부터 공급된 신호는 승산기(3410-341N-1)로 전송된다. 복소공액부(3400-340N-1)는 각각, 대응하는 지연부(3300-330N-1) 또는 입력단자(301)로부터 공급된 복소신호를 복소공액전환하고, 그 결과를 대응하는 승산기(3410-341N-1)에 전송한다. 승산기(3410-341N-1) 각각은, 공통부(318)로부터 공급된 복소신호를 대응하는 복소공액부(3400-340N-1)로부터 공급된 실수신호와 곱하고, 그 결과를 대응하는 가산기(3430-343N-1)에 전송한다. 가산기(3430-343N-1) 각각은, 대응하는 지연부(3440-344N-1)로부터 공급된 복소필터계수를 대응하는 승산기(3410-341N-1)로부터 받은 복소신호와 더하고, 그 결과를 대응하는 지연부(3440-344N-1)에 다음 샘플을 위한 필터계수로서 전송한다. 지연부(3440-344N-1) 각각은, 대응하는 가산기(3430-343N-1)로부터 받은 복소필터계수를 1샘플만큼 지연시키고, 이를 대응하는 승산기(3460-346N-1)에 공급함과 아울러, 대응하는 가산기(3430-343N-1)로 전송한다.
이하, 본 실시예의 효과에 관하여 설명한다.
본 실시예에 있어서도, 중앙탭을 포함하는 모든 필터계수들은 적은 값으로 한정될 수 있으므로, 하드웨어의 양과 지연부(3440-344N-1), 가산기(3430-343N-1), 및 승산기(3460-346N-1)의 연산량이 줄어들 수 있다.
본 실시예에서, 필터부의 출력신호는 복소수로 얻어지며, 따라서, 출력신호의 포락선의 값, 즉, 진폭이 도 7의 절대값회로(308)의 출력신호로서 순시로 그리고 정확하게 얻어진다. 따라서, 제2종래기술에서와 같은 샘플링주파수에서 있어서의 제한이 없다.
(제4실시예)
이하, 도 8의 블록도를 사용하여 본 발명의 제4실시예에 따른 적응디지털필터에 관하여 설명한다. 도 7에 나타낸 계수제어부의 공통부(318)는 그림에서 생략되었다.
도 8을 참조하여, 본 발명의 제4실시예에 따른 적응디지털필터는, 입력단자(301)에 의해 입력되는 입력신호가 (M-1)샘플 및 브렌치선(349)에 의해 지연시키기 위해 M-1개의 지연부(3391-339M-1)를 통해 가산기(338)로 전송된다는 점에서, 도 7의 제3실시예에 따른 적응디지털필터와 다르다.
본 실시예는 추가적인 M-1개의 지연부(3391-339M-1)를 필요로 하지만, 브렌치선(349)에 의해 가산기(338)로 전송되는 신호는 제3실시예에서와 같으므로, 제3실시예에서와 동일한 효과가 얻어진다.
(제5실시예)
이하, 도 9의 블록도를 사용하여 본 발명의 제5실시예에 따른 적응디지털필터에 관하여 설명한다. 도 3에 나타낸 계수제어부의 공통부(318)는 그림에서 생략 되었다.
도 9를 참조하여, 본 발명의 제5실시예에 따른 적응디지털필터는, 중앙탭의 신호를 취급하기 위해 분리부(319M-1) 내에 승산기(3311M-1)가 제공되며, 도 3에서 나타낸 제1실시예에서의 브렌치선(349) 및 가산기(338) 대신에 중앙탭과 필터계수를 승산하기 위하여 승산기(336M-1)의 출력 측 상에 승산기(3313M-1)가 제공되며, 그 외의 것은 제1실시예와 같다. 승산기(3311M-1)는, 미리 규정된 상수 C를 공통부로부터 전송되는 신호에 의해 승산함으로써, 분리부(319M-1)에 의해 취급되는 필터계수의 값을 감소시킨다. 승산기(3311M-1)는, 상기한 상수 C의 역수와 승산기(336M-1)의 출력신호를 곱하고, 그 결과를 가산기(337M-1)에 공급한다.
이하, 본 실시예의 동작을 간략히 설명한다.
도 5의 시뮬레이션결과에 의해 볼 수 있듯이, 중앙탭의 필터계수는 "1"보다 크고, 다른 탭의 계수들은 모두 0.5보다 크지 않다. 만일, 중앙탭의 필터계수의 값이 1.2라고 가정한다면, 승산기(3311M-1)가 없다면, 지연부로부터 승산기(336M-1)로 출력되는 필터계수는 1.2 이다. 그러나, 승산기(3311M-1)가 존재하고, 상수 C가 예를 들어 0.1이라고 가정하면, 필터계수는 대략 1.2의 1/10 또는 0.12가 될 것이다. 따라서, 지연부(330M-1)의 출력신호가 X(M-1)이면, 승산기(336M-1)의 출력신호는 0.12X(M-1)이다. 그러나, 승산기(336M-1)의 출력이 다음 단계의 승산기(3313M-1)에 의 해 C의 역수로 승산되고, 결과적으로, 가산기(337M-1)로 전송된 신호는 1.2X(M-1)로 되고, 승산기(3311M-1) 및 승산기(3313M-1)가 없을 경우와 동일하다.
그러므로, 본 실시예에 따르면, 중앙탭의 승산기(336M-1)에 적용된 필터계수가 매우 작아지는 경우에 있어서도, 등가연산(equivalent operation)이 수행된다. 도 5의 시뮬레이션결과에서 보는 바와 같이, 중앙탭 이외의 모든 필터계수들의 값은 0.5보다 크지 않으며, 따라서, 본 실시예의 결과로서, 오직 0.5보다 크지 않은 값들만이 모든 필터계수로 취급될 필요가 있다. 따라서, 지연부(3340-334N-1), 가산기(3330-333N-1), 및 승산기(3360-336N-1)는, 필터계수로서 0.5보다 크지 않은 값들만 취급할 필요가 있다. 본 실시예는, 그러므로, 모든 필터계수로 0.5 이상인 값들을 취급하던 종래기술의 적응디지털필터와 비교할 때, 연산량과 하드웨어의 양을 감소시킬 수 있다.
본 실시예의 적응디지털필터에서, 컨볼루션연산용 승산기의 적어도 하나의 승산기의 출력신호는 확대되고, 이 승산기 내에 사용되는 필터계수를 생성하기 위한 기초로서 기능하는 오차에 의존하는 신호는, 그 확대에 상당하는 정도로 감소됨으로써, 컨볼루션연산용 승산기 내에서 요구되는 필터계수는 종래기술보다 실질적으로 적어질 수 있다. 결과적으로, 컨볼루션연산용 승산기에 요구되는 비트의 수와, 필터계수를 유지하기 위한 지연부가 감소될 수 있고, 연산량 및 하드웨어의 양이 삭감될 수 있다.
(제6실시예)
이하, 도 10의 블록도를 사용하여 본 발명의 제6실시예에 따른 적응디지털필터에 관하여 설명한다. 도 7에 나타낸 계수제어부의 공통부(318)는 그림에서 생략되었다.
도 10을 참조하여, 도 7에 나타낸 제3실시예에서의 브렌치선(349) 및 가산기(338) 대신에, 본 발명의 제6실시예에 따른 적응디지털필터는, 중앙탭의 신호를 취급하기 위하여 분리부(319M-1) 내에 승산기(3311M-1)가 제공되며, 또한, 필터계수와 중앙탭의 신호를 승산하기 위한 승산기(336M-1)의 출력측 상에 승산기(3313M-1)가 제공되며, 그 외에는 제3실시예와 같다. 승산기(3313M-1)는, 공통부로부터 전송되는 신호와 규정된 상수 C를 곱하는 것에 의해, 분리부(319M-1) 내에서 취급되는 필터계수의 값을 감소시킨다. 승산기(3313M-1)는 상기 규정된 상수 C의 역수를 승산기(336M-1)의 출력신호와 승산하고, 그 결과를 가산기(337M-1)에 출력으로 공급한다.
본 실시예는, 복소필터계수를 취급하는 제3실시예에 제5실시예와 유사한 개조가 부가된 형태이며, 따라서, 제1종래기술에 따른 적응디지털필터와 비교해 연산량 및 하드웨어의 양을 감소시킬 수 있는 효과를 가진다.
상기 제1 내지 제6실시예에서는, 필터계수가 보다 큰 차기수렴이 되는 하나의 탭이 있는 경우에 적절한 것으로 기술하였으나, 필터계수가 보다 큰 차기수렴이 되는 두 개 또는 그 이상의 탭이 존재하는 것으로 알려진 경우에는, 상기한 각각의 실시예와 유사한 구성이 이러한 각각의 탭에 부가될 수도 있다.
예를 들어, 지연부(330M-1)의 출력지점에 대응하는 탭에 부가하여, 지연부(330J-1)의 출력지점에 대응하는 탭의 필터계수가 "1"보다 큰 경우, 도 3 및 도 7의 실시예에서의 지연부(330J-1)의 출력신호는 브렌치선(349)로부터 분리된 브렌치선에 의해 분기되어 가산기(338)로 전송되며, 가산기(338)에서는, 두 개의 브렌치선의 각각으로부터 전송된 신호가 가산기(337N-1)로부터 전송된 신호와 가산될 수 있다.
도 6 및 도 8의 실시예에서, 입력단자(301)의 입력신호는 (J-1)개의 지연부에 의해 (J-1)샘플만큼 지연되고 가산기(338)로 전송될 수 있고, 두 개의 브렌치선의 각각으로부터 전송되어 온 신호와 가산기(337N-1)로부터 전송된 신호는 가산기(338) 내에서 가산될 수 있다.
더욱이, 도 9 및 도 10의 실시예에서는, (J-1)샘플만큼 지연되었던 입력신호를 취급하기 위해, 승산기(3311N-1) 및 승산기(3313N-1)와 유사한 승산기가 승산기(331J-1 과 341J-1))의 입력측 및 분리부(319J-1)의 승산기(336J-1 과 331J-1)의 출력측 상에 제공될 수 있다.
또한, 필터계수그룹들은, 필터계수들의 예상값에 따라 그룹으로 분류될 수 있으므로, 이하, 제7실시예에 있어서와 같이, 그룹부 내에서 처리될 수 있다.
(제7실시예)
이하, 도 11의 블록도를 사용하여 본 발명의 제7실시예에 따른 적응디지털필터에 관하여 설명한다.
도 11을 참조하여, 본 발명의 제7실시예에 따른 적응디지털필터의 구성은: 복소입력신호가 인가되는 입력단자(301)와; 입력단자(301)로 입력된 복소입력신호에 1샘플링주기의 지연을 주고, 순차적으로 그 결과를 전송하는 N-1개의 지연부(3301-330N-1)로 구성된 탭지연선과; 필터계수의 예상값에 따라 그룹화된 계수그룹들에 대응하는 L(여기서, L은 2보다 크거나 같은 양의 정수)개의 그룹처리기(33100-3310L-1)와; 각 그룹처리기(33100-3310L-1)의 처리결과를 가산하고, 그 결과를 적응디지털필터의 복소출력신호로서 출력단자(302)에 공급하는 가산기(3320); 및 복소출력신호의 입력시에, 각 그룹처리기(33100-3310L-1) 내의 필터계수를 갱신하기 위한 신호를 생성하고 각 처리기(33100-3310L-1)에 공급하는 공통부(318);를 포함한다. 여기서, 입력단자(301)에 인가되는 입력신호 및 각 지연부(3301-330N-1)의 출력신호들은 처리기(33100-3310L-1) 중에서 오직 하나에만 입력된다.
공통부(318)는, 도 3의 제1실시예에 따른 적응디지털필터에서의 성분과 동일한다. 그룹처리기(33100-3310L-1)들은, 도 3의 적응디지털필터 내에 분리부(3190-319N-1)와 필터부가 조합되어 있는 구성과 같다.
이하, 그룹처리기(33100-3310L-1)의 구성에 관하여 설명한다.
도 12를 참조하여, 각 그룹처리기(3310j)(여기서, j= 0-N-1)의 구성은: 미리 정해진 상수 C를 공통부(318)로부터 입력된 신호와 승산하고, 그 결과를 출력으로 공급하는 승산기(3311)와; 승산기(3311)의 출력신호와 입력단자(301)로부터의 입력신호 또는 지연부(3301-330N-1)에 의해 입력신호를 지연시킴으로써 얻어지는 신호, 즉, 관련있는 그룹처리기(3310j)에 입력되는 각 탭의 신호 중의 신호를 입력으로 받아들이고, 상기 연산을 수행하며, 그 결과를 출력으로 공급하는, 하나 이상의 분리처리기(33120-3312M-1)와; 분리처리기(33120-3312M-1)의 출력신호의 합산값을 계산하고, 출력하는 가산기(3314); 및 상기한 상수 C의 역수를 이 가산기(3314)의 출력신호와 곱하고, 그 결과를 도 11의 가산기(3320)에 전송하는 승산기(3313); 를 포함한다. 여기서, 상수 C는 각 그룹처리기에 대하여 적절한 값으로 결정되고, 이 값은, 예컨데, 그 그룹에 속하는 필터계수의 예상 값의 평균값에 역비례하는 값으로 사용되는 값이다. 다시 말해, 예상 값의 평균값이 클 경우에는, 적은 값이 사용되고; 예상 값이 적으면, 큰 값이 사용된다.
이하, 분리처리기(33120-3312M-1)의 구성에 관하여 설명한다.
도 13을 참조하여, 각 분리처리기(3312i)(여기서, i=0-M-1)의 구성은: 복소입력신호 또는 탭지연선 상의 대응하는 지연부(3301-330N-1)의 출력신호의 입력시에, 복소신호의 실수부만을 추출하고 그 실수부를 출력으로 공급하는 실수부추출회로(335i)와; 승산기(3311)로부터 입력된 신호와 실수부추출회로(335i)에서 추출된 실수부를 곱하여 그 결과를 공급하는 승산기(331i)와; 승산기(336i)와; 이 승산기(336i)에 인가되는 필터계수와 승산기(331i)의 출력을 가산하여 그 결과를 차기의 샘플링주기에서 사용될 필터계수로서 공급하는 가산기(333i); 및 가산기(333i)의 출력을 1샘플링주기만큼 지연시키고 그 결과를 승산기(336i)에 공급하는 지연부(334i);를 포함한다.
승산기(336i)는, 복소입력신호 또는 탭지연선 상의 대응하는 지연부(3301-330N-1)의 출력신호와, 지연부(334i)로부터의 필터계수를 곱하여 그 결과를 도 12에서 나타낸 가산기(3314)에 공급한다. 다시 말해, 도 3의 적응디지털필터와 관련하여, 하나의 분리처리기(3312i)는, 입력신호와 필터계수 사이의 컨볼루션연산을 수행하는 필터부 내에의 상기 컨볼루션연산을 위한 하나의 승산기(336i)가 필터제어부를 구성하는 복수개의 분리부(3190-319N-1) 중의 하나와 조합된 구성과 대응한다.
이하, 본 실시예의 동작에 관하여 설명한다. 여기서의 예는, L=2, 즉, 필터계수가 두 개의 그룹으로 나누어진 경우이다. 수렴 이후 각 탭의 필터계수의 값의 분배가 두 개의 그룹으로 나누어진다고 가정한다: 그룹 0은 필터계수가 적어도 "1"이고 "1.5"보다 크지 않은 범위에 속해 있으며, 그룹 1은, 필터계수가 0.5보다 크지 않은 범위에 속한다. 탭지연선과 그룹처리기(33100-33101)들은, 그룹 0에 속하는 탭신호들은 그룹처리기(33100)에 입력되고, 그룹 1에 속하는 탭신호는 그룹처리기(33101)에 입력되도록 연결된다.
그룹처리기(33100)에서는, 도 12의 승산기(3311)와 승산되는 상수 C는, 제6실시예에서 설명한 바와 같이 필터계수의 값이 감소되도록, 예컨데, "0.1"로 설정되고, 승산기(3311)와 승산된 값은 상수 C의 역수로 설정된다. 따라서, 연산량과 분리처리기(3312i)의 하드웨어의 양은 제6실시예에서와 같은 이유로 감소될 수 있다.
그룹처리기(33101)에서는, 반대로, 수렴 이후의 필터계수의 값은 0.5 이하이며, 따라서, 상수 C는 "1"로 설정될 수 있어 제6실시예에서와 같이 취급될 수 있다. 그러나, 만일, 예컨데, 수렴 이후의 필터계수의 값이 적다면, 승산기(331i) 또는 승산기(336i)의 승산결과의 값들도 결과적으로 적으며, 고정소수점연산(fixed-decimal-point operation)은 낮은 등급 숫자(lower-ranked digit)의 제거를 가져오고, 결과적으로 연산정확도의 열화를 초래하게 되어, 더욱 큰 필터계수를 만드는 상수 C와의 승산이 또한 가능하다. 예를 들어, "0.1 ·0.2"의 계산결과는 "0.02"이지만, 이 결과는, 분리처리기에서 소수첫째자리까지만 표현될 수 있다면, "0"이 될 것이다. 여기서, 만약 승산이 C=10으로 수행된다면, "0.1·10 = 1.0" 의 계산과 이 결과의 "0.2"와의 승산은 "0.2"가 되어, 표현될 수 있다. 여기서, 결과는 10과의 곱으로 인해 증가되지만, 승산기(3313)에서 C의 역수와의 승산결과는 차기의 승산 기(3313)에서 "0.02"로 취급되도록 한다.
이제까지는 필터계수가 두 개의 그룹으로 나누어지는 예에 관하여 설명하였으나, 필터계수가 세 개 또는 그 이상의 그룹으로 나누어지는 경우도 유사하다. 본 실시예는, 필터계수가 실수인, 도 3에서 설명한 실시예를 전제로 하지만, 본 발명은 또한, 복소필터계수를 사용하는 도 7의 실시예를 전제로 함은 물론이다.
이하, 도 14를 사용하여, 제1 내지 제7실시예 중 어느 하나에 따른 적응디지털필터를 사용하는 FM수신기에 관하여 설명한다.
도 14를 참조하여, 본 실시예에 따른 FM수신기의 구성은: 안테나(101)와, 라디오주파수/중간주파수 변환기(RF→IF)(102)와; 아날로그/디지털 변환기(ADC)(103)와; 자동이득제어기(AGC)(104)와; 힐버트변환기(Hilbert transformer,105)와; 멀티패스캔설러(multipath canceller,106); 및 복조기(107);를 포함한다. 상기한 실시예 중 어느 하나에 따른 적응디지털필터가 이 멀티패스캔설러(106)에 사용된다.
안테나(101)에서 수신된 FM변조파들은, 라디오주파수/중간주파수 변환기(102)에서 중간주파수대역의 신호로 변환되어 아날로그/디지털 변환기(103)으로 전송된다. 아날로그/디지털 변환기(103)는 적절한 샘플링주파수에서 라디오주파수/중간주파수 변환기(102)로부터 전송된 아날로그신호를 샘플링하여 디지털신호로 변환하고, 상기 디지털신호를 자동이득제어기(104)로 전송한다. 자동이득제어기(104)는, 출력신호의 진폭이, 포락선의 값을 지표로 하는 CMA알고리즘에 역효과를 나타내지 않는 범위 내의 고정범위 내에 있도록 이득을 곱하고, 그 결과를 힐버트변환기(105)로 전송한다.
힐버트변환기(105)에서, 자동이득제어기(104)로부터 전송되었던 신호는, 해석신호, 즉, 각각의 위상이 서로 90°차이가 나는 위상을 가진 두 개의 신호 중 하나가 실수부이고 나머지 신호가 허수부인 복소신호로 변환되어, 이 해석신호가 멀티패스캔설러(106)로 전송된다.
멀티패스캔설러(106)는, 힐버트변환기(105)로부터 전송된 상기 복소신호를 받고, 다중반사(multiple reflection)의 영향이 감소된 신호로 변환하여, 이 결과를 복조기(107)에 전송한다. 복조기(107)는 멀티패스캔설러(106)로부터 전송된 신호를 FM복조시키고, 신호를 가청주파수대역에서 공급한다. 복소출력신호는 상기한 각 실시예에 따른 적응디지털필터의 출력단자(302)로부터 공급되지만, 이 복소신호의 실수부만이 추출되어 복조기(107)로 공급되거나, 이 복소신호의 허수부만이 추출되어, 코드를 변환하여 복조기(107)로 공급된다.
상기의 설명은 본 발명의 실시예에 관한 것이지만, 본 발명은 상기 실시예에 한정되는 것은 아니며, 다음에서 설명할 다양한 부가나 개조가 가능하다.
상기 실시예에서는, 포락선목표값이 고정값으로 되어 있으나, 적응디지털필터의 입력신호와 출력신호 중 적어도 하나에 기초하여 변하는, 시변포락선목표값도 사용될 수 있다.
브렌치선을 채용하는 실시예에서는, 브렌치선에 의해 추출되는 탭신호가 변화되지 않고 가산기(338)로 전송되지만, 이 탭신호는 특정한 계수와 승산하는 승산기에 의해 가산기(338)로 공급될 수도 있고, 또는, 특정한 타입의 필터를 통해 통과되어 가산기(338)로 공급될 수도 있다.
실수필터계수를 사용하는 실시예는 실수부추출회로(3350-335N-1)와 실수부추출회로(309)를 채용하지만, 이러한 모든 또는 일부의 구성은 허수부추출/반전회로에 의해 대체될 수 있다. 허수부추출/반전회로는, 입력되는 복소신호의 허수부만을 추출하고, 그 허수부의 코드를 반전시켜 얻은 값을 공급하는 회로이다. 적응디지털필터의 입력단자(301)에 인가되는 복소입력신호는, 하나의 실수신호로부터 생성되고 서로 90°의 차이가 나는 위상을 가진 두 개의 신호 중 하나는 실수부이고 나머지 다른 신호는 허수부인 복소신호이며, 허수부추출/반전회로를 사용함으로써 상기의 실시예에서와 같은 동일한 효과를 얻는다.
실수필터계수를 사용하는 실시예에서는, 모든 필터계수들은 실수, 즉, 스칼라량이지만, 비록, 이러한 접근이 연산량의 감소효과를 약화시키는 것일지라도, 필터계수의 일부는 복소수일 수도 있다. 나아가, 실수부추출회로(309)는 승산기(310)의 출력측으로 이동될 수 있고, 또는, 승산기(311)의 출력측에 이동될 수 있어, 승산기(310,311) 내에서 복소수에 의해 연산이 수행될 수 있다.
비록, 상기 실시예에서는 필터로서 FIR필터가 사용되었지만, IIR(Infinite Impulse Response)필터도 사용될 수 있다.
비록, 상기 실시예에서는 적응알고리즘으로서 LMS알고리즘이 사용되었지만, Recursive Least Square 알고리즘, Least Square 알고리즘, Affine Projection 알고리즘, Gradient 알고리즘 등과 같은, 다양한 종류의 적응알고리즘이 사용될 수도 있다. 이러한 적응알고리즘에 의해 필터계수를 갱신하는 경우의 승산 수가 LMS알고 리즘을 사용할 때보다 많다면, 필터계수를 실수로 변환함으로써 연산량을 감소시키는 효과는 더욱 크다.
비록, 상기 실시예에서는 FM변조를 대상으로 하였으나, 본 발명의 구성은 PSK(Phase Shift Keying)과 같은 다른 일정-진폭 변조에서도 적용될 수 있음은 명백하다. 만일, 다층식 CMA가 된다면, 본 발명은 QAM(Quadrature Amplitude Modulation)과 같은 변조방식에도 적용될 수 있음은 명백하다. 더 나아가, 비특허문헌 1에서 보인 일정계수알고리즘(constant modulus algorithm) 중에서, 본 발명은 출력신호가 복소신호인 경우에도 분명 적용될 수 있다.
비록, 상기 실시예에서는, 포락선을 지표로 하는 CMA에 관하여 설명하였지만, 본 발명은, 비특허문헌 1에서 나타낸 바와 같이, 출력신호로부터 유래되는 다른 통계치를 지표로 하는 경우에도 물론 적용될 수 있다.
본 발명의 적응디지털필터의 기능은, 개별성분을 사용하는 하드웨어, ASIC(Application-Specific Integrated Circuit) 또는, FPGA(Field-Programmable Gate Arrays)에 의해 실현될 수도 있다. 나아가, 본 발명은, 컴퓨터인 DSP의 계산처리기(arithmetic processor)로 하여금 본 발명의 적응디지털필터의 신호처리방법을 실현하도록 하는 프로그램에 적용될 수도 있다. 이 프로그램은 컴퓨터에 의해 독출가능하고, 그 외의 컴퓨터 상에 설치될 수 있는 기록매체에 기록될 수 있다. 이 프로그램은, 자기디스크 또는 반도체메모리와 같은 컴퓨터로 읽을 수 있는 기록매체 상에 기록되며, 컴퓨터의 시작시와 같은 시간에 컴퓨터에 의해 독출될 수 있으며, 컴퓨터의 동작을 제어함으로써, 컴퓨터로 하여금 상기한 각 실시예에서의 적 응디지털필터로 기능하게 한다.
또한, 본 발명은, 상기한 동작의 예에 한정되지 않으며, 발명의 기술적 사상의 범위 내에서 다양한 개조가 가능하고, 그러한 개조는 본 발명의 범위 내에 포함됨은 물론이다.
상기 설명한 바와 같이, 본 발명에 따른 적응디지털필터는 CMA알고리즘을 사용하는 적응디지털필터로서 유용하고, 특히, FM수신기의 멀티패스등화기에 사용되기에 적절하다.

Claims (25)

  1. 필터계수의 예상값에 기초하여 적어도 하나의 승산기와 다른 승산기의 그룹으로 나누어진 복수의 승산기를 포함하여, 입력신호와 상기 필터계수의 컨볼루션연산(convolution operation)에 의해 제1신호를 생성하는, 필터부와;
    적어도 하나의 승산기에 입력된 상기 입력신호와 상기 제1신호를 가산하여 제2신호를 출력으로 공급하는 가산기; 및
    목표신호와 상기 제2신호로부터 구해진 지표값과의 오차에 근거하여 상기 필터계수를 제어하는 계수제어부; 를 포함하는 적응디지털필터.
  2. 제1항에 있어서,
    상기 적어도 하나의 승산기에서의 상기 필터계수의 상기 예상값으로 설정된 초기값은, 다른 승산기에서의 값보다 더 큰 것을 특징으로 하는 적응디지털필터.
  3. 제1항에 있어서,
    상기 적어도 하나의 승산기에서 상기 필터계수의 상기 예상값으로 설정된 값이 다른 승산기에서의 값보다 더 크고, 오직 하나의 승산기만이 상기 복수의 승산기에 포함되는 것을 특징으로 하는 적응디지털필터.
  4. 입력신호와 필터계수의 컨볼루션연산을 수행하는 복수의 승산기를 포함하여, 규정된 확대율에 의해 상기 복수의 승산기의 적어도 하나의 승산기에서의 출력을 확대하고, 상기 컨볼루션연산의 결과를 제1신호로 생성하는, 필터부; 및
    목표신호와 상기 제1신호로부터 구해지는 지표값 사이의 오차에 근거하여 상기 복수의 승산기 내에서 사용되는 상기 필터계수를 제어하고, 상기 확대율에 의해, 출력이 규정된 확대율에서 확대되는 상기 승산기 내에 사용되는 상기 필터계수생성의 기초인 상기 오차에 의존하는 신호를 감소시키는, 계수제어부; 를 포함하는 적응디지털필터.
  5. 제4항에 있어서,
    상기 필터계수는, 필터계수의 예상값에 기초하여 다수의 그룹으로 나누어지고, 확대 시의 확대율 또는 감소 시의 상기 확대율이 상기 각 그룹에 대해 설정되는 것을 특징으로 하는 적응디지털필터.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 입력신호는, 하나의 실신호(real signal)로부터 생성되고 위상이 서로 90°차이가 나는 위상을 갖는 두 개의 신호 중 하나는 실수부이고 다른 하나는 허수부인 복소신호이고;
    상기 필터계수는 실신호; 인 것을 특징으로 하는 적응디지털필터.
  7. 제6항에 있어서,
    상기 계수제어부는:
    상기 지표값과 상기 목표신호 사이의 오차와 일치하는 실신호를 생성하여 출력하는 공통부; 및
    상기 필터부 내에서 컨볼루션연산용의 상기 복수의 승산기 각각에 제공되어, 대응하는 승산기에 입력된 복소신호가 실수로 변환된 신호, 상기 공통부에 입력된 상기 실신호 및 현재의 실필터계수에 기초하여, 차기의 샘플링주기에서 사용될 실필터계수를 계산하는, 복수의 분리부; 를 포함하는 것을 특징으로 하는 적응디지털필터.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 계수제어부는, 상기 제1신호의 포락선의 값을 지표값으로 하는 것을 특징으로 하는 적응디지털필터.
  9. 제1항 내지 제5항 중 어느 한 항에 따른 적응디지털필터; 및
    중간주파수로 변환되어 수치화(digitized)된 FM변조파를 힐버트변환(Hilbert transformation)시킴으로써 생성된 복소신호를 상기 적응디지털필터에 입력하는 힐버트변환기;를 포함하는 FM수신기.
  10. 복수의 승산기를 포함하는 필터부와, 상기 복수의 승산기의 필터계수를 제어하는 계수제어부를 가지는 적응디지털필터의 신호처리방법에 있어서,
    상기 신호처리방법은:
    필터계수의 예상값에 기초하여, 상기 복수의 승산기가 적어도 하나의 승산기와 다른 승산기들의 그룹으로 나누어지고, 가산기가 제공되어, 상기 적어도 하나의 승산기에 입력되는 신호와, 상기 필터부의 출력인 제1신호를 가산하며;
    상기 필터부는 입력신호와 상기 필터계수의 컨볼루션연산에 의해 상기 제1신호를 생성하고;
    상기 가산기는, 상기 적어도 하나의 승산기에 입력된 상기 입력신호와 상기 제1신호를 가산하여 제2신호를 공급하며;
    상기 계수제어부는, 목표신호와 상기 제2신호로부터 유래되는 지표값 사이의 오차에 근거하여, 상기 필터계수를 제어하는; 단계를 포함하는 적응디지털필터의 신호처리방법.
  11. 제10항에 있어서,
    상기 적어도 하나의 승산기의 상기 필터계수의 상기 예상값으로 설정되는 초기값은 다른 승산기에서의 값보다 큰 것을 특징으로 하는 적응디지털필터의 신호처리방법.
  12. 제10항에 있어서,
    상기 적어도 하나의 승산기에서의 상기 필터계수의 상기 예상값으로 설정된 초기값은 다른 승산기에서의 값보다 크고, 오직 하나의 위 승산기만이 상기 복수의 승산기에 포함된 것을 특징으로 하는 적응디지털필터의 신호처리방법.
  13. 복수의 승산기, 및 상기 복수의 승산기의 필터계수를 제어하는 계수제어부를 포함하는 적응디지털필터의 신호처리방법에 있어서,
    상기 신호처리방법은:
    상기 필터부는, 입력신호와 필터계수의 컨볼루션연산을 수행하고, 규정된 확대율에서 상기 복수의 승산기 중 상기 적어도 하나의 승산기의 출력을 확대하며, 상기 컨볼루션연산의 결과를 제1신호로서 생성하며;
    상기 계수제어부는, 목표신호와 상기 제1신호로부터 유래하는 지표값 사이의 오차에 근거하여, 상기 복수의 승산기에 사용되는 필터계수를 제어하고, 상기 규정된 확대율에 의해, 출력이 상기 규정된 확대율에서 확대되는 상기 승산기에 사용되는 상기 필터계수 생성의 기초인 상기 오차에 의존하는 신호를 감소시키는; 단계를 포함하는, 적응디지털필터의 신호처리방법.
  14. 제13항에 있어서,
    상기 필터계수들은, 필터계수의 예상값에 기초하여 복수의 그룹으로 나누어지며;
    확대 시의 상기 확대율 또는 감소 시의 상기 확대율이 상기 그룹의 각각에 설정되는; 단계를 포함하는 것을 특징으로 하는 적응디지털필터의 신호처리방법.
  15. 제10항 내지 제14항 중 어느 한 항에 있어서,
    상기 입력신호는, 하나의 실신호로부터 생성되고 위상이 서로 90°차이가 나는 위상을 가진 두 개의 신호 중 하나는 실수부이고, 다른 하나는 허수부인 복소신호이며;
    상기 필터계수는 실신호; 인 것을 특징으로 하는 적응디지털필터의 신호처리방법.
  16. 제15항에 있어서,
    상기 필터제어부는 상기 지표값과 상기 목표값 사이의 오차에 따라 실신호를 생성하며;
    상기 계수제어부는, 대응하는 승산기에 입력되는 복소신호가 실수로 변환되는 신호, 상기 공통부에 입력되는 상기 실신호, 및 현재의 실필터계수에 기초하여, 상기 복수의 승산기 각각에 대하여 차기 샘플링주기에서 사용될 실필터계수를 계산하는; 것을 특징으로 하는 적응디지털필터의 신호처리방법.
  17. 제10항 내지 제14항 중 어느 한 항에 있어서,
    상기 계수제어부는, 상기 제1신호의 포락선의 값을 상기 지표값으로 하는 것을 특징으로 하는 적응디지털필터의 신호처리방법.
  18. 복수의 승산기를 포함하는 필터부와, 상기 복수의 승산기의 필터계수를 제어 하는 계수제어부를 포함하는 적응디지털필터의 동작을 컴퓨터로 하여금 실행하도록 하는 프로그램에 있어서,
    상기 복수의 승산기는 필터계수의 예상값에 기초하여 적어도 하나의 승산기와 그 외의 다른 승산기의 그룹으로 나누어지고, 상기 적어도 하나의 승산기에 입력되는 신호를 상기 필터부의 출력인 제1신호에 가산하기 위한 가산기가 제공되며;
    상기 필터부는, 입력신호와 상기 필터계수의 컨볼루션연산에 의해 상기 제1신호를 생성하고;
    상기 가산기는, 상기 적어도 하나의 승산기에 입력되는 입력신호와 상기 제1신호를 가산하여, 제2신호를 공급하며;
    상기 계수제어부는, 목표신호와 상기 제2신호로부터 구해지는 지표값 사이의 오차에 기초하여 상기 필터계수를 제어하는; 단계를 컴퓨터로 실행하기 위한 프로그램.
  19. 제18항에 있어서,
    상기 적어도 하나의 승산기의 상기 필터계수의 상기 예상값으로 설정되는 초기값이, 다른 승산기에서 보다 큰 것을 특징으로 하는 프로그램.
  20. 제18항에 있어서,
    상기 적어도 하나의 승산기의 상기 필터계수의 상기 예상값으로 설정되는 초기값이, 다른 승산기에서 보다 크고, 그러한 하나의 승산기만이 상기 복수의 승산 기에 포함되는 것을 특징으로 하는 프로그램.
  21. 복수의 승산기를 포함하는 필터부와, 상기 복수의 승산기의 필터계수를 제어하는 계수제어부를 포함하는 적응디지털필터의 동작을 컴퓨터로 하여금 실행하도록 하는 프로그램에 있어서,
    상기 필터부는, 입력신호와 필터계수의 컨볼루션연산을 수행하고, 규정된 확대율에서 상기 복수의 승산기 중 적어도 하나의 승산기의 출력을 확대시키며, 상기 컨볼루션연산의 결과를 제1신호로 생성하며;
    상기 계수제어부는, 목표신호와, 상기 제1신호로부터 구해지는 지표값 사이의 오차에 기초하여, 상기 복수의 승산기 내에서 사용되는 상기 필터계수를 제어하고, 상기 규정된 확대율에 의해, 출력이 상기 규정된 확대율에서 확대되는 상기 승산기 내에서 사용되는 상기 필터계수 생성의 기초로서 작용하는 상기 오차에 의존하는 신호를 감소시키는; 단계를 컴퓨터로 실행하기 위한 프로그램.
  22. 제21항에 있어서,
    상기 필터계수들이 필터계수의 예상값에 기초하여 그룹들로 나누어지며;
    확대시의 상기 확대율 또는 감소시의 상기 확대율이 각각의 상기 그룹들에 대해 설정되는; 단계를 더 포함하는 것을 특징으로 하는 프로그램.
  23. 제18항 내지 제22항 중 어느 한 항에 있어서,
    상기 입력신호는, 하나의 실신호로부터 생성되고 서로에 대하여 위상이 90°차이가 나는 위상을 갖는 두 개의 신호 중 하나가 실수부이고, 다른 신호는 허수부인 복소신호이며;
    상기 필터계수들은 실신호; 인 것을 특징으로 하는 프로그램.
  24. 제23항에 있어서,
    상기 계수제어부는, 상기 지표값과 상기 목표신호 사이의 오차에 따라 실신호를 생성하고;
    상기 계수제어부는, 대응하는 승산기에 입력되는 복소신호가 실수로 변환된 신호와, 상기 공통부로부터 입력되는 상기 상기 실신호, 및 현재의 실필터계수에 기초하여, 상기 복수의 승산기 각각에 대하여 차기의 샘플링주기에서 사용될 실필터계수를 계산하는; 것을 특징으로 하는 프로그램.
  25. 제18항 내지 제22항 중 어느 한 항에 있어서,
    상기 계수제어부는, 상기 제1신호의 포락선의 값을 상기 지표값으로 하는 것을 특징으로 하는 프로그램.
KR1020087002025A 2005-07-15 2006-07-18 적응디지털필터, ｆｍ수신기, 신호처리방법 및 프로그램 KR100926983B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00206722 2005-07-15
JP2005206722 2005-07-15
PCT/JP2006/314153 WO2007010889A1 (ja) 2005-07-15 2006-07-18 適応ディジタルフィルタ、ｆｍ受信機、信号処理方法、およびプログラム

Publications (2)

Publication Number Publication Date
KR20080028450A true KR20080028450A (ko) 2008-03-31
KR100926983B1 KR100926983B1 (ko) 2009-11-17

Family

ID=37668769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087002025A KR100926983B1 (ko) 2005-07-15 2006-07-18 적응디지털필터, ｆｍ수신기, 신호처리방법 및 프로그램

Country Status (6)

Country Link
US (1) US20090207955A1 (ko)
EP (1) EP1906530A4 (ko)
JP (1) JPWO2007010889A1 (ko)
KR (1) KR100926983B1 (ko)
CN (1) CN101268614B (ko)
WO (1) WO2007010889A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029355B2 (ja) * 2005-07-15 2012-09-19 日本電気株式会社 適応ディジタルフィルタ、ｆｍ受信機、信号処理方法、およびプログラム
KR100882905B1 (ko) 2007-11-22 2009-02-10 한양대학교 산학협력단 곱셈기블록을 이용한 복소필터 및 이를 사용한ｄｂｏ－ｃｓｓ 시스템에서의 정합 필터링 장치, 방법 및ｄｂｏ－ｃｓｓ 수신기
US20110134773A1 (en) * 2009-12-04 2011-06-09 Electronics And Telecommunications Research Institute Method and apparatus for estimating propagation delay time
US8842789B2 (en) * 2012-11-16 2014-09-23 Telefonaktiebolaget Lm Ericsson (Publ) Coefficient-specific filtering of initial channel estimates
CN102946369B (zh) * 2012-11-30 2015-12-02 京信通信系统（中国）有限公司 基于mmse-pic均衡器的快速检测方法及装置
US9071482B2 (en) 2013-09-27 2015-06-30 Telefonaktiebolaget L M Ericsson (Publ) Power estimation for wireless communication devices in code division multiple access systems technical field
CN106330253B (zh) * 2015-06-30 2019-11-22 展讯通信（上海）有限公司 移动终端及其接收信号处理方法及装置
CN105227508B (zh) * 2015-08-25 2019-11-01 中国科学院信息工程研究所 电磁泄漏信号恢复与增强方法及系统
JP7059637B2 (ja) * 2018-01-11 2022-04-26 富士通株式会社 信号処理装置及び信号処理方法
JP6950594B2 (ja) * 2018-03-09 2021-10-13 富士通株式会社 信号処理回路及び光受信装置
CN116827308B (zh) * 2023-08-24 2023-11-24 上海力通通信有限公司 资源优化型fir滤波器及其实现方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723911A (en) * 1971-09-13 1973-03-27 Codex Corp Training adaptive linear filters
US5142551A (en) * 1991-02-28 1992-08-25 Motorola, Inc. Signal weighting system for digital receiver
JP3351163B2 (ja) * 1994-07-27 2002-11-25 株式会社日立製作所 情報記録再生装置及び信号処理回路
JPH0879135A (ja) * 1994-09-06 1996-03-22 Matsushita Electric Ind Co Ltd デジタル信号誤り低減装置
KR100248021B1 (ko) * 1995-09-30 2000-03-15 윤종용 Csd 필터의 신호처리방법과 그 회로
JP3611472B2 (ja) * 1999-02-02 2005-01-19 松下電器産業株式会社 適応等化回路
US6597733B2 (en) * 2001-03-05 2003-07-22 Ensemble Communications, Inc. Equalizer performance enhancements for broadband wireless applications
JP3827207B2 (ja) * 2001-11-29 2006-09-27 シャープ株式会社 ディジタルフィルタおよび情報通信機器
US7116703B2 (en) * 2002-10-15 2006-10-03 Thomson Licensing Multipath signal strength indicator
JP4205509B2 (ja) * 2003-08-19 2009-01-07 パイオニア株式会社 マルチパスひずみ除去フィルタ
JP4263586B2 (ja) * 2003-12-03 2009-05-13 パイオニア株式会社 マルチパス除去フィルタ
JP5029355B2 (ja) * 2005-07-15 2012-09-19 日本電気株式会社 適応ディジタルフィルタ、ｆｍ受信機、信号処理方法、およびプログラム

Also Published As

Publication number Publication date
CN101268614B (zh) 2011-02-16
EP1906530A1 (en) 2008-04-02
US20090207955A1 (en) 2009-08-20
JPWO2007010889A1 (ja) 2009-01-29
KR100926983B1 (ko) 2009-11-17
CN101268614A (zh) 2008-09-17
EP1906530A4 (en) 2012-10-03
WO2007010889A1 (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
KR100926983B1 (ko) 적응디지털필터, ｆｍ수신기, 신호처리방법 및 프로그램
KR100911737B1 (ko) 적응 디지털 필터, ｆｍ수신기, 신호처리방법 및 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체
JP5102738B2 (ja) Ｉｑミスマッチ補正回路
US8660820B2 (en) Distortion cancellation using adaptive linearization
JP2008022422A (ja) 適応等化装置及び受信装置
JPH0879137A (ja) 帯域分割適応フィルタによる未知システム同定の方法及び装置
Pei et al. Fractional bilinear transform for analog-to-digital conversion
US8223829B2 (en) Adaptive digital filter, signal processing method, FM receiver, and program
JPH0362628A (ja) ディジタル等化器
KR100606790B1 (ko) 다중 안테나를 이용한 채널 등화기
JP5029356B2 (ja) 適応ディジタルフィルタ、信号処理方法、ｆｍ受信機およびプログラム
JPH10163934A (ja) 受信装置
WO2012094087A1 (en) Apparatus and method for adaptive i/q imbalance compensation
JP3689768B2 (ja) 直交周波数分割多重信号受信装置、直交周波数分割多重信号受信方法及びプログラム
US20050152444A1 (en) Digital filter
WO2020245984A1 (ja) 波長分散補償装置、光受信装置、波長分散補償方法、及びコンピュータプログラム
JP2013162255A (ja) 逆フィルタ回路
JPS63226126A (ja) キヤリヤジツタキヤンセラ
JPH077327A (ja) リニアライザ
JP2009060577A (ja) 無線信号復調装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191017

Year of fee payment: 11