KR20080025103A - 표시구동 제어장치 및 표시장치를 구비한 전자기기 - Google Patents

표시구동 제어장치 및 표시장치를 구비한 전자기기 Download PDF

Info

Publication number
KR20080025103A
KR20080025103A KR1020080016060A KR20080016060A KR20080025103A KR 20080025103 A KR20080025103 A KR 20080025103A KR 1020080016060 A KR1020080016060 A KR 1020080016060A KR 20080016060 A KR20080016060 A KR 20080016060A KR 20080025103 A KR20080025103 A KR 20080025103A
Authority
KR
South Korea
Prior art keywords
display
data
liquid crystal
image data
circuit
Prior art date
Application number
KR1020080016060A
Other languages
English (en)
Inventor
야스히토 쿠로카와
시게루 오오타
쿠니히코 타니
고로 사카마키
요시카즈 요코타
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20080025103A publication Critical patent/KR20080025103A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/14—Solving problems related to the presentation of information to be displayed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Abstract

변화가 적은 표시와 변화가 많은 표시가 혼재하는 표시 구동에 최적이고, 또한, 칩 면적의 절감, 소비전력이나 코스트의 저감이 도모되는 표시구동 제어장치를 제공한다. 내부 표시 메모리(20)의 기억용량을 구동 대상의 표시 패널(140)의 1 화면 분의 데이터량보다도 작도록 구성함과 함께, 표시 데이터의 전송 방식으로서, 외부로부터 입력된 표시 데이터를 일단 표시 메모리(20)에 저장한 후에 구동회로(37)로 전송하여 구동신호를 출력하는 방식과, 표시 메모리(20)를 통하지 않고 직접 구동회로로 전송하여 구동신호를 출력하는 방식과의 양 방식을 가능케 하고, 또한, 이들 양 방식을 시분할로써 실행하는 것을 가능케 한다.
표시,구동,제어장치,정지화상,동화상

Description

표시구동 제어장치 및 표시장치를 구비한 전자기기{DISPLAY DRIVER CONTROL CIRCUIT AND ELECTRONIC EQUIPMENT WITH DISPLAY DEVICE}
본 발명은, 액정 패널과 같은 표시장치를 구동하는 표시구동 제어장치에 적용하기에 유용한 기술에 관한 것으로서, 예를 들어 휴대 전화기 등의 소형 정보단말의 표시 패널의 표시구동 제어장치에 이용하기에 특히 유용한 기술에 관한 것이다.
최근, 휴대 전화기나 PDA(개인휴대정보단말) 등의 휴대용 전자기기의 표시장치로서는, 일반적으로 복수의 표시화소가 매트릭스 형상으로 2차원 배열된 도트 매트릭스형 액정 패널이 이용되고 있으며, 기기 내부에는 이 액정 패널의 표시제어를 행하는 반도체 집적회로화된 액정 표시제어장치(액정 콘트롤러)와 액정 패널을 구동하는 드라이버 또는 드라이버를 내장한 액정 표시구동 제어장치(액정 콘트롤러 드라이버 IC)가 탑재되어 있다.
이러한 휴대용 전자기기에 설치되어 있는 액정 패널을 표시구동하는 액정 콘트롤러 드라이버 IC는, 휴대 단말에 탑재된다는 성질 상, 칩 면적이 작고 소비전력이 낮을 것이 요구된다. 종래, 휴대 전화기 등의 소형 액정 패널을 가지는 시스템 에 이용되는 액정 콘트롤러 드라이버는, 일반적으로, 표시 패널의 1 면 분의 표시 데이터량보다 큰 용량을 가지는 표시 메모리를 내장하고, 표시 데이터를 일단 이 표시 메모리에 탑재한 후, 1 수평 라인마다 판독하여 계조전압으로 변환하고 표시 패널에 출력하도록 구성되어 있다.
또한, 표시 메모리를 내장한 액정 콘트롤러 드라이버에 관한 발명으로서는, 예를 들어 일본 공개특허공보 특개평 9-281933호 공보(이하, 특허문헌 1이라 함)에 개시되어 있는 발명이 있다.
그런데, 근래, 휴대 전화기에 있어서는, 그 표시 패널의 표시 크기나 표시 색의 수 등은 더욱 증가하는 경향에 있다. 종래, 액정 콘트롤러 드라이버를 이제까지와 마찬가지의 구조로써 액정 패널에 대응시키면, 내장된 표시 메모리의 용량은 증대된 양이 되므로, 액정 콘트롤러 드라이버의 칩 면적이나 소비전력은 현저히 증가하고, 또한 코스트(cost)도 상승해 버린다.
또한, 종래, PDA(개인휴대정보단말) 등의 휴대정보단말에 설치되어 있는 액정 패널은 휴대 전화기의 액정 패널보다도 화면 크기가 크므로, 액정 콘트롤러 드라이버에 1 화면 분의 표시 화상 데이터를 기억하는 것이 가능한 정도의 대용량 표시 메모리를 내장시키는 것은 곤란하였다. 그 때문에, 외부의 프레임 버퍼(frame buffer)라 불리는 외부 메모리에 화상 데이터를 저장하여 두고, 마이크로 프로세서가 그때마다 프레임 버퍼로부터 화상 데이터를 판독하여 액정 콘트롤러 드라이버에 전송하는 방식이 일반적이었다.
본 발명의 목적은, 비교적 표시 크기가 크거나 색상 수가 많은 표시 패널의 구동을 적절히 행할 수 있고, 또한, 칩 면적의 절감, 소비전력이나 코스트의 절감이 도모되는 표시구동 제어장치를 제공하는 것에 있다.
본 발명의 다른 목적은, PDA와 같은 비교적 크기가 큰 표시 패널을 가지는 전자기기의 소형화에 적합한 표시구동 제어장치를 제공하는 것에 있다.
본 발명의 상기 및 그 밖의 목적과 신규한 특징에 관해서는, 본 명세서의 기술(記述) 및 첨부도면으로부터 명백하여질 것이다.
본원에서 개시되는 발명 중 대표적인 것의 개요를 설명하면, 다음과 같다.
즉, 내부 표시 메모리의 용량을 구동 대상의 표시 패널의 1 화면 분의 데이터량보다도 작도록 구성함과 함께, 표시 데이터의 전송방식으로서, 외부로부터 입력된 표시 데이터를 일단 표시 메모리에 저장한 후에 출력 드라이버측에 전송하여 구동신호를 출력하는 방식과, 표시 메모리를 통하지 않고 직접 출력 드라이버측으로 전송하여 구동신호를 출력하는 방식과의 두 방식을 가능케 하고, 또한, 이들 두 방식을 시분할로써 실행하는 것을 가능케 한 것이다.
이러한 수단에 의하면, 예를 들어, 변화가 적은 화상을 표시하는 경우에는 표시 메모리를 사용하고, 동화상과 같이 변화가 많은 화상을 표시하는 경우에는 표시 메모리를 통하지 않고 표시 데이터를 전송하는 등, 표시 내용에 적합한 표시 메 모리의 구분 사용이 가능해진다. 그 결과, 표시 메모리의 용량을 필요 이상으로 크게 할 필요가 없어지고, 이를 내장하는 액정 콘트롤러 드라이버 IC의 칩 크기를 줄일 수 있다.
또한, 본 발명은, 1 화소의 데이터의 비트(bit) 수가 다른 경우에도 비트 수에 따른 표시구동을 행하도록 계조전압 생성회로를 구성함과 함께, 표시 데이터의 비트 변환회로 등을 설치한 것이다. 이것에 의하여, 1 화소의 데이터의 비트 수가 감소함으로써 표시 가능한 색상 수가 감소하기는 하지만, 풀 컬러(full color) 표시에서는 1 화면 분의 표시 데이터를 저장할 수 없는 내부 표시 메모리에 1 화면 분의 표시 데이터를 저장하는 것이 가능해진다. 또한, 이 때 계조전압 생성회로를 구성하는 버퍼 증폭기 중 불필요한 전압용 증폭기의 동작을 정지시키도록 한다. 이것에 의하여, 소비전력을 절감할 수 있다.
본원에서 개시된 발명 중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 아래와 같다.
즉, 본 발명에 따르면, 표시 패널의 표시 크기나 색상 수가 증가하더라도, 표시 메모리의 용량을 적절히 작게 할 수 있으므로, 그것에 의하여, 칩 크기와 코스트(cost)의 절감 및 소비전력의 절감이 도모된다는 효과가 있다. 이 효과는 특히 소형 휴대형 전자기기에 채용하는 경우에 유용하다.
또한, 변화가 적은 표시와 동화상과 같이 빈번히 변화하는 표시와의 양자가 혼재된 표시를 행하는 경우에, 표시 메모리를 통하는 표시 데이터의 전송방식과, 표시 메모리를 통하지 않는 전송방식의 2 종류의 방식을 표시 내용에 따라 구분하여 사용할 수 있으므로, 그것에 의하여 무용한(useless) 전송 처리가 생략되어 소비전력의 절감이 도모된다는 효과가 있다. 또한, 상기 효과에 부수하여 투과 표시를 실현하는 것도 가능하게 된다는 효과가 있다.
이하, 본 발명의 적절한 실시예를 도면에 의거하여 설명한다.
도 1은, 본 발명의 표시구동 제어장치의 실시예인 액정 콘트롤러 드라이버의 개략적인 구성을 나타낸 블록도이다.
이 실시예의 액정 콘트롤러 드라이버(100)는, 특별히 제한되는 것은 아니나, 공지의 반도체 제조기술에 의하여 단결정 실리콘과 같은 하나의 반도체 칩 상에 형성된다.
도 1에 있어서, 10은 칩 외부의 베이스밴드 프로세서(baseband processor)(115)나 애플리케이션 프로세서(application processor)(116)와 같은 장치와 접속되어 신호의 송수신을 행하는 입력 인터페이스이고, 20은 표시 데이터를 저장하는 SRAM 등으로 이루어지는 표시RAM이다.
입력 인터페이스(10)는, 베이스밴드 프로세서(115)나 애플리케이션 프로세서(116)로부터 입력된 표시 데이터를 래치하는 기록 데이터 래치회로(11)나, 각종 명령이나 표시 데이터를 보낼 곳을 나타내는 코드 등이 설정되는 명령 레지스터(command register)(12), 표시RAM(20)의 표시 데이터에 의거하여 도면 상에서의 표시 위치가 설정되는 할당 레지스터(13) 등을 가진다.
15는 표시 데이터의 기록 장소를 선택하는 선택수단으로서의 셀렉터(selector), 21은 표시 데이터가 저장되는 표시RAM(20)의 수평 방향의 데이터 기록 어드레스를 생성하는 X 어드레스 카운터, 22는 생성된 X 어드레스를 디코드하는 X 어드레스 데이터, 23은 표시RAM(20)의 수직 방향의 데이터 기록 어드레스를 생성하는 Y 어드레스 카운터, 24는 할당 레지스터(13)의 설정값에 의거하여 표시RAM(20)의 데이터 판독 타이밍을 제어하는 표시 액세스 제어회로, 25는 이 표시 액세스 제어회로의 제어를 받아 Y 어드레스 카운터(23)로부터의 어드레스값을 시프트(shift)하기도 하고 줄이기도 하는 어드레스 제어회로, 26은 이 Y 어드레스를 디코드하는 Y 어드레스 디코더이다. 상기 표시 액세스 제어회로(24)와 어드레스 제어회로(25)에 의하여 표시 위치 제어수단이 구성되어 있다.
또한, 30은 베이스밴드 프로세서(115)로부터의 표시 데이터의 입력 타이밍이나 표시RAM(20)으로부터의 표시 데이터의 출력 타이밍 등을 동기시키는 타이밍 제어회로, 31은 표시RAM(20)으로부터 판독된 표시 데이터 또는 입력 인터페이스(10)로부터 직접 전송된 표시 데이터 중의 어느 데이터를 선택하는 데이터 셀렉터, 32는 데이터 셀렉터(31)에 의하여 선택된 데이터를 래치회로(33)의 어느 어드레스에 래치할지 선택하는 래치 어드레스 셀렉터, 33 및 34는 액정 패널(140)의 1 수평 라인 분의 표시 데이터가 보존·유지되는 제1 래치회로 및 제2 래치회로, 36은 표시 데이터에 대응하여 선택되는 계조전압을 생성하는 계조전압 생성회로, 35는 래치된 표시 데이터에 대응한 계조전압을 선택하는 계조 선택회로, 37은 액정 패널(140)의 수직 전극(TFT 액정 패널의 경우는 소스(source)선 또는 데이터선이라 일컬어진다) 을 구동하는 출력 드라이버로서의 구동회로이다. 이들 중, 상기 데이터 셀렉터(31)와 래치 어드레스 셀렉터(32)에 의하여 데이터 공급수단이 구성되어 있다.
본 실시예의 액정 콘트롤러 드라이버(100)는, 외부로부터 입력된 표시 데이터 또는 표시RAM(20)으로부터 판독된 표시 데이터에 의거하여 액정 패널(140)의 데이터선 구동신호를 1 수평 라인 분씩 순차적으로 생성하여 출력함과 함께, 그것에 동기(同期)하여, 도시하지 않은 공통 드라이버(common driver)(TFT 액정 패널의 경우는 게이트 드라이버라 불리운다)가 액정 패널(140)의 공통선(게이트선)을, 예를 들어 상단으로부터 하단을 향하여 순차 선택하여 가는 것을 반복함으로써, 화상의 표시를 행한다. 공통 드라이버는, 액정 콘트롤러 드라이버(100)와 동일한 칩 상에 형성되어도 좋고, 별개의 반도체 집적회로로서 구성되면 된다.
본 실시예의 액정 콘트롤러 드라이버(100)에서는, 액정 패널(140)을 구동하기 위하여 이용되는 표시 데이터는 베이스밴드 프로세서(115)로부터 전송되지만, 이 표시 데이터를 일단 표시RAM(20)에 저장한 후에 래치회로(33)에서 판독하는 동작과, 입력 인터페이스(10)로부터 표시RAM(20)을 통하지 않고 직접 래치회로(33)로 전송하는 동작이 가능하도록 구성되어 있다.
표시 데이터를 표시RAM(20)에 기록할지, 그렇지 않으면 래치회로(33)에 공급할지의 선택은, 명령 레지스터(12)의 설정값에 의거하여 셀렉터(15)가 절환(switch)됨으로써 행하여진다. 또한, 명령 레지스터(12)의 설정은 베이스밴드 프로세서(115)에 의하여 행할 수 있다. 표시RAM(20)으로의 정지화상과 같은 표시 데이터의 기록은 베이스밴드 프로세서(115)에 의하여 행하고, 고속 데이터 전송을 필 요로 하는 동화상과 같은 표시 데이터의 래치회로(33)로의 전송은 애플리케이션 프로세서(116)에 의하여 행하도록 할 수 있다.
도 2는, 실시예의 액정 콘트롤러 드라이버의 표시 메모리의 용량과 액정 패널의 표시영역과의 관계를 설명하는 도면이다.
표시RAM(20)은, 그 데이터 용량이 액정 패널(140)의 1 화면 분의 표시 데이터량, 즉 (전체 화소 수 ×1 화소 당 비트 수)보다도 작고, 예를 들어 1 화면의 1/2의 데이터를 기억할 수 있는 용량을 가지도록 구성되어 있다. 그 때문에, 표시RAM(20)의 각 어드레스에 대응지워진 표시영역은, 도 3에 나타낸 바와 같이, 액정 패널(140)의 표시영역의 일부 영역(이하, 고정 표시영역이라 칭한다)(142)이 된다.
단, 이 표시RAM(20)에 대응되는 표시영역(142)은 고정된 것은 아니며, 할당 레지스터(13)의 설정값에 의하여 다양한 배치를 취할 수 있다. 대응지을 수 있는 표시영역의 형태는, 도 2(b)와 같이, 직사각형(rectangular) 영역이나 가로로 긴 장방형, 세로로 긴 장방형 영역 등 다양하게 변형 가능하다. 또한, 할당 레지스터(13)에 복수의 어드레스를 설정할 수 있도록 함으로써 1개의 통합된 영역이나 복수로 분산된 영역 등으로, 다양하게 설정할 수 있다.
이러한 대응을 지우는 것은, 할당 레지스터(13)의 설정값에 의거하여, 액정 패널(140)의 수평 라인의 표시 데이터를 판독하고 타이밍에 맞춘 표시RAM(20)의 Y 어드레스의 데이터의 판독을 뜻하는 Y 어드레스 방향 제어와, 그 경우에, 래치회로(33)의 어느 위치에 표시RAM(20)으로부터 판독된 표시 데이터를 저장할 것인지를 뜻하는 X 어드레스 방향 제어에 의하여 실현된다. 전자의 제어는 표시 액세스 제어 회로(24)와 어드레스 제어회로(25)에 의하여 행해지고, 후자의 제어는 표시 액세스 제어회로(24)와 래치 어드레스 셀렉터(32) 및 데이터 셀렉터(31)에 의하여 행해진다.
본 실시예에서는, 상기 표시RAM(20)의 표시 데이터에 의거하는 표시(이하, 고정 표시라 칭한다)와 표시RAM(20)을 통하지 않는 직접 기록 표시를 혼재하여 동작시킬 수 있도록 되어 있다. 이 기능을 이용하여, 도 3의 고정 표시영역(142)의 주변 영역에 직접 기록함으로써 전송한 화상 데이터를 표시할 수 있다.
다음으로, 고정 표시와 직접 기록 표시가 혼재되어 있는 경우의 동작에 대하여, 도 4 ~ 도 6을 참조하여 설명한다. 또한, 본 명세서에서 고정 표시라 함은, 항상 고정되어 있는 표시인 것이 아니라, 어디까지나 표시RAM(20)의 표시 데이터에 의거하는 표시인 것을 의미한다.
도 4 (a) ~ (d)는, 상기 고정 표시영역(142)의 일부에 직접 기록 표시가 존재하는 경우의 표시동작의 설명도이다. 또한, 표시RAM(20)의 표시 데이터에 의거하는 표시를 행하는 고정 표시영역(142)은, 후술하는 바와 같이 1 화소를 나타내는 비트 수를 감축한 경우에는 액정 패널(140) 전체에 확대시킬 수 있다. 도 4에 있어서는, 고정 표시영역(142)이 액정 패널(140)의 화면 전체인 경우를 표시하고 있다. 1 화소가 몇 비트로 구성되어 있는지는, 제어 레지스터(control register)(12) 내에 비트 수 지정 레지스터 또는 기존의 레지스터의 공백 필드(field)에 비트 수 지정 필드를 설치하여, 베이스밴드 프로세서(115) 등이 미리 그 레지스터를 설정함으로써 지정할 수 있도록 구성될 수 있다.
도 4 (a), (b)에서는 베이스밴드 프로세서(115)로부터의 정지화상 데이터가 드라이버 내의 표시RAM(20)에 기록되고, 그 데이터가 표시RAM(20)으로부터 판독되어 액정 패널(140)에 표시되는 모습을 나타내고 있다. 도 4 (c), (d)에서는, 애플리케이션 프로세서(116)로부터 전송된 직접 기록 데이터(동화상 데이터) 또는 이미 표시RAM(20)에 기록되어 있는 화상 데이터 중 어느 것을, 셀렉터(31)에서 선택하여 액정 패널(140)에 표시하는 모습을 나타내고 있다.
이러한 표시를 행하는 경우에는, 애플리케이션 프로세서(116)로부터 타이밍 제어회로(30)로 수평 방향(라인 방향)의 표시 유효기간을 나타내는 이네이블 신호(enable signal)(EN)(H)와 수직 방향의 표시 유효기간을 나타내는 이네이블 신호(EN)(V)가 출력되고, 타이밍 제어회로(30)가 이들 이네이블 신호가 유효 레벨(하이 레벨)을 가리키고 있는 동안만 표시 액세스 제어회로(24)를 통하여 데이터 셀렉터(31)를 셀렉터(15)측으로 절환함과 함께, 래치회로(33)에 대하여 데이터의 인입을 허가하는 제어신호를 래치 어드레스 셀렉터 회로(32)로 출력하여, 래치회로(33)가 허가된 기간 동안만 애플리케이션 프로세서(116)로부터의 수직 표시 데이터를 래치하도록 제어되고, 그 이외에는 표시RAM(20)으로부터 판독된 표시 데이터를 래치하도록 제어된다.
한편, 도 5 및 도 6에는, 도 3에서와 같이, 고정 표시영역(142)의 외측에 직접 기록 표시가 존재하고 있는 경우의 표시 데이터의 전송 타이밍이 나타나 있다. 이 중, 도 5는 도 3의 (A) 범위와 같이 직접 기록만으로 표시할 때의 래치회로(33, 34)로의 표시 데이터의 래치동작을 나타내는 타이밍도, 도 6은 도 3의 (B) 범위와 같이 고정 표시와 직접 기록 표시가 혼재되어 있을 때의 래치회로(33, 34)로의 표시 데이터의 래치동작을 나타내는 타이밍도이다. 도 5, 도 6에 있어서, 래치 클록①은 외부로부터 공급되는 도트 클록(DOTCLK)에 동기한 클록 신호, 래치 클록②는 외부로부터 공급되는 수평 동기신호(HSYNC)에 동기한 클록 신호이다.
도 5에 나타낸 바와 같이, 직접 기록만으로 표시하는 경우에는, 1 수평 기간 중에 표시 패널의 1 라인 분의 표시 데이터가 래치 클록①에 동기하여 순차적으로 제1 래치회로(33)로 인입되고, 제1 래치회로(33)에 저장된 1 수평 라인 분의 표시 데이터는 1 수평 기간마다에 1개의 래치 클록②에 동기하여 제2 래치회로(34)로 한꺼번에 옮겨진다. 그리고, 제2 래치회로(34)에 래치된 표시 데이터가 구동회로(37)로 전송되어 세그먼트(segment) 구동회로가 생성되어 출력된다. 래치 클록①,②는 타이밍 제어회로(30)로부터 공급된다.
또한, 도 5의 직접 기록만으로 표시하는 경우에는, 제어 레지스터(control register)(12)의 설정값에 의거하여 셀렉터(15)가 외부로부터의 표시 데이터를 셀렉터(31) 측으로 전달하도록, 또한 데이터 셀렉터(31)가 외부로부터의 표시 데이터를 선택하는 측으로 절환(switch)이 행하여져, 표시 데이터는 셀렉터(15, 31)를 통하여 순차적으로 래치회로(33)에 기록되어 간다.
한편, 도 6에 나타낸 바와 같이 직접 기록 표시와 고정 표시가 혼재하는 기간의 경우에는, 먼저 도 5의 경우와 마찬가지로 표시 타이밍에 동기하여 외부로부터 표시 데이터가 전송되어 래치회로(33)에 기록됨과 함께, 할당 레지스터(13)에 설정된 1 수평 라인 상의 고정 표시위치에 이른 때에, 표시 액세스 제어회로(24)의 제어에 의하여 데이터 셀렉터(31)의 선택 버스(selection bus)가 절환되어, 내장RAM(20)의 표시 데이터가 래치회로(33)의 고정 표시위치에 대응하는 어드레스에 래치되도록 되어 있다.
또한, 내장RAM(20)으로의 표시 데이터의 기록은, 직접 기록 표시가 행해지지 않는 기간에 행하거나, 직접 기록 표시가 행해지고 있는 기간이라도 그 수직 귀선기간(歸線期間)(vertical retrace line period) 내에 행할 수 있다.
이상과 같이, 이 실시예의 액정 콘트롤러 드라이버(100)에 의하면, 표시RAM(20)의 표시 데이터를 이용한 고정 표시와, 표시RAM(20)을 통하지 않는 직접 기록 표시와의 두 가지를 혼재시킨 표시구동이 가능하므로, 액정 패널(140)의 화면 크기, 즉 1 화면 분의 표시 데이터량이 많아지더라도, 표시RAM(20)의 용량은 적절히 작게 할 수 있다.
도 8은, 실시예의 액정 콘트롤러 드라이버(100)에서의 표시RAM(20) 내의 표시 데이터와 액정 패널의 표시 화면과를 대응시키는 것의 그 밖의 예를 나타낸다.
표시RAM(20)과 화면과의 대응 방법은, 도 2에서 나타낸 바와 같이 화면의 일부를 대응시킨다는 방법뿐만 아니라, 액정 패널(140)의 1 화소의 계조 수를 줄임으로써, 표시RAM(20)의 표시 데이터를 액정 패널의 전 화소(全畵素)에 대응시키는 것도 가능하다. 예를 들어, 도 7에 나타낸 바와 같이, 액정 패널(140)이 1 화소 당 16(4 비트) 계조의 표시가 가능하고, 이 16 계조 표시를 표준 모드로 할 때에, 1 화소 당 4(2 비트) 계조로써 표시하는 저계조 모드를 마련함으로써, 표시RAM(20)의 용량이 표준 모드의 1 화소 분의 표시 데이터량의 절반인 경우에도, 저계조 모드로 절환함으로써 표시RAM(20)에 저장되어 있는 표시 데이터를 액정 패널(140)의 전 화소에 대응시킬 수 있다.
단, 이러한 저계조 모드를 마련하는 경우에는, 표시RAM(20)으로부터 판독된 표시 데이터를 래치회로(33)로 기록하는 경우에, 4 비트의 리드 데이터(read data)를 상위 2 비트와 하위 2 비트에 나누어, 이들 2비트를 예를 들어 각각 하위 2비트가 마스크(mask)된 인접한 2개의 4 비트 래치의 상위 2비트에 각각 기록되도록 하여, 4비트 데이터의 기록으로부터 2 비트 데이터의 기록으로 절환하는 구성이 필요하게 된다.
도 7에는, 1 화소가 표준에서 4 비트인 경우를 나타내었으나, 마찬가지로 하여 1 화소가 18 비트로써 구성되어 있는 표시 데이터에 의거하는 계조 표시가 가능한 액정 패널을 구동할 수 있는 상기 실시예의 액정 콘트롤러 드라이버에서는, 표시RAM(20)의 1 화소 당 데이터의 비트 수를 변경하는 것에 의하여, 예를 들어 도 8의 ① ~ ⑤와 같은 표시 패널(140)의 표시영역과 표시RAM(20) 내의 표시 데이터와의 관계를 변경할 수 있다.
도 8 ①은 1 화소가 18 비트로써 표시되는 표준 모드, 도 8 ②는 1 화소가 16 비트로써 표시되는 준(準)고계조 모드(semi-high gradation mode), 도 8 ③은 1 화소가 12 비트로써 표시되는 중간계조 모드(intermediate gradation mode), 도 8 ④는 1 화소가 8 비트로써 표시되는 중간계조 모드, 도 8 ⑤는 1 화소가 3 비트로써 표시되는 저계조 모드(low gradation mode)이다. 도 8에 의하여, 1 화소 당 색상 수가 적게 됨에 따라, 대응하는 표시영역이 확대됨을 알 수 있다.
도 9에는, 풀 컬러(full color) 표시를 행하는 경우에 액정 패널의 1 화소의 표시 데이터의 절반의 데이터를 기억할 수 있는 용량을 가지는 표시RAM(20)의 구성 방식과 상기 표시RAM(20)으로부터 래치회로(130)(도 1에서는 표시RAM(20) 내에 있다)로의 데이터 판독 방법 및 1 화소 당 화상 데이터의 비트 수가 절환된 경우의 래치회로(130)로의 데이터 판독 방법을 나타낸다.
도 9에 있어서, 수직 기간에 맞춘 RAM 구성이란, 예를 들어 수직 방향의 화소 수가 320 도트이고, 수평 방향의 화소 수가 240 도트로 1 화소 당 16 비트 즉 약 6만 5천 색의 색상 표시가 가능한 액정 패널에 표시하는 데이터를 기억하는 표시RAM(20)의 메모리 행의 수를 액정 패널의 수직 방향의 화소 수에 맞추어 320 본(本)으로 한 것을 의미한다. 또한, 수평 기간에 맞춘 RAM 구성이란, 마찬가지로 가로 세로 320×240 도트의 액정 패널에 표시하는 데이터를 기억하는 표시RAM(20)의 메모리 열의 수를 액정 패널의 수평 방향의 화소 수에 맞추어 240 본으로 한 것을 의미한다.
한편, 표시RAM(20)으로부터 판독된 데이터를 보존·유지하는 래치회로(130)는, 어떠한 경우에도 액정 패널의 수평 방향의 전 화소의 화상 데이터를 보존·유지할 수 있는 240×16 비트인 것으로 한다. 이 경우, 수직 기간에 맞춘 RAM 구성에서는 표시RAM(20)으로부터 판독된 표시 데이터는, 도 9 (A)와 같이 기수(奇數) 행의 120 화소 분을 래치회로(130)의 일측 절반에 저장하고, 우수(偶數) 행의 120 화소 분을 래치회로의 나머지 절반에 저장하여, 240 화소로써 데이터 셀렉터(31)로 출력시키도록 하면 된다.
또한, 수평 기간에 맞춘 RAM 구성에서는 표시RAM(20)으로부터 판독된 표시 데이터는, 도 9 (B)와 같이 1 행 분(240 화소)마다 래치회로(130)에 저장하고, 데이터 셀렉터(31)로 출력시키게 하면 된다.
상기와 같은 가로 세로 320×240 비트로써 6만 5천 색의 컬러 표시가 가능한 액정 패널을 구동할 수 있는 액정 콘트롤러 드라이버를 이용하여 가로 세로 320 ×240 비트로써 256 색(8 비트 계조)의 컬러 표시가 가능한 액정패널을 구동하는 경우, 수직 기간에 맞춘 RAM 구성에서는, 표시RAM(20)의 각 행에 액정 패널의 1 라인 분의 240 화소 ×8 비트(단, 외부로부터의 기록 데이터는 16비트 단위)의 표시 데이터가 저장된다. 따라서, 이 경우에는, 도 9 (C)와 같이 표시RAM(20)으로부터 1 행 분씩 표시 데이터를 판독하고, 그것을 래치회로에 일괄 보존·유지시킴으로써 데이터 셀렉터(31)로 출력시키도록 하면 된다.
또한, 수평 기간에 맞춘 RAM 구성에서는, 표시RAM(20)의 각 행에 액정 패널의 2 라인 분의 480 화소 ×8 비트의 표시 데이터가 저장된다. 따라서, 이 경우에는, 도 9 (D)와 같이 표시RAM(20)으로부터 판독된 1 행 분의 표시 데이터의 절반(240 화소)을 제1 래치회로에 저장하고, 그 후 그것을 제2 래치로 전송하여 나머지 절반의 데이터를 제1 래치회로에 판독함으로써 순차적으로 데이터 셀렉터(31)로 출력시키도록 하면 된다.
이와 같이, 액정 패널의 크기와 계조 표시에 필요한 1 화소 당 비트 수에 대응하여 표시RAM(20)의 구성과 래치회로의 비트 길이를 결정함으로써, 칩 코스트(chip cost)를 최소로 하는 것과 같은 최적의 레이아웃(layout)을 선택하도록 할 수 있다.
다음으로, 상기 실시예의 액정 콘트롤러 드라이버에서의 계조전압 생성회로(36)의 구성례에 관하여, 도 13을 이용하여 설명한다.
본 실시예의 계조전압 생성회로(36)는, 예를 들어 도 13과 같이 전원전압 단자(Vcc-Vss) 사이에 접속된 래더저항(ladder resistor)(361)과, 상기 래더저항(361)에서 저항분할된 임의의 전압을 임피던스 변환하여 출력하는 복수의 버퍼 증폭기(BFF0 ~ BFF63)로 이루어지고, 최대 64 단계의 계조전압(V63 ~ V0)을 생성하여 출력할 수 있도록 구성되어 있다. 래더저항(361)은, 사용하는 액정 패널의 γ특성을 보정하는 것과 같은 계조전압(V63 ~ V0)을 발생할 수 있도록 저항비가 설정되거나, 또는 γ특성을 보정함에 필요한 계조전압이 인출되도록 버퍼 증폭기(BFF0 ~ BFF63)의 입력단자가 접속되는 노드가 결정되어 있다.
또한, 본 실시예의 계조전압 생성회로(36)에는, 제어 레지스터(12) 내의 비트 수 지정 레지스터에 설정된 화소 비트 수를 디코드하는 디코더(362)가 설치되어 있음과 함께, 버퍼 증폭기(BFF0 ~ BFF63)에 각각 전원 스위치(SW0 ~ SW63)가 설치되어 있어, 상기 디코더(362)의 출력에 의하여 지정화소 비트 수에 대응하여 버퍼 증폭기(BFF0 ~ BFF63) 중 유효화되는 것을 절환(switch)할 수 있도록 구성되어 있다. 즉, 예를 들어 지정화소 비트 수가 6 비트인 경우는 증폭기 전부를 활성화시키고, 지정화소 비트 수가 6 비트로부터 5 비트로 된 경우에는 64 개의 버퍼 증폭기(BFF0 ~ BFF63) 중 절반인 32개를 오프(OFF)시키고, 지정화소 비트 수가 4비트로 된 경우에는 64 개의 버퍼 증폭기(BFF0 ~ BFF63) 중 3/4인 48 개를 오프시킬 수 있 다. 이것에 의하여, 계조전압 생성회로(36)의 소비전력을 대폭 절감할 수 있다.
또한, 상기 계조전압 생성회로(36)는, 예를 들어 화소 비트 수가 5 비트로 감소한 경우는 버퍼 증폭기(BFF0 ~ BFF63)를 하나씩 걸러 유효화시키고, 화소 비트 수가 4 비트인 경우 버퍼 증폭기를 3 개마다씩 유효화시키도록 함으로써 출력되는 전압을 낮춤과 함께, 화소 비트 수가 감소한 경우에도 최대 계조전압(V63)과 최소 계조전압(V0)은 출력시키도록 구성되어 있다. 이와 같이 V63과 V0을 출력시킴으로써, 배경색에 백색 또는 흑색 중 어느 것을 이용한 경우에도 콘트라스트(contrast)가 저하될 염려가 없어진다. 단, 이 경우에는, 최대 계조전압(V63)과 최소 계조전압(V0)의 대략 중간에서는 낮춤 간격(interval in reduction of voltage)이 다른 것 보다도 다소 넓어진다.
한편, 계조 선택회로(35)는, RGB 각각에 대응하여 최대 6 비트의 화상 데이터에 의거하여 상기 계조전압 생성회로(36)로부터의 계조전압(V63 ~ V0) 중 어느 것을 선택하는 셀렉터(351, 352, 353)로 구성되어 있다. 또한, 본 실시예에서는, 제2 래치회로(34)와 계조 선택회로(35)와의 사이에 화소 데이터의 비트의 배열을 바꿈으로써, 상기와 같이 생성하는 계조전압을 감소시키는 것에 따라서, 생성되지 않는 전압을 선택하지 않도록 하기 위한 비트 변환회로(391, 392, 393)가 설치되어 있다.
이 비트 변환회로(391 ~ 393)는, 1 화소가 RGB 각각 6 비트로써 구성되어 있는 경우에는 래치회로(34)의 데이터를 그대로 전달하고, 1 화소가 RGB 각각 5 비트(예를 들어, B5, B4, B3, B2, B1)로써 구성되어 있는 경우에는, 무효인 최하위 비트(B0)에 최상위 비트(B5)를 넣어 B5, B4, B3, B2, B1, B5가 되는 데이터로 변환한다.
이것에 의하여, 최대전압(V63)과 최소전압(V0)을 출력하는 한편 오프(OFF) 상태로 된 버퍼 증폭기의 출력을 선택하지 않도록 할 수 있다. 또한, 본 실시예에서는 최대 계조전압(V63)과 최소 계조전압(V0)을 출력시킴으로써, V63과 V0의 중간에서 줄임 간격이 다른 것보다도 다소 넓어지게 되나, V63과 V0의 중간의 계조전압을 줄이지 않고 남기는 한편 이 전압이 선택되도록 비트 변환회로(39)를 구성하도록 하면 된다.
또한, 본 실시예에서는 1 화소가 RGB 각각 5 비트로써 구성되어 있는 경우의 비트의 바꾸어 넣기 방법을 설명하였으나, 1 화소가 RGB 각각 4 비트나 3 비트로써 구성되어 있는 경우에도 마찬가지의 방식으로써, 계조전압(V63 ~ V0) 중 소정의 간격으로써 띄엄띄엄 전압을 선택함과 함께, 최대 계조전압(V63)과 최소 계조전압(V0)은 출력시키도록 RGB 코드의 비트 바꾸어 넣기를 하면 된다.
또한, 래더저항(361)과 버퍼 증폭기(BFF0 ~ BFF63)와의 사이에 래더저항(361)이 저항분할된 전압을 선택하는 셀렉터를, 또한 제어 레지스터(12) 내에는 액정 패널의 γ특성을 설정하기 위한 레지스터를 설치하고, 상기 레지스터의 설정값에 따라서 각 셀렉터를 절환하여 원하는 레벨의 전압을 출력시킴으로써, 사용하는 액정 패널에 대응하여 그 γ특성을 보정하도록 하는 계조전압을 출력할 수 있도록 구성하면 된다.
또한, 실시예에서는 계조전압 생성회로(36)에서 64단계의 계조전압(V63 ~V0) 을 생성하고 있으나, 64단계의 계조전압을 생성하는 대신에 32단계의 계조전압(V31 ~ V0)을 생성시키고, 생성시킨 32단계의 계조전압(V31 ~ V0)을 이용하여 계조 선택회로(35)에서 어느 인접하는 2개의 전압(예를 들어 V21과 V22)을 예를 들어 2 프레임 중, 1 프레임 번째로 V21, 2 프레임 번째로 V22와 번갈아 표시시킴으로써, 실효적으로 중간 전압(V21 + V22)/2이 액정에 인가되는 것에 의하여, 실질적으로 64단계의 계조 표시를 행하는 것도 가능하다.
다음으로 상기 실시예의 액정 콘트롤러 드라이버를 응용한 시스템에 관하여 설명한다. 도 10에는, 상기 실시예의 액정 콘트롤러 드라이버를 채용한 휴대전화 시스템의 회로 구성의 일례를 나타낸다.
상기 도 10에서, 100은 상술한 액정 콘트롤러 드라이버, 110은 무선 신호의 송수신과 무선 신호 및 베이스밴드 신호 간의 변환을 행하는 고주파용 RF 유닛, 115는 음성 신호나 송수신 신호에 관한 신호처리나 시스템 전체의 제어 등을 행하는 시스템 제어장치로서의 베이스밴드 프로세서, 116은 MPEG 방식 등에 따른 동화상 처리 등의 멀티미디어 처리기능과 해상도 조정기능, JAVA 고속 처리기능 등을 가지는 애플리케이션 프로세서, 117은 착신음 출력이나 수화음성의 신호처리를 행하는 음성처리 유닛, 118은 주소록 데이터 등 사용자(user)의 설정 데이터가 저장되는 불휘발성 메모리, 119는 액정 패널의 1 화면 분의 정지화상 데이터를 저장하는 프레임 버퍼로서 사용되거나 동화상 재생 시의 표시 데이터의 버퍼 메모리 등으로서 사용되는 SRAM(Static Random Access Memory)으로서, 이들 회로는 프린트 배선기판 등으로 이루어지는 시스템 보드(150)에 탑재된다.
베이스밴드 프로세서(115)는, 자기지정(self-destined) 수신 데이터를 식별하여 음성 데이터를 추출하기도 하고 송신 데이터를 무선 송신용의 포맷(format)으로 변환하기도 하는 DSP(Digital Signal Processor)(121), 사용자의 조작 내용에 의거하는 시스템 제어와 송수신 데이터의 데이터 처리 및 표시제어 등을 행하는 MCU(마이크로 콘트롤러 유닛)(120) 등으로 이루어진다. 애플리케이션 프로세서(116)는, 시스템 전체의 성능에 맞추어 탑재되기도 하는 LSI로서, MPEG(Moving Picture Experts Group) 데이터의 부호화·복호 처리를 행하는 코덱(codec)회로(123)와, JAVA 언어의 처리회로 등으로 이루어진다. 또한, 이를 생략한 시스템도 가능하다. 140은 액정 콘트롤러 드라이버(100)에 의하여 표시구동되는 컬러 액정 패널로서, 액정 콘트롤러 드라이버(100)로서 상기 실시예의 액정 콘트롤러 드라이버를 사용한 시스템에서는, 액정 패널(140)로서 1 화면의 표시 데이터량이 액정 콘트롤러 드라이버 내장 표시RAM(20)의 용량보다도 큰 크기의 것을 사용하여 전화면(全畵面) 표시를 행하도록 할 수 있다.
또한, 액정 콘트롤러 드라이버(100)와 고주파용 RF 유닛(110)과 베이스밴드 프로세서(115)와 애플리케이션 프로세서(116)와 메모리(118) 및 SRAM(119)은, 보드 상에 형성된 시스템 버스(S-BUS)에 의하여 서로 데이터 전송 가능하도록 접속된다. 상기 실시예의 액정 콘트롤러 드라이버를 사용한 시스템에서는, 그다지 표시가 변화하지 않는 화상에 관해서는 베이스밴드 프로세서(115)가 액정 콘트롤러 드라이버(100) 내의 표시RAM(20)에 화상 데이터를 기록해 둠으로써, 종래와 같이 매회 메모리(119)로부터 화상 데이터를 판독하여 액정 콘트롤러 드라이버(100)로 전송하지 않아도 표시를 행할 수 있고, 이것에 의하여 베이스밴드 프로세서(115)의 부담을 경감할 수 있다.
또한, 상기 실시예의 액정 콘트롤러 드라이버를 사용한 이 휴대전화 시스템은, 액정 패널(140)에 통화상대의 전화번호와 이름 등의 고정 표시 이외에 수신한 동화상 데이터를 디코더 회로(123)에서 복호(decode)하여 일단 SRAM(119)에 저장한 후, 표시 타이밍에 맞추어 베이스밴드 프로세서(115)가 상기 복호 데이터를 액정 콘트롤러 드라이버(100)로 보냄으로써, 내장 표시RAM(20)을 통하지 않는 직접 기록 표시에 의하여 동화상 재생을 할 수 있다.
도 11에는, 도 10의 휴대전화 시스템에서의 액정 패널(140)로의 표시 화상의 예를 나타낸다.
상기 휴대전화 시스템에 의하면, 도 11 (a)에 나타낸 바와 같이, 상기 직접 기록 표시에 의한 동화상 표시(V1)와, 표시RAM(20)의 표시 데이터에 의거한 고정 표시(V2, V3)를 혼재하여 표시 출력할 수 있다. 또한, 고정 표시(V2, V3)의 위치도 베이스밴드 프로세서(115)에 의한 애플리케이션 레지스터(13)의 설정값에 의하여, 도 11(b)에 나타낸 바와 같이 적절한 위치로 변화시킬 수 있다.
이와 같이, 표시RAM(20)의 표시 데이터에 의거하는 고정 표시방식을, 전원 마크(mark), 안테나 마크 및 일시(日時) 정보의 표시 등, 변화가 적은 표시에 이용하는 한편, 직접 기록 표시방식을 동화상 재생 등 빈번히 변화하는 표시에 이용함으로써, 변화가 적은 표시 데이터에 관해서는 동일한 표시 데이터를 몇 번이라도 액정 콘트롤러 드라이버로 전송하는 처리를 생략함과 함께, 빈번히 변화하는 표시 데이터에 관해서는 표시RAM(20)으로의 우회를 생략하는 등, 표시 내용에 적합한 처리방식을 구분하여 사용할 수 있고, 이 표시 내용에 적합한 처리에 의하여 소비전력의 절감을 도모할 수 있다.
이상, 내장 RAM의 데이터와 외부로부터의 직접 데이터를 선택하여 표시하는 방법을 설명하였으나, 본 방식을 이용한 응용례로서 투과 표시의 방법을 도 12에 나타낸다. 투과 표시기능이란 지정한 색을 패널 상에 표시하거나 표시하지 않도록 하는 기능을 말한다. 구성으로서, 색 정보를 보존·유지하는 레지스터(투과용 레지스터(165))와, 외부로부터 입력되는 데이터를 보존·유지하는 래치회로(기록 데이터 래치(11))와, 상기 레지스터의 출력과 래지회로의 출력을 비교하는 회로(비교회로(166))를 가진다. 비교회로(166)의 출력에 의하여, 패널에 표시되는 색의 종류가 제어된다. 색 정보는 적색(R)·녹색(G)·청색(B)의 성분으로 나뉘어 각각 수 비트의 데이터로서 보존·유지된다.
도 12(a)는, 기록 데이터 래치(11)의 데이터가 비교회로(166)를 경유하지 않고, 직접 데이터 셀렉터(31)로 출력되는 모드에서의 상태를 나타낸다. 도 12(b)는, 기록 데이터 래치(11)의 데이터가 비교회로(166)를 경유하여, 색 정보를 보존·유지한 레지스터(165)와의 비교에 의하여 투과 제어회로(167)에서 특정의 색이 출력되지 않는(투과되는) 모드의 상태를 나타낸다.도 12(a)와 (b)의 모드는 칩 외부로부터의 제어신호에 의하여 절환하거나, 또는 색 정보 레지스터의 값에 의하여 절환하는 구성을 하면 된다.
도 12(a)에서는(투과 표시를 행하지 않는 모드에서는), 기록 데이터 래 치(11)의 출력은 비교회로(166)를 경유하는 일 없이, 데이터 셀렉터(31)에 직접 출력되고, 내부 RAM(20)의 출력 데이터와 중첩(superimpose)되어 패널(140)에 표시되는 데이터 셀렉터(31)의 출력 타이밍은 액세스 제어회로(24)에 의하여 제어된다. 도 12(b)에서는, 출력하지 않는 임의의 표시색(백색)이 투과용 레지스터(165)에 설정되어 있다. 투과용 레지스터(165)의 출력과 기록 데이터 래치(11)의 출력은 비교회로(166)에 입력된다.
입력된 출력값은 비교회로(166)에 의하여 비교되고, 일치·불일치의 결과가 투과 제어회로(167)에 출력된다.이 투과 제어회로(167)에 의하여 지정색(예를 들어 백색)이 투과되는(출력되지 않는) 것을 나타내는 신호가 생성되고, 그 결과가 액세스 제어회로(24)로 전송된다. 패널(140)에 표시되는 데이터 셀렉터(31)의 출력 타이밍은 이 액세스 제어회로(24)에 의하여 제어되고, 데이터 셀렉터(31)에서 내부 RAM(20)으로부터의 판독 데이터와 중첩된다. 이것에 의하여, 레지스터(165)에 입력된 색 정보가 패널 상에서는 투과하여, 배경의 청색 데이터가 패널 상에 비친다. 또한, 투과용 레지스터(165)에서 변경하여 투과시키지고 싶지 않은 색의 정보를 비투과용 레지스터에 설정하고, 기록 데이터 래치(11)의 출력과 일치한 색만을 출력시키는 방식을 이용하면 된다. 비교하는 대상을 감소시킨 구성으로 한 방법이 유리하게 된다.
이상의 방법에 의하여, 도 12(b)와 같이 직접 기록 데이터에서 직사각형 영역에 있는 특정의 도형(도면에서는 원)을 잘라내어 패널(140)에 표시하도록 할 수 있다.
이상 본 발명자에 의하여 이루어진 발명을 실시예에 의거하여 구체적으로 설명하였으나, 본 발명은 상기 실시예에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능함은 물론이다.
예를 들어, 실시예에서는 표시RAM(표시 메모리)(20)을 마크 표시와 일시(日時) 표시 등 변화가 적은 표시 데이터를 저장하는 것으로서 설명하였으나, 예를 들어, 표시 메모리를 배경색 등 동일한 색으로써 채워 넣는 부분의 표시 데이터(색 데이터)만 저장하여, 상기 표시 메모리의 데이터에 의하여 배경 표시를 행하고, 그 밖의 부분의 표시는 표시 메모리를 통하지 않는 직접 기록에 의한 표시로 하도록 구성하면 된다.
또한, 표시 데이터를 입력 인터페이스로부터 표시 메모리로 전송할지 표시 메모리를 통하지 않고 출력 드라이버측으로 전송할지를 선택하는 수단으로서 셀렉터(15)를 예시하였으나, 예를 들어 표시RAM(20)의 기록 명령(command)의 온/오프와 데이터 셀렉터(31)의 절환에 의하여 상기 선택수단으로서의 기능을 실현할 수 있는 등, 그 구성은 다양하게 변형 가능하다. 또한, 입력 인터페이스에 표시 데이터의 입력 포트(port)를 2개 마련하고, 한 쪽을 표시 메모리측에, 다른 쪽을 표시 메모리를 통하지 않도록 하여 출력 드라이버측에 접속하는 구성으로 하면 된다.
이상의 설명에서는 주로 본 발명자에 의하여 이루어진 발명을 그 배경이 된 이용분야인 휴대전화 시스템의 액정 콘트롤러 드라이버와 관련하여 설명하였으나 본 발명은 그것에 한정되는 것이 아니라, 소형 휴대형 전자기기의 표시 패널을 구동하는 표시구동 제어장치에 널리 이용할 수 있다.
도 1은 본 발명의 실시예의 액정 콘트롤러 드라이버의 개략 구성을 나타낸 블록도,
도 2는 실시예의 액정 콘트롤러 드라이버의 표시 메모리의 용량과 액정 패널의 표시영역의 관계를 설명하는 도면,
도 3은 표시 메모리의 데이터에 의거하는 고정 표시와 표시 메모리를 통하지 않는 직접 기록 표시가 혼합된 표시예를 나타낸 도면,
도 4는 표시 메모리의 데이터에 의거하는 고정 표시와 표시 메모리를 통하지 않는 직접 기록 표시가 혼합된 경우의 표시 동작을 나타낸 도면,
도 5는 도 3의 수평 기간 (A)에서의 표시 데이터의 전송 동작을 설명하는 타이밍도,
도 6은 도 3의 수평기간 (B)에서의 표시 데이터의 전송 동작을 설명하는 타이밍도,
도 7은 표시 메모리의 그 밖의 사용예를 설명하는 도면,
도 8은 1 화소의 계조 수를 변경한 경우의 표시 메모리의 구체적인 사용례를 나타낸 도면,
도 9는 표시 메모리로부터 제1 래치회로로의 표시 데이터의 전송방식에 있어서 표시 메모리의 어레이 구성과 화소의 계조 수를 변경한 경우의 각각의 예를 설명하는 도면,
도 10은 실시예의 액정 콘트롤러 드라이버를 채용한 휴대전화 시스템의 구성 례를 나타낸 블록도,
도 11은 도 10의 휴대전화 시스템에서의 표시예를 나타내는 화상도,
도 12는 투과제어를 가능케 하는 액정 콘트롤러 드라이버의 주요 구성과 그 동작례를 설명하는 도면,
도 13은 계조전압 생성회로의 구성례를 나타낸 블록도이다.
[부호의 설명]
10 입력 인터페이스
13 할당 레지스터(allocation register)
15 셀렉터(selector)
20 표시RAM(표시 메모리)
23 Y 어드레스 카운터(Y address counter)
24 표시 액세스 제어회로
25 어드레스 제어회로
26 Y 어드레스 디코더(Y address decoder)
30 타이밍 제어회로
31 데이터 셀렉터(data selector)
32 래치 어드레스 셀렉터(latch address selector)
33 제1 래치회로
34 제2 래치회로
35 계조전압 선택회로(gradation voltage selector)
36 계조전압 생성회로(gradation voltage generator)
37 구동회로(driver circuit)
110 고주파용 RF 유닛
115 BBP(베이스밴드 프로세서(baseband processor))
116 APP(애플리케이션 프로세서(application processor))
117 음성처리 유닛
120 MCU(마이크로 콘트롤러 유닛(micro controller unit))
140 액정 패널
BFF0 ~ BFF63 버퍼 증폭기(buffer amplifier)

Claims (4)

  1. 표시 화상데이터를 기억하는 표시 메모리를 구비하고, 상기 표시 메모리로부터 순차표시 화상데이터를 판독하여 표시장치의 구동신호를 생성하고 출력하는 표시구동 제어장치로서,
    상기 표시 메모리의 후단에는, 상기 표시 메모리로부터 판독된 화상데이터 또는 외부로부터 입력된 화상데이터 중 어느 하나를 선택하여 전달가능한 데이터 선택수단과,
    저항 분압회로와 상기 저항 분압회로에서 분할된 전압을 임피던스 변환하여 출력하는 복수의 버퍼앰프로 이루어지며 표시구동신호의 생성에 필요한 복수의 계조전압을 생성하는 계조전압 생성회로와,
    상기 화상데이터의 화소 비트수를 설정하는 레지스터를 구비하고,
    상기 계조전압 생성회로는 상기 화상데이터의 비트수에 따라 상기 복수의 버퍼앰프 중 몇 개를 비활성 상태로 천이가능하게 구성되어 있는 것을 특징으로 하는 표시구동 제어장치.
  2. 제 1 항에 있어서,
    상기 계조전압 생성회로는 상기 레지스터의 설정치에 따라 상기 복수의 버퍼앰프 중 소정의 것을 비활성 상태시키는 것을 특징으로 하는 표시구동 제어장치.
  3. 제 2 항에 있어서,
    상기 계조전압 생성회로는 상기 레지스터의 설정치에 따라 상기 복수의 버퍼앰프 중 소정의 것을 비활성 상태시키는 때에, 복수의 계조전압 중 적어도 최대의 것과 최소의 것을 출력하는 것을 특징으로 하는 표시구동 제어장치.
  4. 제 1 항에 있어서,
    상기 계조전압 생성회로에 의해 생성된 전압 중에서 상기 데이터 선택수단에 의해 선택된 화상데이터에 따른 전압을 선택하는 계조선택회로와,
    상기 계조전압 생성회로 내에서 비활성상태로 되는 버퍼앰프에 대응하여 상기 화상데이터의 비트를 변환하여 상기 계조선택회로에 공급하는 비트변환회로를 구비하는 것을 특징으로 하는 표시구동 제어장치.
KR1020080016060A 2002-03-06 2008-02-22 표시구동 제어장치 및 표시장치를 구비한 전자기기 KR20080025103A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002060340 2002-03-06
JPJP-P-2002-00060340 2002-03-06
JP2003029376A JP4127510B2 (ja) 2002-03-06 2003-02-06 表示制御装置および電子機器
JPJP-P-2003-00029376 2003-02-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030011334A Division KR100924190B1 (ko) 2002-03-06 2003-02-24 표시구동 제어장치 및 표시장치를 구비한 전자기기

Publications (1)

Publication Number Publication Date
KR20080025103A true KR20080025103A (ko) 2008-03-19

Family

ID=27790983

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020030011334A KR100924190B1 (ko) 2002-03-06 2003-02-24 표시구동 제어장치 및 표시장치를 구비한 전자기기
KR1020080016060A KR20080025103A (ko) 2002-03-06 2008-02-22 표시구동 제어장치 및 표시장치를 구비한 전자기기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020030011334A KR100924190B1 (ko) 2002-03-06 2003-02-24 표시구동 제어장치 및 표시장치를 구비한 전자기기

Country Status (4)

Country Link
US (2) US7145541B2 (ko)
JP (1) JP4127510B2 (ko)
KR (2) KR100924190B1 (ko)
TW (1) TWI261802B (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4516280B2 (ja) 2003-03-10 2010-08-04 ルネサスエレクトロニクス株式会社 表示装置の駆動回路
TWI246674B (en) 2003-03-25 2006-01-01 Seiko Epson Corp Display drive device, optoelectronic device and electronic machine, and drive setup method of display drive device
US7289093B2 (en) * 2003-10-29 2007-10-30 Victor Company Of Japan, Limited Liquid crystal display
JP4964421B2 (ja) * 2004-02-25 2012-06-27 株式会社ジャパンディスプレイイースト 表示装置
JP4807938B2 (ja) * 2004-05-14 2011-11-02 ルネサスエレクトロニクス株式会社 コントローラドライバ及び表示装置
JP2005338421A (ja) * 2004-05-27 2005-12-08 Renesas Technology Corp 液晶表示駆動装置および液晶表示システム
US20060066596A1 (en) * 2004-09-27 2006-03-30 Sampsell Jeffrey B System and method of transmitting video data
US7920135B2 (en) 2004-09-27 2011-04-05 Qualcomm Mems Technologies, Inc. Method and system for driving a bi-stable display
TW200614066A (en) * 2004-10-29 2006-05-01 Hon Hai Prec Ind Co Ltd Method for automatically modifying the refresh rate
KR20060054811A (ko) * 2004-11-16 2006-05-23 삼성전자주식회사 표시장치용 구동칩과, 이를 갖는 표시장치
TWI293446B (en) * 2004-11-30 2008-02-11 Himax Tech Ltd Power saving flat display and method thereof
FR2882185A1 (fr) * 2005-02-14 2006-08-18 St Microelectronics Sa Procede et dispositif de traitement d'image
US20060209080A1 (en) * 2005-03-18 2006-09-21 Telefonaktiebolaget L M Ericsson (Publ) Memory management for mobile terminals with limited amounts of graphics memory
JP2006301166A (ja) * 2005-04-19 2006-11-02 Hitachi Displays Ltd 表示装置及びその駆動方法
JP4345725B2 (ja) * 2005-06-30 2009-10-14 セイコーエプソン株式会社 表示装置及び電子機器
JP4552776B2 (ja) * 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
US7764278B2 (en) 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4151688B2 (ja) 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001974A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100850614B1 (ko) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US7411804B2 (en) 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4661400B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US7593270B2 (en) * 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007242223A (ja) * 2005-06-30 2007-09-20 Seiko Epson Corp 集積回路装置及び電子機器
US7755587B2 (en) 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4186970B2 (ja) 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100826695B1 (ko) * 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US20070001970A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7564734B2 (en) * 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010335B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2007012869A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
US7411861B2 (en) 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4158788B2 (ja) * 2005-06-30 2008-10-01 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4661401B2 (ja) 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070016700A1 (en) * 2005-06-30 2007-01-18 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7561478B2 (en) * 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010336B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100828792B1 (ko) 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4830371B2 (ja) 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001975A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7567479B2 (en) 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007012925A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4586739B2 (ja) 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
JP4422699B2 (ja) 2006-05-17 2010-02-24 株式会社ルネサステクノロジ 表示装置用駆動回路および駆動方法
US8114774B2 (en) * 2006-06-19 2012-02-14 Nxp B.V. Semiconductor device, and semiconductor device obtained by such a method
KR101250787B1 (ko) * 2006-06-30 2013-04-08 엘지디스플레이 주식회사 데이터 구동 ｉｃ 내에 레지스터 방식의 감마전압발생기를구비한 액정표시장치
JP5108362B2 (ja) * 2007-04-20 2012-12-26 パナソニック株式会社 画像制御装置
US8175555B2 (en) 2007-05-07 2012-05-08 Analogix Semiconductor, Inc. Apparatus and method for termination powered differential interface periphery
US9041241B2 (en) 2007-05-07 2015-05-26 Analogix Semiconductor, Inc. Systems and methods for powering a charging circuit of a communications interface
US8063504B2 (en) 2007-05-07 2011-11-22 Analogix Semiconductor, Inc. Systems and methods for powering circuits for a communications interface
US8035359B2 (en) 2007-05-07 2011-10-11 Analogix Semiconductor, Inc. Apparatus and method for recovery of wasted power from differential drivers
US20080303836A1 (en) * 2007-06-01 2008-12-11 National Semiconductor Corporation Video display driver with partial memory control
JP2010044237A (ja) * 2008-08-13 2010-02-25 Oki Semiconductor Co Ltd 表示パネルの駆動装置
US9019249B2 (en) * 2011-08-16 2015-04-28 Himax Technologies Limited Display panel driving device and driving method thereof for saving electrical energy
US9286851B2 (en) * 2011-08-16 2016-03-15 Himax Technologies Limited Display panel driving device and driving method for saving electrical energy thereof
KR101885331B1 (ko) * 2011-10-04 2018-08-07 삼성전자 주식회사 디스플레이 드라이버의 동작 방법과 상기 디스플레이 드라이버를 포함하는 시스템
DE102012107954A1 (de) 2011-09-02 2013-03-07 Samsung Electronics Co. Ltd. Anzeigetreiber, Betriebsverfahren davon, Host zum Steuern des Anzeigetreibers und System mit dem Anzeigetreiber und dem Host
JP6146852B2 (ja) * 2012-10-30 2017-06-14 シナプティクス・ジャパン合同会社 表示制御装置及びデータ処理システム
CN105122346B (zh) * 2013-12-31 2017-12-01 华为终端（东莞）有限公司 一种显示刷新方法和终端
JP2016099935A (ja) * 2014-11-26 2016-05-30 株式会社ジャパンディスプレイ データ通信装置、データ通信システム
JP6524749B2 (ja) * 2015-03-27 2019-06-05 セイコーエプソン株式会社 記憶装置、表示ドライバー、電気光学装置及び電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6488587A (en) * 1987-09-30 1989-04-03 Nec Corp Display controller
JPH09281933A (ja) * 1996-04-17 1997-10-31 Hitachi Ltd データドライバ及びこれを用いた液晶表示装置，情報処理装置
JPH10326084A (ja) * 1997-05-23 1998-12-08 Sony Corp 表示装置
US6529249B2 (en) * 1998-03-13 2003-03-04 Oak Technology Video processor using shared memory space
JP3578141B2 (ja) * 2001-02-22 2004-10-20 セイコーエプソン株式会社 表示ドライバ、表示ユニット及び電子機器

Also Published As

Publication number Publication date
US7145541B2 (en) 2006-12-05
KR20030074153A (ko) 2003-09-19
US20070035503A1 (en) 2007-02-15
TW200304114A (en) 2003-09-16
US20030169244A1 (en) 2003-09-11
JP4127510B2 (ja) 2008-07-30
TWI261802B (en) 2006-09-11
JP2003330433A (ja) 2003-11-19
KR100924190B1 (ko) 2009-10-29

Similar Documents

Publication Publication Date Title
KR100924190B1 (ko) 표시구동 제어장치 및 표시장치를 구비한 전자기기
US9035977B2 (en) Display control drive device and display system
US8106897B2 (en) Display drive control device and electric device including display device
KR100621507B1 (ko) 표시 장치 구동 디바이스
US7142221B2 (en) Display drive control device and electric device including display device
KR100443324B1 (ko) 표시 드라이버, 표시 유닛, 표시 패널 및 전자기기
US7660010B2 (en) Controller driver, liquid crystal display apparatus using the same, and liquid crystal driving method
KR100621506B1 (ko) 표시 장치
US7643042B2 (en) Display device and driving circuit for displaying
US8031154B2 (en) Display device
US20060232541A1 (en) Display device and method for driving a display device
JP2006133551A (ja) カラー表示装置及びその駆動回路
US20030160748A1 (en) Display control circuit, semiconductor device, and portable device
EP1488406B1 (en) Display of high quality pictures on a low performance display
JP2009080494A (ja) 携帯通信端末
JP2007188096A (ja) 表示駆動制御装置
JP2002311939A (ja) 表示制御装置、表示装置、および携帯電話機

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application