KR20080019275A - 전자 장치의 제조 방법 - Google Patents

전자 장치의 제조 방법 Download PDF

Info

Publication number
KR20080019275A
KR20080019275A KR1020087000436A KR20087000436A KR20080019275A KR 20080019275 A KR20080019275 A KR 20080019275A KR 1020087000436 A KR1020087000436 A KR 1020087000436A KR 20087000436 A KR20087000436 A KR 20087000436A KR 20080019275 A KR20080019275 A KR 20080019275A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
conductive material
thermally conductive
curable flowable
Prior art date
Application number
KR1020087000436A
Other languages
English (en)
Inventor
아룬 비루팍샤 고우다
샌딥 쉬리칸트 토나피
리안 크리스토퍼 밀스
데이비드 리차드 에스러
스테픈 앤드류 래담
존 로버트 캠프벨
Original Assignee
모멘티브 퍼포먼스 머티리얼즈 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모멘티브 퍼포먼스 머티리얼즈 인크. filed Critical 모멘티브 퍼포먼스 머티리얼즈 인크.
Publication of KR20080019275A publication Critical patent/KR20080019275A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

열계면 재료로서는 물론이고, 동시에 언더필 재료로서 기능하는 물질을 포함하여 구성되는 전자 장치를 제조하는 방법들을 개시한다. 본 발명에서는, 열발산 소자와, 반도체 칩과, 기판과 그리고 열전도성 재료를 포함하여 구성되는 전자 어셈블리를 또한 제공하는데, 여기에서 상기 열전도성 재료가, 열계면 재료로서는 물론이고, 동시에 언더필 재료로서 기능한다.

Description

전자 장치의 제조 방법{METHOD FOR MAKING ELECTRONIC DEVICES}
미 합중국 후원의 연구 & 개발에 관한 진술
본 발명은, 미합중국국립표준기술원(National Institute of Standards and Technology: NIST)에 의해 부여된 NIST 계약 제 70NANB2H3034 호에 의한 미합중국 정부의 지원으로 이루어진 것으로서, 미합중국 연방 정부는 본 발명에 대한 일정 권리를 소유한다.
본 발명은 일반적으로, 열발산 소자(heat dissipating element)와 반도체 칩 사이를 인터페이스하고, 또한 반도체 칩과 기판 사이의 층간 구역(interlayer zone)을 적어도 부분적으로 충전시키며, 이들 용도들에서 열계면 재료(thermal interface material) 및 언더필 재료(underfill material)의 목적을 충족시키는 물질을 포함하여 구성되는 전자 장치의 제조 방법에 관한 것이다.
일반적인 전자 장치들 및 전자 조립품(assembly)들에 있어서, 반도체 칩이 적어도 하나의 전기적 인터커넥트(interconnect)에 의해 기판에 부착되어 있다. 이 러한 전기적 인터커넥트들은, 반도체 칩과 기판 간의 열팽창 계수(CTE)의 부정합으로 인해 층밀리기 변형력을 받게 되고, 그에 따라 조기 고장을 일으킨다. 이러한 고장은, 전기적 인터커넥트에 대한 응력을 효과적으로 감소시킴으로써 피할 수 있으며, 이는 언더필 물질을 사용하여 반도체 칩과 기판을 커플링함으로써 달성될 수 있다. 또한, 작동 중에 발생하는 열을 제거하기 위해, 열계면 재료에 의해 반도체 칩에 열발산 소자를 연결할 수도 있다.
언더필 재료와 열계면 재료는, 전자 장치 제조 과정 중의 상이한 두 단계들에서, 도포하고 처리하는 것이 일반적이다. 일반적인 장치 제조 방법에서는, 먼저 언더필 재료를 반도체 칩의 가장자리(들)를 따라 분사(dispense)한다. 이러한 언더필 재료는 반도체 칩의 밑으로 흘러 내려, 반도체 칩과 기판 사이의 층간 구역(틈)을 채운다. 그 다음에 그 언더필 재료를 경화시킨다. 독립된 단계에서, 열계면 재료를 반도체 칩의 뒷면 위에 분사한다.
그 다음에, 열발산 소자를 반도체 칩 위의 열계면 재료와 접촉하도록 놓은 다음 경화시킨다. 일반적으로, 열발산 소자는, 기판의 표면에 접촉하여 실란트(sealant)로 기판에 부착되는 구조로 되어 있다. 공지된 방법들에 의하면, 사용된 물질, 즉 언더필 재료와 열계면 재료 각각에 대해 분사 및 경화 단계를 필요로 한다. 이것은, 전자 장치의 제조에 추가적인 경화 사이클과 시간을 추가시킨다. 그러므로, 전자 장치들의 제조를 단순화시키는 방법들의 개발이 이 분야에 필요하다.
하나의 측면에 있어서, 본 발명은;
(A) 적어도 하나의 전기적 인터커넥트에 의해 하나의 반도체 칩에 연결된 하나의 기판을 제공하는 단계와(상기 기판, 반도체 칩 및 적어도 하나의 전기적 인터커넥트는 하나의 층간 구역을 구획함);
(B) 하나의 코팅된 열발산 소자를 제공하기 위해, 하나의 열발산 소자의 미리 정해진 부분을 하나의 경화형 유동성 열전도 재료로 코팅하는 단계와;
(C) 적어도 하나의 전기적 인터커넥트에 의해 하나의 반도체 칩에 연결된 하나의 기판과 하나의 열발산 소자를 포함하여 구성되고, 상기 기판과 전기적 인터커넥트 및 반도체 칩에 의해 구획된 하나의 층간 구역을 포함하여 구성되는 하나의 전기적 구조체를 제공하기 위해, 상기 코팅된 열발산 소자를 상기 반도체 칩과 결합시키고; 그리고, 그에 따라 상기 경화형 유동성 열전도 재료로 하여금 상기 층간 구역의 적어도 일부분을 채우도록 하고, 이어서 상기 경화형 유동성 열전도 재료를 경화시키는 단계;를 포함하여 구성되는, 전자 장치의 제조 방법을 제공한다.
다른 측면에 있어서, 본 발명은;
(A) 적어도 하나의 전기적 인터커넥트에 의해 하나의 반도체 칩에 연결된 하나의 기판을 제공하는 단계와(상기 기판 및 반도체 칩 및 적어도 하나의 전기적 인터커넥트는 하나의 층간 구역을 구획함);
(B) 하나의 코팅된 열발산 소자를 제공하기 위해, 하나의 열발산 소자의 미리 정해진 부분을 하나의 경화형 유동성 열전도 재료로 코팅하는 단계와;
(C) 적어도 하나의 전기적 인터커넥트에 의해 하나의 반도체 칩에 연결된 하나의 기판과 하나의 열발산 소자를 포함하여 구성되고, 상기 기판과 전기적 인터커넥트 및 반도체 칩에 의해 구획된 하나의 층간 구역을 포함하여 구성되는 하나의 전기적 구조체를 제공하기 위해, 상기 코팅된 열발산 소자를 상기 반도체 칩과 결합시키고; 그리고, 그에 따라 상기 경화형 유동성 열전도 재료로 상기 층간 구역의 적어도 일부분을 채우도록 하고, 이어서 상기 경화형 유동성 열전도 재료를 경화시키는 단계;를 포함하여 구성되며, 상기 전자 장치에는 열발산 소자를 기판에 결합시키는 경화된 열전도 재료 외의 실란트 물질은 실질적으로 없다.
또 다른 측면에 있어서, 본 발명은;
(A) 적어도 하나의 전기적 인터커넥트에 의해 하나의 반도체 칩에 연결된 하나의 기판을 제공하는 단계와(상기 기판 및 반도체 칩 및 적어도 하나의 전기적 인터커넥트는 하나의 층간 구역을 구획함);
(B) 상기 층간 구역의 적어도 일부분을 하나의 경화형 유동성 열전도 재료로 채우는 단계와;
(C) 상기 반도체 칩의 미리 정해진 부분을 코팅하는 단계와;
(D) 하나의 열발산 소자에 (A)-(C) 단계들에 의해 형성된 하나의 구조체를 결합시키는 단계와; 그리고
(E) 상기 경화형 유동성 열전도 재료를 경화시키는 단계;를 포함하여 구성되는 전자 장치의 제조 방법을 제공하며, 상기 전자 장치에는 열발산 소자를 기판에 결합시키는 경화된 열전도 재료 외의 실란트 물질은 실질적으로 없다.
또 다른 측면에 있어서, 본 발명은;
(A) 하나의 기판과;
(B) 적어도 하나의 전기적 인터커넥트에 의해 상기 기판에 연결된 하나의 반도체 칩과(상기 기판 및 반도체 칩 및 적어도 하나의 전기적 인터커넥트는 하나의 층간 구역을 구획함);
(C) 하나의 열발산 소자와; 그리고
(D) 상기 열발산 소자와 상기 반도체 칩 사이에 하나의 열계면층을 형성하고, 또한 상기 층간 구역의 적어도 일부분을 차지하는 하나의 경화된 열전도 재료;를 포함하여 구성되는 전자 장치를 제공하며, 상기 전자 장치에는 열발산 소자를 기판에 결합시키는 경화된 열전도 재료 외의 실란트 물질은 실질적으로 없다.
본 발명의 이들 그리고 다른 특징들, 측면들, 및 장점들은, 전체 도면들에 걸쳐 동일한 부호들이 동일한 부분들을 나타내고 있는, 첨부 도면들을 참고하여 다음의 상세한 설명을 읽을 때, 더 잘 이해될 것이며, 도면들 중에:
도 1은, 경화형 유동성 열전도 재료로 코팅한 열발산 소자에 결합시키기 전의, 플립 칩(flip-chip) 어셈블리의 예시적인 배치를 나타낸 도면이고;
도 2는, 도 1의 제1 어셈블리 (10)을 제2 어셈블리 22에 결합시킴으로써 형성되는, 제1 전기적 구조체 (28)를 나타낸 도면이며;
도 3은, 전기적 구조체를 형성하고 경화시킨 후의, 도 1의 플립 칩 어셈블리를 포함하여 구성되는 예시적인 전자 장치를 나타낸 도면이고;
도 4는, 열발산 소자에 부착된 경화형 유동성 열전도 재료를 도포하기 전의, 플립 칩 어셈블리의 예시적인 배치를 나타낸 도면이며;
도 5는, 전기적 구조체를 형성한 후의, 도 4에 나타낸 것과 동일한, 플립 칩 어셈블리를 나타낸 도면이고;
도 6은, 도 5에 나타낸 전기적 구조체를 경화 조건들에 노출한 후의, 도 4에 나타낸 것과 동일한, 플립 칩 어셈블리를 포함하여 구성되는 하나의 전자 장치 (40)를 나타낸 도면이며;
도 7은, 기판과 반도체 칩 사이의 층간 구역을 채우기 위해, 모세관 언더필 테크닉에 의해 경화형 유동성 열전도 재료가 도포된, 플립 칩 어셈블리의 예시적인 배치를 나타낸 도면이고;
도 8은, 도 7의 층간 구역에 존재하는 것과 동일한, 경화형 유동성 열전도 재료 (26)로 반도체 칩을 코팅한, 도 7에 나타낸 것과 동일한, 플립 칩 어셈블리를 나타낸 도면이며;
도 9는, 도 8에 나타낸 것과 동일한 플립 칩 어셈블리와, 반도체 칩을 코팅하고 언더필하고 있는 경화형 유동성 열전도 재료 (26)와 접촉 상태인, 열발산 소자 (24)를 포함하여 구성되는, 전기적 구조체 (38)를 나타낸 도면이고;
도 10은, 경화 조건들에 노출된 후의, 도 9에 나타낸 전기적 구조체로부터 만들어진, 전자 장치 (50)를 나타낸 도면이며;
도 11은, 하나의 열발산 소자 (24)에 부착된 경화형 유동성 열전도 재료 (26)를 포함하여 구성되는 어셈블리 (22)와 결합시키기 전의, 웨이퍼 레벨 칩 스케 일 패키징(Wafer Level Chip Scale Packaging, WLCSP) 어셈블리 (54)의 예시적인 배치를 나타낸 도면이고;
도 12는, 전기적 구조체 (58)를 형성하고 경화시킨 후의, 도 11에 나타낸 것과 동일한, WLCSP 어셈블리 (54)의 예시적인 배치를 나타낸 도면이다.
본 발명의 바람직한 구체예(embodiments)에 대한 다음의 상세한 설명과, 거기에 포함된 실시예(examples)를 참고하면, 본 발명을 더 쉽게 이해할 수 있을 것이다. 다음의 상세한 설명과 청구범위에서, 다음의 의미들을 갖는 것으로 정의되는 많은 용어들을 언급하게 될 것이다:
단수 형태인 "하나의" 그리고 "그"는, 문맥상 명백히 그렇지 않은 경우가 아니라면, 복수의 대상물들을 포함한다.
"선택적인" 또는 "선택적으로"는, 그 후에 기술되는 사안이나 상황이 일어나거나 또는 일어나지 않을 수도 있고, 그리고 그러한 기술이, 그러한 사안이 일어나는 경우들과 일어나지 않는 경우들을 포함함을 의미한다.
본 명세서에서 사용되는, "지방족 라디칼"이란 용어는, 고리형이 아닌, 선형 또는 가지형 배열의 원자들로 구성되는, 적어도 1가의 원자가를 갖는, 유기 라디칼을 말한다. 지방족 라디칼들은 적어도 하나의 탄소 원자를 포함하여 구성되는 것이라고 정의된다. 지방족 라디칼을 포함하여 구성되는 원자들의 배열은, 질소, 황, 규소, 셀레늄 및 산소와 같은, 이종원자들이 포함될 수도 있고, 또는 탄소 및 수소 로만 구성될 수도 있다. 편의상, "지방족 라디칼"이란 용어는 본 명세서에서는, "고리형이 아닌, 선형 또는 가지형 배열의 원자들"의 일부로서, 알킬 기들, 알케닐 기들, 알키닐 기들, 할로알킬 기들, 공액 디에닐 기들, 알콜 기들, 에테르 기들, 알데히드 기들, 케톤 기들, 카복실산 기들, 아실 기들(예를 들어, 에스터들 및 아미드들과 같은 카복실 산 유도체들), 아민 기들, 니트로 기들 그리고 그 유사물과 같은, 넓은 범위의 작용기들을 포괄하는 것으로 정의된다. 예를 들어, 4-메틸펜타-l-일 라디칼은, 메틸 기를 포함하여 구성되는 C6 지방족 라디칼인데, 알킬 기인 그 메틸 기가 작용기이다. 유사하게, 4-니트로부타-l-일 기는, 니트로 기를 포함하여 구성되는 C4 지방족 라디칼인데, 그 니트로 기가 작용기이다. 지방족 라디칼은, 동일하거나 상이한, 하나 또는 그 이상의 할로겐 원자들을 포함하여 구성되는 할로알킬 기일 수도 있다. 할로겐 원자들은, 예를 들어; 불소, 염소, 브롬, 및 요오드가 포함된다. 하나 또는 그 이상의 할로겐 원자들을 포함하여 구성되는 지방족 라디칼들로는, 트리플루오로메틸, 브로모디플루오로메틸, 클로로디플루오로메틸, 헥사플루오로이소프로필리덴, 클로로메틸; 디플루오로비닐리덴; 트리클로로메틸, 브로모디클로로메틸, 브로모에틸, 2-브로모트리메틸렌(예를 들어 -CH2CHBrCH2-), 및 그 유사물과 같은, 알킬 할라이드들이 포함된다. 지방족 라디칼들의 추가적인 예들로는, 알릴, 아미노카보닐(즉, -CONH2), 카보닐, 디시아노이소프로필리덴(즉, -CH2C(CN)2CH2-), 메틸(즉, -CH3), 메틸렌(즉, -CH2-), 에틸, 에틸렌, 포르밀(즉,- CHO), 헥실, 헥사메틸렌, 히드록시메틸(즉,-CH2OH), 머캅토메틸(즉, -CH2SH), 메틸티오(즉, -SCH3), 메틸티오메틸(즉, -CH2SCH3), 메톡시, 메톡시카보닐(즉, CH3OCO-), 니트로메틸(즉, -CH2NO2), 티오카보닐, 트리메틸실릴(즉, (CH3)3Si-), t-부틸디메틸실릴, 트리메톡시실릴프로필(즉, (CH3O)3SiCH2CH2CH2-), 비닐, 비닐리덴, 및 그 유사물이 포함된다. 추가적인 예로서, C1-C1O 지방족 라디칼은 적어도 하나, 하지만 10 개 이하의 탄소 원자들을 함유한다. 메틸기(즉, CH3-)가 C1 지방족 라디칼의 예이다. 데실 기(즉, CH3(CH2)9-)가 C1O 지방족 라디칼의 예이다.
본 명세서에서 사용되는, "방향족 라디칼"이란 용어는, 적어도 하나의 방향족 기를 포함하여 구성되는, 적어도 1가의 원자가를 갖는, 원자들의 배열을 말한다. 적어도 하나의 방향족 기를 포함하여 구성되는, 적어도 1가의 원자가를 갖는, 원자들의 배열은, 질소, 황, 셀레늄, 규소 및 산소와 같은 이종원자들이 포함될 수도 있고, 또는 탄소 및 수소로만 구성될 수도 있다. 본 명세서에 사용할 때, "방향족 라디칼"이란 용어는, 페닐, 피리딜, 퓨라닐, 티에닐, 나프틸, 페닐렌, 및 바이페닐 라디칼들을 포함하되 이들에 한정되지 않는다. 상술한 바와 같이, 방향족 라디칼은 적어도 하나의 방향족 기를 함유한다. 방향족 기는 반드시 4n+2 개 "비편재된" 전자들을 갖는 고리형 구조인데, 여기에서 "n"은, 페닐 기들(n = 1), 티에닐 기들(n = 1), 퓨라닐 기들(n = 1), 나프틸 기들(n = 2), 아주레닐 기들(n = 2), 안트라세닐 기들(n = 3) 및 그 유사물에 의해 예시되는 것처럼, 1과 같거나 또는 그 보다 큰 정수이다. 방향족 라디칼은 또한 비방향족 성분들을 포함할 수도 있다. 예를 들어, 벤질 기는, 페닐 링(방향족 기) 및 메틸렌 기(비방향족 성분)을 포함하여 구성되는, 방향족 라디칼이다. 유사하게 테트라히드로나프틸 라디칼은, 비방향족 성분 -(CH2)4-에 접합된 방향족 기(C6H3)를 포함하여 구성되는, 방향족 라디칼이다. 편의상, "방향족 라디칼"이란 용어를 본 명세서에서는, 알킬 기들, 알케닐 기들, 알키닐 기들, 할로알킬 기들, 할로방향족 기들, 공액 디에닐 기들, 알콜 기들, 에테르 기들, 알데히드 기들, 케톤 기들, 카복실 산 기들, 아실 기들(예를 들어 에스터들 및 아미드들과 같은 카복실산 유도체들), 아민 기들, 니트로 기들, 및 그 유사물과 같은, 넓은 범위의 작용기들을 포괄하는 것으로 정의한다. 예를 들어, 4-메틸페닐 라디칼은 메틸 기를 포함하여 구성되는 C7 방향족 라디칼인데, 알킬 기인 그 메틸 기가 작용기이다. 유사하게, 2-니트로페닐 기는 니트로 기를 포함하여 구성되는 C6 방향족 라디칼인데, 그 니트로 기가 작용기이다. 방향족 라디칼들로는, 트리플루오로메틸페닐, 헥사플루오로이소프로필리덴비스(4-펜-l-일옥시)(즉, -OPhC(CF3)2PhO-), 클로로메틸페닐; 3-트리플루오로비닐-2-티에닐; 3-트리클로로메틸펜-1-일(즉, 3-CCl3Ph-), 4-(3-브로모프로파-l-일)펜-l-일(즉, BrCH2CH2CH2Ph-), 및 그 유사물과 같은, 할로겐화된 방향족 라디칼들이 포함된다. 방향족 라디칼들의 추가적인 예들로는, 4-알릴옥시펜-1-옥시, 4-아미노펜-l-일(즉, H2NPh-), 3-아미노카보닐펜-l-일(즉, NH2COPh-), 4-벤조일펜-l-일, 디시아노이소프로필리덴비스(4-펜- l-일옥시)(즉, -OPhC(CN)2PhO-), 3-메틸펜-l-일, 메틸렌비스(펜-4-일옥시)(즉, -OPhCH2PhO-), 2-에틸펜-l-일, 페닐에테닐, 3-포르밀-2-티에닐, 2-헥실-5-퓨라닐; 헥사메틸렌-l,6-비스(펜-4-일옥시)(즉, -OPh(CH2)6PhO-); 4-히드록시메틸펜-1-일(즉, 4-HOCH2Ph-), 4-머캅토메틸펜-l-일(즉, 4-HSCH2Ph-), 4-메틸티오펜-l-일(즉, 4-CH3SPh-), 3-메톡시펜-l-일, 2-메톡시카보닐펜-1-일옥시 (예를 들어 메틸 살리실), 2-니트로메틸펜-l-일(즉, -PhCH2NO2), 3-트리메틸실릴펜-l-일, 4-t-부틸디메틸실릴펜-l-일, 4-비닐펜-1-일, 비닐리덴비스(페닐), 및 그 유사물이 포함된다. "C3-C1O 방향족 라디칼"이란 용어는, 적어도 세 개, 하지만 10 개 이하의 탄소 원자들을 함유하는 방향족 라디칼들을 포함한다. 방향족 라디칼인 1-이미다졸릴(C3H2N2-)은 C3 방향족 라디칼을 대표한다. 벤질 라디칼(C7H7-)은 C7 방향족 라디칼을 대표한다.
본 명세서에 사용되는, "고리형지방족 라디칼"이란 용어는, 적어도 1가의 원자가를 갖고, 그리고 고리형이지만 방향족은 아닌, 원자들의 배열을 포함하여 구성되는 라디칼을 말한다. 본 명세서에서 정의한 대로, "고리형지방족 라디칼"은 방향족 기를 함유하지 않는다. 하나의 "고리형지방족 라디칼"은 하나 또는 그 이상의 비고리형 성분들을 포함할 수도 있다. 예를 들어, 시클로헥실메틸 기(C6H11CH2-)는, 시클로헥실 링(고리형이지만 방향족은 아닌 원자들의 배열) 및 메틸렌 기(비고리형 성분)를 포함하여 구성되는, 고리형지방족 라디칼이다. 고리형지방족 라디칼은, 질 소, 황, 셀레늄, 규소 및 산소와 같은, 이종원자들이 포함될 수도 있고 또는 탄소 및 수소로만 구성될 수도 있다. 편의상, "고리형지방족 라디칼"이란 용어는 본 명세서에서는, 알킬 기들, 알케닐 기들, 알키닐 기들, 할로 알킬 기들, 공액 디에닐 기들, 알콜 기들, 에테르 기들, 알데히드 기들, 케톤 기들, 카복실 산 기들, 아실 기들(예를 들어, 에스터들 및 아미드들과 같은 카복실산 유도체들), 아민 기들, 니트로 기들 및 그 유사물과 같은, 넓은 범위의 작용기들을 포괄하는 것으로 정의된다. 예를 들어, 4-메틸시클로펜타-l-일 라디칼은 메틸 기를 포함하여 구성되는 C6 고리형지방족 라디칼이고, 알킬 기인 그 메틸 기가 작용기이다. 유사하게, 2-니트로시클로부타-l-일 라디칼은 니트로 기를 포함하여 구성되는 C4 고리형지방족 라디칼이고, 그 니트로 기가 작용기이다. 고리형지방족 라디칼은, 동일하거나 또는 상이한, 하나 또는 그 이상의 할로겐 원자들을 포함하여 구성될 수도 있다. 할로겐 원자들로는, 예를 들어; 불소, 염소, 브롬, 및 요오드가 포함한다. 하나 또는 그 이상의 할로겐 원자들을 포함하여 구성되는 고리형지방족 라디칼들로는, 2-트리플루오로메틸시클로헥사-l-일, 4-브로모디플루오로메틸시클로옥타-l-일, 2-클로로디플루오로메틸시클로헥사-l-일, 헥사플루오로이소프로필리덴2,2-비스(시클로헥사-4-일)(즉, -C6H1OC(CF3)IC6H1O-), 2-클로로메틸시클로헥사-1-일; 3-디플루오로메틸렌시클로헥사-1-일; 4-트리클로로메틸시클로헥사-1-일옥시, 4-브로모디클로로메틸시클로헥사-l-일티오, 2-브로모에틸시클로펜타-1-일, 2-브로모프로필시클로헥사-l-일옥시(예를 들어 CH3CHBrCH2C6H1O-), 및 그 유사물이 포함된다. 고리형지방족 라디칼들 의 추가적인 예들로는, 4-알릴옥시시클로헥사-l-일, 4-아미노시클로헥사-l-일(즉, H2NC6H1O-), 4-아미노카보닐시클로펜타-1-일(즉, NH2COCsHs-), 4-아세틸옥시시클로헥사-l-일, 2,2-디시아노이소프로필리덴비스(시클로헥사-4-일옥시)(즉, -OC6H1OC(CN)2C6H1OO-), 3-메틸시클로헥사-1-일, 메틸렌비스(시클로헥사-4-일옥시)(즉, -OC6H1OCH2C6H1OO-), 1-에틸시클로부타-1-일, 시클로프로필에테닐, 3-포르밀-2-테트라히드로퓨라닐, 2-헥실-5-테트라히드로퓨라닐; 헥사메틸렌-l,6-비스(시클로헥사-4-일옥시)(즉, -OC6H10(CH2)6C6H10O-); 4-히드록시메틸시클로헥사-l-일(즉, 4-HOCH2C6H10-), 4-머캅토메틸시클로헥사-1-일 (즉, 4-HSCH2C6H1O-), 4-메틸티오시클로헥사-l-일(즉, 4-CH3SC6H1O-), 4-메톡시시클로헥사-l-일, 2-메톡시카보닐시클로헥사-l-일옥시(2-CH3OCOC6H10O-), 4-니트로메틸시클로헥사-l-일(즉, NO2CH2C6H10-), 3-트리메틸실릴시클로헥사-1-일, 2-t-부틸디메틸실릴시클로펜타-l-일, 4-트리메톡시실릴에틸시클로헥사-1-일(예를 들어 (CH3O)3SiCH2CH2C6H10-), 4-비닐시클로헥센-1-일, 비닐리덴비스(시클로헥실), 및 그 유사물이 포함된다. "C3 - C1O 고리형지방족 라디칼"이란 용어는, 적어도 세 개, 하지만 10 개 이하의 탄소 원자들을 함유하는 고리형지방족 라디칼들을 포함한다. 고리형지방족 라디칼 2-테트라히드로퓨라닐(C4H7O-)은 C4 고리형지방족 라디칼을 대표한다. 시클로헥실메틸 라디칼(C6H11CH2-)은 C7 시클로지방족 라디칼을 대표한다.
"전기적 구조체"라는 용어는, 경화형 유동성 열전도 재료와, 열발산 소자와, 그리고 적어도 하나의 전기적 인터커넥트에 의해 반도체 칩에 연결된 기판을 포함하여 구성되는 어셈블리를 말한다.
"경화형 유동성 열전도 재료"란 용어는, 부분적으로 경화된 물질이거나 또는 미경화된 물질일 수도 있는, 열전도성 조성물을 말한다. 부분적으로 경화된 경화형 유동성 열전도 재료들을, 본 명세서에서 때로는, "B-상태화된(B-staged)" 재료들이라고 부른다. 경화 후의 경화형 유동성 열전도 재료를 때로는, "경화된 열전도 재료"로 부른다.
본 발명의 다양한 구체예에서, 경화형 유동성 열전도 재료가, 기판, 반도체 칩 및 적어도 하나의 전기적 인터커넥트에 의해 구획되는, 층간 구역의 적어도 일부분을 채우게 된다. 경화형 유동성 열전도 재료로 층간 구역을 채우게 하는 것은, 예를 들어, 전기적 구조체를 가열함으로써(또는 본 명세서에서 논의되는 다른 방법들에 의해), 선택적으로 가압 하에 이뤄질 수도 있다.
본 명세서에 사용되는, "전자 장치"라는 용어는, 경화형 유동성 열전도 재료를 경화시킴으로써 제조되는 경화된 열계면 재료와, 열발산 소자와, 적어도 하나의 전기적 인터커넥트에 의해 반도체 칩에 연결되는 기판을 포함하여 구성되는 어셈블리를 말한다. 전자 장치들은 칩 스케일 패키지들(Chip Scale Packages, CSPs), 볼 그리드 어레이들(Ball Grid Arrays, BGAs), 마이크로리드프레임(MicroLeadFrame, MLF) 장치들, 플립 칩 BGA들(Flip Chip BGAs, FCBGAs), 및 그 유사물이 예시된다.
본 명세서에 사용되는, "실란트 물질이 실질적으로 없는"이란 표현은, 열발 산 소자를 기판에 결합시켜 주는, 실란트와 같은 제2의 접착성 물질을 포함하지 않고 구성되는 (본 명세서에서 정의된)전자 장치를 말한다. 전자 장치에 실란트 물질이 실질적으로 없을 때, 열발산 소자를 기판에 결합시키기 위해 사용되는 유일한 접착제는 경화된 열전도 재료 그 자체이다.
상술한 바와 같이, 하나의 측면에 있어서, 본 발명은 다음의 (A), (B) 및 (C) 단계들을 포함하여 구성되는 전자 장치의 제조 방법을 제공한다:
(A) 적어도 하나의 전기적 인터커넥트에 의해 하나의 반도체 칩에 연결된 하나의 기판을 제공하는 단계와(상기 기판 및 반도체 칩 및 적어도 하나의 전기적 인터커넥트는 하나의 층간 구역을 구획함);
(B) 하나의 코팅된 열발산 소자를 제공하기 위해, 하나의 열발산 소자의 미리 정해진 부분을 하나의 경화형 유동성 열전도 재료로 코팅하는 단계와; 그리고
(C) 적어도 하나의 전기적 인터커넥트에 의해 하나의 반도체 칩에 연결된 하나의 기판과 하나의 열발산 소자를 포함하여 구성되고, 상기 기판과 전기적 인터커넥트 및 반도체 칩에 의해 구획된 하나의 층간 구역을 포함하여 구성되는 하나의 전기적 구조체를 제공하기 위해, 상기 코팅된 열발산 소자를 상기 반도체 칩과 결합시키고; 그리고, 그에 따라 상기 경화형 유동성 열전도 재료로 하여금 상기 층간 구역의 적어도 일부분을 채우도록 하고, 이어서 상기 경화형 유동성 열전도 재료를 경화시키는 단계.
하나의 구체예에서, 본 발명의 방법은, (A), (B), 및 (C) 단계들을 포함하여 구성되고, 그리고 실란트 물질이 실질적으로 없는 전자 장치를 제공한다. 하나의 다른 구체예에서, 본 발명의 방법은, (A), (B), 및 (C) 단계들을 포함하여 구성되고, 그리고 실란트를 포함하여 구성되는 하나의 전자 장치를 제공한다. 하나의 구체예에서, 실란트가 열발산 소자를 기판에 결합시킨다.
(A) 단계에서, 적어도 하나의 전기적 인터커넥트에 의해 반도체 칩에 연결된 기판을 제공한다. 반도체 칩에 연결된 기판은, 기판, 반도체 칩 및 적어도 하나의 전기적 인터커넥트에 의해 구획되는 층간 구역을 포함하여 구성된다. 이 층간 구역을 또한, 틈(gap)으로 부를 수도 있다. 적어도 하나의 전기적 인터커넥트에 의해 반도체 칩에 연결된 기판을 포함하여 구성되는, 이 단계(단계 (A))에서 시도된 구조체들은, 이 분야의 당업자들에게 잘 공지되어 있고, 상업적으로 구할 수 있다.
(B) 단계에서, 코팅된 열발산 소자를 제공하기 위해, 열발산 소자의 미리 정해진 부분을 경화형 유동성 열전도 재료로 코팅한다. 경화형 유동성 열전도 재료는, 흐르도록 만들 수 있는, 여하한 열전도성 물질일 수 있고, 그리고 이와 같은 물질들은 상업적으로 구할 수 있거나 또는 이 분야의 당업자들에게 공지된 방법들에 의해 제조될 수 있다. 경화형 유동성 열전도 재료는, 흐르도록 만들 수 있는, 부분적으로 경화된(B-상태화된) 열전도성 물질일 수 있다. 그리하여, 하나의 측면에서, 하나의 열발산 소자의 미리 정해진 부분을, 주위 환경 하에서는 흐르지 않는 경향이 있지만, 열, 압력을 가하거나 두 가지 모두를 가할 때는 흐르는, B-상태화된 경화형 유동성 열전도 재료로 코팅한다.
(C) 단계에서, 하나의 전기적 구조체를 제공하기 위해, 코팅된 열발산 소자를 반도체 칩에 결합시킨다. 전자 장치를 제공하기 위해, 경화형 유동성 열전도 재 료가 흘러서 경화되도록 만든다. 경화형 유동성 열전도 재료가 흐름에 따라, 그것이, 기판, 반도체 칩 및 적어도 하나의 전기적 인터커넥트로 구획되는, 층간 구역의 적어도 일부분을 채우게 된다.
상술한 바와 같이, 하나의 다른 구체예에서, 본 발명은, 아래에 구체적으로 설명한 (A)-(E) 단계들을 포함하여 구성되는 방법에 의해, 전자 장치를 제조하는 방법을 제공한다. 본 발명의 방법에 의해 (A)-(E) 단계들을 적용하면, 실란트 물질이 실질적으로 없는 전자 장치를 제공할 수 있다.
(A) 단계에서, 적어도 하나의 전기적 인터커넥트에 의해 반도체 칩에 연결된 기판을 제공한다. 반도체 칩에 연결된 기판은, 기판, 반도체 칩 및 적어도 하나의 전기적 인터커넥트에 의해 구획되는, 층간 구역을 포함하여 구성된다.
(B) 단계에서, 층간 구역의 적어도 일부분을 경화형 유동성 열전도 재료로 충전시킨다.
(C) 단계에서, 반도체 칩의 미리 정해진 부분을 경화형 유동성 열전도 재료로 코팅한다.
(D) 단계에서, 전기적 구조체를 만들기 위해, (A)-(C) 단계들에 의해 만들어진 구조체를 열발산 소자에 결합시킨다.
(E) 단계에서, 예를 들어 경화형 유동성 열전도 재료의 경화가 일어나는 적절한 온도로 (D) 단계에서 형성된 전기적 구조체를 가열하는 것과 같이, 경화형 유동성 열전도 재료를 경화를 초래하는 조건들에 노출시킨다.
도면을 참고하면, 도 1, 2, 및 3에, 예시적인 플립 칩 어셈블리를 포함하여 구성되는 전자 장치의 형성을 나타냈다. 도 1에, 적어도 하나의 전기적 인터커넥트 (16)에 의해 반도체 칩 (14)에 연결된 기판 (12)을 포함하여 구성되는, 제1 어셈블리 (10)를 나타냈다. 반도체 칩 (14)은, 규소 금속, 규소 카바이드, 질화 갈륨 및 그 유사물과 같은, 다양한 반도체 재료들을 포함하여 구성될 수도 있다. 비록 다른 조성물들이 이 분야의 일반적인 기술자들에게 공지되어 사용되고 있지만, 위의 적어도 하나의 전기적 인터커넥트는, 공융 주석-납 조성물(예를 들어, 약 63 퍼센트 주석과 약 37 퍼센트 납 (63Sn/37Pb)을 포함하여 구성되는 조성물) 또는 무연(주석-은, 주석-은-구리, 주석-구리) 조성물로 만든, 표준 솔더 볼(solder ball)을 포함하여 구성되는 것이 일반적이다. 나아가, 패드 (18)가, 반도체 칩 (14)과 적어도 하나의 전기적 인터커넥트들 (16) 각각의 사이에 개재할 수도 있다. 기판 (12) 및 반도체 칩 (14)에는, 이 예시적인 도시에는 나타내지 않은, 패드 랜딩들(pad landings), 패시배이션 레이어들(passivation layers), 리디스트리뷰션 레이어들(redistribution layers) 및 그 유사물과 같은, 다른 부착부들이 더 포함될 수도 있다. 기판 (12), 반도체 칩 (14), 및 전기적 인터커넥트들 (16)에 의해 도 1에 성분 (20)으로 표시된 "층간 구역"이 구획된다.
또한 도 1에, 경화형 유동성 열전도 재료 (26)로 한 쪽 면 위를 코팅한 열발산 소자 (24)를 포함하여 구성되는, 제2 어셈블리 (22)가 도시되어 있다. 여하한 열전도성 물질로 열발산 소자를 만들 수 있다. 예를 들어, 열발산 소자는, 알루미늄, 구리, 은, 다이아몬드, 및 그 유사물과 같은, 하나 또는 그 이상의 열전도성 재료들을 포함하여 구성될 수도 있다. 덧붙여, 열발산 소자는, 알루미늄 열발산 소 자들을 위한 크롬산염 가공부, 그리고 구리 열발산 소자들을 위한 니켈 가공부와 같은, 외부 보호 가공부를 포함할 수도 있다. 이 예시적인 설명에서는, 제1 전기적 구조체 (28)(도 2를 참고)를 형성하기 위해 제1 어셈블리 (10)를 제2 어셈블리 (22)에 결합시킬 때, 반도체 칩 (14)의 적어도 한쪽 면을 완전히 코팅할 정도의 양의, 경화형 유동성 열전도 재료 (26)를 사용하였다. 경화형 유동성 열전도 재료 (26)는, 고형체이거나 점성 겔인 것이 일반적이다. 하나의 일반적인 구체예에서, 열발산 소자를 코팅한 후에, 경화형 유동성 열전도 재료를 부분적으로 경화('B-상태화')시킨다. 다른 구체예에서, 열발산 소자의 코팅 전에, 경화형 유동성 열전도 재료를 B-상태화시킨다.
도 2는, 제1 어셈블리 (10)를 제2 어셈블리 (22)와 결합시킴으로써 형성된 제1 전기적 구조체 (28)를 나타낸다.
도 3은, 경화된 열전도 재료 (32)를 형성하기 위해, 제1 전기적 구조체 (28)내의 경화형 유동성 열전도 재료 (26)를 경화시킨 후의 제1 전자 장치 (30)를 나타낸다. 하나의 구체예에서, 경화 단계 중에, 경화형 유동성 열전도 재료가 흘러서, 기판 (12)와 반도체 칩 (14)의 사이에 존재하는 층간 구역 (20)을 완전히 채운다. 다른 구체예에서, 경화 단계 중에, 층간 구역 (20)을 단지 부분적으로 채울 정도만 경화형 유동성 열전도 재료가 흐른다. 또 다른 구체예에서, 전기적 구조체를 형성하고 그리고 그 다음에 경화형 유동성 열전도 재료를 경화 단계에 노출시킨다. 경화된 재료 (32)는 열계면 재료(TIM) 및 언더필 재료 모두의 기능을 한다. 열계면 재료들은, 이들이 없다면 그 장치의 내부에 축적될 수도 있는, 열의 발산을 돕는다 는 점에서, 전자 응용 분야에서 중요한 역할을 수행한다. 언더필 재료들은, 적어도 하나의 전기적 인터커넥트를 지지해 주기 위해 필수적인데, 그 장치의 수명 및/또는 내구성을 증가시킬 수 있도록 하기 위함이다.
도 4-6은, 예시적인 플립 칩 어셈블리를 형성하는데 포함되는 단계들을 보여주는, 본 발명의 다른 구체예를 나타낸다. 도 4에, 복수의 전기적 인터커넥트들 (16)에 의해 반도체 칩 (14)에 연결된 기판 (12)을 포함하여 구성되는, 제3 어셈블리 (34)를 나타냈는데, 반도체 칩이, 부착 패드들 (18)에 의해 각각의 전기적 인터커넥트 (16)에 결합된다. 기판 (12) 및 반도체 칩 (14)은, 이 단순화된 예시적인 도시에는 나타내지 않은, 패드 랜딩들, 패시배이션 레이어들, 리디스트리뷰션 레이어들 및 그 유사물과 같은, 다른 부착부들을 더 포함하여 구성될 수도 있다. 하나의 구체예에서, 기판 (12), 반도체 칩 (14), 전기적 인터커넥트들 (16), 패드들 (18)에 의해, 도 4에 '20'으로 표시된, 층간 구역이 구획된다. 다른 구체예에서, 층간 구역은, 층간 구역 내에 또는 그에 인접하여 존재하는, 추가적인 부착부들에 의해 더 특정될 수 있다.
또한 도 4는, 그 일부만을 경화형 유동성 열전도 재료 (26)로 코팅한 열발산 소자 (24)를 포함하여 구성되는, 제4 어셈블리 (36)를 나타낸다. 도 5에 나타낸 구체예에서, 제2 전기적 구조체 (38)(도 5)를 형성하기 위해, 제3 어셈블리 (34)(도 4)를 제4 어셈블리 (36)(도 4)에 결합시킬 때, 경화형 유동성 열전도 재료 (26)가 반도체 칩 (14)의 일부와만 접촉할 정도의 양의, 경화형 유동성 열전도 재료 (26)를 사용하였다. 경화형 유동성 열전도 재료 (26)가 흘러서 경화되는 도중에, 제2 전기적 구조체 (38)를 경화 단계에 노출시킬 수도 있다. 하나의 구체예에서, 반도체 칩 (14)이 경화형 유동성 열전도 재료 (26)에 의해 완전히 둘러싸일 정도로, 경화형 유동성 열전도 재료 (26)로 층간 구역 (20)을 충전시킨다.
도 6은, 경화된 열전도 재료 (32)가 반도체 칩 (14)을 완전히 둘러싸고 있는, 제2 전자 장치 (40)를 나타낸다. 그리하여, 도 5에 나타낸 제2 전자 장치 구조체 (38)를 경화 조건들에 노출하면, 경화형 유동성 열전도 재료 (26)가 흘러서 반도체 칩 (14)를 둘러싼다. 경화 과정 중에, 경화형 유동성 열전도 재료 (26)가 경화된 열전도 재료 (32)로 변환된다. 하나의 구체예에서, 경화 과정 중에, 경화형 유동성 열전도 재료 (26)가 흘러서 반도체 칩 (14)을 둘러싼다(즉, 반도체 칩 (14)의 상부와 측면들을 완전히 덮고 그리고 층간 구역 (20)을 완전히 충전시킨다). 이렇게 경화된 경화형 유동성 열전도 재료 (32)는 열계면 재료(TIM) 및 언더필 재료 모두로서 기능한다.
도 7-10는, 플립 칩 어셈블리(도 10)인, 예시적인 제3 전자 장치 (50)을 형성하는데 포함되는 단계들을 보여주는, 본 발명의 다른 구체예를 나타냈다. 도 7은, 적어도 하나의 전기적 인터커넥트 (16)에 의해 반도체 칩 (14)에 연결된 기판 (12)을 포함하여 구성되는 제5 어셈블리 (44)를 나타낸다. 반도체 칩 (14)이, 패드들 (18)에 의해 전기적 인터커넥트들 (16)과 접촉하고 있다. 기판 (12) 및 반도체 칩 (14)은, 이 단순화된 예시적인 도시에는 나타내지 않은, 패드 랜딩들, 패시배이션 레이어들, 리디스트리뷰션 레이어들 등과 같은, 다른 부착부들을 더 포함하여 구성될 수도 있다. 기판 (12), 반도체 칩 (14), 전기적 인터커넥트들 (16), 패드들 (18), 및, 층간 구역 내에 또는 이에 인접하여 존재하는, 여하한 다른 부착부들에 의해, 도 7에 표시된 층간 구역 (20)이 구획된다. 층간 구역 (20)을 경화형 유동성 열전도 재료 (26)로 충전시킨다. 이 분야의 일반적인 기술자들에게 공지된, 적절한 테크닉들을 사용하여, 경화형 유동성 열전도 재료를 어셈블리에 첨가할 수도 있는데, 이와 같은 테크닉에는, 분사(dispensing), 모세관 언더필링(capillary underfilling), 프린팅, 및 이와 유사한 기술들이 포함되며, 이들에 한정되지 않는다.
도 8은, 도 7에 표시된 어셈블리 (44)로 만든, 제6 어셈블리 (46)를 나타냈는데, 여기에서 반도체 칩 (14)의 상부 표면(층간 구역 (20)과 반대쪽 면)을 독립적으로 경화형 유동성 열전도 재료 (26)로 코팅했다. 반도체 칩 (14)을 코팅하기 위해, 이 분야에서 공지된 방법들과 같은, 다양한 방법들을 사용할 수도 있다. 반도체 칩의 상부 표면 위의 경화형 유동성 열전도 재료 (26) 층이 반도체 칩의 상부 표면을 완전히 코팅할 수도 있고 또는 반도체 칩 (14)의 상부 표면의 단지 일부만을 코팅할 수도 있다. 도 9은, 열발산 소자 (24)를 도 8에 나타낸 제6 어셈블리 (46)에 결합시킨, 제3 전기적 구조체 (48)를 나타낸다. 마지막으로, 도 10은, 도 9에 나타낸 제3 전기적 구조체 (48)를, 경화형 유동성 열전도 재료 (26)(도 9)가 흘러서 그 후에 경화되도록 만드는, 경화 조건들에 노출된 제3 전자 장치 (50)를 나타낸다. 도 10에 나타낸 구체예에서, 반도체 칩이 완전히 둘러싸였고, 경화 과정에 의해, 경화형 유동성 열전도 재료 (26)가 경화된 열전도 재료 (32)로 변환됐다. 다른 하나의 구체예에서, 경화 단계 중에, 반도체 칩 (14)의 일부만 경화된 열전도 재료 (32)와 접촉하도록, 경화형 유동성 열전도 재료가 흐른다. 도 10에 나타낸 대로, 경화된 열전도 재료 (32)는, 층간 구역 (20)을 메우는 언더필 재료로서 뿐만 아니라 반도체 칩과 열발산 소자 사이의 계면으로서도 기능한다.
도 11-12는, 웨이퍼 레벨 칩 스케일 패키징 (WLCSP) 부분 (56)과, 적어도 하나의 전기적 인터커넥트 (16)에 의해 그것에 연결된 기판 (12)을 포함하여 구성되는, 예시적인 제4 전자 장치 (58)(도 12)을 형성하는데 포함되는 단계들을 보여주는, 본 발명의 구체예를 나타낸다. 이 분야의 일반적인 기술자들에게 다른 조성물들이 공지되어 사용되고 있지만, 적어도 하나의 전기적 인터커넥트는, 일반적으로 표준적인 공융 주석-납(63Sn/37Pb) 또는 무연(주석-은, 주석-은-구리, 주석-구리) 조성물들을 포함하여 구성될 수 있다. 패드들 (18)이 WLCSP (56)과 전기적 인터커넥트들 (16)을 연결하도록 존재할 수도 있다. 일반적으로, 도 11과 도 12에 구성부분 (18)으로 표시된 것들과 같은 패드들은 WLCSP에 합체된다. 기판 (12) 및 WLCSP (56)는, 이 단순화된 예시적인 도시에는 나타내지 않은, 패드 랜딩들, 패시베이션 레이어들, 리디스트리뷰션 레이어들 등과 같은 다른 부착부들을 더 포함하여 구성될 수도 있다. 기판 (12), WLCSP (56), 전기적 인터커넥트들 (16), 패드들 (18), 및 어셈블리에 존재하는 여하한 다른 부착부들에 의해, 도 11에 '20'으로 표시된, 층간 구역이 구획된다.
또한 도 11은, 경화형 유동성 열전도 재료 (26)로 한쪽 면을 코팅한 열발산 소자 (24)를 포함하여 구성되는, 제2 어셈블리 (22)를 나타낸다. 알루미늄, 구리 및 그 유사물과 같은 여하한 열전도 재료로 열발산 소자를 만들 수 있다. 덧붙여, 열발산 소자가, 알루미늄을 위한 크롬산염 가공부, 그리고 구리를 위한 니켈 가공부와 같은, 외부 보호 가공부를 포함할 수도 있다. 이 예시적인 도시(도 12)에서는, WLCSP (56)의 적어도 한쪽 면을 완전히 코팅할 정도의 양의 경화형 유동성 열전도 재료를 사용하였다. 하나의 구체예에서, 경화형 유동성 열전도 재료 (26)는 고형체 또는 점성 겔이다. 하나의 구체예에서, 열발산 소자를 코팅한 후에, 경화형 유동성 열전도 재료를 부분적으로 경화('B-상태화')시킨다. 다른 구체예에서, 열발산 소자를 코팅하기 전에, B-상태화시킨다.
도 12는, WLCSP 부분 (56)을 포함하여 구성되는, 제4 전자 장치 (58)를 나타낸다. 전자 장치 (58)는 제2 어셈블리 (22)를 제7 어셈블리 (54)와 결합시킴으로써 형성되는데, 이는 경화 조건들에 노출되었을 때 WLCSP-포함하는 전자 장치 (58)를 만들어낼 수 있는 전기적 구조체를 제공하기 위한 것으로서, 이 전자 장치 (58)에는 경화된 열전도 재료 (32)가 WLCSP (56)의 모든 면에 존재하여, 층간 구역 (20)의 적어도 일부분이 경화된 열전도 재료 (32)를 포함하게 된다. (도시되지 않은)다른 구체예에서, 경화 단계 중에, 경화형 유동성 열전도 재료가 흘러서, 기판 (12)와 WLCSP (56) 사이에 존재하는, 층간 구역 (20)을 완전히 채운다. 도 12에 나타낸 구체예에서, 층간 구역 (20)이 단지 부분적으로만 충전되도록, 경화형 유동성 열전도 재료가 흐르게 한다. 또 다른 구체예에서, 경화 단계 중에, 경화형 유동성 열전도 재료가 단지 WLCSP 바닥의 가장자리까지만 흘러서, 그 결과 층간 구역 (20)이 본질적으로는 충전되지 않은 채로 남는다. 다른 구체예에서, 전기적 구조체를 형성하고 그 다음에 경화형 유동성 열전도 재료를 경화단계에 노출시킨다. 경화된 열전 도 재료 (32)는 WLSCP (56)와 열발산 소자 (24) 사이에서 열계면 재료로서 기능하고, 경화된 열전도 재료 (32)는 또한, 기판, 전기적 인터커넥트들, 및 WLSCP 사이의 상호 연결에 향상된 구조적 완전성을 제공하는 언더필 재료로서 기능한다.
하나의 구체예에서, 본 발명에 의해 제공되는 적어도 하나의 전자 장치가, 예를 들어, 휴대폰, 비디오 게임기, 컴퓨터, 위성 항법 장치, 의료용 진단 기기, 비디오 카세트 녹음기, 오디오 시스템, 확성 장치, CD 플레이어, DVD 플레이어, 소형(hand held) 리모콘, 텔레비젼, 라디오, 및 그 유사물과 같은, 전자 시스템 내에 포함되어 구성된다.
하나의 구체예에서, 본 발명은, 적어도 하나의 전기적 인터커넥트에 의해 하나의 반도체 칩에 연결된 하나의 기판을 제공하는 단계와(상기 기판 및 반도체 칩 및 적어도 하나의 전기적 인터커넥트는 하나의 층간 구역을 구획함); 하나의 코팅된 열발산 소자를 제공하기 위해, 하나의 열발산 소자의 미리 정해진 부분을 하나의 경화형 유동성 열전도 재료로 코팅하는 단계와, 상기 경화형 유동성 열전도 재료를 B-상태화(즉, 부분적으로 경화)시키는 단계와; 적어도 하나의 전기적 인터커넥트에 의해 하나의 반도체 칩에 연결된 하나의 기판과 하나의 열발산 소자를 포함하여 구성되고, 상기 기판과 전기적 인터커넥트 및 반도체 칩에 의해 구획된 하나의 층간 구역을 포함하여 구성되는 하나의 전기적 구조체를 제공하기 위해, 상기 코팅된 열발산 소자를 상기 반도체 칩과 결합시키는 단계와; 그리고, 상기 경화형 유동성 열전도 재료로 상기 층간 구역의 적어도 일부분을 충전시킨 후에 상기 경화형 유동성 열전도 재료를 경화시키는 단계를 포함하여 구성되는 방법에 의해 제조 되는 전자 장치를 적어도 하나 이상 포함하여 구성되는 시스템을 제공한다.
다른 구체예에서, 본 발명은, 하나의 기판과; 적어도 하나의 전기적 인터커넥트에 의해 상기 기판에 연결된 하나의 반도체 칩과(상기 기판 및 반도체 칩 및 적어도 하나의 전기적 인터커넥트는 하나의 층간 구역을 구획함); 하나의 열발산 소자와; 그리고 상기 열발산 소자와 반도체 칩 사이에 하나의 열계면층을 형성하고, 또한 상기 층간 구역의 적어도 일부분을 차지하는 하나의 경화된 열전도 재료를 포함하여 구성되는, 상기 열발산 소자를 상기 기판에 결합시키는 상기 경화된 열전도 재료 외의 실란트 물질이 실질적으로 없는, 전자 장치를 적어도 하나 이상 포함하여 구성되는 시스템을 제공한다.
또 다른 구체예에서, 본 발명은, 적어도 하나의 전기적 인터커넥트에 의해 하나의 반도체 칩에 연결된 하나의 기판을 제공하는 단계와(상기 기판 및 반도체 칩 및 적어도 하나의 전기적 인터커넥트는 하나의 층간 구역을 구획함); 상기 층간 구역의 적어도 일부분을 하나의 경화형 유동성 열전도 재료로 충전시키는 단계와; 상기 반도체 칩의 미리 정해진 부분을 코팅하는 단계와; 하나의 열발산 소자에 (A)-(C) 단계들에 의해 형성된 하나의 구조체를 결합시키는 단계와; 그리고 상기 경화형 유동성 열전도 재료를 경화시키는 단계를 포함하여 구성되는 방법에 의해 제조되는, 상기 열발산 소자를 상기 기판에 결합시키는 상기 경화된 열전도 재료 외의 다른 실란트 물질이 실질적으로 없는, 적어도 하나의 전자 장치를 포함하여 구성되는 시스템을 제공한다.
하나의 구체예에서, 경화형 유동성 열전도 재료는, 적어도 하나의 에폭시 레 진, 적어도 하나의 입상 충전제, 적어도 하나의 경화 촉매, 및 선택적인 시약들을 포함하여 구성된다.
본 발명에서 기술되는 에폭시 레진들은, 에폭시 작용기를 갖는 여하한 유기 시스템 또는 무기 시스템을 포함하는, 경화형 모노머들 및 올리고머들이다. 본 발명에 유용한 에폭시 레진들로는, "Chemistry and technology of the epoxy resins," B. Ellis(Ed.) Chapman Hall 1993, New York과 "epoxy resins Chemistry and Technology," C. May and Y. Tanaka, Marcell Dekker 1972, New York에 기술되고 있는 것들이 포함된다. 본 발명에 사용할 수 있는 에폭시 레진들로는, 바람직하게는 수산화 금속, 예를 들어 수산화 나트륨(소듐)과 같은 염기성 촉매의 존재 하에서, 히드록실, 카복실 또는 아민을 함유하는 화합물의 에피클로로하이드린과의 반응에 의해 생성될 수 있는 것들이 포함된다. 또한, 적어도 하나, 그리고 바람직하게는 두 개 이상의 탄소-탄소 이중 결합들을 함유하는 화합물을, 과산화산과 같은 과산화물과 반응시켜서 생성되는, 에폭시 레진들이 포함된다.
본 발명의 실시에 사용될 수 있는 에폭시 레진들로는, 고리형지방족 및 지방족의 에폭시 레진들이 포함된다. 지방족 에폭시 레진들로는, 적어도 하나의 지방족 기 및 적어도 하나의 에폭시 기를 함유하는 화합물들이 포함된다. 지방족 에폭시 레진들의 예로는, 산화 부타디엔, 이산화 디메틸펜탄, 디글리시딜 에테르, 1,4-부탄디올 글리시딜 에테르, 디에틸렌 글리콜 디글리시딜 에테르, 및 이산화 디펜텐 이 포함된다.
고리형지방족 에폭시 레진들은, 이 분야에 잘 알려져 있고, 본 명세서에서 기술될 때는, 적어도 약 하나의 고리형지방족 기 및 적어도 하나의 옥시란 기를 함유하는 화합물들이다. 하나의 구체예에서, 고리형지방족 에폭시 레진은, 분자당 적어도 하나의 고리형지방족 기 및 적어도 두 개의 옥시란 링을 함유하는 화합물을 포함하여 구성된다. 그 특정 예로는, 3-시클로헥세닐메틸-3-시클로헥세닐카복실레이트 디에폭사이드; 2-(3,4-에폭시)시클로헥실-5,5-스피로-(3,4-에폭시)시클로헥산-m-디옥산; 3,4-에폭시시클로헥실알킬-3,4-에폭시시클로헥산카복실레이트; 3,4-에폭시-6-메틸시클로헥실메틸-3,4-에폭시-6-메틸시클로헥산카복실레이트; 이산화 비닐 시클로헥산, 비스(3,4-에폭시시클로헥실메틸)아디페이트; 비스(3,4-에폭시-6-메틸시클로헥실메틸)아디페이트; 엑소-엑소 비스(2,3-에폭시시클로펜틸)에테르; 엔도-엑소 비스(2,3-에폭시시클로펜틸) 에테르; 2,2-비스(4-(2,3-에폭시프로폭시)시클로헥실)프로판; 2,6-비스(2,3-에폭시프로폭시시클로헥실-p-디옥산); 2,6-비스(2,3-에폭시프로폭시)노르보넨; 리놀레산 디머의 디글리시딜에테르; 이산화 리모넨; 2,2-비스(3,4-에폭시시클로헥실)프로판; 이산화 디시클로펜타디엔; l,2-에폭시-6-(2,3-에폭시프로폭시)헥사히드로-4,7-메타노인단; p-(2,3-에폭시)시클로펜틸페닐-2,3-에폭시프로필에테르; l-(2,3-에폭시프로폭시)페닐-5,6-에폭시헥사히드로-4,7-메타노인단; o-(2,3-에폭시)시클로펜틸페닐-2,3-에폭시프로필 에테르); l,2-비스(5-(l,2-에폭시)-4,7-헥사히드로메타노인다녹실)에탄; 시클로펜테닐페닐 글리시딜 에테르; 시클로헥산디올 디글리시딜 에테르; 및 디글리시딜 헥사히드로프탈레이트가 포함된다.
방향족 에폭시 레진들 또한 본 발명에 사용될 수 있다. 본 발명에 유용한 에 폭시 레진들의 예로는, 비스페놀-A 에폭시 레진들, 비스페놀-F 에폭시 레진들, 페놀 노볼락 에폭시 레진들, 크레졸-노볼락 에폭시 레진들, 바이페놀 에폭시 레진들, 바이페닐 에폭시 레진들, 4,4'-바이페닐 에폭시 레진들, 다작용기 에폭시 레진들, 이산화 디비닐벤젠, 및 2-글리시딜페닐글리시딜 에테르가 포함된다. 상세한 설명 및 청구 범위에 걸쳐, 방향족, 지방족 및 고리형지방족 레진들을 포함하여, 레진들이 기술될 때는, 특정하게 거명된 레진 또는 거명된 레진을 일부로 함유하는 분자들을 의미한다.
본 발명의 실리콘-에폭시 레진들은, 전형적으로 아래의 화학식을 갖는다:
MaM'bDcD'd Te T'fQg
위의 식에서, 첨자들 a, b, c, d, e, f 및 g는 0 또는 양의 정수인데, 첨자들 b, d 및 f의 합계는 1 이상이고; 여기에서 M은, 아래의 화학식을 갖고:
R1 3SiO1 /2,
M'는 아래의 화학식을 갖고:
(Z)R2 2SiO1 /2,
D는 아래의 화학식을 갖고:
R3 2SiO2 /2,
D'는 아래의 화학식을 갖고:
(Z)R4SiO2 /2,
T는 아래의 화학식을 갖고:
R5SiO3 /2,
T는 아래의 화학식을 갖고:
(Z)SiO3 /2,
그리고, Q는 아래의 화학식을 갖고,
SiO4 /2,
위의 식에서, Rl, R2, R3, R4, R5 각각은, 독립적으로 매번, 수소 원자, C1 -22 지방족 라디칼 또는 C6 -14 방향족 라디칼이고, 그리고 Z는, 독립적으로 매번, 에폭시 기를 표시한다. 에폭시 모노머들과 올리고머들의 조합물이 본 발명에 사용될 수도 있다. 하나의 구체예에서, 경화형 유동성 열전도 재료는, Sumitomo Chemicals Ltd. Japan, 회사의 ECN과 같이, 상업적으로 구할 수 있는 크레졸 노볼락 에폭시 레진인, 에폭시 레진을 포함하여 구성된다.
하나의 구체예에서, 경화형 유동성 열전도 재료는 입상 충전제를 포함하여 구성될 수도 있다. 입상 충전제는, 용융 실리카, 흄드(fumed) 실리카, 콜로이드 실리카, 알루미늄, 알루미나, 질화 붕소, 질화 알루미늄, 질화 규소, 고령토, 석영 파우더, 카본 블랙, 알루미늄, 알루미나, 구리, 은, 금, 백금, 팔라듐, 붕소, 베릴 륨, 로듐, 니켈, 코발트, 철, 몰리브덴, 주석, 납, 크롬, 아연, 마그네슘, 텅스텐, 비스무트, 카드뮴, 갈륨, 인듐, 수은, 안티몬, 스칸듐, 폴로늄, 산화 안티몬, 산화 철, 산화 아연, 산화 니켈, 산화 은 및 이들의 조합물로 구성되는 군으로부터 선택될 수 있다. 본 발명의 특정 구체예에서, 충전제는 기능화된 콜로이드 실리카이다. 콜로이드 실리카는 물 또는 다른 용매 매질에 마이크론 이하 크기의 실리카(SiO2) 입자들이 분산된 용액이다. 콜로이드 실리카는, 약 85 중량 % 까지의 이산화 실리콘(SiO2)을, 그리고 더 일반적으로는, 약 80 중량 % 까지의 이산화 실리콘을 함유한다. 콜로이드 실리카의 입자 크기는, 일반적으로 약 1 나노미터(nm)와 약 250 nm 사이의 범위 내, 그리고 더 일반적으로는 약 5 nm와 약 150 nm 사이의 범위 내에 있다.
유기기능화된 콜로이드 실리카를 생성하기 위해, 콜로이드 실리카를 유기알콕시실란으로 기능화할 수 있다. 콜로이드 실리카를 기능화하기 위해 사용되는 유기알콕시실란들로는, 아래의 화학식으로 표시되는 것들이 포함된다:
(R7)hSi(OR8)4-h,
위의 식에서, R7은, 독립적으로 매번, C1-C18 1가 지방족 라디칼이거나 또는 C6-C14 방향족 라디칼이고, R8은, 독립적으로 매번, C1-C18 1가 지방족 라디칼, 1가 방향족 라디칼, 1가 고리형지방족 라디칼 또는 수소 라디칼이고, 그리고 "h"는 1 내지 3의 범위 내의 양의 정수이다. 바람직하게는, 본 발명에 포함되는 유기알콕시실란은, 2-(3,4-에폭시 시클로헥실)에틸트리메톡시실란, 3-글리시독시프로필트리메톡시실란, 페닐트리메톡시실란, 및 메타아크릴록시프로필트리메톡시실란이다. 작용기의 조합도 가능하다. 일반적으로, 유기알콕시실란은, 콜로이드 실리카에 함유된 이산화 실리콘의 중량을 기준으로, 약 5 중량 %와 약 60 중량 % 사이의 범위 내에서 존재한다. 그것의 물성을 변성하기 위해, 그 결과물인 유기기능화된 콜로이드 실리카를 산 또는 염기로 처리할 수도 있다. 기능화 과정을 돕기 위해, 실란올과 알콕시실란 기들의 축합을 촉진시키는데 효과적인, 산, 염기, 또는 다른 촉매를 또한 사용할 수도 있다. 이와 같은 촉매들로는, 테트라부틸 티타네이트 및 티타늄 이소프로폭시비스(아세틸아세토네이트)와 같은, 유기-티타늄 화합물들이 포함된다. 또한 적절한 촉매들로는, 디부틸주석 디라우레이트와 같은, 유기-주석 화합물들이 포함된다. 하나의 구체예에서, 촉매를, 적어도 하나의 유기-티타늄 화합물 및 적어도 하나의 유기주석 화합물의 조합을 포함하여 구성한다.
유기알콕시실란 기능화제를, 지방족 알콜이 첨가되어 있는, 콜로이드 실리카의 분산 수용액에 첨가함으로써, 콜로이드 실리카의 기능화를 수행할 수도 있다.
지방족 알콜 내에 기능화된 콜로이드 실리카 및 유기알콕시실란 기능화제를 포함하여 구성되는, 그 결과물인 조성물을 본 명세서에서는 예비-분산용액으로 정의하고 있다. 지방족 알콜은 일반적으로, 이소프로판올, t-부탄올, 2-부탄올, 및 이들의 조합물로 구성되는 군으로부터 선택되는 지방족 알콜이다. 지방족 알콜의 양은 일반적으로, 수성 콜로이드 실리카 예비-분산용액에 존재하는 이산화 실리콘 양의 중량을 기준으로, 약 1 배 내지 약 10 배에 해당하는 양을 사용한다. 몇몇 경우에 있어서는, 4-히드록시-2,2,6,6-테트라메틸피페리디닐옥시(즉, 4-히드록시 TEMPO)와 같은, 안정화제들을 이 예비-분산용액에 첨가할 수도 있다. 몇몇 경우에 있어서는, 투명한 예비-분산용액의 pH를 조절하기 위해, 소량의 산 또는 염기를 첨가할 수도 있다. 본 명세서에 사용되는 "투명한"이란 용어는, ASTM D 1003에 기술된 표준 테스트 방법에 의해 측정할 때, 최대 헤이즈 값이 15 %, 일반적으로는 최대 헤이즈 값이 10 %인 경우를; 그리고 가장 전형적으로는 최대 헤이즈 값이 3 %인 경우를 말한다. 그 결과물인 예비-분산용액을 일반적으로는, 약 50 ℃ 내지 약 100 ℃로 약 1 시간 내지 약 5 시간 동안 가열한다.
그 다음에, 기능화된 콜로이드 실리카의 최종 분산용액을 형성하기 위해, 냉각된 투명한 유기 예비-분산용액에, 경화형 에폭시 모노머들 또는 올리고머들을, 그리고 선택적으로, 이소프로판올, l-메톡시-2-프로판올, l-메톡시-2-프로필 아세테이트, 톨루엔, 그리고 이들의 조합물로부터 선택되며, 이에 한정되지 않는 용매를 첨가하여 추가적으로 처리한다. 산성 또는 염기성 불순물들을 제거하기 위해, 이러한 기능화된 콜로이드 실리카의 최종 분산용액을 산 또는 염기 또는 이온 교환 레진들로 처리할 수도 있다. 그 다음에, 용매, 잔류 수분, 및 이들의 조합물과 같은, 여하한 저 비등점 성분들을 실질적으로 제거하여, 경화형 에폭시 모노머에, 본 명세서에서 최종 농축 분산용액으로 부르는, 투명한 기능화된 콜로이드 실리카의 분산용액을 제공하기 위해서, 이 기능화된 콜로이드 실리카의 최종 분산용액을, 약 0.5 Torr 와 약 250 Torr 사이의 범위 내의 진공, 그리고 약 20 ℃와 약 140 ℃의 범위 내의 온도 하에서 농축한다. 본 명세서에서 실질적인 저 비등점 성분의 제거란, 저 비등점 성분들의 총량의 적어도 약 90 %를 제거하는 것으로 정의된다.
몇몇 경우에 있어서는, 기능화된 콜로이드 실리카의 예비-분산용액 또는 최종 분산용액을 더 기능화할 수도 있다. 저 비등점 성분들을 적어도 부분적으로 제거하고 그리고 그 후에, 기능화된 콜로이드 실리카의 잔류 히드록실 작용기와 반응할, 예비-분산용액 또는 최종 분산용액에 존재하는 이산화 실리콘의 중량을 기준으로, 약 0.05 배와 약 10 배의 범위 내의 양의 적절한 캡핑제를 첨가한다. 본 명세서에 사용할 때, 저 비등점 성분들의 부분적인 제거란, 저 비등점 성분들의 총량의 적어도 약 10 %, 그리고 바람직하게는, 저 비등점 성분들의 총량의 적어도 약 50 %를 제거하는 것을 말한다. 유효량의 캡핑제는 기능화된 콜로이드 실리카를 캡핑하게 되며, 본 명세서에서, 캡핑된 기능화된 콜로이드 실리카란, 이에 상응하는, 캡핑되지 않은 기능화된 콜로이드 실리카에 존재하는, 자유 히드록실 기들의 적어도 10 %, 바람직하게는 적어도 20 %, 더 바람직하게는 적어도 35 %가, 캡핑제와 반응하여 기능화된, 기능화된 콜로이드 실리카로 정의된다.
예시적인 캡핑제들로는, 실릴화제들과 같은, 히드록실 반응성 물질들이 포함된다. 실릴화제들의 예로는, 헥사메틸디실라잔 (HMDZ), 테트라메틸디실라잔, 디비닐테트라메틸디실라잔, 디페닐테트라메틸디실라잔, N-(트리메틸실릴)디에틸아민, 1-(트리메틸실릴)이미다졸, 트리메틸클로로실란, 펜타메틸클로로디실록산, 펜타메틸디실록산, 및 이들의 조합물이 포함되며, 이들에 한정되지 않는다. 그 다음에, 그 투명한 분산용액을, 약 20 ℃와 약 140 ℃ 사이의 범위 내에서, 약 0.5 시간과 약 48 시간의 범위 내의 시간 동안 가열한다. 그 다음에 그 결과물인 혼합물을 여과한다. 만일 예비-분산용액을 캡핑제와 반응시켰다면, 최종 분산용액을 형성하기 위해, 적어도 하나의 경화형 에폭시 모노머를 첨가한다. 최종 농축 분산용액을 형성하기 위해, 경화형 모노머 내에 혼합된 기능화된 콜로이드 실리카의 혼합물을 약 0.5 Torr와 약 250 Torr 사이의 범위 내의 압력에서 농축한다. 이 과정 중에, 용매, 잔류 수분, 캡핑제와 히드록실 기들의 부산물, 잉여 캡핑제, 및 이들의 조합물과 같은, 저 비등점 성분들이 실질적으로 제거된다.
최종 경화형 에폭시 배합물을 형성하기 위해, 최종 농축 분산용액에 경화 촉매를 첨가한다. 경화 촉매는 최종 경화형 에폭시 배합물의 경화를 가속화시킨다. 일반적으로, 최종 경화형 에폭시 배합물의 중량을 기준으로, 약 10 ppm과 약 10 % 사이의 범위에서, 촉매가 존재하게 된다. 경화 촉매의 예로는, 비스(도데실페닐) 요도늄 헥사플루오로안티모네이트, 옥틸옥시페닐 요도늄 헥사플루오로안티모네이트, 페닐 요도늄 헥사플루오로안티모네이트, 비스아릴요도늄 테트라키스(펜타플루오로페닐)보레이트, 트리아릴설포늄 염들, 및 이들의 조합물을 예로 들 수 있는, 비스아릴요도늄 염들과 같은, 오늄 촉매들이 포함되며, 이들에 한정되지 않는다. 바람직하게는, 그 촉매는 비스아릴요도늄 염이다. 선택적으로, 방향족 피나콜들, 벤조인알킬 에테르들, 유기 과산화물들, 및 이들의 조합물과 같은, 유효량의 자유-라디칼 발생제 화합물을 선택적인 시약으로 첨가할 수 있다. 자유 라디칼 발생제 화합물은, 저온에서의 오늄 염의 분해를 용이하게 한다.
선택적으로, 카복실 산-무수물 경화제들과 같은 에폭시 경화제와, 히드록실 부분을 함유하는 유기 화합물을, 경화 촉매와 함께 선택적인 시약으로 존재하게 할 수 있다. 이러한 경우에, 아민들, 알킬-치환된 이미다졸, 이미다졸륨 염들, 포스핀들, 금속 염들, 및 이들의 조합물을 포함하며, 이들에 한정되지 않는, 일반적인 에폭시 경화 촉매들로부터 경화촉매들을 선택할 수도 있다. 적절한 촉매들로는, 트리페닐 포스핀, 알킬-이미다졸, 알루미늄 아세틸 아세토네이트, 및 이들의 조합물이 포함되며, 이들에 한정되지 않는다.
예시적인 무수물 경화제들로는, 메틸헥사히드로프탈산 무수물, 1,2-시클로헥산디카복실산 무수물, 바이시클로[2.2.1]헵타-5-엔-2,3-디카복실산 무수물, 메틸바이시클로[2.2.1] 헵타-5-엔-2,3-디카복실산 무수물, 프탈산 무수물, 파이로멜리트산 디무수물, 헥사히드로프탈산 무수물, 도데세닐숙신산 무수물, 디클로로말레산 무수물, 클로렌드산 무수물, 테트라클로로프탈릭 무수물, 및 그 유사물이 일반적으로 포함된다. 적어도 두 가지 무수물 경화제들을 포함하여 구성되는 조합물들 또한 사용할 수 있다. "Chemistry and Technology of the epoxy resins" B. Ellis (Ed.) Chapman Hall, New York, 1993과 "epoxy resins Chemistry and Technology", C. A. May (Ed.), Marcel Dekker, New York, 2nd edition, 1988에, 이에 대한 예들이 기술되어 있다.
히드록실 부분을 함유하는 유기 화합물들의 예로는, HO-W-OH 구조식을 갖는 디올들이 포함되는데, 이 식에서 W는, C1-C2O 2가 지방족 라디칼, C3-C4O 2가 고리형지방족 라디칼, 또는 C3-C4O 2가 방향족 라디칼이다. 지방족 디올들로는, 에틸렌 글 리콜; 프로필렌 글리콜, 즉, 1,2- 및 1,3-프로필렌 글리콜; 2,2-디메틸-1,3-프로판 디올; 2-에틸,2-메틸,1,3-프로판 디올; 1,3- 및 1,5-펜탄 디올; 디프로필렌 글리콜; 2-메틸-1,5-펜탄 디올; 및1,6-헥산 디올; 트리에틸렌 글리콜; 1,10-데칸 디올 그리고 이들의 혼합물이 예시될 수 있으나, 이들에 한정되지 않는다. 고리형지방족 디올들로는, 1,1-데칼린디메탄올, 2,2-바이시클로옥탄디메탄올; 시스-l,4-시클로헥산디메탄올; 트랜스-1,4-시클로헥산디메탄올; 및 이들의 혼합물을 예시할 수 있으나, 이들에 한정되지 않는다. 하나의 구체예에서, 비스페놀들, 지방족 디올들, 및 고리형지방족 디올들로 구성되는 군으로부터 선택된, 적어도 2가지 디올들의 혼합물을 사용한다.
비스페놀들의 예로는, l,l-비스(4-히드록시페닐)-3,3,5-트리메틸시클로헥산; 2,2-비스(4-히드록시페닐)프로판(일반적으로 비스페놀 A로 알려짐); 2,2-비스(4-히드록시-3,5-디메틸페닐)프로판; 2,4'-디히드록시디페닐메탄; 비스(2-히드록시페닐)메탄; 비스(4-히드록시페닐)메탄; 비스(4-히드록시-5-니트로페닐)메탄; 비스(4-히드록시-2,6-디메틸-3-메톡시페닐)메탄; l,l-비스(4-히드록시페닐) 에탄; l,l-비스(4-히드록시-2-클로로페닐)에탄; 2,2-비스(3-페닐-4-히드록시페닐)프로판; 비스(4-히드록시페닐) 시클로헥실메탄; 2,2-비스(4-히드록시페닐)-1-페닐프로판; 2,2,2',2'-테트라히드로-3,3,3',3'-테트라메틸-l,r-스피로바이[lH-인덴]-6,6'-디올(일반적으로 SBI로 알려짐); 2,2-비스(4-히드록시-3-메틸페닐)프로판 (일반적으로 DMBPC로 알려짐); 레조시놀; 및 C1-C3 알킬-치환된 레조시놀들이 포함된다. 가장 일반적으로, 2,2-비스(4-히드록시페닐)프로판(BPA)를 사용한다. 히드록실 부분을 함유하는 유기 화합물들의 조합물 또한 사용할 수 있다.
위의 조성물의 점도를 낮추기 위해, 반응성 유기 희석제를 또한, 최종 경화형 에 첨가할 수도 있다. 반응성 희석제들의 예로는, 3-에틸-3-히드록시메틸-옥세탄, 도데실글리시딜 에테르, 4-비닐-1-시클로헥산 디에폭사이드, 디(β-(3,4-에폭시시클로헥실)에틸)-테트라메틸디실록산, 및 이들의 조합물이 포함되며, 이들에 한정되지 않는다. 그 배합물의 점도를 낮추기 위해, 비반응성 희석제를 또한, 그 조성물에 첨가할 수도 있다. 비반응성 희석제들의 예로는, 톨루엔, 에틸 아세테이트, 부틸 아세테이트, 1-메톡시 프로필 아세테이트, 에틸렌 글리콜, 디메틸 에테르, 및 이들의 조합물이 포함되며, 이들에 한정되지는 않는다.
상술한 바와 같이, 경화형 유동성 열전도 재료는 적어도 하나의 충전제를 포함하여 구성될 수 있다. 적절한 충전제들로는, 예를 들어, 용융 실리카, 흄드 실리카, 콜로이드 실리카, 질화 붕소, 질화 알루미늄, 질화 규소, 고령토, 석영 파우더, 카본 블랙, 알루미늄, 알루미나, 구리, 은, 금, 백금, 팔라듐, 베릴륨, 붕소, 로듐, 니켈, 코발트, 철, 몰리브덴, 주석, 납, 크롬, 아연, 마그네슘, 텅스텐, 비스무트, 카드뮴, 갈륨, 인듐, 수은, 안티몬, 스칸듐, 폴로늄, 산화 안티몬, 산화 철, 산화 아연, 산화 니켈, 산화 은 및 이들의 조합물이 포함된다. 충전제가 존재한다면, 그 충전제는 일반적으로, 배합물의 총 중량을 기준으로, 약 10 중량 %와 약 95 중량 % 사이의 범위 내에 존재한다. 보다 일반적으로는, 그 충전제는, 경화형 폴리머 보강 물질의 총 중량을 기준으로, 약 20 중량 %와 약 85 중량 %의 사이 의 범위 내에 존재한다.
경화형 유동성 열전도 재료는 유연제 성분을 더 포함하여 구성될 수도 있다. 유연제들은 경화된 물질의 유연성을 증가시키기 위해 사용된다. 유연제를 선택하면, 최종 장치 내에서 더 큰 응력에 대한 완화 여력을 갖게 되어, 균열과 같은 고장을 예방할 수 있게 된다. 예시적인 유연제로는, Dow Chemical Co., Midland, MI 회사로부터 구할 수 있는, D.E.R 732 제품이 있다.
경화형 유동성 열전도 재료는, 경화형 폴리머 보강 물질의 총중량을 기준으로, 약 0.01 중량 %와 약 2 %의 범위 내의, 유효량으로 사용되는, 오메가-아미노프로필트리메톡시실란, 3-글리시독시프로필트리메톡시실란, 비스(트리메톡시실릴프로필)푸마레이트, 및 이들의 조합물을 예로 들 수 있는, 트리알콕시유기실란들과 같은, 접착 촉진제들을 더 포함하여 구성될 수도 있다.
폴리머 보강 물질의 중량에 대비하여, 약 0.5 중량 %와 약 20 중량 %의 범위 내에서 난연제들을 선택적으로 사용할 수 있다. 난연제들의 예로는, 포스포르아미드들, 트리페닐 포스페이트(TPP), 레조시놀 디포스페이트(RDP), 비스페놀-A-디스포스페이트(BPA-DP), 유기 포스핀 산화물들, 할로겐화된 에폭시 레진, 산화 금속 , 수산화 금속들, 및 이들의 조합물이 포함된다.
경화형 유동성 열전도 재료를, 그 성분들을 수작업으로 혼합하여 제조할 수도 있지만, 또한 반죽 믹서(dough mixers), 체인 캔 믹서(chain can mixers), 유성 믹서(planetary mixers), 2축 압축기, 롤 밀 및 그 유사물과 같은, 일반적인 혼합 장치를 사용하여 제조할 수도 있다. 이 블렌딩을 회분식, 연속식, 준연속식 방식으 로 수행할 수 있다.
본 발명의 하나의 구체예에서, 경화형 유동성 열전도 재료는, 주위 온도에서, 약 20 cp 내지 약 5000 cp의 점도를 갖는 액체이다. 본 발명의 다른 구체예에서, 경화형 유동성 열전도 재료는, 약 25 cp 내지 약 3000 cp의 점도를 갖는 액체이다. 본 발명의 또 다른 구체예에서, 경화형 유동성 열전도 재료는, 주위 온도에서, 약 50 cp 내지 약 1000 cp의 점도를 갖는 액체이다.
원하는 표면을 경화형 유동성 열전도 재료로 코팅하는 것은, 이 분야의 일반적인 기술자에게 공지된 여하한 방법을 사용하여 성취할 수 있다. 이와 같은 방법들로는, 분사(dispensing), 프린팅, 스크린 프린팅, 및 이들의 조합이 포함되며, 이들에 한정되지 않는다. 상술한 테크닉들을 이용하여 원하는 대로 패턴들을 그 표면 위에 형성할 수도 있다. 하나의 구체예에서, 경화형 유동성 열전도 재료를 표면에 도포하고, 그 후에 부분적으로 경화시킨다("B-상태화시킨다"). 하나의 구체예에서, 무-용매 경화형 유동성 열전도 재료의 부분 경화는 가열에 의해(열 경화) 이뤄질 수 있다. 무-용매 경화형 유동성 열전도 재료가 바람직할 수도 있는데, 이는 일반적으로 이러한 물질의 경화가, 비록 열적인 업그레이드 사이클은 필요로 하지만, 진공 환경을 필요로 하지 않는다는 점에서 그러하다. 다른 일반적인 경화 방법으로는, 진공 증착법(vacumm evaporation), 방사선(radiation) 경화법, UV 광 경화법, 마이크로파 경화법, 이들의 조합 및 유사 방법이 포함된다. 경화형 유동성 열전도 재료를 부분 경화("B-상태화")시키는 방법은, 약 760 Torr 내지 약 1 mtorr의 범위 내의, 더 일반적으로는 약 200 Torr 내지 1 Torr의 범위 내의 진공 하에서, 약 10 ℃ 내지 약 250 ℃의 범위 내의, 더 일반적으로는 약 20 ℃ 내지 약 225 ℃의 범위 내의 온도로 가열하는 것이다. 덧붙여, 부분 경화(B-상태화)는 일반적으로, 약 30 초와 약 5 시간 사이의 범위 내, 그리고 더 일반적으로는 약 90 초와 약 30 분 사이의 범위 내의 시간에 걸쳐 일어난다. B-상태화(부분 경화)는 일반적으로, B-상태화 전의 동일한 물질에 비해 흐름 저항이 더 큰, "B-상태화된" 경화형 유동성 열전도 재료를 만든다. 사용된 입상 물질에 따라, B-상태화로 인해 경화형 유동성 열전도 재료가 굳게 될 수도 있고, 또는 단순히 그 물질의 점도가 증가하게 될 수도 있다.
본 발명의 하나의 구체예에서, 적어도 하나의 전기적 인터커넥트에 의해 반도체 칩에 결합된 기판에 코팅된 열발산 소자를 결합시킬 때, 경화형 유동성 열전도 재료가 반도체 칩을 완전히 둘러싸는 형태의 전기적 구조체가 형성될 정도로 충분한 양의 경화형 유동성 열전도 재료로, 열발산 소자의 일부분을 코팅한다. 상술한 바와 같이, 기판, 반도체 칩, 적어도 하나의 전기적 인터커넥트 및 층간 구역을 포함하여 구성되는 어셈블리에, 열발산 소자 또는 열발산 소자를 포함하여 구성되는 어셈블리를 결합시킬 때, 전기적 구조체가 형성된다.
다른 구체예에서, 경화형 유동성 열전도 재료를 층간 구역을 충전시키기 위해 사용하고(즉, 언더필로 도포하고), 그리고 그 후에 반도체 칩의 노출된 면 위에 동일한 경화형 유동성 열전도 재료를 코팅한다.
경화형 유동성 열전도 재료의 경화를, 독립적인 B-상태화 단계를 포함하거나 또는 포함하지 않고 수행할 수도 있다. 일반적으로, 경화 과정에서, 완전한 어셈블 리(즉, 전기적 구조체)를 적어도 하나 이상의 경화 단계에 노출시킨다. 일반적인 경화 방법들로는, 열 경화법, UV 광 경화법, 방사선 경화법, 마이크로파 경화법, 이들의 조합 및 유사 방법이 포함된다. 적절한 경화 조건들은, 하나의 구체예에서, 약 10 ℃ 내지 약 250 ℃의 범위, 다른 구체예에서, 약 20 ℃ 내지 약 225 ℃의 범위 내의 온도에서 가열하는 것을 포함하여 구성된다. 예를 들어, 약 760 Torr 내지 약 1 mtorr의 범위 내의 진공 하에서 가열을 수행할 수 있다. 하나의 구체예에서, 약 200 Torr 내지 1 Torr의 범위 내의 진공 하에서 가열함으로써 경화가 이뤄진다. 하나의 구체예에서, 약 30 초와 약 5 시간 사이의 범위 내의 시간 동안 경화가 이뤄진다. 특정한 구체예에서, 경화 시간은 약 90 초와 약 30 분 사이의 범위 내이다.
하나의 구체예에서, 본 발명에 의해 제공되는 전자 장치가, 경화된 열전도 재료와, 적어도 하나의 전기적 인터커넥트에 의해 반도체 칩에 연결되는 기판과, 기판, 반도체 칩 및 적어도 하나의 전기적 인터커넥트에 의해 구획되는 층간 구역과, 그리고 기판과는 반대쪽의 반도체 칩 표면 위에 배치되는 열발산 소자를 포함하여 구성된다. 열발산 소자는 경화된 열전도 재료에 의해 반도체 칩과 접촉하고 있다. 하나의 구체예에서, 경화된 열전도 재료가 반도체 칩을 전부 둘러싸고 있고, 그리고 또한 층간 구역을 완전히 채우고 있다. 그리하여, 경화된 열전도 재료가 열계면 재료 및 언더필 재료 모두로서 기능하게 된다. 다른 구체예에서, 경화된 열전도 재료가 반도체 칩을 전부 둘러싸고 있지만, 층간 구역을 불완전하게 충전하고 있다.
본 발명의 다른 하나의 구체예에서, 전자 장치가, 경화된 열전도 재료와, 적어도 하나의 전기적 인터커넥트에 의해 WLCSP에 연결되는 기판과, 기판, WLCSP 및 전기적 인터커넥트로 구획되는 층간 구역과, 그리고 기판과는 반대쪽의 WLCSP 표면에 배치되는 열발산 소자를 포함하여 구성된다. 열발산 소자는 경화된 열전도 재료에 의해 WLCSP와 접촉하고 있다. 하나의 구체예에서, 열전도 재료가, WLCSP를 전부 둘러싸고 있고, 그리고 층간 구역을 부분적으로 충전하고 있다. 다른 구체예에서, 열전도 재료가, WLCSP를 단지 부분적으로만 둘러싸고 있고, 그리고 층간 구역을 완전히 충전하거나 또는 단지 부분적으로만 충전하고 있다.
경화 단계 후에 얻어지는, 전자 장치 내의 층간 구역의 두께를 틈 높이(gap height)라고 부른다. 틈 높이는, 기판 패드의 기하학적 구조, 전기적 인터커넥트의 치수, 솔더 볼의 조성물, 솔더 마스크의 치수, 어셈블리 파라미터들, 및 경화 조건들과 같은 인자들에 의존하게 될 것이다.
열발산 소자와 반도체 칩(또는 WLCSP) 사이의 영역의 두께를 접합 두께(Bond-Line Thickness, "BLT")라고 부른다. BLT 또한, 경화형 유동성 열전도 재료의 조성을 달리 함으로써 조절될 수도 있다.
실시예들
알루미늄을 Atlantic Equipment Engineers, Bergenfield, NJ 회사로부터 얻었다. 알루미나를 Denka Corp., New York, NY 회사로부터 얻었다. 에폭시 크레졸 노볼락(ECN)을 Sumitomo Chemical Co. Ltd., Tokyo, Japan 회사로부터 얻었다. 상품명이 Epon 826인, 비스페놀-A 기재의 디에폭사이드를 Resolution Performance Products, Pueblo, CO. 회사로부터 얻었다. 타마놀을 Schenectady International, Schenectady, NY. 회사로부터 얻었다. l-메톡시-2-프로판올 및 N-메틸이미다졸을 Sigma-Aldrich, USA 회사로부터 얻었다.
플립 칩 조립
높은 유리 전이 온도(Tg)를 나타내는, 유리-강화 FR-4 기판 위에 플립 칩 장치를 조립하였다. 그 플립 칩은, 4 밀리-인치의 높이와 183 ℃의 용융점을 나타내는, 표준적인 공융 주석-납(63Sn/37Pb)의 솔더 범프들을 가진 규소 장치였다. 플립 칩 장치는 88 입력부/출력부(I/Os) 및 8 밀리-인치의 핏치를 가졌다. 장치 위의 패시베이션 레이어는 질화 규소였다. 신뢰성 테스트 중의 저항과 고장의 점검을 용이하게 하기 위해, 플립 칩 다이들은 데이지 체인 방식으로 연결되었다. 무세척 점착성 플럭스(no clean tacky flux)와 주석-납 솔더 리플로우 프로파일(solder reflow profile)을 이용하여, 기판 위의 구리 패드들 위에 플립 칩을 조립했다. 높이가 2 밀리-인치인 솔더 인터커넥트들을 규소 장치와 기판 사이에 형성했다.
경화형 유동성 열전도 재료의 도포
니켈 매트로 가공된 구리 열발산 소자 위에 20 밀리그램의 경화형 유동성 열전도 재료를 하프 디스펜스(half dispense) 패턴으로 분사(dispense)했다. 그 다음에 그 열전도 재료를 B-상태화시켰다. B-상태의 열전도 재료는 분사된 형태로 유지되었다.
전자 장치의 제작
B-상태의 열전도 재료가 도포된 열발산 소자를 플립 칩 어셈블리의 뒤쪽 면 위에 놓고, 1 파운드의 힘을 가지는 금속 클립을 사용하여 열발산 소자와 플립 칩 어셈블리를 함께 지지했다. 전체 어셈블리를 히트 스프래더 및 클립과 함께 40 분 동안 150 ℃의 등온 오븐 속에 넣었다. 이러한 경화 조건들 하에서, B-상태 열전도 재료가 흘러서, 히트 스프레드(heat spreader)와 플립 칩의 뒤쪽 면 사이의 공간을 채웠다. B-상태의 열전도 재료는 또한 플립 칩 장치의 가장자리를 따라 플립 칩 장치의 밑으로 흘러 내려서, 경화된 언더필 층을 형성했다.
장치들의 특성 측정
열 저항 측정용 샘플 준비
열전도 재료를 B-상태화시키고, 8 밀리미터 x 8 밀리미터 크기의 규소 및 구리 시편(coupon)들 사이에 모았다. 경화된 샘플을 얻기 위해, 이 어셈블리를 경화 조건들에 노출시켰다. 조립 단계 전에, 각 시편의 두께를 다섯 군데의 다른 위치에서 측정했다. 그 레이어의 접합 두께를 구하기 위해, 경화되고 조립된 장치 두께에서 그 시편의 두께를 감산했다. 그 다음에, 레이저 플래시 열확산율 측정기에 놓기 전에, 이 어셈블리를 흑연 박막으로 코팅했다.
열확산율 측정기와 열저항 측정
현장에서 열확산율 및 열전도도를 측정하기 위해, ASTM E-1461 및 "Measurements of Adhesive Bondline Effective Thermal Conductivity and Thermal Resistance Using the Laser Flash Method", Campbell, Robert C, Smith, Stephen E. and Dietz, Raymond L., 15th IEEE Semi-Therm Symposium, 1999, 83-97,에 기술된 원리에 의해 작동되는, 레이저 플래시 측정기(Netzsch Instruments, Microflash 300)를 사용했다. 온도를 25 ℃로 유지했다. 경화된 열전도 재료 레이어의 열전도도 및 열저항을 결정하기 위해, 위의 Microflash 측정기와 함께 제공된 매크로 소프트웨어를 사용했다. 이러한 방법을 사용하여 결정된 경화된 열전도 재료의 레이어의 열저항에는, 경화된 열전도 재료의 벌크(고유) 열저항 및 열전도 재료-기판 인터페이스에서의 접촉 열저항이 포함된다. 이 열저항 값은, 경화된 열전도 재료의 현장 성능을 가장 잘 나타낸다.
접착 강도의 측정
20 킬로그램의 로드셀을 갖춘, Dage 모델 22 마이크로테스터를 사용하여 수행된, 다이 전단응력 실험으로, 경화된 열전도 재료의 접착 특성을 측정했다. 경화형 유동성 열전도 재료를, 4 밀리미터 x 4 밀리미터 반도체 칩 위에서 B-상태화시켰고, 그 다음에 솔더 마스크로 커버된 FR-4 기판들 위에 모아서 경화시켰다. 고정 집게(Gripping fixture)로 기판을 하나의 위치에 고정했다. Dage 마이크로테스터 위의 전단 앤빌(shear anvil)의 움직임을 x, y, 및 z 방향으로 면밀히 조절했다. 현미경을 이용하여, 다이의 가장자리와 접촉하도록 전단 앤빌을 위치시키고, 다이가 파손되거나 기판/시편으로부터 분리될 때까지 균일한 힘을 가했다. 반도체 칩을 기판으로부터 전단시키기 위해 필요한 하중을 전단 면적으로 나누어, 다이 전단 강도를 구했다.
신뢰성 성능 시험
시험 대상 시스템의 성능을 평가하기 위해, 가속 신뢰성 테스트법을 사용했다. 공대공(air-to-air) 열충격 테스트에서, 샘플들을, 0 ℃와 100 ℃ 또는 -50과 150℃의 온도 극단 값에 (사이클마다 10 분씩) 노출시켰다. 신뢰성 테스트의 전후에 걸쳐 경화된 열전도 층의 열저항을 측정했다. 데이지 체인 방식으로 연결된 플립 칩 다이를 사용해서 신뢰성 사이클링을 하면서, 플립 칩 솔더 결합부들의 열저항을 또한 측정했다.
표 1에, 전자 장치들을 형성하기 위한 방법에 사용된, 경화형 유동성 열전도 재료의 조성물들을 표시했다. 표 2에, 장치들의 성능에 대한 특성 표시 결과를 표시했다.
경화형 유동성 열전도 재료의 조성물들
샘플＃ 성분의 중량 %
에폭시 크레졸 노볼락 EPON 826 타만올 1-메톡시-2-프로판올 충전제
1 33.97 28.03 19.57 18.43 없음
2 10.19 8.41 5.87 5.53 알루미늄 70%
3 10.19 8.41 5.87 5.53 알루미나 70%
다양한 경화형 유동성 열전도 재료 조성물들을 사용하여 준비된, 플립 칩 어셈블리의 다양한 파라미터들에 대한 측정 결과
샘플＃ BLT, μm 접착 강도, psi 열팽창 계수, ppm/C 전이 온도, ℃ 열 성능, mm2 K/W 솔더 결합부 신뢰성, 파괴시까지의 사이클
비교1 - - - - 2502,3
1 18±2.9 5400±2200 60 163 85 ＞2502,3
2 22.3±1 7900±950 51 128 25 7502
3 47±4.5 6850±1850 38 107 56 7502
1. 비교 샘플은, 여하한 언더필 또는 열계면 재료도 포함하지 않은, 어셈블리임.
2. 약 0 ℃ 내지 약 100 ℃의 온도 범위에서 테스트가 수행됨.
3. 약 -50 ℃ 내지 약 150 ℃의 온도 범위에서 테스트가 수행됨.
표 2에 표시한 결과들은, 테스트 된 플립 칩 어셈블리들의 강력한 솔더 결합부 신뢰성에 의해 입증된 것과 같이, 전자 장치들 내에 사용할 수 있는 전기적 구조체들을 제공함에 있어서, 본 발명에 의한 방법이 효과적임을 보여 준다.
본 명세서에 본 발명의 특정 측면들만을 예시하고 기술하였는 바, 이 분야의 당업자들은 본 발명에 대해 많은 수정과 변화를 착상할 수 있을 것이다. 그러므로, 첨부한 청구 항들이, 본 발명의 진정한 정신에 속하는, 위의 수정과 변화를 모두 포괄하려 하는 것임을 이해하여야 할 것이다.

Claims (23)

  1. (A) 적어도 하나의 전기적 인터커넥트에 의해 하나의 반도체 칩에 연결된 하나의 기판을 제공하는 단계와(상기 기판 및 반도체 칩 및 적어도 하나의 전기적 인터커넥트는 하나의 층간 구역을 구획함);
    (B) 하나의 코팅된 열발산 소자를 제공하기 위해, 하나의 열발산 소자의 미리 정해진 부분을 하나의 경화형 유동성 열전도 재료로 코팅하는 단계와;
    (C) 적어도 하나의 전기적 인터커넥트에 의해 하나의 반도체 칩에 연결된 하나의 기판과 하나의 열발산 소자를 포함하여 구성되고, 상기 기판과 전기적 인터커넥트 및 반도체 칩에 의해 구획된 하나의 층간 구역을 포함하여 구성되는 하나의 전기적 구조체를 제공하기 위해, 상기 코팅된 열발산 소자를 상기 반도체 칩과 결합시키고; 그리고, 그에 따라 상기 경화형 유동성 열전도 재료로 하여금 상기 층간 구역의 적어도 일부분을 채우도록 하고, 이어서 상기 경화형 유동성 열전도 재료를 경화시키는 단계;를 포함하여 구성되는, 전자 장치의 제조 방법.
  2. 제1항에 있어서, 상기 경화형 유동성 열전도 재료를 B-상태화시키는 단계를 더 포함하여 구성되는, 전자 장치의 제조 방법.
  3. 제2항에 있어서, 상기 B-상태화시키는 단계가, 약 50 ℃ 내지 약 250 ℃의 범위 내의 온도로 가열하는 것을 포함하여 구성되는, 전자 장치의 제조 방법.
  4. 제2항에 있어서, 상기 B-상태화시키는 단계가, 약 25 Torr 내지 약 250 Torr의 범위 내의 진공을 도입하는 것을 포함하여 구성되는, 전자 장치의 제조 방법.
  5. 제1항에 있어서, 상기 경화형 유동성 열전도 재료가, 용융 실리카, 흄드 실리카, 콜로이드 실리카, 알루미늄, 알루미나, 질화 붕소, 질화 알루미늄, 질화 규소, 고령토, 석영 파우더, 카본 블랙, 알루미늄, 알루미나, 구리, 은, 금, 백금, 팔라듐, 붕소, 베릴륨, 로듐, 니켈, 코발트, 철, 몰리브덴, 주석, 납, 크롬, 아연, 마그네슘, 텅스텐, 비스무트, 카드뮴, 갈륨, 인듐, 수은, 안티몬, 스칸듐, 폴로늄, 산화 안티몬, 산화 철, 산화 아연, 산화 니켈, 산화 은 및 이들의 조합물로 구성되는 군으로부터 선택되는 하나의 충전제를 포함하여 구성되는, 전자 장치의 제조 방법.
  6. 제1항에 있어서, 상기 경화형 유동성 열전도 재료가, 하나의 에폭시 레진을 포함하여 구성되는, 전자 장치의 제조 방법.
  7. 제1항에 있어서, 상기 경화 단계가, 약 50 ℃ 내지 약 250 ℃의 범위 내의 온도로 가열하는 것을 포함하여 구성되는, 전자 장치의 제조 방법.
  8. 제1항의 방법에 의해 제조된, 전자 장치.
  9. (A) 하나의 기판과;
    (B) 적어도 하나의 전기적 인터커넥트에 의해 상기 기판에 연결된 하나의 반도체 칩과(상기 기판 및 반도체 칩 및 적어도 하나의 전기적 인터커넥트는 하나의 층간 구역을 구획함);
    (C) 하나의 열발산 소자와; 그리고
    (D) 상기 열발산 소자와 상기 반도체 칩 사이에 하나의 열계면층을 형성하고, 또한 상기 층간 구역의 적어도 일부분을 차지하는 하나의 경화된 열전도 재료;를 포함하여 구성되는, 열발산 소자를 기판에 결합시키는 경화된 열전도 재료 외의 실란트 물질이 실질적으로 없는, 전자 장치.
  10. 제9항에 있어서, 상기 열전도 재료가, 또한 하나의 보강 물질인, 전자 장치 구조체.
  11. 제9항에 있어서, 상기 열전도 재료가, 하나의 B-상태의 물질인, 전자 장치 구조체.
  12. 제9항에 있어서, 상기 열전도 재료가, 전부 경화되는, 전자 장치 구조체.
  13. 제9항에 있어서, 상기 열전도 재료가, 하나의 에폭시 화합물로부터 유도되 는, 전자 장치 구조체.
  14. (A) 적어도 하나의 전기적 인터커넥트에 의해 하나의 반도체 칩에 연결된 하나의 기판을 제공하는 단계와(상기 기판 및 반도체 칩 및 적어도 하나의 전기적 인터커넥트는 하나의 층간 구역을 구획함);
    (B) 상기 층간 구역의 적어도 일부분을 하나의 경화형 유동성 열전도 재료로 채우는 단계와;
    (C) 상기 반도체 칩의 미리 정해진 부분을 코팅하는 단계와;
    (D) 하나의 열발산 소자에 (A)-(C) 단계들에 의해 형성된 하나의 구조체를 결합시키는 단계와; 그리고
    (E) 상기 경화형 유동성 열전도 재료를 경화시키는 단계;를 포함하여 구성되는, 열발산 소자를 기판에 결합시키는 경화된 열전도 재료 외의 실란트 물질이 실질적으로 없는, 전자 장치의 제조 방법.
  15. 제14항에 있어서, 상기 경화형 유동성 열전도 재료를 B-상태화시키는 단계를 더 포함하여 구성되는, 전자 장치의 제조 방법.
  16. 제15항에 있어서, 상기 B-상태화시키는 단계가, 약 50 ℃ 내지 약 250 ℃의 범위 내의 온도로 가열하는 것을 포함하여 구성되는, 전자 장치의 제조 방법.
  17. 제15항에 있어서, 상기 B-상태화시키는 단계가, 약 25 Torr 내지 약 250 Torr의 범위 내의 진공을 도입하는 것을 포함하여 구성되는, 전자 장치의 제조 방법.
  18. 제14항에 있어서, 상기 경화형 유동성 열전도 재료가, 용융 실리카, 흄드 실리카, 콜로이드 실리카, 알루미늄, 알루미나, 질화 붕소, 질화 알루미늄, 질화 규소, 고령토, 석영 파우더, 카본 블랙, 알루미늄, 알루미나, 구리, 은, 금, 백금, 팔라듐, 붕소, 베릴륨, 로듐, 니켈, 코발트, 철, 몰리브덴, 주석, 납, 크롬, 아연, 마그네슘, 텅스텐, 비스무트, 카드뮴, 갈륨, 인듐, 수은, 안티몬, 스칸듐, 폴로늄, 산화 안티몬, 산화 철, 산화 아연, 산화 니켈, 산화 은 및 이들의 조합물로 구성되는 군으로부터 선택되는 하나의 충전제를 포함하여 구성되는, 전자 장치의 제조 방법.
  19. 제14항에 있어서, 상기 경화형 유동성 열전도 재료가 하나의 에폭시 레진을 포함하여 구성되는, 전자 장치의 제조 방법.
  20. 제14항에 있어서, 상기 경화 단계가, 약 50 ℃ 내지 약 250 ℃의 범위 내의 온도로 가열하는 것을 포함하여 구성되는, 전자 장치의 제조 방법.
  21. (A) 적어도 하나의 전기적 인터커넥트에 의해 하나의 반도체 칩에 연결된 하 나의 기판을 제공하는 단계와(상기 기판 및 반도체 칩 및 적어도 하나의 전기적 인터커넥트는 하나의 층간 구역을 구획함);
    (B) 하나의 코팅된 열발산 소자를 제공하기 위해, 하나의 열발산 소자의 미리 정해진 부분을 하나의 경화형 유동성 열전도 재료로 코팅하는 단계와;
    (C) 적어도 하나의 전기적 인터커넥트에 의해 하나의 반도체 칩에 연결된 하나의 기판과 하나의 열발산 소자를 포함하여 구성되고, 상기 기판과 전기적 인터커넥트 및 반도체 칩에 의해 구획된 하나의 층간 구역을 포함하여 구성되는 하나의 전기적 구조체를 제공하기 위해, 상기 코팅된 열발산 소자를 상기 반도체 칩과 결합시키고; 그리고, 그에 따라 상기 경화형 유동성 열전도 재료로 하여금 상기 층간 구역의 적어도 일부분을 채우도록 하고, 이어서 상기 경화형 유동성 열전도 재료를 경화시키는 단계;를 포함하여 구성되는 방법에 의해 제조되는 전자 장치를 적어도 하나 이상 포함하여 구성되는, 시스템.
  22. (A) 하나의 기판과;
    (B) 적어도 하나의 전기적 인터커넥트에 의해 상기 기판에 연결된 하나의 반도체 칩과(상기 기판 및 반도체 칩 및 적어도 하나의 전기적 인터커넥트는 하나의 층간 구역을 구획함);
    (C) 하나의 열발산 소자와; 그리고
    (D) 상기 열발산 소자와 상기 반도체 칩 사이에 하나의 열계면층을 형성하고, 또한 상기 층간 구역의 적어도 일부분을 차지하는 하나의 경화된 열전도 재료 를 포함하여 구성되는, 열발산 소자를 기판에 결합시키는 경화된 열전도 재료 외의 다른 실란트 물질이 실질적으로 없는, 전자 장치를 적어도 하나 이상 포함하여 구성되는, 시스템.
  23. (A) 적어도 하나의 전기적 인터커넥트에 의해 하나의 반도체 칩에 연결된 하나의 기판을 제공하는 단계와(상기 기판 및 반도체 칩 및 적어도 하나의 전기적 인터커넥트는 하나의 층간 구역을 구획함);
    (B) 상기 층간 구역의 적어도 일부분을 하나의 경화형 유동성 열전도 재료로 채우는 단계와;
    (C) 상기 반도체 칩의 미리 정해진 부분을 코팅하는 단계와;
    (D) 하나의 열발산 소자에 (A)-(C) 단계들에 의해 형성된 하나의 구조체를 결합시키는 단계와; 그리고
    (E) 상기 경화형 유동성 열전도 재료를 경화시키는 단계;를 포함하여 구성되는, 열발산 소자를 기판에 결합시키는 경화된 열전도 재료 외의 다른 실란트 물질이 실질적으로 없는, 전자 장치를 제조하는 방법에 의해 제조된 전자 장치를 적어도 하나 이상 포함하여 구성되는, 시스템.
KR1020087000436A 2005-06-07 2006-05-25 전자 장치의 제조 방법 KR20080019275A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/146,838 2005-06-07
US11/146,838 US20060275952A1 (en) 2005-06-07 2005-06-07 Method for making electronic devices

Publications (1)

Publication Number Publication Date
KR20080019275A true KR20080019275A (ko) 2008-03-03

Family

ID=37026985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087000436A KR20080019275A (ko) 2005-06-07 2006-05-25 전자 장치의 제조 방법

Country Status (8)

Country Link
US (1) US20060275952A1 (ko)
EP (1) EP1900019A2 (ko)
JP (1) JP2008543109A (ko)
KR (1) KR20080019275A (ko)
CN (1) CN101238563A (ko)
CA (1) CA2611304A1 (ko)
MX (1) MX2007015412A (ko)
WO (1) WO2006132822A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120094158A (ko) * 2009-09-14 2012-08-23 나믹스 가부시끼가이샤 고밀도 배선 플립 칩용 언더필

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446407B2 (en) * 2005-08-31 2008-11-04 Chipmos Technologies Inc. Chip package structure
US20070152325A1 (en) * 2005-12-30 2007-07-05 Intel Corporation Chip package dielectric sheet for body-biasing
KR100941684B1 (ko) 2007-08-30 2010-02-12 한국표준과학연구원 Ｐｍｎ-ｐｔ 압전 단결정을 이용한 고감쇠 재료 비파괴검사용 초음파 탐촉자
US7923846B2 (en) * 2007-11-16 2011-04-12 Stats Chippac Ltd. Integrated circuit package-in-package system with wire-in-film encapsulant
US8258015B2 (en) * 2008-02-22 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with penetrable film adhesive
US20090218682A1 (en) * 2008-03-03 2009-09-03 Nils Lundberg Semiconductor chip
US7989269B2 (en) * 2008-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor package with penetrable encapsulant joining semiconductor die and method thereof
US7629203B2 (en) * 2008-03-31 2009-12-08 Intel Corporation Thermal interface material for combined reflow
US8138590B2 (en) * 2008-06-20 2012-03-20 Stats Chippac Ltd. Integrated circuit package system with wire-in-film encapsulation
US8304869B2 (en) * 2008-08-01 2012-11-06 Stats Chippac Ltd. Fan-in interposer on lead frame for an integrated circuit package on package system
JP2010251625A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置、及び半導体装置の製造方法
CN101547558B (zh) * 2009-04-21 2011-04-13 无锡宏仁电子材料科技有限公司 一种覆铜箔基板及其制备方法
JP5698500B2 (ja) * 2009-11-23 2015-04-08 ダウ グローバル テクノロジーズ エルエルシー アンダーフィル用途のためのエポキシ樹脂配合物
US8293049B2 (en) * 2009-12-02 2012-10-23 The Goodyear Tire & Rubber Company Tire sealant and tire with sealant containing silica and balanced organoperoxide depolymerized butyl rubber
US8232643B2 (en) 2010-02-11 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Lead free solder interconnections for integrated circuits
US20110215450A1 (en) * 2010-03-05 2011-09-08 Chi Heejo Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8482115B2 (en) 2010-05-27 2013-07-09 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
US20110315916A1 (en) * 2010-06-29 2011-12-29 Dow Global Technologies Inc. Curable composition
US8080445B1 (en) 2010-09-07 2011-12-20 Stats Chippac, Ltd. Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
US8378477B2 (en) 2010-09-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with film encapsulation and method of manufacture thereof
CN101965121A (zh) * 2010-10-09 2011-02-02 肖方一 一种发热元件的导热结构的制备方法及该导热结构
US8546193B2 (en) 2010-11-02 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming penetrable film encapsulant around semiconductor die and interconnect structure
JP5638924B2 (ja) * 2010-11-29 2014-12-10 ローム株式会社 有機発光素子
US8070046B1 (en) * 2010-12-02 2011-12-06 Rohm And Haas Electronic Materials Llc Amine flux composition and method of soldering
US8070045B1 (en) * 2010-12-02 2011-12-06 Rohm And Haas Electronic Materials Llc Curable amine flux composition and method of soldering
KR101126644B1 (ko) 2011-12-02 2012-03-26 (주) 유에스텍 에폭시 복합재료
JP5958136B2 (ja) * 2012-07-19 2016-07-27 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
US8796049B2 (en) 2012-07-30 2014-08-05 International Business Machines Corporation Underfill adhesion measurements at a microscopic scale
JP5998033B2 (ja) * 2012-12-07 2016-09-28 株式会社ジェイデバイス 半導体装置及びその製造方法
US20150279431A1 (en) 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
KR101630769B1 (ko) 2014-06-24 2016-06-16 매그나칩 반도체 유한회사 방열 반도체 칩 패키지 및 그 제조 방법
CN107548223A (zh) * 2016-06-24 2018-01-05 苏州天脉导热科技有限公司 一种bga与pcb板的安装方法
CN106145904A (zh) * 2016-07-06 2016-11-23 安徽智博新材料科技有限公司 一种耐腐蚀复合陶瓷导热材料及其制备方法
CN106145903A (zh) * 2016-07-06 2016-11-23 安徽智博新材料科技有限公司 一种柔性复合陶瓷导热材料及其制备方法
CN106187164A (zh) * 2016-07-06 2016-12-07 安徽智博新材料科技有限公司 一种自发热陶瓷导热材料及其制备方法
CN106187113A (zh) * 2016-07-06 2016-12-07 安徽智博新材料科技有限公司 一种阻燃陶瓷导热材料及其制备方法
CN106449551B (zh) * 2016-11-24 2020-06-19 苏州晶方半导体科技股份有限公司 半导体结构及其形成方法、封装结构及其形成方法
CN106764576B (zh) * 2016-11-28 2019-11-22 宁波市柯玛士太阳能科技有限公司 一种照明手电筒
CN107167020B (zh) * 2017-06-05 2023-08-11 深圳市鸿富诚新材料股份有限公司 一体式散热片的制造模具及制造方法
CN107369662B (zh) * 2017-06-19 2020-11-24 北京嘉楠捷思信息技术有限公司 一种散热装置
CN107995712A (zh) * 2017-12-08 2018-05-04 北京弗圣威尔科技有限公司 无线供电加热装置与加热方法及放置物和其制备方法
CN110392512A (zh) * 2018-04-16 2019-10-29 富泰华工业（深圳）有限公司 电子设备的主板散热系统
CN109370493B (zh) * 2018-09-18 2021-04-02 中国科学院深圳先进技术研究院 一种热界面材料及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
JP2000058709A (ja) * 1998-08-17 2000-02-25 Nec Corp 突起電極構造および突起電極形成方法
KR20010090354A (ko) * 1999-03-26 2001-10-18 가나이 쓰토무 반도체 모듈 및 그 실장 방법
JP2001339012A (ja) * 2000-05-30 2001-12-07 Nec Kyushu Ltd 半導体装置およびその製造方法
US6578755B1 (en) * 2000-09-22 2003-06-17 Flip Chip Technologies, L.L.C. Polymer collar for solder bumps
US6586279B1 (en) * 2000-11-17 2003-07-01 Sun Microsystems, Inc. Method of integrating a heat spreader and a semiconductor, and package formed thereby
US6501171B2 (en) * 2001-01-30 2002-12-31 International Business Machines Corporation Flip chip package with improved cap design and process for making thereof
US6590292B1 (en) * 2001-06-01 2003-07-08 Lsi Logic Corporation Thermal and mechanical attachment of a heatspreader to a flip-chip integrated circuit structure using underfill
US20040101688A1 (en) * 2002-11-22 2004-05-27 Slawomir Rubinsztajn Curable epoxy compositions, methods and articles made therefrom
US20050048291A1 (en) * 2003-08-14 2005-03-03 General Electric Company Nano-filled composite materials with exceptionally high glass transition temperature

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120094158A (ko) * 2009-09-14 2012-08-23 나믹스 가부시끼가이샤 고밀도 배선 플립 칩용 언더필

Also Published As

Publication number Publication date
EP1900019A2 (en) 2008-03-19
MX2007015412A (es) 2008-03-24
WO2006132822A2 (en) 2006-12-14
WO2006132822A3 (en) 2007-10-25
JP2008543109A (ja) 2008-11-27
US20060275952A1 (en) 2006-12-07
CA2611304A1 (en) 2006-12-14
CN101238563A (zh) 2008-08-06

Similar Documents

Publication Publication Date Title
KR20080019275A (ko) 전자 장치의 제조 방법
JP5037137B2 (ja) 接着力の向上した新規アンダーフィル材料
JP5096744B2 (ja) 樹脂組成物の組合せ及びその使用方法
JP2008537968A (ja) 樹脂組成物及びその使用法
EP1558678B1 (en) Toughened epoxy / polyanhydride no- flow underfill encapsulant composition
US20040102529A1 (en) Functionalized colloidal silica, dispersions and methods made thereby
US20050049352A1 (en) Solvent-modified resin compositions and methods of use thereof
US20040101688A1 (en) Curable epoxy compositions, methods and articles made therefrom
ZA200601712B (en) Nano-filled composite materials with exceptionally high glass transition temperature
KR101553102B1 (ko) 열경화성 수지 조성물을 포함하는 반도체 장치의 신뢰성을 향상시키는 방법
US20060192280A1 (en) Method of forming electronic devices
US20050048700A1 (en) No-flow underfill material having low coefficient of thermal expansion and good solder ball fluxing performance
US8075721B2 (en) Low exothermic thermosetting resin compositions useful as underfill sealants and having reworkability
CA2537827A1 (en) Solvent-modified resin compositions and methods of use thereof
US20050181214A1 (en) Curable epoxy compositions, methods and articles made therefrom
EP1090057A1 (en) Reworkable thermosetting resin compositions

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid