KR20080014079A - 전기 도금욕에서 금속 나노결정성 입자들을 이용하여형성된 복합 금속막 - Google Patents

전기 도금욕에서 금속 나노결정성 입자들을 이용하여형성된 복합 금속막 Download PDF

Info

Publication number
KR20080014079A
KR20080014079A KR1020077030336A KR20077030336A KR20080014079A KR 20080014079 A KR20080014079 A KR 20080014079A KR 1020077030336 A KR1020077030336 A KR 1020077030336A KR 20077030336 A KR20077030336 A KR 20077030336A KR 20080014079 A KR20080014079 A KR 20080014079A
Authority
KR
South Korea
Prior art keywords
metal
nanocrystalline particles
plating bath
copper
substrate
Prior art date
Application number
KR1020077030336A
Other languages
English (en)
Inventor
보이체크 워와그
스리람 무쑤쿠마르
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20080014079A publication Critical patent/KR20080014079A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D15/00Electrolytic or electrophoretic production of coatings containing embedded materials, e.g. particles, whiskers, wires
    • C25D15/02Combined electrolytic and electrophoretic processes with charged materials
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Chemically Coating (AREA)

Abstract

기판상에 복합 금속막을 형성하기 위한 방법은, 제1 금속의 나노결정성 입자들을 제공하는 단계, 콜로이드성 부유물(colloid-like suspension)을 형성하기 위해 제2 금속 이온들을 포함하는 도금욕에 나노결정성 입자들을 첨가하는 단계, 도금욕에 기판을 담그는 단계, 및 기판상에 제2 금속과 제1 금속의 나노결정성 입자들의 동시-성막(co-deposition)하여 복합 금속막을 형성하는 단계를 포함한다. 전기 도금 프로세스를 유도기 위해, 기판상에 음(negative)의 바이어스를 유도하고 도금욕에 전류(electric current)를 인가함으로써 동시-성막될 수 있다. 전기도금 프로세스에서, 제2 금속의 이온은 기판에 의해 환원되고, 복합 금속막을 형성하기 위해 제1 금속의 나노결정성 입자들로 기판상에 동시-성막된다.
복합 금속막, 나노결정성 입자, 전기도금, 도금욕

Description

전기 도금욕에서 금속 나노결정성 입자들을 이용하여 형성된 복합 금속막{COMPOSITE METAL LAYER FORMED USING METAL NANOCRYSTALLINE PARTICLES IN AN ELECTROPLATING BATH}
반도체 웨이퍼들의 제조 동안, 금속막들을 성막하기 위해 전기 도금 프로세스가 이용될 수 있다. 그 후, 반도체 웨이퍼상에 형성되는 다수의 집적 회로들을 위한 장치들 및/또는 상호접속(interconnect)들을 형성하기 위해 금속막들이 에칭(etch)되거나 연마(polish)될 수 있다. 예를 들어, 통상의 마스킹(masking) 및 포토리소그래피(photolithography) 기술들을 이용하여 절연막(dielectric layer)들에 홈(trench)들 및 비아(via)들을 에칭할 수 있고, 상호접속들을 형성하기 위해 이러한 홈들 및 비아들은 전기 도금 프로세스를 통해 금속으로 채워질 수 있다. 집적 회로들 내에 상호접속들을 형성하기 위해, 홈들 및 비아들에 일반적으로 구리 금속이 이용된다.
전기 도금 프로세스 동안, 전기 도금욕에서 반도체 웨이퍼의 표면에 걸쳐 고른 전류 분포(even current distribution)를 유지하는 것은 어렵다. 이는 고 애스팩트(high aspect)의 홈들 및 비아들 내에서 특히 그러하다. 부가적으로, 구리 금속은 전기 도금 프로세스를 통해 비아로 성막된 후 자가-어닐링(self-annealing) 프로세스를 거치는 경향이 있다. 이러한 인자(factor)들은 과대한 그레인 성 장(exaggerated grain growth)이 생기도록 하여, 랜덤한 결정 크기 분포(random crystal size distribution)를 갖는 구리 금속으로 채워진 비아들이 생긴다. 랜덤 결정 크기 분포는 도금된 특징(feature)의 특성에서 변화들이 발생하도록 한다. 도 1은 통상적인 도금 프로세스를 이용하여 구리 금속으로 채워진 절연막(102) 내의 비아(100)를 도시한다. 다양한 크기의 구리 결정들(401)을 형성하도록 자가-어닐링된 후의 구리 금속이 도시되어 있다.
전기 도금욕에 다양한 유기 첨가물(additive)들의 첨가를 통해 구리 결정들의 그레인 크기를 제어하도록 일부 작업(work)이 시행된다. 도금 전력(plating power) 또는 도금 속도(plating rate)를 제어함으로써 구리 결정 그레인의 크기 또는 배향(orientation)을 제어하는 것도 시도되어 왔다. 이러한 노력들은 실패해왔고, 랜덤한 결정 크기 분포를 갖는 구리 결정들의 존재는 여전히 도금된 비아들의 특성에 영향을 미치는 문제이다.
도 1은 종래 도금 프로세스를 이용하여 채워진 비아를 도시한 도면이다.
도 2는 본 발명의 구현에 따른, 전기 도금 프로세스를 이용하여 채워진 비아를 도시한 도면이다.
도 3은 금속 나노결정성 입자들을 생산하는 방법을 나타내는 도면이다.
도 4는 본 발명의 구현에 따라 비아에 금속을 도금하는 방법을 나타내는 도면이다.
본 명세서에 반도체 웨이퍼와 같은 기판 상에 금속을 도금하는 및 특히, 기판 상에 만들어진 고 애스팩트의 홈들 및 비아들에 금속을 도금하는 시스템들 및 방법들이 설명된다. 다음 설명에서, 본 기술 분야의 당업자들에게 그들의 작업(work)의 내용을 전달하기 위해 본 기술 분야의 당업자들에 의해 공통으로 사용된 용어(term)들을 이용하여 예시적인 구현들의 다양한 측면(aspect)들이 도시될 것이다. 그러나, 본 발명이 설명된 측면들의 일부만으로 실행될 수 있다는 것은 본 기술 분야의 당업자에게 명백할 것이다. 설명의 목적으로, 예시적인 구현들에 대한 완전한 이해를 제공하기 위해 특정 수량들, 물질들 및 구성(configuration)들이 설명된다. 그러나, 본 발명이 상세 명세들 없이 실행될 수 있다는 것은 본 기술 분야의 당업자에게 명백할 것이다. 다른 예들에서, 잘 알려진 특징들은 예시적인 구현들을 방해하지 않기 위해 생략되거나 단순화된다.
다양한 동작(operation)들은 본 발명을 이해하는데 가장 유용한 방식으로 차례로, 다수의 개별적 동작(multiple discrete operation)들로서 설명될 것이지만, 설명(discription)의 순서는 이러한 동작들이 반드시 순서에 따르는 것을 함축하는 것으로 해석되지 않아야 한다. 특히, 이러한 동작들은 프리젠테이션의 순서대로 수행되지 않을 필요가 있다.
이전에 주목된 바와 같이, 구리 금속의 알려진 전기 도금 프로세스들 및 자가-어닐링 경향(tendency)들은 고 애스팩트 비아들의 전기적 및 물리적 특성에 부정적으로 영향을 미치는 램덤한 크기의 금속 결정들을 생성한다. 따라서, 본 발명의 구현에 따라, 기판 상 및/또는 고 애스팩트 홈 또는 비아에 금속을 전기 도금하기 위해 이용되는 도금욕에 금속 나노결정성 입자들을 첨가할 수 있다. 선택적인 구현에서, 기판 상 및/또는 고 애스팩트 홈 또는 비아에 금속을 성막하는데 이용되는 무전해 도금(electroless plating) 프로세스용 도금욕에 금속 나노결정성 입자들을 첨가할 수 있다.
도금욕의 금속 나노결정성 입자들의 존재는 성막된 금속이 홈 또는 비아 내의 랜덤한 크기의 결정들을 형성하는 것을 방해(discourage)하고 및/또는 방지(prevent)한다. 이는 금속의 더욱 균일한(homogeneous) 도금을 이끌어 내고, 따라서 홈 또는 비아의 전기적 및 물리적 특징들 둘 다를 향상시킨다. 본 발명의 구현들에 이용된 금속 나노결정성 입자들은 실질적으로 결함이 없고(defect-free) 실질적으로 균일하다(즉, 입자들은 좁은 그레인 크기 분포를 갖는다).
도 2는 비아(200)가 본 발명의 구현에 따른 전기 도금 프로세스를 이용하여 복합 전기 도금된 금속(204)으로 채워진, 절연막(202) 내의 비아(200)를 도시한다. 복합 전기 도금된 금속(204)은 다수의 금속 나노결정성 입자들을 함유한 도금욕에서 금속 이온들로부터 형성된 도금된 금속으로 이루어진다. 나타낸 바와 같이, 복합 전기 도금된 금속(204)을 통한 금속 나노결정성 입자들의 존재는 복합 금속(204)의 마이크로구조(microstructure)를 입상(granular)이 되도록 한다. 이 입도(granularity)는 복합 전기 도금된 금속(204) 내의 나노결정성 입자들의 양(amounts) 및 분포에 의존한다. 구리 결정 성장이 나노결정성 입자들에 의해 제한되기 때문에, 나노결정성 입자들의 동시-성막은, 비아(200)의 복합 전기 도금된 금속(204)의 그레인 크기가 과대한 그레인 성장이 발생하는 것을 방해하고 방지하도록 한다. 도 2에 설명된 바와 같이, 이는 금속 성막이 도 1에 나타낸 통상의 프로세스에 비해 보다 균일하게 되도록 한다.
본 기술 분야에 알려진 바와 같이, 많은 상이한 소스들 또는 프로세스들을 이용하여 금속 나노결정성 입자들이 제공될 수 있다. 예를 들어, 도 3은 금속 나노결정성 입자들을 제공하기 위한 하나의 알려진 방법(300)이다. 기계적 마찰(attrition) 또는 볼 분쇄(ball milling)로서도 알려진, 기계적 분쇄(mechnical milling)는 100nm보다 더 작은 그레인 크기를 갖는 나노구조의 입자들을 합성(synthesize)하는데 폭넓게 이용된다. 기계적 분쇄 프로세스는 실온 및 소정의 예들로 액체-질소(liquid-nitrogen) 온도에서 일반적으로 수행되고, 그것은 극저온(cryogenic) 기계적 분쇄 또는 과냉동분쇄(cryomilling)로서 알려져 있다. 두 경우에서의 프로세스는 냉간 변형(cold deformation)으로서 고려된다.
나노결정성 구리 입자들이 과냉동분쇄와 실온 분쇄(room tempereature milling, RT milling)의 조합(combination)을 이용하여 생산될 수 있다는 것이 나타나 있다. 하나의 알려진 방법으로, 구리 파우더(powder)가 시작 물질(strating material, 302)로서 제공된다. 얇은 원형의 조각들(thin rounded flakes, 304)을 형성하기 위해 구리 파우더가 평평하게(flatten) 되고 함께 밀착(weld)될 때까지 구리 파우더 상에서 과냉동분쇄 프로세스가 수행된다. 이러한 구리 조각들은 지름 1mm의 크기일 수 있다. 구리 조각들은 구리 볼들(copper balls, 306)을 생산하기 위해 과냉동분쇄와 RT 분쇄 프로세스들의 제1 조합을 거친다. 이러한 제1 분쇄 조합은 크기 5mm에서 8mm의 범위에 있는 구리 볼들로의 구리 조각들의 인-시튜 통합(in situ consolidation)을 유도할 수 있다.
다음 구리 볼들은 구리 나노결정성 입자들(308)을 생산하기 위해 과냉동분쇄와 RT 분쇄 프로세스들의 제2 조합을 거친다. 예로서, 구리 나노결정성 입자들을 생성하는데 구리 볼들에 향하는(directed) FIB(focused ion beam)를 이용한 나노드릴링(nanodrilling) 프로세스가 이용될 수 있다. 결과적인 구리 나노결정성 입자들은 일반적으로 각각 좁은 그레인 크기 분포의 평균 25nm의 그레인 크기를 갖는다. 일반적으로, 그레인 크기는 50nm를 초과하지 않는다. 이러한 방법에 의해 생산된 구리 나노결정성 입자들이 실질적으로 임의의 결정 결함이 없는 것도 나타나 있다. 본 발명의 구현들에서, 도금욕의 이용을 위해 선택된 금속 나노결정성 입자들은 0nm에서 100nm 범위일 수 있지만, 일반적으로 0nm에서 50nm 범위일 것이다. 일부 구현들에서, 도금욕의 이용을 위해 선택된 금속 나노결정성 입자들은 20nm에서 50nm 범위일 수 있다.
금속 나노결정성 입자들을 생성하기 위한 다른 프로세스는 반도체 프로세싱 폐기물 재생(waste revocery)이다. 예를 들어, 종래 화학적 기계적 연마 프로세스(chemical mechanical polishing process)는 내보내는 폐기물 유출(outgoing waste stream)로 버려지는 금속 나노결정성 입자들을 생성하는 경향이 있다. 금속 나노결정성 입자들을 재생하기 위해 이러한 폐기물 유출이 처리될 수 있거나 필터될 수 있도록 프로세스들이 존재한다. 이러한 재생된 금속 나노결정성 입자들은 본 발명의 구현에 이용될 수 있다. 예로, 영국의 BOC 에드워즈(Edwards)사는 구리 CMP 연마 수지들(polishing resins)로부터 구리를 제거하기 위해 하나 또는 두개의 이온 교환 수지 배드(bed)들을 이용한 프로세스를 시장에 내놓는다. 본 기술 분야에서 알려진 바와 같이, 이러한 추출된 구리는 구리 나노결정성 입자들을 생성하기 위해 수열(hydrothermal) 프로세스들, 화학적 환원(chemical reduction) 프로세스들, 열분해(pyrolysis), 및 다른 프로세스들을 이용하여 처리될 수 있다.
도 4는 본 발명의 구현에 따라 이행된 전기 도금 프로세스(400)이다. 반도체 웨이퍼와 같은 기판상에 복합 금속막을 도금하기 위해 전기 도금 프로세스(400)가 이행될 수 있다. 기판 또는 반도체 웨이퍼는 고 애스팩트 홈들 또는 고 애스팩트 비아들을 포함하지만 그것에 한정되지 않는 하나 이상의 특징들을 가질 수 있다. 기판은 반도체 웨이퍼 이외의 다른 어떠한 것일 수 있고, 본 명세에 기재된 본 발명의 방법들은 반도체 제조 프로세스들로 한정되지 않는다는 것이 주목되어야 한다. 구현에서, 복합 금속막은 다수의 금속 나노결정성 입자들을 함유한 도금욕에서 전기 도금된 금속으로 이루어진다.
전기 도금 프로세스를 위해 금속 나노결정성 입자들이 제공된다(402). 일부 구현들에서, 과냉동분쇄, RT 분쇄, 및 나노드릴링 중 임의의 것 또는 모두를 포함하는 분쇄 프로세스를 통해 입자들을 생성함으로써 나노결정성 입자들이 제공될 수 있다. 일부 구현들에서, 반도체 프로세싱 폐기물 유출로부터 입자들을 재생함으로써 나노결정성 입자들이 제공될 수 있다. 다른 구현들에서, 예로, 밴더(vendor)로부터 나노결정성 입자들을 구매함으로써 나노결정성 입자들이 획득될 수 있다. 본 명세에 기재되지 않지만, 본 기술 분야에서 알려진 다른 방법들이 금속 나노결정성 입자들을 획득하는데 이용될 수도 있다.
전기 도금 프로세스를 위해 제공된 금속 나노결정성 입자들이 도금욕에 첨가될 수 있다(404). 첨가될 때, 금속 나노결정성 입자들은 도금욕에 콜로이드성 부유물(colloidal-like suspension)로 떠있게(suspend) 되는 경향이 있다. 입자들의 상대적으로 작은 크기는 금속 나노결정성 입자들이 도금욕에서 침전하는(settling) 것을 막는다. 부가적으로, 나노결정성 입자들과 도금욕 성분들 사이의 분자간 힘(intra-molecular forces)은 나노결정성 입자들이 액체에서 침전하는 것을 막는다. 따라서, 금속 나노결정성 입자들은 도금욕에 부유하고 있고, 나노유체(nanofluid)와 같은 산업에서도 잘 알려진, 콜로이드성 부유물을 형성하는 경향이 있다. 일부 구현들에서, 금속 나노결정성 입자들이 도금욕에서 침전하는 것을 막기 위해, 도금욕에 유기물들과 같은 첨가물을 첨가할 수 있다. 일부 구현들에서, 폴리에틸렌 글리콜(polyethylene glycol)과 같은 유기물들이 이용될 수 있다.
상술한 바와 같이, 도금욕에 이용된 금속 나노결정성 입자들은 0nm에서 100nm 크기의 범위에 있을 수 있지만, 상대적으로 좁은(narrow) 그레인 크기 분포를 갖고, 콜로이드성 부유물의 나노결정성 입자들을 유지하는 임의의 범위가 이용될 수 있다. 금속 나노결정성 입자들이 도금욕에 떠있도록 유지할 수 없는 경우, 예를 들어, 100nm보다 큰, 너무 큰 금속 나노결정성 입자들은 이용될 수 없다.
구현들에서, 도금욕에 첨가된 금속 나노결정성 입자들의 양은 기판상에 도금될 복합 금속막에 0%에서 25%의 농도(concentration)를 생산하기에 충분해야 한다. 일부 구현들에서, 금속 나노결정성 입자들의 농도는 1%에서 10%가 될 수 있고, 일부 구현들에서 2%에서 3%가 될 수 있다. 금속 나노결정성 입자들의 농도가 예를 들어, 25%보다 큰 것과 같이, 너무 크다면, 금속 나노결정성 입자들은 도금욕에서 콜로이드성 부유물을 유지할 수 없을 수 있다. 또한, 최종 도금된 금속막의 금속 나노결정성 입자들의 농도가 25%를 넘어 증가함에 따라, 나노결정성 입자들이 항복강도(yield strength) 및 연성(ductility)을 갖는 긍정적인 효과들이 절충될 수 있다.
본 발명의 일부 구현들에서, 나노결정성 입자들에 이용된 금속은 도금욕에 의해 성막되는 금속과 매치(match)할 수 있다. 예를 들어, 구리 이온들을 포함하는 도금욕에 구리 나노결정성 입자들을 첨가할 수 있다. 본 발명의 다른 구현들에서, 나노결정성 입자들에 이용된 금속은 도금욕에 의해 성막된 금속과 상이할 수 있다. 예를 들어, 구리 이온들을 포함하는 도금욕에 주석(tin) 나노결정성 입자들을 첨가할 수 있다. 나노결정성 입자들을 형성하는데 이용될 수 있는 금속들은 구리(Cu), 주석(Sn), 알루미늄(Al), 금(Au), 플래티늄(Pt), 팔라듐(Pd), 로듐(Rh), 루테늄(Ru), 오스늄(Os), 은(Ag), 이리듐(Ir), 티타늄(Ti), 및 이들 금속들 중 임의의 것 또는 모두의 합금을 포함하지만, 이에 한정되지는 않는다. 유사하게, 도금욕에 이용될 수 있는 금속 이온들은 구리(Cu), 주석(Sn), 알루미늄(Al), 금(Au), 플래티늄(Pt), 팔라듐(Pd), 로듐(Rh), 루테늄(Ru), 오스늄(Os), 은(Ag), 이리듐(Ir) 또는 티타늄(Ti) 이온들을 포함할 수 있지만, 이에 한정되지 않는다.
본 발명의 다양한 구현들에서, 임의의 상술된 금속 나노결정성 입자들은 임의의 상술된 전기 도금욕들에 이용될 수 있다. 예를 들어, 구리 이온들을 포함하는 전기 도금욕에 금 또는 주석 나노결정성 입자들이 이용될 수 있다. 그 후, 금 또는 주석 나노결정성 입자들은 구리 금속과 동시-성막된다. 유사하게, 금 이온들 또는 주석 이온들을 포함하는 전기 도금욕들에 구리, 금, 또는 주석 나노결정성 입자들이 이용될 수 있다.
본 발명의 구현들에서, 전기 도금욕은 산(acid), 물, 및 계면활성제(surfactant), 환원제(reducing agent), 및 유기 성분(organic constituent)들과 같은 하나 이상의 첨가물들을 더 포함할 수 있다. 예를 들어, 산 구리(acid copper) 전기 도금 용액은 물, 황산(sulfuric acid), 황산구리(copper sulfate), 및 염산(hydrochloric acid)을 포함할 수 있다. 산 구리 도금 용액은 도금되는 기판으로의 구리의 전달(delivery)을 조절(regulate)하고 분포시키는데 이용되는 다수의 유기 성분들도 포함할 수 있다. 유기 성분들은 전형적으로 저속제(suppressor)들(예를 들어, 폴리에틸렌 글리콜들과 같은 폴리머들), 가속제(accelerator)들(예를 들어, 황(sulfur)을 포함하는 혼합물(compound)들), 및 평탄제(leveler)들(예를 들어, 보조 저속제들)을 포함한다.
도금되는 기판에 걸쳐 그리고 기판 상에 위치한 고 애스팩트 홈들, 비아들 및 다른 특징들 내에 유체 흐름(fluid flow)를 생성하기 위해 도금욕은 교반(agitate)될 수 있다(406). 이러한 유체 흐름은 금속 이온들과 떠있는 금속 나노결정성 입자들의 더 큰 부분(proportion)이 기판의 표면의 더 큰 부분에 접촉하도록 한다. 유체 흐름은 도금욕이 고 애스팩트 홈들 및 비아들을 관통하도록 돕기도 한다. 일부 구현들에서, 도금욕은 15℃에서 50℃의 범위의 온도 및 pH 0에서 pH 2의 범위의 pH 레벨로 유지될 수 있다.
도금되는 기판은 음 바이어스가 주어지고, 도금욕에 담궈진다(408). 기판은 전기 도금 프로세스(400)의 음극으로서의 기능을 할 것이다. 도금욕에 전류가 인가되어 용액의 금속 이온들 및 금속 나노결정성 입자들에 양의 전하(positive charge)를 전한다(imparting)(410). 일부 구현들에서, 전류는 스퀘어 데시미터 당 암페어(amperes per square decimeter, ASD)로 측정된, 0 ASD에서 10 ASD의 전류 밀도를 가질 수 있다. 양으로 바이어스된 금속 이온들 및 금속 나노결정성 입자들은 음으로 바이어스된 기판을 향해 나아가게 된다. 양으로 충전된(charge) 금속 이온들을 금속 형태(metallic form)로 환원하기 위해 "음극(cathode)" 기판이 전자들을 제공하여, 도금된 금속으로서 금속 이온들이 기판상에 성막되도록 한다(412). 금속 나노결정성 입자들은 "음극" 기판에도 성막되고, 도금된 금속 내에 함유된다(414).
금속 나노결정성 입자들은 도금욕의 그들의 농도에 비례하여 동시-성막되는 경향이 있다. 본 발명의 구현들에서, 도금욕의 금속 나노결정성 입자들의 농도는 도금욕의 교반(agitation)을 통해 조절되어, 유기물 농도(organics concentration)를 변화시키고, 인가된 전류를 변화시킬 수 있다. 도금욕의 금속 나노결정성 입자들의 농도를 증가시킴으로써 도금욕에 함유된 금속 나노결정성 입자들의 농도를 직접 증가시킨다. 최종 결과(net result)로, 동시-성막된 금속 나노결정성 입자들의 부피에 비례하여 증가시킬 수 있는 주어진 지속기간(time duration) 동안의 전반적인 도금 두께가 증가된다.
마지막 결과(final result)는 금속 나노결정성 입자들로 동시-성막된, 구리 금속과 같은 도금된 금속이다. 이것은 본 명세에 복합 금속막으로서 언급되기도 한다. 상술한 바와 같이, 복합 금속막은 좋은 연성에 따른 높은 항복강도를 나타낸다. 복합 금속막 전체에 걸친 금속 나노결정성 입자들의 존재는 금속 결정들의 과대한 그레인 성장의 발생을 방해하거나 또는 심지어 물리적으로 막는(obstruct) 경향이 있어, 종래의 방법들을 이용하여 성막된 구리와 같은 금속들에서 일반적으로 발생하는 랜덤한 결정 크기 분포를 감소시키거나 제거한다. 금속 나노결정성 입자들의 포함(inclusion)은 도금된 특징들 내의 더 나은 보이드 제어(void control)를 제공할 수도 있다. 따라서, 고 애스팩트 홈들 및 비아들은 상대적으로 보다 균일한 복합 금속막으로 채워진다.
복합 금속막 상에서 금속 나노결정성 입자들이 갖는 효과의 크기는 복합 금속막의 금속 나노결정성 입자들의 농도 및 크기에 일반적으로 비례한다. 어느 정도까지, 복합 금속막 내의 나노결정성 입자들의 양 및/또는 크기가 증가함에 따라, 복합 금속막의 높은 항복강도 및 연성이 증가한다. 보다 많은 나노결정성 입자들이 복합 금속막에 첨가됨에 따라, 금속의 자가-어닐링 특성들이 감소된다. 그러나, 일부 지점(point)에서 금속 나노결정성 입자들의 농도가 지나치게 높게 되어 복합 금속막에 해로운(detrimental) 효과를 갖기 시작하기 때문에, 상기 효과는 제한된다. 일부 구현들에서, 이러한 농도 제한은 약 25%이다. 높은 농도에서, 나노결정성 입자들이 도금욕에서 침전하기 시작할 수 있고, 복합 금속막의 물리적인 특성들이 절충되기 시작할 수 있으며, 금속 나노결정성 입자들이 기판의 영역들(areas)을 관통하기 시작할 수 있어, 회로 손상 또는 단락을 야기할 수 있다. 따라서, 본 발명의 구현들에서, 복합 금속막에 함유된 금속 나노결정성 입자들의 농도는 25% 또는 그 아래로 유지된다.
발명의 구현에서, 최종(final) 복합 금속막의 금속 나노결정성 입자들의 농도를 변화시키기 위해 인가된 전류가 조작(mamipulate)될 수 있다. 인가된 전류의 증가는 금속 나노결정성 입자들보다 용액의 금속 이온에 대해 더 큰 영향을 갖는 경향이 있다. 인가된 전류가 증가됨에 따라 금속 이온들의 성막율이 금속 나노결정성 입자들의 성막 속도 보다 더 빠르게 증가한다. 즉, 인가된 전류가 증가됨에 따라, 복합 금속막의 나노결정성 입자들에 대한 금속 이온들의 비율이 증가한다. 따라서, 복합 금속막에 함유한 나노결정성 입자들의 농도는 인가된 전류를 증가시킴으로써 감소될 수 있고; 유사하게, 복합 금속막에 함유된 나노결정성 입자들의 농도는 인가된 전류를 감소시킴으로써 증가될 수 있다. 따라서, 복합 금속막에 함유된 금속 나노결정성 입자들의 그래디언트(gradient)를 생성(create)하는데 인가된 전류의 조작이 이용될 수 있다. 일부 구현들에서, 그래디언트를 생성하기 위해 전류 밀도가 1 ASD와 10 ASD 사이에서 조작될 수 있다.
본 발명의 다른 구현에서, 고 애스팩트 홈들 및 비아들을 포함하는, 기판 상에 금속 합금들을 성막할 수 있다. 종래의 전기 도금 프로세스에서, 인가된 전류가 용액의 둘이 아닌, 하나의 금속의 금속 이온들을 실질적으로 이동시킬(move) 것이기 때문에, 합금은 도금될 수 없다. 일부 상황들에서, 두 개의 상이한 금속들의 금속 이온들로 도금욕을 생성하는 것은 어렵다. 그러나, 본 발명의 구현들에서, 합금될 금속들 중 하나의 금속의 이온으로 도금욕를 생성함으로써 합금들이 형성될 수 있고, 합금될 잔류 금속들이 금속 나노결정성 입자들로서 제공될 수 있다. 합금될 금속들 모두는 전기 도금 프로세스 동안 동시-성막된다. 일부 구현들에서, 금속들을 서로 더 결합(bond)하기 위해 동시-성막된 금속들이 어닐링 될 수도 있다. 이러한 구현의 이용은 주석-금 합금들 및 주석-은 합금들이 형성되도록 할 수 있다.
본 발명의 구현에서, 무전해 도금 프로세스를 위해서 도금욕에 금속 나노결정성 입자들을 첨가할 수 있다. 그러한 도금욕은 소스 금속(보통, 염(salt)), 환원제(reducer), 금속을 용액에 유지(hold)하기 위한 배위 착화제(complexing agent), 및 도금욕 안정성을 유지하고 도금욕 수명을 증가시키기 위해 설계된 다양한 버퍼들과 다른 화학물질들(chemicals)을 더 포함할 수 있다. 무전해 도금 프로세스를 위한 화학적 메카니즘으로 인해, 금속 나노결정성 입자들용으로 선택된 금속은 도금욕의 금속 이온들과 매치(match)시켜야 한다. 그에 따라, 구리 나노결정성 입자들은 구리 도금욕에 이용되어야 하고, 금 나노결정성 입자들은 금 도금욕 등에 이용되어야 한다.
요약에 설명된 것을 포함하여, 본 발명의 도시된 구현들의 상술은 개시된 정밀한 형태(precise form)들로 본 발명을 규명하거나(exhaustive) 한정할 의도는 아니다. 예를 들어, 관련한 기술 분야의 당업자들은 인지할 바와 같이, 본 발명의 특정 구현이 예시적인 목적들을 위해 본 명세서에서 설명되었지만, 본 발명의 범위 내에서 다양한 균등한 수정(modification)들이 가능하다.
상술된 설명의 관점에서 본 발명에 이러한 수정들이 이루어질 수 있다. 다음의 특허청구범위들에 이용된 용어들은 명세서 및 특허청구범위들에 기재된 특정 구현들로 본 발명을 한정하도록 해석되어서는 안된다. 오히려, 본 발명의 범위는 특허청구범위 해석의 성립된 원칙들(doctrines)에 따라 해석될, 다음의 특허청구범위들에 의해 전반적으로 결정되어야 한다.

Claims (39)

  1. 제1 금속의 나노결정성 입자(nanocrystalline particle)들을 제공하는 단계;
    콜로이드성 부유물(colloid-like suspension)을 형성하기 위해 도금욕(plating bath)에 상기 나노결정성 입자들을 첨가하는 단계 - 상기 도금욕은 제2 금속 이온들을 포함함 -;
    기판을 상기 도금욕에 담그는(immersing) 단계; 및
    복합 금속막(composite metal layer)을 형성하기 위해 상기 기판상에 상기 제2 금속과 상기 제1 금속의 상기 나노결정성 입자들을 동시성막(codeposition) 시키는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 동시성막을 시키는 단계는,
    상기 기판상에 음의 바이어스를 부여하는(imparting) 단계; 및
    전기도금(electroplating) 프로세스를 유도(induce)하기 위해 상기 도금욕에 전류(electric current)를 인가하는 단계를 포함하며,
    상기 제2 금속의 이온들은 상기 기판에 의해 환원(reduce)되고, 상기 복합 금속막을 형성하기 위해 상기 기판상에 상기 제1 금속의 상기 나노결정성 입자들로 동시성막되는 방법.
  3. 제2항에 있어서,
    상기 인가된 전류는 0과 10 ASD 사이의 전류 밀도를 갖는 방법.
  4. 제1항에 있어서,
    상기 나노결정성 입자들의 제공 단계는 상기 나노결정성 입자들을 생성하기 위해 금속을 분쇄하는(milling) 단계를 포함하는 방법.
  5. 제4항에 있어서,
    상기 분쇄는 과냉동분쇄(cryomilling), 실온분쇄(roon temperature milling), 및 나노드릴링(nanodrilling) 중 하나 이상을 포함하는 방법.
  6. 제1항에 있어서,
    상기 나노결정성 입자들의 첨가(adding) 단계는, 상기 도금욕에 0%와 25% 사이의 나노결정성 입자 농도(concentration)를 생성하기 위해 상기 나노결정성 입자들의 충분한 양을 첨가하는 단계를 포함하는 방법.
  7. 제1항에 있어서,
    상기 나노결정성 입자들의 첨가 단계는, 상기 도금욕에 1%와 5% 사이의 나노결정성 입자 농도(concentration)를 생성하기 위해 상기 나노결정성 입자들의 충분 한 양을 첨가하는 단계를 포함하는 방법.
  8. 제1항에 있어서,
    상기 인가된 전류를 증가시킴으로써 상기 복합 금속막의 상기 제1 금속에 대한 상기 제2 금속의 비율(ratio)을 증가시키는 단계를 더 포함하는 방법.
  9. 제1항에 있어서,
    상기 인가된 전류를 감소시킴으로써 상기 복합 금속막의 상기 제1 금속에 대한 상기 제2 금속의 비율(ratio)을 감소시키는 단계를 더 포함하는 방법.
  10. 제1항에 있어서,
    상기 기판은 반도체 웨이퍼를 포함하는 방법.
  11. 제10항에 있어서,
    상기 반도체 웨이퍼는 고 애스팩트(high aspect) 비아(via)를 포함하는 방법.
  12. 제1항에 있어서,
    상기 제1 금속은 구리(Cu), 주석(Sn), 알루미늄(Al), 금(Au), 플래티늄(Pt), 팔라듐(Pd), 로듐(Rh), 루테늄(Ru), 오스늄(Os), 은(Ag), 이리듐(Ir) 또는 티타 늄(Ti)을 포함하는 방법.
  13. 제1항에 있어서,
    상기 제2 금속은 구리(Cu), 주석(Sn), 알루미늄(Al), 금(Au), 플래티늄(Pt), 팔라듐(Pd), 로듐(Rh), 루테늄(Ru), 오스늄(Os), 은(Ag), 이리듐(Ir) 또는 티타늄(Ti)을 포함하는 방법.
  14. 제1항에 있어서,
    상기 제2 금속은 상기 제1 금속과 동일한 방법.
  15. 제1항에 있어서,
    상기 제2 금속은 상기 제1 금속과 상이한 방법.
  16. 제1항에 있어서,
    상기 콜로이드성 부유물을 형성하는 것을 돕기 위해, 상기 도금욕에 유기 첨가물(organic additive)을 첨가하는 단계를 더 포함하는 방법.
  17. 제1항에 있어서,
    상기 기판에 걸쳐 유체 흐름(fluid flow)을 생성하기 위해 상기 도금욕을 교반하는(agitating) 단계를 더 포함하는 방법.
  18. 제1항에 있어서,
    상기 도금욕을 15℃와 50℃ 사이로 유지하는 단계를 더 포함하는 방법.
  19. 제1항에 있어서,
    상기 도금욕을 pH 0에서 pH 2의 범위의 pH 레벨로 유지하는 단계를 더 포함하는 방법.
  20. 물(water);
    제1 금속의 다수의 이온들;
    산(acid); 및
    제2 금속의 다수의 나노결정성 입자들
    을 포함하는 도금욕.
  21. 제20항에 있어서,
    상기 도금욕에 상기 제1 금속의 염(salt)을 첨가함으로써 상기 제1 금속의 상기 다수의 이온들이 제공되는 도금욕.
  22. 제20항에 있어서,
    상기 제1 금속은 구리(Cu), 주석(Sn), 알루미늄(Al), 금(Au), 플래티늄(Pt), 팔라듐(Pd), 로듐(Rh), 루테늄(Ru), 오스늄(Os), 은(Ag), 이리듐(Ir) 또는 티타늄(Ti)을 포함하는 도금욕.
  23. 제20항에 있어서,
    상기 제2 금속은 구리(Cu), 주석(Sn), 알루미늄(Al), 금(Au), 플래티늄(Pt), 팔라듐(Pd), 로듐(Rh), 루테늄(Ru), 오스늄(Os), 은(Ag), 이리듐(Ir) 또는 티타늄(Ti)을 포함하는 도금욕.
  24. 제20항에 있어서,
    상기 제1 금속은 상기 제2 금속과 동일한 도금욕.
  25. 제20항에 있어서,
    상기 제1 금속은 상기 제2 금속과 상이한 도금욕.
  26. 제20항에 있어서,
    상기 나노결정성 입자들은 실질적으로 임의의 결정 결함들(crystal defects)이 없고, 상대적으로 좁은 그레인 크기 분포(narrow grain size distribution)를 갖는 도금욕.
  27. 제26항에 있어서,
    상기 나노결정성 입자들은 0nm에서 70nm 크기의 범위인 도금욕.
  28. 제26항에 있어서,
    상기 나노결정성 입자들은 20nm에서 50nm 크기의 범위인 도금욕.
  29. 제20항에 있어서,
    계면활성제(surfactant);
    환원제(reducing agent); 및
    유기 성분(organic constituent)
    을 더 포함하는 도금욕.
  30. 제20항에 있어서,
    상기 산(acid)은 황산(sulfuric acid) 및 염산(hydrochloric acid)을 포함하고, 상기 제1 금속의 상기 다수의 이온들은 황산구리(copper sulfate)에 의해 제공되는 도금욕.
  31. 제30항에 있어서,
    적어도 하나의 유기 성분을 더 포함하는 도금욕.
  32. 제31항에 있어서,
    상기 유기 성분들은 폴리에틸렌 글리콜(polyethylene glycol)을 포함하는 도금욕.
  33. 기판 내에 형성된 비아; 및
    상기 비아를 채우는 복합 금속막
    을 포함하는 장치.
  34. 제33항에 있어서,
    상기 비아는 고 애스팩트 비아(high aspect via)를 포함하는 장치.
  35. 제34항에 있어서,
    상기 복합 금속막은 제2 금속 내에 함유된 제1 금속의 다수의 나노결정성 입자들을 포함하는 장치.
  36. 제35항에 있어서,
    상기 제1 금속의 상기 나노결정성 입자들은 실질적으로 임의의 결정 결함들이 없고, 상대적으로 좁은 그레인 크기 분포를 갖는 장치.
  37. 제36항에 있어서,
    상기 제1 금속의 상기 나노결정성 입자들은 0nm에서 70nm의 크기의 범위인 장치.
  38. 제35항에 있어서,
    상기 제1 금속은 구리(Cu), 주석(Sn), 알루미늄(Al), 금(Au), 플래티늄(Pt), 팔라듐(Pd), 로듐(Rh), 루테늄(Ru), 오스늄(Os), 은(Ag), 이리듐(Ir) 또는 티타늄(Ti)을 포함하는 장치.
  39. 제35항에 있어서,
    상기 제2 금속은 구리(Cu), 주석(Sn), 알루미늄(Al), 금(Au), 플래티늄(Pt), 팔라듐(Pd), 로듐(Rh), 루테늄(Ru), 오스늄(Os), 은(Ag), 이리듐(Ir) 또는 티타늄(Ti)을 포함하는 장치.
KR1020077030336A 2005-06-28 2006-06-28 전기 도금욕에서 금속 나노결정성 입자들을 이용하여형성된 복합 금속막 KR20080014079A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/169,596 US20060290000A1 (en) 2005-06-28 2005-06-28 Composite metal layer formed using metal nanocrystalline particles in an electroplating bath
US11/169,596 2005-06-28

Publications (1)

Publication Number Publication Date
KR20080014079A true KR20080014079A (ko) 2008-02-13

Family

ID=37156002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077030336A KR20080014079A (ko) 2005-06-28 2006-06-28 전기 도금욕에서 금속 나노결정성 입자들을 이용하여형성된 복합 금속막

Country Status (7)

Country Link
US (1) US20060290000A1 (ko)
JP (1) JP2008544077A (ko)
KR (1) KR20080014079A (ko)
CN (1) CN101233264A (ko)
DE (1) DE112006001199T5 (ko)
TW (1) TW200710287A (ko)
WO (1) WO2007002956A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202997B2 (en) 2011-10-28 2015-12-01 Samsung Electronics Co., Ltd. Semiconductor nanocrystal-polymer micronized composite, method of preparing the same, and optoelectronic device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2413941B (en) * 2004-05-13 2007-08-15 Dyson Ltd An accessory for a cleaning appliance
DE102006043163B4 (de) 2006-09-14 2016-03-31 Infineon Technologies Ag Halbleiterschaltungsanordnungen
WO2008157612A1 (en) * 2007-06-21 2008-12-24 Enthone Inc. Codeposition of copper nanoparticles in through silicon via filling
JP4613270B2 (ja) * 2007-10-05 2011-01-12 ビジョン開発株式会社 無電解めっき方法
JP5291377B2 (ja) * 2008-05-13 2013-09-18 ビジョン開発株式会社 無電解めっき方法
ITMI20081734A1 (it) * 2008-09-30 2010-04-01 Consiglio Nazionale Ricerche Incorporazione spazialmente controllata su scala micrometrica o nanometrica di particelle in uno strato superficiale conduttivo di un supporto.
US8518826B2 (en) * 2010-07-13 2013-08-27 Lam Research Corporation Metallization processes, mixtures, and electronic devices
JP6045927B2 (ja) * 2013-01-30 2016-12-14 古河電気工業株式会社 めっき液及びめっき材
CN103132113B (zh) * 2013-03-08 2015-08-12 大连理工大学 一种弱碱性锡基无铅钎料复合镀液及其应用
JP6253854B1 (ja) * 2016-03-30 2017-12-27 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
US10590514B2 (en) 2016-07-01 2020-03-17 Xtalic Corporation Nanostructured aluminum zirconium alloys for improved anodization
US10590558B2 (en) 2016-09-23 2020-03-17 Xtalic Corporation Nanostructured aluminum alloys for improved hardness
CN108712830B (zh) * 2018-05-30 2021-02-26 广东天承科技股份有限公司 一种电路板的无钯化学镀铜工艺
WO2021188674A1 (en) * 2020-03-18 2021-09-23 Xtalic Corporation Nanostructured palladium-based alloys and related methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251249B1 (en) * 1996-09-20 2001-06-26 Atofina Chemicals, Inc. Precious metal deposition composition and process
US5967860A (en) * 1997-05-23 1999-10-19 General Motors Corporation Electroplated Ag-Ni-C electrical contacts
US7079241B2 (en) * 2000-04-06 2006-07-18 Invitrogen Corp. Spatial positioning of spectrally labeled beads
US6291025B1 (en) * 1999-06-04 2001-09-18 Argonide Corporation Electroless coatings formed from organic liquids
US6776893B1 (en) * 2000-11-20 2004-08-17 Enthone Inc. Electroplating chemistry for the CU filling of submicron features of VLSI/ULSI interconnect
US6717236B1 (en) * 2002-02-26 2004-04-06 Advanced Micro Devices, Inc. Method of reducing electromigration by forming an electroplated copper-zinc interconnect and a semiconductor device thereby formed
US6899816B2 (en) * 2002-04-03 2005-05-31 Applied Materials, Inc. Electroless deposition method
US7922841B2 (en) * 2005-03-03 2011-04-12 The Boeing Company Method for preparing high-temperature nanophase aluminum-alloy sheets and aluminum-alloy sheets prepared thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202997B2 (en) 2011-10-28 2015-12-01 Samsung Electronics Co., Ltd. Semiconductor nanocrystal-polymer micronized composite, method of preparing the same, and optoelectronic device

Also Published As

Publication number Publication date
CN101233264A (zh) 2008-07-30
JP2008544077A (ja) 2008-12-04
TW200710287A (en) 2007-03-16
WO2007002956A1 (en) 2007-01-04
US20060290000A1 (en) 2006-12-28
DE112006001199T5 (de) 2008-03-06

Similar Documents

Publication Publication Date Title
KR20080014079A (ko) 전기 도금욕에서 금속 나노결정성 입자들을 이용하여형성된 복합 금속막
US6354916B1 (en) Modified plating solution for plating and planarization and process utilizing same
US6943112B2 (en) Defect-free thin and planar film processing
US7316772B2 (en) Defect reduction in electrodeposited copper for semiconductor applications
US20060283716A1 (en) Method of direct plating of copper on a ruthenium alloy
JP4163728B2 (ja) 電気めっき方法
CN113454766A (zh) 低温铜-铜直接接合
WO2003092945A1 (fr) Liquide et procede de polissage electrolytique et procede de fabrication d'un dispositif a semi-conducteurs
KR20030079745A (ko) 미세회로배선의 형성방법 및 장치
EP3312308A1 (en) Nickel plating solution
US8970027B2 (en) Metallization mixtures and electronic devices
KR101014839B1 (ko) 3차원 SiP의 관통형 비아와 범프의 전기화학적 가공방법
KR20150138086A (ko) 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법
US20070017818A1 (en) Solution for electrochemical mechanical polishing
Roh et al. Cu filling of TSV using various current forms for three‐dimensional packaging application
JP5243832B2 (ja) 電気めっき方法
Tsirlina Oscillations as an instrument in controllable electrodeposition of micro-and nanomaterials
CN110760903A (zh) 一种铜薄膜材料及其电沉积制备方法
US20040118699A1 (en) Homogeneous copper-palladium alloy plating for enhancement of electro-migration resistance in interconnects
JP5095423B2 (ja) 電気めっき方法
Lee et al. Effect of acidity on defectivity and film properties of electroplated copper films
WO2001058643A1 (en) Modified plating solution for plating and planarization and process utilizing same
Feng et al. Effect of impurity and illumination on copper oxidation after chemical mechanical polishing
Hu Electrodeposition of Cobalt for Advanced Interconnect Applications
Levert et al. A NOVEL SPIN-ETCH PLANARIZATION PROCESS FOR DUAL-DAMASCENE COPPER INTERCONNECTS

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application