KR20080013516A - Method for fabricating shallow trench isolation of semiconductor device - Google Patents

Method for fabricating shallow trench isolation of semiconductor device Download PDF

Info

Publication number
KR20080013516A
KR20080013516A KR1020060075120A KR20060075120A KR20080013516A KR 20080013516 A KR20080013516 A KR 20080013516A KR 1020060075120 A KR1020060075120 A KR 1020060075120A KR 20060075120 A KR20060075120 A KR 20060075120A KR 20080013516 A KR20080013516 A KR 20080013516A
Authority
KR
South Korea
Prior art keywords
trench
forming
oxide film
semiconductor substrate
nitride film
Prior art date
Application number
KR1020060075120A
Other languages
Korean (ko)
Inventor
안희균
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060075120A priority Critical patent/KR20080013516A/en
Publication of KR20080013516A publication Critical patent/KR20080013516A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

A method for forming an isolation layer in a semiconductor device is provided to reduce interface damage and to prevent a current leakage through a liner oxide layer by using a nitride layer formed in a trench as an etch stopper during a contact etching process. A trench(230) is formed on a semiconductor substrate(200). A liner oxide layer(240) is formed on the trench. A second nitride layer(250) is formed on the entire surface of the semiconductor substrate. The trench is gap-filled with a filling material. Before the trench is formed, a buffer oxide layer is formed on the semiconductor substrate and a first nitride layer is formed on the buffer oxide layer. The buffer oxide layer and the first nitride layer are removed. A thickness of the liner oxide layer is in the range from 50 to 300 Å. A thickness of the second nitride layer is in the range from 50 to 500 Å. The liner oxide layer and the second nitride layer are formed in the trench.

Description

반도체 소자 분리막 형성 방법{Method for fabricating shallow trench isolation of semiconductor device}Method for fabricating shallow trench isolation of semiconductor device

도 1 내지 도 6은 종래의 기술에 따른 반도체 소자 분리막 형성 방법을 도시한 도면이다.1 to 6 illustrate a method of forming a semiconductor device isolation layer according to the related art.

도 7은 종래의 기술에 따른 반도체 소자에 콘택 형성 시를 도시한 도면이다.7 is a view illustrating a contact formation at a semiconductor device according to the related art.

도 8 내지 도 14는 본 발명의 실시예에 따른 반도체 소자 분리막 형성 방법을 도시한 도면이다.8 to 14 illustrate a method of forming a semiconductor device isolation layer in accordance with an embodiment of the present invention.

도 15은 본 발명에 따른 반도체 소자에 콘택 형성 시를 도시한 도면이다.15 is a view illustrating a contact formation at a semiconductor device according to the present invention.

<도면의 부호의 간단한 설명><Brief description of symbols in the drawings>

200: 반도체 기판 210: 완충 산화막200: semiconductor substrate 210: buffer oxide film

220: 제1 질화막 230: 트렌치220: first nitride film 230: trench

240: 라이너 산화막 250: 제2 질화막240: liner oxide film 250: second nitride film

270: 소자 분리막270: device separator

본 발명은 반도체 소자의 제조 공정 중 소자 분리막을 형성하는 방법에 관한 것이다. The present invention relates to a method of forming a device isolation film during the manufacturing process of a semiconductor device.

반도체 장치의 집적화가 계속되면서 상당한 면적을 점유하는 소자 분리 영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다. 얇은 트렌치 소자 분리(STI: shallow trench isolation) 기술은 반도체 기판에 트렌치를 형성하고 화학기상증착 방법으로 실리콘 산화물을 매립하는 구조를 가지고 있다. 이는 기존방식에 비해 새부리 형상이 없어 활성영역의 손실이 없으며, 평탄한 활성영역을 구현할 수 있다. As the integration of semiconductor devices continues, the development of technologies for reducing device isolation regions, which occupy a considerable area, is being actively conducted. The thin trench isolation (STI) technology has a structure in which a trench is formed in a semiconductor substrate and silicon oxide is buried by a chemical vapor deposition method. Compared with the conventional method, there is no bird beak shape, so there is no loss of the active area, and a flat active area can be realized.

특히, 소자의 게이트 길이가 줄어듦에 따라 트렌치 소자 분리 산화막을 채용하는 구조에서 발생하는 누설전류 성분은 확산 전류(diffusion current)와 드리프트 전류(drift current)로 대별된다. 드리프트 전류는 소자 사이의 최단거리를 통해 흐르는 반면, 확산 전류는 산화막의 계면을 통해 흐른다. 그러나 소자의 스케일다운으로 트렌치의 폭 역시 좁아져 공정 및 소자 마진이 부족하다.In particular, as the gate length of the device decreases, leakage current components generated in the structure employing the trench device isolation oxide film are roughly classified into a diffusion current and a drift current. The drift current flows through the shortest distance between the elements, while the diffusion current flows through the interface of the oxide film. However, as the device scales down, the trench is also narrowed, resulting in a lack of process and device margins.

도 1 내지 도 6은 종래의 기술에 따른 반도체 소자의 형성 방법을 도시한 도면이다.1 to 6 are diagrams illustrating a method of forming a semiconductor device according to the related art.

도 1 내지 도 3에 도시한 바와 같이, 반도체 기판(100) 위에 완충 산화막(110) 및 질화막(120)을 순차적으로 증착하고, 패터닝 하여 트렌치(130)를 형성한다.1 to 3, the buffer oxide film 110 and the nitride film 120 are sequentially deposited and patterned on the semiconductor substrate 100 to form the trench 130.

도 4에 도시한 바와 같이, 노출된 반도체 기판 표면에 세정 공정을 실시한 다음, 라이너 산화막(140)을 형성한다. As shown in FIG. 4, a cleaning process is performed on the exposed semiconductor substrate surface, and then a liner oxide film 140 is formed.

도 5과 도6에 도시한 바와 같이, 트렌치 매립 물질(150)을 사용하여 트렌 치(130)를 완전히 매립하고, 화학적기계적연마(CMP)를 실시한 후, 질화막(120) 및 완충 산화막(110)을 제거하여 소자 분리막(160)을 형성한다.As shown in FIGS. 5 and 6, the trench 130 is completely embedded using the trench buried material 150, and after chemical mechanical polishing (CMP), the nitride film 120 and the buffer oxide film 110 are formed. Is removed to form the device isolation layer 160.

도 7은 종래의 기술에 따른 반도체 소자에 콘택 형성 시를 도시한 도면이다.7 is a view illustrating a contact formation at a semiconductor device according to the related art.

도 7에 도시한 바와 같이, 소자 형성 후 콘택이 생성될 때 좌측의 콘택(170)과 같이 정상적으로 반도체 기판의 액티브 영역에 형성되면 문제가 없으나, 우측의 콘택(180)과 같이 트렌치 계면에 겹쳐지게 되면 트렌치가 손상을 입고 손상을 입은 부분으로 누설 전류가 흐르게 된다. 즉, 라이너 산화막(140)의 계면을 따라서 옆 소자로 전류가 흐르게 된다.As shown in FIG. 7, there is no problem if the contact is formed after the device is formed in the active region of the semiconductor substrate as shown in the contact 170 on the left side, but overlaps the trench interface as the contact 180 on the right side. As a result, the trench is damaged and leakage current flows to the damaged portion. That is, current flows to the next element along the interface of the liner oxide layer 140.

이와 같이, 소자 형성 후 전기적 연결 및 금속 배선을 위한 콘택 공정 시 콘택홀의 위치가 STI의 트렌치 에지(edge)와 중첩될 경우 그 계면의 손상으로 인한 누설전류가 발생할 수 있고 생산품에 따라 이것이 치명적일 수 있다.As such, when the contact hole location overlaps the trench edge of the STI during the contact process for electrical connection and metal wiring after device formation, leakage current may occur due to damage of the interface, which may be fatal depending on the product. .

본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하여 콘택홀 에치 때 발생할 수 있는 계면 손상을 최소로 줄여 누설전류를 방지한다. The technical problem to be achieved by the present invention is to solve this problem to minimize the damage to the interface that can occur when contact hole etch to prevent leakage current.

본 발명은 트렌치 내에 제2 질화막을 형성하여 콘택 형성 시 누설전류가 발생하지 않도록 하는 발명이다. The present invention is an invention in which a second nitride film is formed in a trench so that a leakage current does not occur when forming a contact.

본 발명의 실시예에 따른 반도체 소자 분리막 형성 방법은 반도체 기판 위에 패터닝 하여 트렌치를 형성하는 단계, 트렌치에 라이너 산화막을 형성하는 단계, 반도체 기판 전면에 제2 질화막을 형성하는 단계, 매립 물질을 사용하여 트렌치를 매립하는 단계, 완충 산화막 및 제1 질화막을 제거하는 단계를 포함한다.A method of forming a semiconductor device isolation film according to an embodiment of the present invention includes forming a trench by patterning a semiconductor substrate, forming a liner oxide film in the trench, forming a second nitride film on the entire surface of the semiconductor substrate, and using a buried material. Filling the trench; removing the buffer oxide film and the first nitride film;

트렌치를 형성하는 단계 전에 반도체 기판에 완충 산화막을 형성하는 단계 및 완충 산화막 위에 제1 질화막을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a buffer oxide film on the semiconductor substrate and forming a first nitride film on the buffer oxide film before forming the trench.

라이너 산화막의 두께를 50~300Å으로 형성하고, 제2 질화막의 두께를 50~500Å으로 형성할 수 있다.The thickness of the liner oxide film may be formed to be 50 to 300 kPa, and the thickness of the second nitride film may be formed to be 50 to 500 kPa.

트렌치 내에 라니어 산화막 및 제2 질화막을 여러 번에 걸쳐 형성할 수 있다.The trench and the second nitride film may be formed in the trenches several times.

본 발명의 실시예에 따른 반도체 소자 분리막은 반도체 기판, 반도체 기판에 형성된 트렌치, 트렌치 위에 트렌치의 측벽 및 바닥을 따라서 형성된 라이너 산화막, 라이너 산화막 위에 형성된 제2 질화막, 트렌치에 매립된 매립 물질을 포함한다.A semiconductor device isolation film according to an embodiment of the present invention includes a semiconductor substrate, a trench formed in the semiconductor substrate, a liner oxide film formed along sidewalls and a bottom of the trench, a second nitride film formed on the liner oxide film, and a buried material embedded in the trench. .

라이너 산화막의 두께는 50~300Å으로 형성되고, 제2 질화막의 두께는 50~500Å으로 형성될 수 있다.The liner oxide film may have a thickness of 50 to 300 kPa and the second nitride film may have a thickness of 50 to 500 kPa.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부 분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명의 실시예에 따른 반도체 소자제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A semiconductor device manufacturing method according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 8 내지 도 14는 본 발명의 실시예에 따른 반도체 소자 분리막 형성 방법을 도시한 도면이다. 8 to 14 illustrate a method of forming a semiconductor device isolation layer in accordance with an embodiment of the present invention.

도 8 내지 도 10에 도시한 바와 같이, 반도체 기판(200) 위에 완충 산화막(210) 및 제1 질화막(220)을 순차적으로 증착하고, 패터닝 하여 트렌치(230)를 형성한다.8 to 10, the buffer oxide film 210 and the first nitride film 220 are sequentially deposited and patterned on the semiconductor substrate 200 to form a trench 230.

도 11에 도시한 바와 같이, 노출된 반도체 기판 표면에 세정 공정을 실시한 다음, 라이너 산화막(240)을 형성한다. 이는 계면 특성을 향상시켜서 전기적 특성을 향상시키기 위함이다. 이 때 라이너 산화막(240)의 두께는 50~300Å가 바람직하다.As illustrated in FIG. 11, a cleaning process is performed on the exposed semiconductor substrate surface, and then a liner oxide film 240 is formed. This is to improve the electrical properties by improving the interfacial properties. In this case, the thickness of the liner oxide film 240 is preferably 50 to 300 kPa.

도 12에 도시한 바와 같이, 전면에 LPCVD 또는 PECVD 공정을 실시하여 제2 질화막(250)을 형성한다. LPCVD 공정을 실시할 경우 LPCVD 노에서 라이너 산화막을 실리콘과의 완충막으로 성장시킬 수 있고, PECVD 공정을 실시할 경우 같은 장비에서 챔버를 돌아가며 산화막 및 질화막을 증착할 수 있다. 이 때 제2 질화막(250)의 두께는 50~500Å가 바람직하다.As shown in FIG. 12, the second nitride film 250 is formed by performing an LPCVD or PECVD process on the entire surface. In the LPCVD process, the liner oxide film may be grown as a buffer film with silicon in the LPCVD furnace. In the case of the PECVD process, the oxide and nitride films may be deposited by rotating the chamber in the same equipment. At this time, the thickness of the second nitride film 250 is preferably 50 to 500 kPa.

도 13과 도 14에 도시한 바와 같이, 트렌치 매립 물질(260)을 사용하여 트렌 치(230)를 완전히 매립하고, 화학적기계적연마(CMP)를 실시한 후, 제1 질화막(220) 및 완충 산화막(210)을 제거하여 소자 분리막(270)을 형성한다.As shown in FIGS. 13 and 14, the trench 230 is completely filled with the trench buried material 260, and after chemical mechanical polishing (CMP), the first nitride film 220 and the buffer oxide film ( The device isolation layer 270 is formed by removing the 210.

도 15은 본 발명에 따른 반도체 소자에 콘택 형성 시를 도시한 도면이다.15 is a view illustrating a contact formation at a semiconductor device according to the present invention.

도 15에 도시한 바와 같이, 소자 형성 후 콘택이 잘못 정렬되더라도 제2 질화막(250)이 에치 스토퍼(stopper)로 작용하여 콘택이 직접 트렌치 가장자리의 실리콘에 닿는 경우가 발생하지 않는다. 또한, 콘택으로 전류가 흐르더라도 라이너 산화막(240)의 계면을 따라서 전류가 누설되지 않도록 차단하여 소자 분리막의 절연 특성을 향상시키게 된다.As shown in FIG. 15, even if the contacts are misaligned after forming the device, the second nitride film 250 acts as an etch stopper so that the contact does not directly contact the silicon at the trench edge. In addition, even when a current flows into the contact, current is blocked along the interface of the liner oxide layer 240 to prevent leakage of the current, thereby improving insulation characteristics of the device isolation layer.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

본 발명과 같이 트렌치 내에 형성된 질화막이 콘택 에치 시에 에치 스토퍼로 작용하여 계면 손상을 최소로 줄이고, 라이너 산화막을 통하여 흐르는 누설전류도 방지한다. 따라서, 소자 분리막의 절연 특성을 향상시킨다.The nitride film formed in the trench acts as an etch stopper at the time of contact etch as in the present invention, thereby minimizing interface damage and preventing leakage current flowing through the liner oxide film. Therefore, the insulation characteristic of an element isolation film is improved.

Claims (6)

반도체 기판 위에 패터닝 하여 트렌치를 형성하는 단계,Patterning the semiconductor substrate to form trenches, 상기 트렌치에 라이너 산화막을 형성하는 단계,Forming a liner oxide layer in the trench, 상기 반도체 기판 전면에 제2 질화막을 형성하는 단계,Forming a second nitride film over the entire semiconductor substrate; 매립 물질을 사용하여 상기 트렌치를 매립하는 단계,Embedding the trench using a buried material, 완충 산화막 및 제1 질화막을 제거하는 단계를 포함하는 반도체 소자 분리막 형성 방법.Removing the buffer oxide film and the first nitride film. 제1항에서,In claim 1, 상기 트렌치를 형성하는 단계 전에Before forming the trench 상기 반도체 기판에 상기 완충 산화막을 형성하는 단계 및 상기 완충 산화막 위에 상기 제1 질화막을 형성하는 단계를 더 포함하는 반도체 소자 분리막 형성 방법.And forming the buffer oxide film on the semiconductor substrate and forming the first nitride film on the buffer oxide film. 제1항에서,In claim 1, 상기 라이너 산화막의 두께를 50~300Å으로 형성하고, 상기 제2 질화막의 두께를 50~500Å으로 형성하는 반도체 소자 분리막 형성 방법.Forming a thickness of the liner oxide film at 50 to 300 kPa and forming a thickness of the second nitride film at 50 to 500 kPa. 제1항에서,In claim 1, 상기 트렌치 내에 상기 라니어 산화막 및 상기 제2 질화막을 여러 번에 걸쳐 형성하는 반도체 소자 분리막 형성 방법.And forming said linear oxide film and said second nitride film in said trenches several times. 반도체 기판,Semiconductor substrate, 상기 반도체 기판에 형성된 트렌치,A trench formed in the semiconductor substrate, 상기 트렌치 내에 상기 트렌치의 측벽 및 바닥을 따라서 형성된 라이너 산화막,A liner oxide film formed along the sidewalls and bottom of the trench in the trench, 상기 라이너 산화막 위에 형성된 제2 질화막,A second nitride film formed on the liner oxide film, 상기 트렌치에 매립된 매립 물질을 포함하는 반도체 소자 분리막.A semiconductor device isolation layer comprising a buried material buried in the trench. 제5항에서,In claim 5, 상기 라이너 산화막의 두께는 50~300Å으로 형성되고, 상기 제2 질화막의 두께는 50~500Å으로 형성되는 반도체 소자 분리막.The thickness of the liner oxide film is formed 50 ~ 300Å, the thickness of the second nitride film is a semiconductor device isolation film formed of 50 ~ 500Å.
KR1020060075120A 2006-08-09 2006-08-09 Method for fabricating shallow trench isolation of semiconductor device KR20080013516A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060075120A KR20080013516A (en) 2006-08-09 2006-08-09 Method for fabricating shallow trench isolation of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060075120A KR20080013516A (en) 2006-08-09 2006-08-09 Method for fabricating shallow trench isolation of semiconductor device

Publications (1)

Publication Number Publication Date
KR20080013516A true KR20080013516A (en) 2008-02-13

Family

ID=39341264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060075120A KR20080013516A (en) 2006-08-09 2006-08-09 Method for fabricating shallow trench isolation of semiconductor device

Country Status (1)

Country Link
KR (1) KR20080013516A (en)

Similar Documents

Publication Publication Date Title
US7211498B2 (en) Method of manufacturing an isolation layer of a flash memory
US7705401B2 (en) Semiconductor device including a fin-channel recess-gate MISFET
US20080179638A1 (en) Gap fill for underlapped dual stress liners
JP2009535844A5 (en)
US20120264268A1 (en) Methods of forming electrical isolation regions between gate electrodes
KR20000076060A (en) Method of forming a contact opening adjacent to an isolation trench in a semiconductor substrate
US7524751B2 (en) Method for forming contact hole in semiconductor device
US20110012226A1 (en) Semiconductor device and method for manufacturing the same
KR20070000758A (en) Method for manufacturing field effect transistor having vertical channel
KR20070098322A (en) Method for fabricating isolation layer in flash memory device
KR100568259B1 (en) Trench isolation type semiconductor device and fabrication method for the same
KR20080013516A (en) Method for fabricating shallow trench isolation of semiconductor device
KR20090054538A (en) Device isolation film of semiconductor device and fabricating method thereof
KR100811258B1 (en) Method of fabricating the semiconductor device having WSix gate structure
KR20100047496A (en) Manufactruing method of semiconductor device
KR100796516B1 (en) Method for manufacturing semiconductor device
KR100875346B1 (en) Manufacturing method of shallow trench isolation
US7812415B2 (en) Apparatus having gate structure and source/drain over semiconductor substrate
US8525188B2 (en) Shallow trench isolation structure and method for forming the same
KR100864933B1 (en) Method for fabrication semiconductor device
KR100734086B1 (en) Method of manufacturing semiconductor device
KR100744690B1 (en) Method for manufacturing a semiconductor memory device
KR100716664B1 (en) Semiconductor and method for fabricating the same
KR20030055804A (en) method for fabricating bit line
KR20020054666A (en) A method for forming a field oxide of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application