KR100734086B1 - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
KR100734086B1
KR100734086B1 KR1020050075793A KR20050075793A KR100734086B1 KR 100734086 B1 KR100734086 B1 KR 100734086B1 KR 1020050075793 A KR1020050075793 A KR 1020050075793A KR 20050075793 A KR20050075793 A KR 20050075793A KR 100734086 B1 KR100734086 B1 KR 100734086B1
Authority
KR
South Korea
Prior art keywords
trench
nitride film
film
linear nitride
forming
Prior art date
Application number
KR1020050075793A
Other languages
Korean (ko)
Other versions
KR20070021499A (en
Inventor
신민정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050075793A priority Critical patent/KR100734086B1/en
Publication of KR20070021499A publication Critical patent/KR20070021499A/en
Application granted granted Critical
Publication of KR100734086B1 publication Critical patent/KR100734086B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Abstract

본 발명은 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 반도체기판의 소자분리막 예정영역을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 측벽에 측벽산화막과 제1선형질화막을 차례로 형성하는 단계와, 상기 트렌치 내에 트렌치의 일부 높이까지 제1절연막을 매립하는 단계와, 상기 일부 높이까지 매립된 제1절연막 및 트렌치 측벽을 포함한 기판 결과물의 전면 상에 제2선형질화막을 형성하는 단계와, 상기 제2선형질화막이 형성된 트렌치 내에 제2절연막을 매립하여 소자분리막을 형성하는 단계와, 상기 기판의 게이트 형성 영역을 리세스하여 홈을 형성하는 단계를 포함한다. 본 발명에 따르면, 리세스 채널를 갖는 반도체 소자의 소자분리막을 형성함에 있어서, 선형질화막을 2단계로 형성시켜 부분적으로 선형질화막 두께를 두껍게함으로써, 기판의 리세스시 1차로 증착된 선형질화막의 일부가 손실되더라도, 2차로 증착된 선형질화막 부분이 누설전류를 차단할 수 있으므로 선형질화막 손실에 기인하는 리프레쉬 특성 열화를 방지할 수 있다.The present invention discloses a method for manufacturing a semiconductor device. The disclosed method may include forming a trench by etching a predetermined region of a device isolation layer of a semiconductor substrate, sequentially forming a sidewall oxide film and a first linear nitride film on the sidewalls of the trench, and forming a portion of the trench in the trench. Embedding a first insulating film, forming a second linear nitride film on the entire surface of the substrate resultant including the first insulating film and the trench sidewalls embedded up to the partial height, and forming a second linear nitride film in the trench in which the second linear nitride film is formed. Filling the insulating layer to form an isolation layer; and recessing the gate forming region of the substrate to form a groove. According to the present invention, in forming a device isolation film of a semiconductor device having a recess channel, the linear nitride film is formed in two steps to partially increase the thickness of the linear nitride film, so that part of the linear nitride film deposited during the recess of the substrate is lost. Even if the second linearly deposited linear nitride film portion can block the leakage current, it is possible to prevent the deterioration of the refresh characteristic due to the linear nitride film loss.

Description

반도체 소자의 제조방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}Manufacturing method of semiconductor device {METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.1A to 1D are cross-sectional views illustrating processes for manufacturing a semiconductor device according to the related art.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도. 2A to 2D are cross-sectional views illustrating processes for manufacturing a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

21 : 반도체기판 22 : 버퍼산화막21 semiconductor substrate 22 buffer oxide film

23 : 패드질화막 24 : 트렌치23: pad nitride film 24: trench

25 : 측벽산화막 26a : 제1선형질화막25 sidewall oxide film 26a first linear nitride film

26b : 제2선형질화막 28a : 제1절연막26b: second linear nitride film 28a: first insulating film

28b : 제2절연막 29 : 홈28b: second insulating film 29: groove

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 리세스 채널을 갖는 반도체 소자를 제조함에 있어서 리프레쉬 특성을 향상시킬 수 있는 소자분리막 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a device isolation film forming method capable of improving refresh characteristics in manufacturing a semiconductor device having a recess channel.

최근, 고집적 모스펫(MOSFET) 소자의 디자인 룰이 70nm급 레벨로 급격히 감소함에 따라 그에 대응하여 셀 트랜지스터의 채널 길이도 감소하고 있다. 또한, 반도체기판의 도핑 농도 증가로 인한 전계(Electric field) 증가에 따른 접합 누설 전류 증가 현상으로 인해 기존의 플래너(planar) 채널 구조를 갖는 트랜지스터의 구조로는 리프레쉬 특성을 향상시키는 데 그 한계점에 이르렀다. 이에 따라, 유효 채널 길이(effective channel length)를 확보할 수 있는 다양한 형태의 리세스 채널(recess channel)을 갖는 모스펫 소자의 구현에 대한 아이디어 및 실제 공정개발 연구가 활발히 진행되고 있다.In recent years, as the design rules of high-density MOSFET devices rapidly decrease to 70 nm level, the channel length of the cell transistor is correspondingly reduced. In addition, due to the increase in the junction leakage current due to the increase in the electric field due to the increased doping concentration of the semiconductor substrate, the transistor structure having the planar channel structure has reached the limit of improving the refresh characteristics. . Accordingly, studies on the implementation of the MOSFET and the actual process development research have been actively conducted on the implementation of a MOSFET having various types of recess channels capable of securing an effective channel length.

이하에서는, 도 1a 내지 도 1d를 참조해서, 종래 기술에 따른 리세스 채널을 갖는 반도체 소자의 제조방법을 설명하도록 한다. Hereinafter, a method of manufacturing a semiconductor device having a recess channel according to the prior art will be described with reference to FIGS. 1A to 1D.

도 1a를 참조하면, 반도체기판(1) 상에 버퍼산화막(2)과 패드질화막(3)을 차례로 형성한 후, 상기 패드질화막(3)과 버퍼산화막(2)을 차례로 식각하여 기판(1)의 필드영역을 노출시킨다. 그런다음, 상기 패드질화막(3)을 식각장벽으로 이용해서 기판(1)을 식각하여 트렌치(4)를 형성한다. Referring to FIG. 1A, after the buffer oxide film 2 and the pad nitride film 3 are sequentially formed on the semiconductor substrate 1, the pad nitride film 3 and the buffer oxide film 2 are sequentially etched to form the substrate 1. Expose the field area of. Then, the substrate 1 is etched using the pad nitride film 3 as an etch barrier to form the trench 4.

도 1b를 참조하면, 상기 트렌치(4) 측벽에 측벽산화막(5)(wall oxide), 선형질화막(6)(liner nitlide) 및 선형산화막(미도시)(liner oxide)를 차례로 형성한다. Referring to FIG. 1B, a sidewall oxide layer 5, a linear nitride layer 6, and a linear oxide layer (not shown) are sequentially formed on the sidewalls of the trench 4.

여기서, 상기 측벽산화막(5)은 후속하여 증착되는 선형질화막(6)의 증착특성을 향상시킬 목적으로 열산화공정을 통해 형성한다. Here, the sidewall oxide film 5 is formed through a thermal oxidation process for the purpose of improving the deposition characteristics of the linear nitride film 6 which is subsequently deposited.

한편, 상기 선형질화막(6)은 소자분리영역과 액티브영역의 계면에서 발생하 는 누설전류에 의한 소자의 리프레쉬 특성 열화를 억제할 목적으로 형성하고, 상기 선형산화막(미도시)은 HDP(High Density Plasma)-CVD 방식에 의한 트렌치(4) 매립시 플라즈마에 의한 선형질화막(6)의 산화를 방지하기 위하여 형성한다. On the other hand, the linear nitride film 6 is formed to suppress the deterioration of the refresh characteristics of the device due to leakage current generated at the interface between the device isolation region and the active region, the linear oxide film (not shown) is HDP (High Density Plasma) It is formed to prevent oxidation of the linear nitride film 6 by plasma when the trench 4 is embedded by the CVD method.

계속하여, 상기 선형산화막(미도시)이 형성된 트렌치(4)를 매립하도록 기판 결과물 전면 상에 HDP-CVD 방식으로 절연막(8)을 증착한다. Subsequently, an insulating film 8 is deposited by HDP-CVD on the entire surface of the substrate product to fill the trench 4 in which the linear oxide film (not shown) is formed.

도 1c를 참조하면, 상기 패드질화막(3)이 노출될 때까지 절연막(8)을 화학적기계연마(Chemical Mechanical Polishing; 이하, CMP)하고 나서, 식각장벽으로 이용된 패드질화막(3)을 인산용액을 이용한 습식식각으로 제거하고, 연이어, 불화수소 용액을 이용한 습식세정으로 버퍼산화막(2)을 제거하여 액티브영역을 한정하는 트렌치형의 소자분리막(8a)을 형성한다. Referring to FIG. 1C, after the insulating film 8 is chemical mechanical polished (CMP) until the pad nitride film 3 is exposed, the pad nitride film 3 used as an etching barrier is phosphated solution. Is removed by wet etching, and subsequently, the buffer oxide film 2 is removed by wet cleaning using a hydrogen fluoride solution to form a trench type device isolation film 8a defining an active region.

도 1d를 참조하면, 상기 트렌치형의 소자분리막(8a)이 형성된 기판(1)의 게이트 형성 영역을 리세스하여 홈(9)을 형성한다. Referring to FIG. 1D, a groove 9 is formed by recessing a gate formation region of the substrate 1 on which the trench type isolation layer 8a is formed.

이후, 도시하지는 않았지만, 상기 홈(9) 부분에 게이트절연막, 게이트도전막 및 하드마스크막의 적층막으로 이루어진 게이트를 형성하고, 계속해서, 공지의 후속공정을 차례로 수행하여 리세스 채널을 갖는 반도체 소자를 완성한다. Subsequently, although not shown, a gate formed of a laminated film of a gate insulating film, a gate conductive film, and a hard mask film is formed in the groove 9 portion, and a semiconductor device having a recess channel is subsequently performed by sequentially performing known subsequent steps. To complete.

그러나, 종래 기술에 따른 리세스 채널을 갖는 반도체 소자의 제조방법에서는, 기판(1) 리세스시 측벽산화막(5)과 선형질화막(6)의 일부가 손실되어(도 1d의 A영역), 소자의 리프레쉬 특성이 열화되는 문제가 있다. However, in the method of manufacturing a semiconductor device having a recess channel according to the prior art, part of the sidewall oxide film 5 and the linear nitride film 6 is lost during the recess of the substrate 1 (region A in FIG. There is a problem that the refresh characteristics deteriorate.

상기한 종래 기술의 문제점을 해결하기 위한 방안으로서, 선형질화막(6)을 두껍게 형성시키는 방법을 생각해 볼 수 있지만, 이 경우, 트렌치(4) 폭이 감소하 여 트렌치(4) 매립이 어려워진다는 문제가 발생한다.As a solution to the above-described problems of the prior art, a method of thickening the linear nitride film 6 can be considered. However, in this case, the width of the trench 4 is reduced, which makes it difficult to fill the trench 4. Occurs.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 리세스 채널을 갖는 반도체 소자를 제조함에 있어서, 기판 리세스시 측벽산화막과 선형질화막의 손실로 인한 리프레쉬 특성 열화를 방지할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다. Accordingly, the present invention has been made to solve the above-described conventional problems, in manufacturing a semiconductor device having a recess channel, it is possible to prevent the deterioration of the refresh characteristics due to the loss of the sidewall oxide film and the linear nitride film during the substrate recess. Its purpose is to provide a method for manufacturing a semiconductor device.

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은, 반도체기판의 소자분리막 예정영역을 식각하여 트렌치를 형성하는 단계; 상기 트렌치 측벽에 측벽산화막과 제1선형질화막을 차례로 형성하는 단계; 상기 트렌치 내에 트렌치의 일부 높이까지 제1절연막을 매립하는 단계; 상기 일부 높이까지 매립된 제1절연막 및 트렌치 측벽을 포함한 기판 결과물의 전면 상에 제2선형질화막을 형성하는 단계; 상기 제2선형질화막이 형성된 트렌치 내에 제2절연막을 매립하여 소자분리막을 형성하는 단계; 및 상기 기판의 게이트 형성 영역을 리세스하여 홈을 형성하는 단계;를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the method comprising: forming a trench by etching a predetermined region of a device isolation film of a semiconductor substrate; Sequentially forming a sidewall oxide film and a first linear nitride film on the trench sidewalls; Filling a first insulating layer in the trench to a part of the height of the trench; Forming a second linear nitride film on the entire surface of the substrate product including the first insulating film and the trench sidewalls embedded up to the partial height; Forming an isolation layer by filling a second insulating layer in the trench in which the second linear nitride layer is formed; And recessing the gate forming region of the substrate to form a groove.

여기서, 상기 제1절연막의 매립 높이는 상기 홈 저면의 높이 보다 500Å 낮은 높이로부터 홈 저면의 높이까지인 것을 특징으로 한다. Here, the buried height of the first insulating film is characterized in that from the height of 500 Å lower than the height of the bottom of the groove from the height of the bottom of the groove.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.2A through 2D are cross-sectional views illustrating processes of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 2a를 참조하면, 반도체기판(21) 상에 버퍼산화막(22)과 패드질화막(23)을 차례로 형성한 후, 상기 패드질화막(23)과 버퍼산화막(22)을 식각하여 기판(21)의 소자분리막 예정영역을 노출시킨다. 그런다음, 상기 패드질화막(23)을 식각장벽으로 이용해서 노출된 기판(21) 영역을 식각하여 트렌치(24)를 형성한다. Referring to FIG. 2A, after the buffer oxide layer 22 and the pad nitride layer 23 are sequentially formed on the semiconductor substrate 21, the pad nitride layer 23 and the buffer oxide layer 22 are etched to form the substrate 21. Expose a predetermined region of the device isolation film. Then, using the pad nitride layer 23 as an etch barrier, the exposed region of the substrate 21 is etched to form the trench 24.

그런다음, 상기 트렌치(24) 측벽에 측벽산화막(25), 제1선형질화막(26a) 및 제1선형산화막(미도시)를 차례로 형성한다. Then, the sidewall oxide film 25, the first linear nitride film 26a, and the first linear oxide film (not shown) are sequentially formed on the sidewalls of the trench 24.

다음으로, 상기 트렌치(24)를 제1절연막(28a)으로 일부 높이까지 매립한다.Next, the trench 24 is filled up to a partial height with the first insulating layer 28a.

여기서, 상기 제1절연막(28a)은 HDP-CVD 방식에 따른 산화막 재질의 절연막이며, 우선, HDP-CVD 방식에 따라 증착한 후, 상기 트렌치(24) 내의 일부 높이까지만 잔류되도록 에치백(etch back)해서 형성한다. 이때, 상기 에치백은 제1선형질화막(26a)을 식각장벽으로 하여 수행함이 바람직하다. Here, the first insulating film 28a is an insulating film made of an oxide film according to the HDP-CVD method, and is first deposited by the HDP-CVD method, and then etched back so as to remain only up to a partial height in the trench 24. To form. In this case, the etch back is preferably performed using the first linear nitride layer 26a as an etch barrier.

한편, 상기 제1절연막(28a)의 매립 높이는 차후 기판(21)을 리세스하여 형성시킬 홈 저면의 높이를 고려하여 결정하는데, 그 매립 높이는 상기 홈 저면의 높이 보다 500Å 낮은 높이로부터 홈 저면의 높이까지로 하되, 홈 저면의 높이 정도로 그 매립 높이를 맞춰주는 것이 바람직하다. Meanwhile, the buried height of the first insulating layer 28a is determined in consideration of the height of the bottom of the groove to be formed by recessing the substrate 21 later, and the buried height of the bottom of the groove is 500 cm lower than the height of the bottom of the groove. It is desirable to adjust the embedding height to about the height of the bottom of the groove.

도 2b를 참조하면, 상기 일부 높이까지 매립된 제1절연막(28a) 및 트렌치(24) 측벽을 포함한 기판 결과물의 전면 상에 제2선형질화막(26b)을 형성하고, 이어서, 상기 제2선형질화막(26b) 상에 제2선형산화막(미도시)을 형성한다. Referring to FIG. 2B, a second linear nitride layer 26b is formed on the entire surface of the substrate resultant including the first insulating layer 28a and the sidewalls of the trench 24 embedded up to the partial height, and then the second linear nitride layer. A second linear oxide film (not shown) is formed on the 26b.

그런다음, 상기 일부 높이까지 매립되고, 측벽에 제2선형질화막(26b) 및 제2선형산화막(미도시)이 형성된 트렌치(24)를 완전 매립하도록 기판 결과물 전면 상 에 제2절연막(28b)을 증착한다. 이때, 상기 제2절연막(28b)도 제1절연막(28a)과 동일하게 HDP-CVD 방식으로 증착한다.Then, the second insulating layer 28b is buried on the entire surface of the substrate resultant to completely fill the trench 24 which is buried to the above-described height and has the second linear nitride film 26b and the second linear oxide film (not shown) formed on the sidewalls. Deposit. In this case, the second insulating layer 28b is also deposited by the HDP-CVD method in the same manner as the first insulating layer 28a.

도 2c를 참조하면, 상기 패드질화막(23)이 노출되도록 제2절연막(28b)을 CMP하고, 노출된 패드질화막(23)과 버퍼산화막(22)을 차례로 식각하여, 액티브영역을 한정하는 트렌치형 소자분리막을 형성한다. Referring to FIG. 2C, a trench type defining CMP of the second insulating layer 28b to expose the pad nitride layer 23 and etching the exposed pad nitride layer 23 and the buffer oxide layer 22 in order to define an active region An element isolation film is formed.

도 2d를 참조하면, 상기 소자분리막이 형성된 반도체기판(21)의 게이트 형성 영역을 리세스하여 홈(29)을 형성한다. Referring to FIG. 2D, a groove 29 is formed by recessing the gate formation region of the semiconductor substrate 21 on which the device isolation film is formed.

이후, 도시하지는 않았으나, 상기 홈(29)이 형성된 기판 부분에 게이트절연막, 게이트도전막 및 하드마스크막의 적층막으로 이루어진 게이트를 형성하고, 계속해서, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 반도체 소자를 완성한다. Thereafter, although not shown, a gate formed of a laminated film of a gate insulating film, a gate conductive film, and a hard mask film is formed on the portion of the substrate where the groove 29 is formed, and subsequently, a series of well-known subsequent steps are sequentially performed. Completes the semiconductor device.

본 발명에서는, 리세스 채널을 갖는 반도체 소자의 소자분리막을 형성함에 있어서, 선형질화막을 2단계로 형성시켜 부분적으로 선형질화막 두께를 두껍게함으로써, 기판의 리세스시 1차로 증착된 선형질화막의 일부가 손실되더라도, 2차로 증착된 선형질화막 부분이 누설전류를 차단하는 역할을 수행하므로 리프레쉬 특성이 열화되는 문제를 억제할 수 있다.In the present invention, in forming a device isolation film of a semiconductor device having a recess channel, the linear nitride film is formed in two steps to partially increase the thickness of the linear nitride film, so that part of the linear nitride film deposited during the recess of the substrate is lost. Even if the secondary nitride linear nitride film portion serves to block the leakage current, it is possible to suppress the problem that the refresh characteristic is degraded.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

이상에서와 같이, 본 발명은 리세스 채널을 갖는 반도체 소자를 제조함에 있어서, 소자분리막 형성시 선형질화막을 2단계로 형성시켜 부분적으로 선형질화막 두께를 두껍게함으로써, 기판의 리세스시 1차로 증착된 선형질화막의 일부가 손실되더라도, 2차로 증착된 선형질화막 부분이 누설전류를 차단할 수 있으므로 선형질화막 손실에서 기인하는 리프레쉬 특성 열화를 방지할 수 있다.As described above, the present invention, when manufacturing a semiconductor device having a recess channel, by forming a linear nitride film in two stages when forming a device isolation film to partially thicken the linear nitride film thickness, the linear deposited first during the recess of the substrate Even if a part of the nitride film is lost, the linear nitride film portion deposited secondly can block the leakage current, thereby preventing the degradation of the refresh characteristic caused by the loss of the linear nitride film.

Claims (2)

반도체기판의 소자분리막 예정영역을 식각하여 트렌치를 형성하는 단계; Etching the device isolation layer predetermined region of the semiconductor substrate to form a trench; 상기 트렌치 측벽에 측벽산화막과 제1선형질화막을 차례로 형성하는 단계; Sequentially forming a sidewall oxide film and a first linear nitride film on the trench sidewalls; 상기 트렌치 내에 트렌치의 일부 높이까지 제1절연막을 매립하는 단계; Filling a first insulating layer in the trench to a part of the height of the trench; 상기 일부 높이까지 매립된 제1절연막 및 트렌치 측벽을 포함한 기판 결과물의 전면 상에 제2선형질화막을 형성하는 단계; Forming a second linear nitride film on the entire surface of the substrate product including the first insulating film and the trench sidewalls embedded up to the partial height; 상기 제2선형질화막이 형성된 트렌치 내에 제2절연막을 매립하여 소자분리막을 형성하는 단계; 및 Forming an isolation layer by filling a second insulating layer in the trench in which the second linear nitride layer is formed; And 상기 기판의 게이트 형성 영역을 리세스하여 홈을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And recessing the gate formation region of the substrate to form a groove. 제 1 항에 있어서, 상기 제1절연막의 매립 높이는 상기 홈 저면의 높이 보다 500Å 낮은 높이로부터 홈 저면의 높이까지인 것을 특징으로 하는 반도체 소자의 제조방법.The method of manufacturing a semiconductor device according to claim 1, wherein the buried height of said first insulating film is from a height lower than a height of said groove bottom to a height of a groove bottom.
KR1020050075793A 2005-08-18 2005-08-18 Method of manufacturing semiconductor device KR100734086B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050075793A KR100734086B1 (en) 2005-08-18 2005-08-18 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050075793A KR100734086B1 (en) 2005-08-18 2005-08-18 Method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20070021499A KR20070021499A (en) 2007-02-23
KR100734086B1 true KR100734086B1 (en) 2007-07-02

Family

ID=41632949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050075793A KR100734086B1 (en) 2005-08-18 2005-08-18 Method of manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR100734086B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270264A (en) 1991-12-20 1993-12-14 Intel Corporation Process for filling submicron spaces with dielectric
KR20040046513A (en) * 2002-11-27 2004-06-05 주식회사 하이닉스반도체 Method of forming a isolation layer in a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270264A (en) 1991-12-20 1993-12-14 Intel Corporation Process for filling submicron spaces with dielectric
KR20040046513A (en) * 2002-11-27 2004-06-05 주식회사 하이닉스반도체 Method of forming a isolation layer in a semiconductor device

Also Published As

Publication number Publication date
KR20070021499A (en) 2007-02-23

Similar Documents

Publication Publication Date Title
KR100756809B1 (en) Semiconductor device and method for fabricating the same
KR100780643B1 (en) Method for forming isolation layer of semiconductor device
KR100772109B1 (en) Method for forming isolation layer of semiconductor device
US20110003468A1 (en) Method for fabricating semiconductor device with buried gates
KR20080095621A (en) Method of forming an isolation layer in semiconductor device
KR100683490B1 (en) Method for manufacturing field effect transistor having vertical channel
KR100546855B1 (en) Method For Manufacturing Semiconductor Devices
KR100734086B1 (en) Method of manufacturing semiconductor device
KR100691020B1 (en) Method for forming isolation layer of semiconductor device
KR100900237B1 (en) Semiconductor device and method of manufacturing the same
KR100680977B1 (en) Method of manufacturing semiconductor device
KR20090074341A (en) Method for manufcturing semiconductor device
KR20070002550A (en) Method for forming isolation layer of semiconductor device
KR100519648B1 (en) Method For Manufacturing Semiconductor Devices
KR100598174B1 (en) Method for forming the semiconductor device
KR100833594B1 (en) Mosfet device and manufacturing method thereof
KR100539005B1 (en) Method For Manufacturing Semiconductor Devices
KR100550635B1 (en) Semiconductor device and method for fabricating the same
KR100608375B1 (en) Method for forming gate in semiconductor device
KR100808588B1 (en) Method for gap-filling a insulating layer of semiconductor device
KR100734088B1 (en) Method of manufacturing transistor
KR100669557B1 (en) Method for forming recess gate of semiconductor device
KR20070032474A (en) Method for forming isolation layer of semiconductor device
KR20070032473A (en) Method of manufacturing semiconductor device
KR20050002060A (en) Method for protecting moat in semiconductor device with selective silicon recess

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee