KR20090054538A - A device isolation film of a semiconductor device and a method of forming the same - Google Patents

A device isolation film of a semiconductor device and a method of forming the same Download PDF

Info

Publication number
KR20090054538A
KR20090054538A KR1020070121241A KR20070121241A KR20090054538A KR 20090054538 A KR20090054538 A KR 20090054538A KR 1020070121241 A KR1020070121241 A KR 1020070121241A KR 20070121241 A KR20070121241 A KR 20070121241A KR 20090054538 A KR20090054538 A KR 20090054538A
Authority
KR
South Korea
Prior art keywords
trench
film
insulating film
semiconductor substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020070121241A
Other languages
Korean (ko)
Inventor
김대균
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070121241A priority Critical patent/KR20090054538A/en
Publication of KR20090054538A publication Critical patent/KR20090054538A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

A device isolation film of a semiconductor device and a fabricating method thereof are provided to improve a device characteristic by applying an insulation layer for reducing the influence of the stress differently according to the kinds of devices. A semiconductor substrate(110) in which a pad oxide layer and a nitride layer are stacked is prepared. A first trench(140a) and a second trench(140b) are formed inside the semiconductor substrate by etching the pad oxide layer, the nitride layer, and the semiconductor substrate. A thermal oxide layer(150) is deposited along the inner walls of the first trench and the second trench. A first insulation layer(162) is formed around the thermal oxide layer formed in the upper part of the first and second trenches. The first insulation layer of the second trench is removed. A second insulation layer(172) is formed around the thermal oxide layer. The second insulation layer in the upper part of the first insulation layer is removed. The first device isolation layer is formed on the first insulation layer of the first trench. A second device isolation layer is formed on the second insulation layer of the second trench.

Description

반도체 장치의 소자 분리막 및 이의 형성 방법{DEVICE ISOLATION FILM OF SEMICONDUCTOR DEVICE AND FABRICATING METHOD THEREOF}A device isolation film of a semiconductor device and a method of forming the same TECHNICAL FIELD

본 발명은 반도체 소자 분리막 및 이의 형성 방법에 관한 것으로서, 더욱 상세하게 설명하면, 소자 분리막 형성시 발생되는 응력의 영향을 해소하기 위해 사용되는 절연막을 소자의 종류에 따라 다르게 적용하여 각각의 소자의 특성을 개선할 수 있는 반도체 소자 분리막 및 이의 형성 방법에 관한 것이다. The present invention relates to a semiconductor device isolation film and a method of forming the same, and more specifically, to the characteristics of each device by applying an insulating film used to solve the effect of the stress generated when forming the device isolation film according to the type of device The present invention relates to a semiconductor device isolation film and a method for forming the same.

반도체 기판 상에 형성되는 소자의 격리를 위한 기술은 소자 구성의 가장 기본이 되는 트랜지스터 특성이나 소자의 신뢰성과 밀접한 관계를 갖는다. 소자 격리가 적절하지 못하면, 누설 전류를 야기하며 이는 반도체 칩에 공급되는 전원(power)의 막대한 손실로 나타난다. 또한, 래치업(latch-up)을 상승시켜 반도체 기능의 일시적 또는 영구적 손상을 초래한다. 더 나아가, 노이즈 마진의 열화(degradation), 전압 이동(voltage shift), 또는 누화(crosstalk)로 이어진다. Techniques for isolation of devices formed on semiconductor substrates have a close relationship with transistor characteristics and device reliability, which are the basis of device configuration. Inadequate device isolation results in leakage currents, which are manifested in enormous loss of power to the semiconductor chip. It also raises latch-up, causing temporary or permanent damage to semiconductor functions. Further, this leads to degradation, voltage shift, or crosstalk of the noise margin.

종래의 소자 분리 기술로는 실리콘 부분 산화(Local Oxidation of Silicon; LOCOS)와 STI(Shallow tench isolation)의 두가지 기술이 있다. 이중, STI 방법은 실리콘 기판에 질화막을 증착한 후, 포토리소그레피 및 에칭 공정을 통해 실리콘 기판에 일정 깊이를 갖는 트렌치를 형성하고, 트렌치 내부를 산화막으로 채운 다음, CMP 공정을 통해 불필요한 산화막을 제거하여 소자 분리를 하는 공정이다. Conventional device isolation techniques include two techniques, Local Oxidation of Silicon (LOCOS) and Shallow tench isolation (STI). In the STI method, a nitride film is deposited on a silicon substrate, a trench having a predetermined depth is formed on the silicon substrate through a photolithography and etching process, an oxide film is filled in the trench, and an unnecessary oxide film is formed through a CMP process. It is the process of removing element by removing.

이때, 실리콘 기판 내에 트렌치 형성 시, 트렌치 내벽의 체적 팽창에 따라 스트레스가 증가한다. 따라서, 트렌치 형성 시, 발생하는 응력(應力)을 완화시켜, 반도체 기판 내의 응력을 조절하기 위해 트렌치 내벽에는 라이너 질화막을 증착한다. 이러한 라이너 질화막은 도판트(dopant)들의 확산(diffusition)은 물론 산소 등이 실리콘 기판 내부로 침입하는 현상을 방지하는 역할을 한다. At this time, when the trench is formed in the silicon substrate, the stress increases as the volume of the inner wall of the trench increases. Therefore, a liner nitride film is deposited on the inner wall of the trench in order to relieve stress generated during trench formation and to control stress in the semiconductor substrate. The liner nitride film serves to prevent diffusion of dopants, as well as invasion of oxygen into the silicon substrate.

그러나, 예를 들어, 실리콘 기판 내의 응력이 인장 응력(tensile)일 경우, 전자의 이동도가 좋아지기 때문에 NMOS의 전기적 특성이 향상되고, 반대로 실리콘 기판 내의 응력이 압축 응력(compressive)일 경우, 정공의 이동도가 좋아지기 때문에 PMOS의 전기적 특성이 향상된다. 이러한 점을 고려한다면, 응력을 조절하기 위해 사용되는 트렌치 내에 상기 라이너 질화막이 NMOS와 PMOS 상에 동일하게 사용되기 때문에, NMOS와 PMOS 각각의 특성을 동시에 개선할 수 없는 문제점이 발생한다. However, for example, when the stress in the silicon substrate is tensile, the electron mobility is improved because the electron mobility is improved, and conversely, when the stress in the silicon substrate is compressive, Since the mobility of P is improved, the electrical characteristics of the PMOS are improved. Considering this point, since the liner nitride film is used on the NMOS and the PMOS in the trench used to control the stress, there is a problem that the characteristics of the NMOS and the PMOS cannot be improved at the same time.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 소자 분리막 형성시 발생되는 응력의 영향을 해소하기 위해 사용되는 절연막을 소자의 종류에 따라 다르게 적용하여 각각의 소자의 특성을 개선할 수 있는 반도체 장치의 소자 분리막 및 이의 형성방법을 제공하는 데 있다. The present invention is to overcome the above-mentioned problems, the object of the present invention is to apply the insulating film used to solve the effect of the stress generated during the formation of the device isolation layer according to the type of device different characteristics of each device The present invention provides a device isolation film of a semiconductor device and a method for forming the same.

상기한 목적을 달성하기 위해 본 발명의 일실시예에 따른 반도체 장치의 소자 분리막은 제1트렌치 및 제2트렌치가 형성된 반도체 기판과, 상기 제1트렌치 및 상기 제2트렌치의 내벽을 따라 형성된 열산화막과, 상기 제1트렌치의 열산화막 상에 형성된 제1절연막과, 상기 제2트렌치의 열산화막 상에 형성된 제2절연막과, 상기 제1절연막 상에 형성된 제1소자분리막 및, 상기 제2절연막 상에 형성된 제2소자분리막을 포함하며, 상기 제1절연막과 상기 제2절연막은 상기 반도체 기판에 작용하는 응력이 서로 다를 수 있다. In order to achieve the above object, an isolation layer of a semiconductor device according to an embodiment of the present invention may include a semiconductor substrate having a first trench and a second trench, and a thermal oxide film formed along inner walls of the first trench and the second trench. And a first insulating film formed on the thermal oxide film of the first trench, a second insulating film formed on the thermal oxide film of the second trench, a first device isolation film formed on the first insulating film, and on the second insulating film. And a second device isolation layer formed on the second insulating layer, wherein the stress applied to the semiconductor substrate may be different from each other.

이때, 상기 제1절연막과 제2절연막은 SiN 또는 SiON 일 수 있다. In this case, the first insulating layer and the second insulating layer may be SiN or SiON.

또한, 상기 제1절연막은 인장 스트레스 막이고, 상기 제2절연막은 압축 스트레스 막일 수 있다.The first insulating layer may be a tensile stress layer, and the second insulating layer may be a compressive stress layer.

상기한 다른 목적을 달성하기 위해 본 발명의 일실시예에 따른 반도체 장치의 소자 분리막 형성방법은 패드 산화막 및 질화막이 적층된 반도체 기판을 준비하는 반도체 기판 준비단계와, 상기 패드 산화막과, 상기 질화막 및 상기 반도체 기 판을 에칭하여, 상기 반도체 기판 내부에 제1트렌치 및 상기 제2트렌치를 형성하는 트렌치 형성단계와, 상기 제1트렌치 및 상기 제2트렌치의 내벽을 따라 열산화막을 증착하는 열산화막 증착단계와, 상기 제1트렌치 및 제2트렌치의 상부에 형성된 상기 열산화막 주변에 제1절연막을 형성하고, 상기 제2트렌치의 제1절연막을 제거하는 제1절연막 형성단계와, 상기 제1트렌치, 제1절연막 및 제2트렌치의 상부에 형성된 상기 열산화막 주변에 제2절연막을 형성하고, 상기 제1절연막 상부의 제2절연막을 제거하는 제2절연막 형성단계와, 상기 제1트렌치의 제1절연막 상에 제1소자분리막을 형성하고, 상기 제2트렌치의 제2절연막 상에 제2소자분리막을 형성하는 소자 분리막 형성단계를 포함할 수 있다. In order to achieve the above object, a method of forming a device isolation film of a semiconductor device according to an embodiment of the present invention includes preparing a semiconductor substrate in which a pad oxide film and a nitride film are stacked, the pad oxide film, the nitride film and Etching the semiconductor substrate to form a first trench and a second trench in the semiconductor substrate; and depositing a thermal oxide film along an inner wall of the first trench and the second trench. Forming a first insulating film around the thermal oxide film formed on the first trench and the second trench, and removing the first insulating film of the second trench, the first trench, A second insulating film is formed around the thermal oxide film formed on the first insulating film and the second trench and removes the second insulating film on the first insulating film. And forming a first device isolation layer on the first insulating layer of the first trench and forming a second device isolation layer on the second insulating layer of the second trench.

이때, 상기 제1절연막과 상기 제2절연막은 상기 반도체 기판에 작용하는 응력이 서로 다를 수 있다. In this case, the first insulating layer and the second insulating layer may have different stresses applied to the semiconductor substrate.

상술한 바와 같이, 본 발명에 의한 반도체 장치의 소자 분리막 및 이의 형성방법은 소자 분리막 형성시 발생되는 응력의 영향을 해소하기 위해 사용되는 절연막을 소자의 종류에 따라 다르게 적용하여 각각의 소자의 특성을 개선할 수 있다.As described above, the device isolation film of the semiconductor device and the method of forming the same according to the present invention apply the insulating film used to solve the stress generated when the device isolation film is formed according to the type of the device to change the characteristics of each device. It can be improved.

본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

도 1은 본 발명에 일 실시예에 따른 반도체 장치의 소자 분리막을 도시한 단 면도이다. 1 is a cross-sectional view illustrating an isolation layer of a semiconductor device in accordance with an embodiment of the present invention.

도 1을 참조하면, 본 발명에 일 실시예에 따른 반도체 장치의 소자 분리막은제1트렌치(140a) 및 제2트렌치(140b)가 형성된 반도체 기판(110)과, 상기 제1트렌치(140a) 및 상기 제2트렌치(140b)의 내벽을 따라 형성된 열산화막(150)과, 상기 제1트렌치(140a)의 열산화막(150) 상에 형성된 제1절연막(162)과, 상기 제2트렌치(140b)의 열산화막(150) 상에 형성된 제2절연막(172)과, 상기 제1절연막(162) 상에 형성된 제1소자분리막(180a) 및, 상기 제2절연막(172) 상에 형성된 제2소자분리막(180b)을 포함한다.Referring to FIG. 1, an isolation layer of a semiconductor device in accordance with an embodiment of the present invention may include a semiconductor substrate 110 having a first trench 140a and a second trench 140b, the first trench 140a, A thermal oxide film 150 formed along the inner wall of the second trench 140b, a first insulating film 162 formed on the thermal oxide film 150 of the first trench 140a, and the second trench 140b. A second insulating film 172 formed on the thermal oxide film 150, a first device isolation film 180a formed on the first insulating film 162, and a second device isolation film formed on the second insulating film 172. 180b.

상기 반도체 기판(110)은 대략 사각 형상의 홈으로 이루어진 제1트렌치(140a) 및 제2트렌치(140b)가 형성된다. 이러한 반도체 기판(110)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판 등이 될 수 있으나, 본 발명에서 상기 반도체 기판(110)의 재질을 한정하는 것은 아니다. The semiconductor substrate 110 is formed with a first trench 140a and a second trench 140b formed of approximately rectangular grooves. The semiconductor substrate 110 may be a silicon substrate, a gallium arsenide substrate, a silicon germanium substrate, or the like, but the material of the semiconductor substrate 110 is not limited thereto.

상기 열산화막(150)은 상기 제1트렌치(140a)와 제2트랜치(140b)의 내벽을 따라 형성된다. 이러한, 열산화막(150)은 상기 제1트렌치(140a) 및 제2트렌치(140b)의 형성에 의해, 노출된 상기 실리콘 기판(110)에 대한 스트레스를 방지하기 위해, 상기 제1트렌치(140a) 및 제2트렌치(140b) 내부에 형성된다.The thermal oxide film 150 is formed along inner walls of the first trench 140a and the second trench 140b. The thermal oxide film 150 may be formed by forming the first trench 140a and the second trench 140b to prevent stress on the exposed silicon substrate 110. And a second trench 140b.

상기 제1절연막(162)은 상기 제1트렌치(140a)의 내벽을 따라 형성된 열산화막(150) 상에 형성된다. 이러한, 제1절연막(162)은 상기 반도체 기판(110)에 불순물이 주입될 때 소자분리막(180a)으로 확산되는 것을 방지하고, 상기 제1트렌치(140a) 내벽에 가해지는 스트레스를 완화시켜주는 작용을 할 수 있다. 여기서, 상기 제1절연막(162)은 인장 스트레스를 갖는 실리콘 나이트라이드(SiN) 또는 실리콘 옥시 나이트라이드(SiON)일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. The first insulating layer 162 is formed on the thermal oxide film 150 formed along the inner wall of the first trench 140a. The first insulating layer 162 prevents diffusion into the device isolation layer 180a when impurities are injected into the semiconductor substrate 110 and relieves stress applied to an inner wall of the first trench 140a. can do. Here, the first insulating layer 162 may be silicon nitride (SiN) or silicon oxy nitride (SiON) having a tensile stress, but the material is not limited thereto.

상기 제2절연막(172)은 상기 제2트렌치(140b)의 내벽을 따라 형성된 열산화막(150) 상에 형성된다. 이러한, 제2절연막(172)은 상기 반도체 기판(110)의 불순물이 주입될때 소자분리막(180b)으로 확산되는 것을 방지하고, 상기 제2트렌치(140b) 내벽에 가해지는 스트레스를 완화시켜주는 작용을 할 수 있다. 여기서, 상기 제2절연막(172)은 압축 스트레스를 갖는 실리콘 나이트라이드(SiN) 또는 실리콘 옥시 나이트라이드(SiON)일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. The second insulating layer 172 is formed on the thermal oxide film 150 formed along the inner wall of the second trench 140b. The second insulating layer 172 prevents diffusion into the device isolation layer 180b when impurities of the semiconductor substrate 110 are injected and relieves stress applied to an inner wall of the second trench 140b. can do. Here, the second insulating layer 172 may be silicon nitride (SiN) or silicon oxy nitride (SiON) having a compressive stress, but the material is not limited thereto.

상기 제1소자분리막(180a)은 상기 제1트렌치(140a)의 상기 제1절연막(162) 상에 갭필되도록 형성된다. 이때, 제1소자분리막(180a)의 상면과 상기 반도체 기판(110)의 상면 사이에는 소정의 단차가 생길 수 있으며, 이때, 상기 제1소자분리막(180a)의 상면이 상기 반도체 기판(110)의 상부로 돌출될 수 있다. The first device isolation layer 180a is formed to be gap-filled on the first insulating layer 162 of the first trench 140a. In this case, a predetermined step may occur between the top surface of the first device isolation layer 180a and the top surface of the semiconductor substrate 110. In this case, the top surface of the first device isolation layer 180a may be formed on the semiconductor substrate 110. It may protrude upwards.

상기 제2소자분리막(180b)은 상기 제2트렌치(140b)의 상기 제1절연막(172) 상에 갭필되도록 형성된다. 이때, 제2소자분리막(180b)의 상면과 상기 반도체 기판(110)의 상면 사이에는 소정의 단차가 생길 수 있으며, 이때, 상기 제2소자분리막(180b)의 상면이 상기 반도체 기판(110)의 상부로 돌출될 수 있다. 그리고 상기 제2소자분리막(180b)은 상기 제1소자분리막(180a)과 동일한 형상으로 형성될 수 있다. The second device isolation layer 180b is formed to be gap-filled on the first insulating layer 172 of the second trench 140b. In this case, a predetermined step may occur between the top surface of the second device isolation layer 180b and the top surface of the semiconductor substrate 110. In this case, the top surface of the second device isolation layer 180b may be formed on the semiconductor substrate 110. It may protrude upwards. The second device isolation layer 180b may have the same shape as the first device isolation layer 180a.

이와 같이, 상기 제1절연막(162) 및 제2절연막(172)은 상기 반도체 기판(110) 내의 소자의 특성에 따라 작용하는 스트레스를 방지할 수 있다. 예를 들어, 실리콘 기판(110) 내에 응력이 인장 응력(tensile)이 작용할 경우, 전자의 이동도가 좋아지기 때문에 NMOS의 전기적 특성이 좋아지고, 반대로 실리콘 기판 내의 응력이 압축 응력(compressive)이 작용할 경우, 정공의 이동도가 좋아지기 때문에 PMOS의 전기적 특성이 좋아지는 특징이 있다. 이러한 점을 고려한다면, 응력을 조절하기 위해 사용되는 상기 제1절연막(162) 및 제2절연막(172)이 각각 인장 스트레스 막 및 압축 스트레스 막으로 이루어짐으로써, NMOS와 PMOS 각각의 특성을 동시에 개선할 수 있다.As such, the first insulating layer 162 and the second insulating layer 172 may prevent stress acting on the characteristics of the device in the semiconductor substrate 110. For example, when a stress acts as a tensile stress in the silicon substrate 110, the electron mobility is improved, so the electrical properties of the NMOS are improved, and conversely, a stress in the silicon substrate may act as a compressive stress. In this case, since the mobility of holes is improved, the electrical characteristics of the PMOS are improved. Considering this point, the first insulating film 162 and the second insulating film 172 used to control the stress are made of a tensile stress film and a compressive stress film, respectively, so that the characteristics of each of the NMOS and PMOS can be improved simultaneously. Can be.

도 2는 본 발명의 일 실시예에 따른 반도체 소자 분리막의 형성 방법을 도시한 순서도이다. 2 is a flowchart illustrating a method of forming a semiconductor device isolation film according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 소자 분리막의 형성 방법은 반도체 기판 준비단계(S1)와, 트렌치 형성단계(S2)와, 열산화막 증착단계(S3)와, 제1절연막 형성단계(S4)와, 제2절연막 형성단계(S5)와, 소자 분리막 형성단계(S6)를 포함한다. 2, a method of forming a semiconductor device isolation film according to an embodiment of the present invention may include preparing a semiconductor substrate (S1), forming a trench (S2), depositing a thermal oxide film (S3), and a first insulating layer. A forming step (S4), a second insulating film forming step (S5), and an isolation layer forming step (S6) are included.

도 3a 내지 도 3i는 도 2에 도시된 반도체 장치의 소자 분리막의 형성 방법을 도시한 단면도이다. 도 2에 도시된 반도체 장치의 소자 분리막의 제조 방법을 도 3의 단면도를 이용하여 자세히 설명하고자 한다. 3A to 3I are cross-sectional views illustrating a method of forming an isolation layer in the semiconductor device illustrated in FIG. 2. A method of manufacturing the device isolation layer of the semiconductor device illustrated in FIG. 2 will be described in detail with reference to the cross-sectional view of FIG. 3.

먼저, 도 3a를 참조하면, 상기 반도체 기판 준비단계(S1)를 나타낸 단면도이 다. 상기 반도체 기판 준비단계(S1)에서는 반도체 기판(110) 상에 패드 산화막(120) 및 질화막(130)을 순차적으로 형성한다. First, referring to FIG. 3A, it is a cross-sectional view illustrating the semiconductor substrate preparation step S1. In the semiconductor substrate preparation step S1, the pad oxide layer 120 and the nitride layer 130 are sequentially formed on the semiconductor substrate 110.

상기 반도체 기판(110) 상부에 패드 산화막(120)을 증착한다. 여기서, 패드 산화막(120)은 열산화(thermal oxidation), 화학기상증착(CVD, chemical vapor deposition), 물리기상증착(PVD, physical vapor deposition) 및 그 등가 방법 중 선택된 어느 하나를 이용하여 반도체 기판(110)의 상부 영역 전체에 형성한다. 바람직하기로는 열산화(therml oxidation) 방법으로 형성할 수 있으나, 여기서 그 방법을 한정하는 것은 아니다. The pad oxide layer 120 is deposited on the semiconductor substrate 110. Here, the pad oxide film 120 may be formed of a semiconductor substrate using any one selected from thermal oxidation, chemical vapor deposition (CVD), physical vapor deposition (PVD), and the like. It is formed in the entire upper region of the 110. Preferably, it may be formed by a thermal oxidation method, but the method is not limited thereto.

상기 패드 산화막(120)의 상부에는 질화막(130)을 증착한다. 여기서, 질화막(130)은 화학 기상 증착(CVD), 물리기상증착(PVD) 및 그 등가 방법 중 선택된 어느 하나를 이용하여, 패드 산화막(120)의 상부 영역 전체에 형성한다. 바람직하기로는 저압 화학기상증착(LPCVD, Low Pressure Chemical Vapor Deposition)법으로 형성할 수 있으나, 여기서 그 방법을 한정하는 것은 아니다. The nitride layer 130 is deposited on the pad oxide layer 120. Here, the nitride film 130 is formed over the entire upper region of the pad oxide film 120 using any one selected from chemical vapor deposition (CVD), physical vapor deposition (PVD), and the like. Preferably, it may be formed by Low Pressure Chemical Vapor Deposition (LPCVD), but the method is not limited thereto.

다음, 도 3b를 참조하면, 상기 트렌치 형성단계(S2)를 나타낸 단면도이다. 상기 트렌치 형성단계(S2)에서는 상기 반도체 기판(110) 내에 일정 깊이의 제1트렌치(140a) 및 제2트렌치(140b)를 형성한다. Next, referring to FIG. 3B, a cross-sectional view illustrating the trench forming step S2 is provided. In the trench forming step S2, the first trench 140a and the second trench 140b having a predetermined depth are formed in the semiconductor substrate 110.

상기 패드 산화막(120) 및 상기 질화막(130)이 증착된 상기 반도체 기판(110) 내에 포토리쏘그라피 공정 및 에칭 공정을 이용하여, 제1트렌치(140a) 및 제2트렌치(140b)를 형성한다. The first trench 140a and the second trench 140b are formed in the semiconductor substrate 110 on which the pad oxide layer 120 and the nitride layer 130 are deposited by using a photolithography process and an etching process.

상기 제1트렌치(140a) 및 제2트렌치(140b)는 사각 형상의 홈으로 형성될 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 이러한 제1트렌치(140a) 및 제2트렌치(140b)는 대략 평평한 바닥 표면과 상기 바닥 표면에서 상기 반도체 기판(110)의 상부 방향으로 꺾여진 측면으로 이루어질 수 있다. The first trench 140a and the second trench 140b may be formed as a groove having a rectangular shape, but are not limited thereto. The first trench 140a and the second trench 140b may be formed of a substantially flat bottom surface and side surfaces bent in an upper direction of the semiconductor substrate 110 from the bottom surface.

다음, 도 3c를 참조하면, 상기 열산화막 증착단계(S3)를 나타낸 단면도이다. 상기 열산화막 증착단계(S3)에서는 제1트렌치(140a) 및 제2트렌치(140b)의 내벽을 따라 열산화막(150)을 증착한다. Next, referring to FIG. 3C, a cross-sectional view illustrating the thermal oxide film deposition step S3 is illustrated. In the thermal oxide film deposition step (S3), the thermal oxide film 150 is deposited along inner walls of the first trench 140a and the second trench 140b.

상기 열산화막(150)은 상기 제1트렌치(140a) 및 제2트렌치(140b)의 형성에 의해, 노출된 상기 실리콘 기판(110)에 대한 스트레스 및 손실을 방지하기 위해, 상기 제1트렌치(140a) 및 제2트렌치(140b) 내부에 형성된다. The thermal oxide film 150 may be formed by forming the first trench 140a and the second trench 140b to prevent stress and loss of the exposed silicon substrate 110. ) And the second trench 140b.

이러한, 열산화막(150)은 열산화(thermal oxidation), 화학기상증착(CVD, chemical vapor deposition), 물리기상증착(PVD, physical vapor deposition) 및 그 등가 방법 중 선택된 어느 하나를 이용하여 반도체 기판(110)의 상부 영역 전체에 형성한다. 바람직하기로는 열산화(therml oxidation) 방법으로 형성할 수 있으나, 여기서 그 방법을 한정하는 것은 아니다. The thermal oxide film 150 may be a semiconductor substrate using any one selected from thermal oxidation, chemical vapor deposition (CVD), physical vapor deposition (PVD), and the like. It is formed in the entire upper region of the 110. Preferably, it may be formed by a thermal oxidation method, but the method is not limited thereto.

다음, 도 3d 내지 도 3e를 참조하면, 상기 제1절연막 형성단계(S4)를 나타낸 단면도이다. 상기 제1절연막 형성단계(S4)에서는 먼저, 상기 질화막(130) 상부 및 상기 열산화막(150) 상부에 소정 두께의 제1절연막(160)을 형성한다. Next, referring to FIGS. 3D to 3E, are cross-sectional views illustrating the first insulating film forming step S4. In the first insulating film forming step S4, first, a first insulating film 160 having a predetermined thickness is formed on the nitride film 130 and the thermal oxide film 150.

여기서, 상기 제1절연막(160)은 인장 스트레스를 갖는 실리콘 나이트라이드(SiN), 실리콘 옥시나이트라이드(SiON) 및 그 등가물 중 선택된 어느 하나로 형성할 수 있으나, 그 재질을 한정하는 것은 아니다. 이러한, 인장 스트레스 특성은 예를 들면, PE-CVD 방식을 이용할 경우, 파워(power)를 조절함으로써, 쉽게 얻을 수 있다. 이러한 PE-CVD에 의한 인장 스트레스 특성을 얻는 방법은 당업자에 주지의 사실이므로, 더이상 상세한 설명은 생략한다. The first insulating layer 160 may be formed of any one selected from silicon nitride (SiN), silicon oxynitride (SiON), and the like having tensile stress, but the material is not limited thereto. This tensile stress characteristic can be easily obtained by adjusting the power, for example, when using the PE-CVD method. Since the method of obtaining the tensile stress characteristics by PE-CVD is well known to those skilled in the art, detailed description thereof will be omitted.

이후, 상기 제1트렌치(140a)의 열산화막(150) 상부로부터 상기 질화막(130) 상부의 일부 영역까지(즉, 상기 열산화막(150) 형성 시 발생되는 상기 반도체 기판(110) 내의 응력과 같은 방향의 응력을 키우고자하는 영역) 형성된 제1절연막(160)을 제외한 나머지 영역에 형성된 제1절연막(160)을 포토리소그래피 및 식각 공정을 이용하여 선택적으로 제거한다. Thereafter, a stress in the semiconductor substrate 110 generated when the thermal oxide film 150 is formed from the thermal oxide film 150 of the first trench 140a to a part of the upper portion of the nitride film 130 (ie, the thermal oxide film 150 is formed). The first insulating layer 160 formed in the remaining regions except for the first insulating layer 160 formed thereon is selectively removed by photolithography and etching processes.

다음, 도 3f 내지 도 3g를 참조하면, 상기 제2절연막 형성단계(S5)를 나타낸 단면도이다. 상기 제2절연막 형성단계(S5)에서는 먼저, 상기 제1절연막(161) 상부 및 상기 제2트렌치(140b)의 열산화막(150) 상부에 전면에 제2절연막(170)을 형성한다. 3F to 3G, cross-sectional views illustrating the second insulating film forming step S5 are shown. In the second insulating film forming step S5, first, a second insulating film 170 is formed on the entire surface of the first insulating film 161 and the thermal oxide film 150 of the second trench 140b.

여기서, 상기 제2절연막(170)은 압축 스트레스를 갖는 실리콘 나이트라이드(SiN), 실리콘 옥시나이트라이드(SiON) 및 그 등가물 중 선택된 어느 하나로 형성할 수 있으나, 그 재질을 한정하는 것은 아니다. 이러한, 압축 스트레스 특성은 예를 들면, PE-CVD 방식을 이용할 경우, 파워(power)를 조절함으로써, 쉽게 얻을 수 있다. 이러한 PE-CVD에 의한 압축 스트레스 특성을 얻는 방법은 당업자에 주지의 사실이므로, 더이상 상세한 설명은 생략한다. The second insulating layer 170 may be formed of any one selected from silicon nitride (SiN), silicon oxynitride (SiON), and the like having compressive stress, but the material is not limited thereto. This compressive stress characteristic can be easily obtained by adjusting the power, for example, when using the PE-CVD method. Since the method of obtaining such compressive stress characteristics by PE-CVD is well known to those skilled in the art, a detailed description thereof will be omitted.

이후, 상기 제2트렌치(140b)의 열산화막(150) 상부로부터 상기 질화막 중, 상기 일부 영역을 제외한 나머지 영역까지(즉, 상기 열산화막(150) 형성 시 발생되는 상기 반도체 기판(110) 내의 응력과 다른 방향의 응력을 키우고자 하는 상기 제2트렌치(140b)의 열산화막(150) 상을 제외한 영역) 형성된 제2절연막(170)을 제외한 나머지 영역에 형성된 제2절연막(170)을 포토리소그래피 및 식각 공정을 이용하여 선택적으로 제거한다. 한편, 상기 제2절연막(170)의 선택적 식각을 위해, 상기 제1절연막(160)에는 산화막을 형성시켜 놓을 수도 있다. Thereafter, the stress in the semiconductor substrate 110 generated when the thermal oxide film 150 is formed from the upper portion of the thermal oxide film 150 of the second trench 140b to the remaining areas except the partial region of the nitride film (that is, the thermal oxide film 150 is formed). Photolithography and the second insulating film 170 formed in the remaining region except for the second insulating film 170 formed on the thermal oxide film 150 of the second trench 140b to increase the stress in a direction different from that of the second trench 140b. It is selectively removed using an etching process. Meanwhile, an oxide film may be formed on the first insulating layer 160 to selectively etch the second insulating layer 170.

마지막으로, 도 3h 내지 도 3i를 참조하면, 상기 소자 분리막 형성단계(S6)를 나타낸 단면도이다. 상기 제1절연막 형성단계(S4)는 상기 제1절연막(161) 및 상기 제2절연막(171) 상에 갭필 산화막을 도포하여, 상기 반도체 기판(110)이 노출되도록, 갭필 산화막을 평탄화한다. 여기서, 평탄화는 화학적 기계적 연마(CMP, chemical mechanical polish) 및 그 등가 방법 중 선택된 어느 하나의 방법에 의해 형성할 수 있으며, 여기서 그 방법을 한정하는 것은 아니다.Finally, referring to FIGS. 3H to 3I, a cross-sectional view illustrating the device isolation layer forming step S6 is illustrated. In the forming of the first insulating layer S4, a gap fill oxide layer is coated on the first insulating layer 161 and the second insulating layer 171 to planarize the gap fill oxide layer so that the semiconductor substrate 110 is exposed. Here, the planarization may be formed by any one method selected from chemical mechanical polishing (CMP, chemical mechanical polish) and equivalent methods, and the method is not limited thereto.

도 1은 본 발명에 일 실시예에 따른 반도체 장치의 소자 분리막을 도시한 단면도이다. 1 is a cross-sectional view illustrating an isolation layer of a semiconductor device according to an exemplary embodiment of the present invention.

도 2는 본 발명에 일 실시예에 따른 반도체 장치의 소자 분리막의 형성 방법을 도시한 순서도이다. 2 is a flowchart illustrating a method of forming an isolation layer in a semiconductor device according to an embodiment of the present invention.

도 3a 내지 도 3i는 도 2에 도시된 반도체 장치의 소자 분리막의 형성 방법을 도시한 단면도이다.3A to 3I are cross-sectional views illustrating a method of forming an isolation layer in the semiconductor device illustrated in FIG. 2.

<주요 도면 부호의 명칭><Name of the main reference numerals>

110 : 반도체 기판 120 : 패드 산화막110 semiconductor substrate 120 pad oxide film

130 : 질화막 140a : 제1트렌치130: nitride film 140a: first trench

140b : 제2트렌치 150 : 열산화막140b: second trench 150: thermal oxide film

162 : 제1절연막 172 : 제2절연막162: first insulating film 172: second insulating film

180a : 제1소자분리막 180b : 제2소자분리막 180a: first device separator 180b: second device separator

Claims (5)

제1트렌치 및 제2트렌치가 형성된 반도체 기판;A semiconductor substrate having a first trench and a second trench formed therein; 상기 제1트렌치 및 상기 제2트렌치의 내벽을 따라 형성된 열산화막;A thermal oxide film formed along inner walls of the first trench and the second trench; 상기 제1트렌치의 열산화막 상에 형성된 제1절연막;A first insulating film formed on the thermal oxide film of the first trench; 상기 제2트렌치의 열산화막 상에 형성된 제2절연막;A second insulating film formed on the thermal oxide film of the second trench; 상기 제1절연막 상에 형성된 제1소자분리막; 및,A first device isolation layer formed on the first insulating layer; And, 상기 제2절연막 상에 형성된 제2소자분리막을 포함하며,A second device isolation film formed on the second insulating film; 상기 제1절연막과 상기 제2절연막은 상기 반도체 기판에 작용하는 응력이 서로 다른 것을 특징으로 하는 반도체 장치의 소자 분리막.And the first insulating film and the second insulating film have different stresses applied to the semiconductor substrate. 제 1항에 있어서, The method of claim 1, 상기 제1절연막과 제2절연막은 SiN 또는 SiON 인 것을 특징으로 하는 반도체 장치의 소자 분리막. And the first insulating film and the second insulating film are SiN or SiON. 제 1항에 있어서, The method of claim 1, 상기 제1절연막은 인장 스트레스 막이고, 상기 제2절연막은 압축 스트레스 막인 것을 특징으로 하는 반도체 장치의 소자 분리막. And the first insulating film is a tensile stress film, and the second insulating film is a compressive stress film. 패드 산화막 및 질화막이 적층된 반도체 기판을 준비하는 반도체 기판 준비 단계;A semiconductor substrate preparation step of preparing a semiconductor substrate on which a pad oxide film and a nitride film are stacked; 상기 패드 산화막과, 상기 질화막 및 상기 반도체 기판을 에칭하여, 상기 반도체 기판 내부에 제1트렌치 및 상기 제2트렌치를 형성하는 트렌치 형성단계;Forming a first trench and a second trench in the semiconductor substrate by etching the pad oxide film, the nitride film, and the semiconductor substrate; 상기 제1트렌치 및 상기 제2트렌치의 내벽을 따라 열산화막을 증착하는 열산화막 증착단계;A thermal oxide film deposition step of depositing a thermal oxide film along inner walls of the first trench and the second trench; 상기 제1트렌치 및 제2트렌치의 상부에 형성된 상기 열산화막 주변에 제1절연막을 형성하고, 상기 제2트렌치의 제1절연막을 제거하는 제1절연막 형성단계;Forming a first insulating film around the thermal oxide film formed on the first trench and the second trench and removing the first insulating film of the second trench; 상기 제1트렌치, 제1절연막 및 제2트렌치의 상부에 형성된 상기 열산화막 주변에 제2절연막을 형성하고, 상기 제1절연막 상부의 제2절연막을 제거하는 제2절연막 형성단계;A second insulating film forming step of forming a second insulating film around the thermal oxide film formed on the first trench, the first insulating film and the second trench, and removing the second insulating film on the first insulating film; 상기 제1트렌치의 제1절연막 상에 제1소자분리막을 형성하고, 상기 제2트렌치의 제2절연막 상에 제2소자분리막을 형성하는 소자 분리막 형성단계를 포함하는 것을 특징으로 하는 반도체 장치의 소자 분리막의 형성 방법. And forming a device isolation layer on the first insulating film of the first trench and forming a second device isolation film on the second insulating film of the second trench. Method of forming a separator. 제 4항에 있어서, The method of claim 4, wherein 상기 제1절연막과 상기 제2절연막은 상기 반도체 기판에 작용하는 응력이 서로 다른 것을 특징으로 하는 반도체 장치의 소자 분리막의 형성 방법. And the stress applied to the semiconductor substrate is different from the first insulating film and the second insulating film.
KR1020070121241A 2007-11-27 2007-11-27 A device isolation film of a semiconductor device and a method of forming the same Ceased KR20090054538A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070121241A KR20090054538A (en) 2007-11-27 2007-11-27 A device isolation film of a semiconductor device and a method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070121241A KR20090054538A (en) 2007-11-27 2007-11-27 A device isolation film of a semiconductor device and a method of forming the same

Publications (1)

Publication Number Publication Date
KR20090054538A true KR20090054538A (en) 2009-06-01

Family

ID=40986466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070121241A Ceased KR20090054538A (en) 2007-11-27 2007-11-27 A device isolation film of a semiconductor device and a method of forming the same

Country Status (1)

Country Link
KR (1) KR20090054538A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180132008A (en) * 2018-11-29 2018-12-11 삼성디스플레이 주식회사 flexible display and Method for manufacturing the same
KR20200102395A (en) * 2020-08-19 2020-08-31 삼성디스플레이 주식회사 flexible display and Method for manufacturing the same
US11978803B2 (en) 2010-08-03 2024-05-07 Samsung Display Co., Ltd. Flexible display and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978803B2 (en) 2010-08-03 2024-05-07 Samsung Display Co., Ltd. Flexible display and method of manufacturing the same
KR20180132008A (en) * 2018-11-29 2018-12-11 삼성디스플레이 주식회사 flexible display and Method for manufacturing the same
KR20200102395A (en) * 2020-08-19 2020-08-31 삼성디스플레이 주식회사 flexible display and Method for manufacturing the same

Similar Documents

Publication Publication Date Title
TWI644395B (en) Semiconductor device and method of manufacturing same
CN203553173U (en) Electronic device
JP2008533705A (en) Fabrication of carrier substrate contacts to trench-isolated SOI integrated circuits with high voltage components
KR100825014B1 (en) Device Separation Method of Semiconductor Device
JP2008041901A (en) Semiconductor device and manufacturing method thereof
CN103943621B (en) Shallow trench isolation structure and forming method thereof
US20110012226A1 (en) Semiconductor device and method for manufacturing the same
US6358785B1 (en) Method for forming shallow trench isolation structures
KR20090054538A (en) A device isolation film of a semiconductor device and a method of forming the same
US20210217655A1 (en) Deep Trench Isolation And Substrate Connection on SOI
KR100568259B1 (en) Trench isolation semiconductor device and method of forming the same
KR100979711B1 (en) Trench gap fill method of semiconductor device
KR100724199B1 (en) Shallow Trench Separator Formation Method
KR100325598B1 (en) method for shallow trench isolation of semiconductor devices
KR100344765B1 (en) Method for isolating semiconductor devices
KR100818427B1 (en) Device Separator Formation Method of Semiconductor Device
KR20100074668A (en) Manufacturing method for isolation structure of semiconductor device
KR100519648B1 (en) Method For Manufacturing Semiconductor Devices
KR100379524B1 (en) Method for forming isolation layer in the semiconductor device
JP2006049663A (en) Manufacturing method of semiconductor device
KR100539005B1 (en) Method For Manufacturing Semiconductor Devices
JP5588162B2 (en) Manufacturing method of semiconductor device
CN117293082A (en) Manufacturing method of semiconductor device groove structure and semiconductor device
KR20100076377A (en) Method for fabricating method semiconductor device
KR100822620B1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071127

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090430

Patent event code: PE09021S01D

PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20091130

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20090430

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I