KR20080007146A - 구리 및 수지 복합체의 제조방법 - Google Patents

구리 및 수지 복합체의 제조방법 Download PDF

Info

Publication number
KR20080007146A
KR20080007146A KR1020070070480A KR20070070480A KR20080007146A KR 20080007146 A KR20080007146 A KR 20080007146A KR 1020070070480 A KR1020070070480 A KR 1020070070480A KR 20070070480 A KR20070070480 A KR 20070070480A KR 20080007146 A KR20080007146 A KR 20080007146A
Authority
KR
South Korea
Prior art keywords
copper
phosphoric acid
layer
via hole
metal
Prior art date
Application number
KR1020070070480A
Other languages
English (en)
Inventor
마사키 곤도
Original Assignee
롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. filed Critical 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨.
Publication of KR20080007146A publication Critical patent/KR20080007146A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789Aqueous acid solution, e.g. for cleaning or etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157Using means for chemical reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

내층 회로를 형성하는 구리 배선층을 형성하고, 상기 배선층상에 수지를 포함하는 절연층을 제공하며, 상기 절연층 아래에 구리 표면을 노출하는 비어 홀을 형성한 후, 상기 비어 홀 저부에서 노출되는 구리 표면상에 금속을 침착시키는 것으로 구성되는 금속 구리 및 수지 복합체의 제조방법이 개시된다. 이 방법은 pH 1 내지 3의 인산 수용액을 사용하여 상기 비어 홀 저부중에 노출된 구리 표면상에 형성된 산화구리를 제거하는 단계를 포함한다. 이 방법에 따라 할로잉(haloing)이 억제되며, 솔더 본딩(sloding bonding)이 뛰어난 비어 홀(via hole)이 형성된다.

Description

구리 및 수지 복합체의 제조방법{Method of Manufacturing a composite of copper and resin}
본 발명은 구리 금속층 및 표면 상의 절연층을 갖는 복합체의 제조방법에 관한 것으로, 특히 표면 상에 구리 배선층을 갖는 반도체 기판의 제조방법 및 이의 세정 방법에 관한 것이다.
다층 배선판 및 반도체 장치 등의 전자 재료의 분야에 있어서, 더욱 더 컴팩트화되고 있는 전자 장치에 사용되는 반도체 기판 및 인쇄 배선판의 사이즈의 축소가 요구되고 있다. 이러한 요구를 충족시키기 위해, 인쇄 배선판 및 반도체 기판은 이의 회로를 더욱 디테일하고 다층화함으로써 더욱 밀집하게 형성된다. 배선 밀도를 증가시키는 공지의 방법에 따르면, 내층 회로를 형성하는 기판 표면에 절연층을 형성하고, 상기 절연층에 홀을 형성하며, 상기 홀에 금속을 침착시킴으로써 접촉 홀 및 비어 홀을 형성시켜, 기판과 배선 사이 및 배선층간을 접속시킬 수 있다.
금속 배선층과 절연 수지층 사이에 접착력을 부여하는데 요구되는 인쇄 배선판에 관해서는, 다크닝 공정 (darkening process)이 공지되어 있으며, 이는 금속 배선층이 기판 또는 제 1 절연층의 표면에 형성되어, 금속 배선층인 금속 구리가 산화됨으로써, 산화구리 (산화제2구리) 막이 이의 표면 상에 형성되기 때문에, 금속 배선층에 형성되는 절연 수지층에 대한 접착력이 증가된다. 이러한 방법에 의하면, 미세 돌기부가 수지에 대한 접착력을 증가시키기 위해 산화된 산화구리막의 표면에 형성된다. 그러나, 산화제2구리는 산에 용이하게 용해되므로, 절연 수지층에 형성되는 비어 홀에 전도성을 부여하도록 사용되는 무전해 도금액 또는 전기 도금액과 접촉할 때에 도금액에 중의 산에 의해 용해되기 때문에, 소위 "할로잉 (haloing)"이 일어나서, 갭 (보이드)이 비어 홀의 금속 구리와의 계면에 형성된다. 이러한 과제를 해결하기 위한 수단으로서, 특정 처리 용액을 이용하여 할로잉 발생을 방지하는 방법 및 산화제2구리막을 감소시키는 방법이 일본 특허 출원 제H6-275952호에 제안되어 있다.
한편, 인쇄 배선판을 이용하는 다크닝 공정은 반도체 기판을 사용하지 않는다. 통상적인 비어 홀을 형성하는 방법은 층간 절연층에 그루브 또는 홀을 형성함으로써 비어 홀을 형성하도록, 기판의 표면에 금속 배선을 형성하고, 층간 절연층을 침착시킨 다음, 노광 및 현상한다. 또한, 비어 홀은 층간 절연층에 그루브 또는 홀을 형성함으로써 비어 홀을 형성하도록, 액상 감광성 층간 절연재를 금속 배선 상에 균일하게 침착시킨 다음, 노광 및 현상된다. 막 두께가 균일한 층간 절연층을 형성하기 위해, 스크린 프린팅법, 커텐 코팅법 또는 스핀 코팅법 등이 통상적 으로 이용되어 왔다.
통상적인 반도체 기판의 제조방법에 의하면, 비어 홀을 제조하는 공정은 비어를 형성한 다음, 구리 배선층의 표면을 외부 대기에 노출시켜, 산화구리막을 형성시킴으로써 이의 표면을 산화시키는 것이다. 또한, 액상 감광성 수지 재료가 사용되는 경우에는, 열경화 공정은 현상 공정 후에 행해진다. 산화구리막은 절연성을 나타내므로, 산화구리막은 비어 홀의 전도성을 회복하기 위해 무전해 도금 등의 전도성 공정 이전에 제거되어야 한다. 통상, 황산 수용액 등은 비어 홀의 저부의 산화구리막을 처리하는데 사용되나, 절연층의 수지 종류에 따르며, 이로 인해 인쇄 배선판의 경우와 유사하게 할로잉을 일으킬 수도 있다. 할로잉 발생은 반도체 기판의 신뢰성의 저하로 인한 문제 이외에도 접착력 저하로 인한 문제를 일으킨다.
본 발명의 목적은 반도체 기판의 제조시에 구리 금속이 배선층으로서 사용되는 경우에 할로잉을 일으키지 않고 비어 홀의 저부에 형성되는 산화구리층을 제거함으로써 고 신뢰성을 갖는 반도체 기판을 제조하는데 있다.
절연층과, 금속 배선층으로서 구리층을 갖는 복합체의 제조 공정 시에 비어 홀의 저부에 형성되는 산화구리층을 세정하고 제거하는 방법에 대하여 면밀히 연구 조사한 결과, 본 발명자들은 산화구리가 주성분으로서 인산 함유 수용액을 사용하여, 할로잉을 일으키지 않고 효과적으로 제저될 수 있음을 알아내어, 본 발명을 달 성하였다.
일측면으로서, 본 발명은 구리 금속의 표면에 형성되는 산화구리가 인산 함유 수용액, 경우에 따라, 유기산, pH 조절제, 및 계면활성제를 사용함으로써 제거되는 금속 배선으로서 구리 금속을 사용하는 반도체 기판의 제조방법을 제공한다.
본 발명의 방법에 따르면, 비어 홀의 저부에서 노출되는 구리 금속의 표면, 및 절연층에 의해 보호되지 않는 구리 배선 상에 형성되는 산화구리는 산화구리층을 인산 수용액과 접촉시켜 제거될 수 있으므로, 이후에 침착되는 금속과 구리 배선 사이의 접착력 및 전도성이 양호할 것이다. 또한, 본 발명의 인산 수용액은 구리 금속을 용이하게 부식하지 않으므로, 인산 수용액이 구리 배선층과 절연 수지층 사이의 계면으로 용이하게 침투하지 않기 때문에, 할로잉 발생을 방지할 수 있다.
본 발명의 인산 수용액은 인산 및 물을 포함하며, 또한, 보조산, 및 필요하다면 pH 조정제 및 계면활성제를 포함한다. 그러나 할로잉의 발생을 방지하는 관점으로부터 본 발명의 인산 수용액은 바람직하게 황산, 염산, 질산 또는 플루오르화 수소산 등을 함유하지 않는다.
본 발명의 인산은 인산 (오르쏘인산(H3PO4)) 또는 피로인산과 같은 폴리인산 등이다.
본 발명의 효과를 성취하는 데에서, 인산을 보조하는 보조산은 만약 이러한 산이 인산 대신 단독으로 이용된다면, 어렵거나 불가능할 것이며, 이러한 산의 예는 아세트산, 벤조산, 벤젠설포산, 및 메탄설포산 등과 같은 유기산이다. 이러한 보조산은 황산과 같은 강한 무기산을 함유하지 않는다.
본 발명에서 이용될 수 있는 pH 조정제는 인산 수용액의 pH를 안정하게 하기 위해 사용되며, 그의 예는 인산수소이나트륨 및 인산삼나트륨과 같은 인산염을 함유한다. 인산 수용액에 수산화나트륨을 첨가하여 유사한 효과를 얻을 수 있다.
본 발명의 계면활성제는 비이온, 양이온, 음이온 또는 양쪽성 계면활성제 중 임의의 하나일 수 있다. 바람직하게, 하나 이상의 형태의 비이온 계면활성제가 이용된다. 비이온 계면활성제의 예는 알킬 알콜 에틸렌 옥사이드 부가 생성물, 알킬 페놀 에틸렌 옥사이드 부가 생성물, 지방산 에틸렌 옥사이드 부가 생성물, 다가 알콜 지방산 에스테르 에틸렌 옥사이드 부가 생성물, 알킬라민 에틸렌 옥사이드 부가 생성물, 폴리프로필렌 글리콜 에틸렌 옥사이드 부가 생성물 및 다가 알콜 지방산 에스테르 등을 포함한다. 만약, 관통홀을 갖는 절연층이 소수성 수지으로부터 만들어지거나, 비어 홀의 직경이 작다면, 인산 수용액에 계면활성제를 첨가하는 중요성이 증가할 것이다.
본 발명의 인산 수용액은 10 내지 50g/ℓ, 바람직하게는 15 내지 30g/ℓ의 인산, 0 내지 50g/ℓ의 보조산, 0 내지 10g/ℓ, 바람직하게는 1 내지 5g/ℓ의 pH 조정제, 0 내지 20g/ℓ, 바람직하게는 1 내지 10g/ℓ의 계면활성제를 함유하고, 나머지는 물이다. 바람직하게 이용되는 물은 탈이온수이다.
본 발명의 인산 수용액의 바람직한 구체예는 15 내지 25g/ℓ의 인산, pH 조 정제로서 1 내지 5g/ℓ의 수산화나트륨, 3 내지 8g/ℓ의 비이온 계면활성제를 함유하며, 나머지는 탈이온수이다.
본 발명에서 이용된 인산 수용액은 1 내지 7, 바람직하게는 1 내지 3의 pH를 갖는다.
본 발명에 따른 구리 배선층과 절연층을 포함하는 복합체 제조방법은 일반적으로 공지된 방법일 수 있다. 여기서, 복합체의 기판을 형성할 수 있는 물질은 유리, 수지, 기판, 실리콘 웨이퍼, 세라믹 기판, 반도체 웨이퍼 등을 포함한다. 다시 말해, 무전해 도금, 스퍼터링 등을 이용해 금속층을 복합체의 기판 표면에 침착시키고, 반첨가 방법 또는 첨가 방법 등을 이용해 금속 배선층을 형성시킨다. 배선층에서 이용된 상기 금속은 바람직하게 구리이다. 감광성 절연 수지 조성물을 이용하여, 금속 배선 층위에 절연층을 형성할 수 있다. 액체 또는 고체가 둘다 이용될 수 있으나, 바람직하게 액체 감광성 절연 수지 조성물이 이용된다.
만약 감광성 수지 조성물이 절연층으로써 이용된다면, 감광성 수지 조성물이 균일한 막 두께를 갖도록, 적용 후에, 비어 홀 또는 접촉홀의 원하는 영역을 가리거나 또는 다른 영역을 가리는 포토마스크를 통하여 노광을 수행하고, 그 다음, 일반적으로 알칼리성 수용액인 현상액을 이용하여 현상하여 비어 홀을 형성한다. 만약 액체 감광성 수지 조성물이 이용된다면, 절연층에 의해 덮이지 않은 영역과, 비어 홀의 저부내 구리 또는 금속 표면이, 비어 홀의 형성후, 가열 공정중에 산화되고, 이에 따라, 산화 구리층이 형성될 것이다. 더욱이, 비어 홀을 형성한 후, 만약 복합체가 공기에 노출된다면, 구리 배선의 구리 금속 표면 및 비어 홀의 바닥의 구 리 금속 표면은 유사하게 공기에 의하여 산화되고, 산화 금속이 형성될 것이다.
이러한 산화 금속은 다음 공정에서 형성되는 스퍼터층의 전도성과 솔더로의 부착 및 솔더 습윤성에 영향을 미치며, 그러므로, 이러한 산화 금속은 상기 공정 전에 제거되어야 한다.
구리 배선 및 비어 홀에 금속이 침착되어 있는 솔더 플레이팅 공정 또는 스퍼터링 공정 전에 산화 구리를 제거하기 위하여, 상기 언급한 인산 수용액을 산화 구리층과 접촉시킨다. 인산 수용액과의 접촉을 야기하는 이 방법은 일반적으로 공지된 방법일 수 있으나, 인산 수용액에 기판을 침지하는 방법이 바람직하다. 바람직하게, 인산 수용액의 온도는 0℃ 내지 70℃, 바람직하게는 20℃ 내지 30℃이다. 인산 수용액과 산화 구리층 사이의 접촉 시간은 10초 내지 10분, 바람직하게는 1분 내지 5분일 것이다.
이론적으로 결부됨이 없이, 본 발명의 인산 수용액은 하기의 기능을 갖는 것으로 생각된다. 즉, 구리 금속상의 산화 구리는 인산 수용액과 접촉하게 되고, 산화 구리는 그의 작용에 의해 용해된다. 인산 수용액이 산화 구리가 제거된 영역에서 노출되는 구리 금속과 접촉할 때, 구리 금속 및 인산이 반응하여 인산 구리 막을 형성할 것이다. 구리의 추가적인 용해는 이러한 인산 구리 막의 형성으로 중단될 것이며, 따라서, 할로잉(haloing)의 발생을 예방하는 것으로 생각된다. 이러한 인산 구리 막은 수용액중에서만 존재하는 것으로 생각되고, 구리 금속을 인산 수용액과의 접촉으로부터 제거하면, 산화 구리는 공기중의 산소와 같은 산화제에 장시간 노출된 후 표면에 다시 형성될 것이다. 따라서, 본 발명의 방법에서, 산화 구리 층을 인산 수용액에 용해시킨 후, 금속의 침착과 같은 다음 단계를 산화 구리가 구리 표면에 다시 형성되기 전에 수행하여야 한다.
4 인치 실리콘 웨이퍼의 표면에 스퍼터링 하여 3000 옹스트롬의 두께로 구리를 침착하여, 구리 스퍼터 웨이퍼를 제조하였다. 그 후, 10 μm 두께의 구리 층을 널리 알려져 있는 전해 구리 도금 용액을 사용하여 침착시키고, 그 후, 1 시간 동안 150 ℃에서 어닐링(annealing) 하였다. 전해 구리 도금층이 있는 웨이퍼를 1 분간 10% 황산 수용액 (23℃)에 침지시킨 후, 표면을 깨끗이 하기 위해 물로 30 초간 23℃에서 세척하였다. 이어서, 절연 수지 층 및 비어 홀을 에폭시계 감광성 절연성 수지를 사용하여, 하기의 방법에 따라 액체 웨이퍼 표면에 형성하였다.
액체 감광성 절연성 수지를 스핀 코팅으로 30 초간 1500 rpm으로 웨이퍼에 적용하고, 30 분간 90℃에서 예비-베이크(pre-bake)를 하고, 1000 mJ/cm2의 에너지를 사용하여 노광을 수행한 후, 노광 후 열 처리(PEB)를 30 분간 90℃에서 수행하였다. 2.38% 테트라메틸 암모늄 하이드록사이드 (TMAH)를 사용하여 현상함으로서 300 마이크론 직경의 비어 홀을 형성하고, 예비 경화를 30분간 130℃에서 수행한 후, 열 경화를 200℃에서 60 분간 수행하여, 비어 홀이 있는 절연성 수지 층을 형성하였다.
상술한 바와 같이 제조한 비어 홀의 저부에 노출된 구리 배선이 있는 시험 보드를 하기와 같이 제조한 인산 수용액으로 세척하였다.
본 발명에 따른 구리 배선을 구비한 반도체 기판을 사용하는 경우, 할로잉 발생이 억제될 수 있고, 뛰어난 솔더 본딩을 이룰 수 있으며, 신뢰도가 높은 반도체 기판이 제공될 수 있다.
본 발명의 인산 수용액을 하기와 같이 제조하였다. 제조한 인산 수용액의 pH는 2.1이었다.
성분 : 양
인산 (85%): 25.35 g/L
수산화나트륨 수용액: 3.53 g/L (수산화나트륨으로)
계면활성제 1: 5.25 g/L
계면활성제 2: 0.75 g/L
탈이온수: 나머지
* 계면활성제 1:
토아 케미컬 인더스트리 (Toa Chemical Industries)사의 노나 (Nona) 1912A (폴리옥시알킬렌 아릴페닐 에테르)
* 계면활성제 2:
라이온 코퍼레이션 (Lion Corporation)사의 LAOL XA-60-50 (폴리에틸렌 글리콜 노닐데실운데실 에테르)
시험 보드를 상기의 인산 수용액에 23℃에서 1 분 또는 5분간 침지시킴으로서 세정 공정을 수행하였다. 시험 보드를 물에서 세척하고, 질소를 불어 건조시킨 후, 현미경으로 관찰하여 할로잉의 존재를 측정하였다. 관찰한 할로잉의 폭을 표 1에 나타내었다. 이어서, 직경 450 마이크론을 가진 솔더 볼 (solder ball) (63 Sn - 37 Pb)을 융제(flux)를 사용하여 비어 홀에 두고, 리플로잉(reflowing)을 10 초간 260℃에서 수행하였다. 솔더 전단(shear) 시험을 다게 (Dage) 4000 전단 시험기를 사용하여 수행하고, 솔더의 균열 방식을 관찰하였다. 결과를 표 1에 나타내었다.
비교 실시예 1
인산 수용액 대신 10% 황산 수용액을 사용한 것을 제외하고, 구체예 1과 유사한 시험을 수행하였다. 수용액의 pH는 1 미만이었다. 결과를 표 1에 나타내었다.
비교 실시예 2
인산 수용액 대신 5% 황산 수용액을 사용한 것을 제외하고, 구체예 1과 유사한 시험을 수행하였다. 수성 용액의 pH는 1 미만이었다. 결과를 표 1에 나타내었다.
비교 실시예 3
구체예 1의 인산 수용액외에 5 vol%의 황산을 함유한 처리 액체인 것을 제외 하고 구체예 1과 유사한 시험을 수행하였다. 수성 용액의 pH는 1 미만이었다. 결과를 표 1에 나타내었다.
비교 실시예 4
인산 수용액 처리를 수행하지 않은 것을 제외하고 구체예 1과 유사한 시험을 수행하였다. 결과를 표 1에 나타내었다.
침지 시간 할로잉 폭 (㎛) 솔더 본딩
구체예 1 1 분 0 우수
5 분 0 우수
비교 실시예 1 1 분 23.1 우수
5 분 76.3 우수
비교 실시예 2 1 분 22.8 우수
5 분 73.4 우수
비교 실시예 3 1 분 17.2 우수
5 분 49.2 우수
비교 실시예 4 0 불량

Claims (10)

  1. 내층 회로를 형성하는 구리 배선층을 형성하고, 상기 배선층상에 수지를 포함하는 절연층을 제공하며, 상기 절연층 아래에 구리 표면을 노출하는 비어 홀을 형성한 후, 상기 비어 홀 저부에서 노출되는 구리 표면상에 금속을 침착시키는 것으로 구성되는 금속 구리 및 수지 복합체의 제조방법으로서, pH 1 내지 3의 인산 수용액을 사용하여 상기 비어 홀 저부중에 노출된 구리 표면상에 형성된 산화구리를 제거하는 단계를 포함하는 방법.
  2. 제 1 항에 있어서, 절연층이 표면 조화 공정(surface roughening process)의 수행없이 구리 배선층상에 형성되는 방법.
  3. 제 1 항에 있어서, 인산 수용액이 인산 이외의 다른 무기산을 함유하지 않는 방법.
  4. 제 1 항에 있어서, 인산 수용액이 인산, 수산화나트륨, 계면활성제 및 물로 구성되는 방법.
  5. 제 1 항에 있어서, 인산 수용액에 의한 처리후, 구리 표면상에 산화구리가 형성되기 전에 금속을 침착시키는 방법.
  6. 제 1 항에 있어서, 구리층상에 침착되는 금속을 무전해 금속 도금에 의해 침착시키고 이와 동시에 금속층을 수지상에 형성시키는 방법.
  7. 내층 회로를 형성하는 구리 배선층을 형성하고, 상기 배선층상에 액체 수지를 포함하는 절연층을 제공하며, 상기 절연층내에 구리 표면을 노출하는 비어 홀을 형성한 후, 상기 비어 홀 저부에서 노출되는 구리 표면상에 금속을 침착시키는 것으로 구성되는 반도체 기판의 제조방법으로서, 인산 수용액을 사용하여 상기 비어 홀 저부중에 노출된 구리 표면상에 형성된 산화구리를 제거하는 단계를 포함하는 방법.
  8. 제 5 항에 있어서, 인산 수용액이 인산, 수산화나트륨, 계면활성제 및 물로 구성되는 방법.
  9. 비어 홀의 저부내 구리 표면상에 형성된 산화구리를 인산, 수산화나트륨, 계면활성제 및 물로 구성된 세정액으로 제거하는, 비어 홀을 가지며 비어 홀의 저부 일부가 노출된 절연층을 구비한 반도체 기판의 세정 방법.
  10. 제 6 항에 있어서, 구리 배선층상에 표면 조화 공정이 수행되지 않는 방법.
KR1020070070480A 2006-07-14 2007-07-13 구리 및 수지 복합체의 제조방법 KR20080007146A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006194765A JP2008021942A (ja) 2006-07-14 2006-07-14 銅と樹脂の複合体製造方法
JPJP-P-2006-00194765 2006-07-14

Publications (1)

Publication Number Publication Date
KR20080007146A true KR20080007146A (ko) 2008-01-17

Family

ID=38657696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070070480A KR20080007146A (ko) 2006-07-14 2007-07-13 구리 및 수지 복합체의 제조방법

Country Status (7)

Country Link
US (1) US7632752B2 (ko)
EP (1) EP1879436B1 (ko)
JP (1) JP2008021942A (ko)
KR (1) KR20080007146A (ko)
CN (1) CN100573847C (ko)
DE (1) DE602007010693D1 (ko)
TW (1) TWI361461B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2042329A1 (en) 2007-09-28 2009-04-01 Seiko Epson Corporation Liquid ejecting apparatus
JP5439995B2 (ja) * 2009-07-10 2014-03-12 旭硝子株式会社 表面改質銅粒子の製造方法、導電体形成用組成物、導電体膜の製造方法および物品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03268389A (ja) * 1990-03-17 1991-11-29 Toshiba Chem Corp 多層プリント基板の製造方法
JPH04196193A (ja) * 1990-11-26 1992-07-15 Toshiba Chem Corp 多層プリント配線板の製造方法
JPH06216520A (ja) * 1993-01-12 1994-08-05 Toshiba Chem Corp 多層プリント基板の製造方法
JP3185516B2 (ja) * 1993-01-22 2001-07-11 凸版印刷株式会社 多層配線板の製造方法
JP2790956B2 (ja) * 1993-03-03 1998-08-27 株式会社日立製作所 多層配線板の製法
JPH11266068A (ja) * 1998-01-14 1999-09-28 Canon Inc 配線基板及び配線基板の製造方法
JP3365980B2 (ja) * 1999-08-03 2003-01-14 花王株式会社 洗浄剤組成物
DE10124631C1 (de) * 2001-05-18 2002-11-21 Atotech Deutschland Gmbh Verfahren zum direkten elektrolytischen Metallisieren von elektrisch nichtleiteitenden Substratoberflächen
JP4104109B2 (ja) * 2001-11-05 2008-06-18 Kisco株式会社 半導体製造プロセス用ドライエッチング残渣除去液

Also Published As

Publication number Publication date
US20080026565A1 (en) 2008-01-31
EP1879436A3 (en) 2009-11-04
CN101145542A (zh) 2008-03-19
TW200814184A (en) 2008-03-16
CN100573847C (zh) 2009-12-23
DE602007010693D1 (de) 2011-01-05
JP2008021942A (ja) 2008-01-31
EP1879436A2 (en) 2008-01-16
EP1879436B1 (en) 2010-11-24
TWI361461B (en) 2012-04-01
US7632752B2 (en) 2009-12-15

Similar Documents

Publication Publication Date Title
KR100459104B1 (ko) 구리코팅
US20050178669A1 (en) Method of electroplating aluminum
KR101522031B1 (ko) 도전층, 이것을 이용한 적층체 및 이들의 제조 방법
KR100675012B1 (ko) 강화된 구리 도금막을 포함하는 pcb 및 그 제조 방법
JP5667927B2 (ja) マイグレーション抑制層形成用処理液、および、マイグレーション抑制層を有する積層体の製造方法
KR100484573B1 (ko) 비어 홀의 스미어 제거 방법
JP6894289B2 (ja) 配線基板及びその製造方法
EP0310010B1 (en) Multilayer printed circuit board formation
KR20080007146A (ko) 구리 및 수지 복합체의 제조방법
US6139762A (en) Methods for manufacture of electronic devices
KR101590435B1 (ko) 프린트 배선 기판의 제조 방법, 프린트 배선 기판
KR100688755B1 (ko) Bga 인쇄회로기판의 솔더 볼 패드 형성방법 및 이로부터제조된 bga 인쇄회로기판
EP0042943A1 (en) Multilayer integrated circuit substrate structure and process for making such structures
JP2005159330A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP3223814B2 (ja) 多層プリント配線板の製造方法
JP3228914B2 (ja) レーザ残膜の除去方法
JP2005005319A (ja) 配線形成方法および配線基板
KR910007475B1 (ko) 다층 인쇄회로기판의 제조방법
KR101886647B1 (ko) 전사형 전극 패턴 형성방법
JP2001237541A (ja) ビルドアップ多層基板及びその製造方法
JPH0348489A (ja) 回路基板の製造方法
KR20170093058A (ko) 전사형 전극 패턴 형성방법
JPH07183644A (ja) プリント配線板の製造方法
JPH06164113A (ja) プリント配線板の製造方法
WO2004073890A1 (en) Process for providing bond enhancement and an etch resist in the fabrication of printed circuit boards

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application