KR20170093058A - 전사형 전극 패턴 형성방법 - Google Patents

전사형 전극 패턴 형성방법 Download PDF

Info

Publication number
KR20170093058A
KR20170093058A KR1020160138197A KR20160138197A KR20170093058A KR 20170093058 A KR20170093058 A KR 20170093058A KR 1020160138197 A KR1020160138197 A KR 1020160138197A KR 20160138197 A KR20160138197 A KR 20160138197A KR 20170093058 A KR20170093058 A KR 20170093058A
Authority
KR
South Korea
Prior art keywords
electrode
layer
seed layer
pattern
forming
Prior art date
Application number
KR1020160138197A
Other languages
English (en)
Inventor
전성욱
김익범
전상욱
이대훈
강윤봉
강병걸
최진석
Original Assignee
와이엠티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와이엠티 주식회사 filed Critical 와이엠티 주식회사
Priority to KR1020160138197A priority Critical patent/KR20170093058A/ko
Publication of KR20170093058A publication Critical patent/KR20170093058A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명의 전사형 전극 패턴 형성방법은, 이형필름 위에 전극 보호층을 형성하는 단계와, 상기 전극 보호층 위에 전극 시드층을 형성하는 단계와, 상기 전극 시드층에 소정의 형상의 포토리지스트 패턴을 형성하는 단계와, 전기도금법을 이용하여 상기 포토리지스트 패턴 사이의 전극 시드층 위에 전극을 형성하는 단계와, 상기 포토리지스트 패턴을 제거하는 단계와, 상기 포토리지스트 패턴 하부 영역의 전극 시드층을 제거하여 전극 시드층을 패터닝하는 단계와, 상기 포토리지스트 패턴 하부 영역의 전극 보호층을 제거하여 전극 보호층을 패터닝하는 단계와, 상기 전극, 패터닝된 전극 시드층 및 패터닝된 전극 보호층을 레진 기판에 전사하는 단계와, 상기 이형필름을 제거하는 단계를 포함한다.

Description

전사형 전극 패턴 형성방법{Methode of forming electrode pattern using transcription}
본 발명은 전사형 전극 패턴 형성방법에 관한 것으로서 보다 상세하게는 전기 도금법을 이용하여 형성한 전극 패턴을 레진 기판에 전사시켜 미세 피치의 전극 패턴을 형성하는 전사형 전극 패턴 형성방법에 관한 것이다.
인쇄회로기판(Printed Circuit Board, PCB)은 다양한 전자부품이 전기적으로 연결되어 회로를 구성하도록 고정하는 수단으로서, 절연성 기재 위에 전도성 패턴이 형성되고, 부품들을 고정하고 전기적으로 연결하기 위한 다수의 관통홀이 형성된 것이 일반적이다.
인쇄회로기판은 에폭시 수지에 유리 섬유 등의 보강재를 첨가한 코어 재료에 동박을 접착시킨 경성인쇄회로기판(Rigid Printed Circuit Board, Rigid PCB), 폴리이미드 상에 동박을 접착시킨 연성인쇄회로기판(Flexible Printed Circuit Board, FPCB) 및 경성인쇄회로기판과 연성인쇄회로기판의 장점을 결합시킨 경성-연성인쇄회로기판(Rigid- Flexible Printed Circuit Board, R-F PCB)으로 나누어질 수 있으며, 각 인쇄회로기판은 그 특성에 맞게 사용되고 있다. 또한, 최근 전자기기의 경박단소화 추세에 따라 인쇄회로기판이 차지하는 공간도 함께 축소될 것이 요구되고 있으며, 고밀도 반도체 기판을 제조하기 위해서는 회로패턴을 다층화하거나 회로의 배선 간격이 좁아져야 한다.
인쇄회로기판에서 회로 패턴을 형성하는 전통적인 방법은 동박 위에 드라이 필름 등으로 마스킹 패턴을 형성하고, 동박을 에칭하여 회로를 형성하는 방법인데, 이러한 방식에 의해서는 회로의 배선 간격을 60㎛ 이하로 제어하는데 한계를 가지고 있다. 상기의 방식에 의한 미세 회로패턴 형성의 한계를 극복하기 위한 방법으로 최근에는 전통적인 에칭 방법과 반대되는 개념으로 회로 형성 부위를 제외한 영역을 드라이 필름 등으로 마스킹하고, 회로 형성이 필요한 영역에 직접 도금을 이용하여 전도성 패턴을 형성시키는 방식이 개발되었다.
드라이 필름과 도금법을 이용하여 전극 패턴을 형성하는 것에 관한 선행기술로는 한국공개특허 제2013-0016487호가 있다. 상기 선행기술은 제1 동박과 지지층으로 형성된 캐리어 포일을 사용해서 인쇄회로기판을 제조하는 방법으로서, (a) 상기 제1 동박 표면에 드라이필름을 도포하고 사진, 노광, 현상 공정을 진행하여 상기 드라이필름을 선택적으로 제거함으로써, 상기 드라이필름에 회로패턴을 전사하는 단계와, (b) 상기 회로패턴이 전사된 드라이필름을 도금마스크로 하여 동도금을 진행해서, 노출된 제1 동박의 표면 위에 제2 동박을 형성하는 단계와, (c) 상기 드라이필름을 박리 제거하는 단계와, (d) 제1 동박과 제2 동박 표면 위에 반경화성 절연층을 적층하고 가열 가압하여 라미네이트 함으로써 경화된 절연층 속으로 상기 제2 동박이 삽입되도록 성형하는 단계와, (e) 상기 지지층을 박리 제거하고, 노출된 제1 동박을 플래시 에칭으로 제거함으로써 제2 동박으로 구성된 동박회로를 형성하는 단계를 포함하는 기술이다. 상기 선행기술은 제2동박 표면에 배리어층 역할을 하는 이종금속을 도금하는 단계를 더 포함할 수 있는데, 이 경우에 도금된 이종금속 일반적으로 두꺼운 막으로 이루어지므로 패터닝된 제2 동박의 상부 뿐 아니라 측면으로도 이종금속이 성장하므로 이종금속 패턴 사이의 간격이 좁아지게 된다. 또한, 배리어층 역할을 하는 종래의 이종금속으로는 니켈/금 등의 마감층이 이용되었는데, 이는 제조비용의 증가로 이어지는 문제점을 가지고 있다.
따라서, 전사방법으로 전극 패턴을 형성하는 방법으로서 마감층 형성에 의하여 전극간 피치가 변화되지 않도록 하여 미세 피치의 전극 패턴 형성이 가능한 기술에 대한 개발 필요성이 크다.
따라서, 본 발명이 해결하고자 하는 과제는 포토리지스트인 드라이 필름 패턴 사이에 구리를 도금하여 고밀도 전극 패턴의 형성이 가능하면서도, 전극 보호층 패턴 사이의 간격을 일정하게 유지할 수 있는 전사형 전극 패턴 형성방법을 제공하는 것이다.
본 발명은 상기 과제를 달성하기 위하여, 이형필름 위에 전극 보호층을 형성하는 단계와, 상기 전극 보호층 위에 전극 시드층을 형성하는 단계와, 상기 전극 시드층에 소정의 형상의 포토리지스트 패턴을 형성하는 단계와, 전기도금법을 이용하여 상기 포토리지스트 패턴 사이의 전극 시드층 위에 전극을 형성하는 단계와, 상기 포토리지스트 패턴을 제거하는 단계와, 상기 포토리지스트 패턴 하부 영역의 전극 시드층을 제거하여 전극 시드층을 패터닝하는 단계와, 상기 포토리지스트 패턴 하부 영역의 전극 보호층을 제거하여 전극 보호층을 패터닝하는 단계와, 상기 전극, 패터닝된 전극 시드층 및 패터닝된 전극 보호층을 레진 기판에 전사하는 단계와, 상기 이형필름을 제거하는 단계를 포함하는 전사형 전극 패턴 형성방법을 제공한다.
본 발명의 일 구현예에 따르면, 상기 전극, 패터닝된 전극 시드층 및 패터닝된 전극 보호층은 레진 기판에 소정의 깊이를 가지고 침투하여 전사될 수 있다.
본 발명의 다른 구현예에 따르면, 상기 전극 보호층은 알루미늄으로 이루어지고, 상기 전극 시드층 및 전극은 구리로 이루어질 수 있다.
본 발명의 또 다른 구현예에 따르면, 상기 이형필름은 이형층이 도포된 고분자수지 필름으로 이루어질 수 있다.
본 발명의 또 다른 구현예에 따르면, 상기 전극 보호층은 주석, 주석-은의 합금, 주석-은-구리의 합금 중 어느 하나로 이루어지고, 상기 전극 시드층 및 전극은 구리로 이루어질 수 있다.
본 발명의 또 다른 구현예에 따르면, 상기 이형필름은 고분자수지 필름, 알루미늄 포일 및 이형층이 순차적으로 적층되어 이루어질 수 있다.
본 발명의 전사형 전극 패턴 형성방법은 아래의 효과를 가진다.
1. 전사형 애디티브법에 의하여 전극 패턴을 형성하므로 종래의 에칭방식의 전극 패턴 형성방법에 비하여 미세 피치의 전극 패턴 형성이 가능하다.
2. 전극 보호층의 형성이 전사 후의 단계가 아닌 전사 전에 이루어지므로, 전극 보호층의 측면 성장에 의한 패턴 간격 변화를 막을 수 있다.
3. 전극 보호층의 형성을 전사필름 자체에 형성하므로 레진 기판 상에서의 전극 보호층 형성공정을 생략하여 공정비용을 감소시킬 수 있다.
4. 종래에 전극 보호층으로 이용되던 귀금속 대신에 알루미늄, 주석 또는 주석 합금을 이용하므로 공정 비용을 감소시킬 수 있다.
도 1은 본 발명의 일 구현예에 따라 전사형 전극 패턴 형성방법에 이용되는 원소재의 층 구성을 나타낸 것이다.
도 2a는 도 1에 도시된 원소재의 구리 시드층 위에 전극을 형성하는 과정을 순차적으로 나타낸 것이다.
도 2b는 도 2a에 이어서 전극 하부의 전극 시드층 및 전극 보호층을 식각하는 과정을 순차적으로 나타낸 것이다.
도 2c는 도 2b에 이어서 전극 패턴을 레진 기판에 전사하는 과정을 순차적으로 나타낸 것이다.
도 3은 본 발명의 다른 구현예에 따라 전사형 전극 패턴 형성방법에 이용되는 원소재의 층 구성을 나타낸 것이다.
도 4a는 도 3에 도시된 원소재의 구리 시드층 위에 전극을 형성하는 과정을 순차적으로 나타낸 것이다.
도 4b는 도 4a에 이어서 전극 하부의 전극 시드층 및 전극 보호층을 식각하는 과정을 순차적으로 나타낸 것이다.
도 4c는 도 4b에 이어서 전극 패턴을 레진 기판에 전사하는 과정을 순차적으로 나타낸 것이다.
도 5와 도 6은 각각 종래의 전극 보호층과 본 발명의 전극 보호층 구조를 나타낸 것이다.
도 7은 평가예 2에 관한 실험 결과를 나타낸 것이다.
본 발명의 전사형 전극 패턴 형성방법은, 이형필름 위에 전극 보호층을 형성하는 단계와, 상기 전극 보호층 위에 전극 시드층을 형성하는 단계와, 상기 전극 시드층에 소정의 형상의 포토리지스트 패턴을 형성하는 단계와, 전기도금법을 이용하여 상기 포토리지스트 패턴 사이의 전극 시드층 위에 전극을 형성하는 단계와, 상기 포토리지스트 패턴을 제거하는 단계와, 상기 포토리지스트 패턴 하부 영역의 전극 시드층을 제거하여 전극 시드층을 패터닝하는 단계와, 상기 포토리지스트 패턴 하부 영역의 전극 보호층을 제거하여 전극 보호층을 패터닝하는 단계와, 상기 전극, 패터닝된 전극 시드층 및 패터닝된 전극 보호층을 레진 기판에 전사하는 단계와, 상기 이형필름을 제거하는 단계를 포함한다.
본 발명의 전사형 전극 패턴 형성방법은 전극 패턴의 전사 전단계인 전극 패턴 형성 단계에서 전극 보호층을 형성하는 것을 특징으로 한다.
기존의 전극 패턴 형성방법에서는 구리로 이루어진 전극 패턴을 형성하고 이를 레진 기판에 전사한 후에 도금법에 의하여 노출된 구리 전극 위에 전극 보호층을 형성하였다. 그러나, 본 발명에서는 이형층, 전극 보호층 및 전극 시드층으로 이루어진 원소재에서, 포토리지스트로 덮이지 않은 전극 시드층 위에 구리 전극을 형성한 후에 포토리지스트를 제거하고, 플래시 에칭에 의하여 노출된 전극 시드층과 전극 보호층을 차례대로 제거한다. 전극 하부에서 패터닝된 전극 보호층은 레진 기판에 전극 패턴이 전사 후에 전극의 상부가 외부로 노출되는 것을 방지한다. 이와 같은 본 발명의 특징은 기존의 전극 보호층 형성방법에서 패턴 간 간격이 좁아지는 문제점을 해결하고, 전극 패턴 간의 간격을 정밀하고 좁게 패터닝할 수 있도록 하여 미세 피치의 패턴 구현이 가능하게 하는 장점을 가진다.
아래에서 명세서에 첨부되는 도면을 참조하여 본 발명의 구현예들에 대하여 구체적으로 설명한다. 설명된 본 발명의 구현예들은 이 기술분야의 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어 지는 것이다. 따라서 본 발명은 아래에서 설명된 구현예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 첨부된 도면들에 표시된 구성요소의 폭, 길이, 두께 등은 설명의 편의를 위하여 과장되어 표현될 수도 있고, 일 구성요소가 다른 구성요소 “위에”또는 "상에" 있다고 할 때, 이는 다른 구성요소 “바로 위에”있는 경우 뿐 아니라, 그 중간에 또 다른 구성요소가 개재되어 있는 경우도 포함한다. 또한, 단계를 나열하여 설명된 방법의 경우에도 연속되어 설명된 단계의 중간에 다른 단계가 개재되는 경우가 있을 수 있고, 경우에 따라 각 단계는 나열된 순서에 한정되지 않을 수 있다.
아래에서 도면을 이용하여 본 발명을 설명한다.
도 1은 본 발명의 일 구현예에 따라 전사형 전극 패턴 형성방법에 이용되는 원소재의 층 구성을 나타낸 것이다. 도 1을 참조하면, 본 발명의 전사형 전극 패턴 형성방법에 이용되는 원소재는 이형필름(101), 전극 보호층(102) 및 전극 시드층(103)으로 이루어진다. 이형필름은(101)은 전극 보호층(102)과의 접합면이 쉽게 분리될 수 있는 구성을 가지며, 도면에는 나타내지 않았지만 별도의 이형층을 포함할 수 있다. 이형필름(101)은 폴리 에틸렌 테레플탈레이트(poly ethylene terephthalate, PET)로 이루어질 수 있고, 두께는 롤-투-롤 핸들링이 가능하도록 23 내지 100㎛인 것이 바람직하며, 이형층의 접착강도는 공정 안정성과 이형의 용이성을 고려하여 0.1 내지 10gf/cm 이하인 것이 바람직하다. 전극 보호층(102)은 알루미늄, 주석 또는 주석-은, 주석-은-구리와 같은 합금으로 이루어질 수 있고, 레진 기판에 전사된 구리의 노출된 표면을 산화나 스트레치로부터 보호하는 기능을 한다. 전극 보호층(102)은 압연 금속 포일을 이형필름(101)에 접합하거나 스퍼터링으로 이형필름(101) 표면에 코팅하는 방법으로 형성할 수 있고, 두께는 1 내지 4㎛인 것이 바람직하다. 전극 시드층(103)은 이후 공정에서 구리 전극을 도금하는 시드층 역할을 하며, 무전해 동도금이나 구리 스터터링에 의하여 형성할 수 있다. 전극 시드층(103)의 두께는 0.01 내지 1㎛인 것이 바람직한데, 이는 구리전극 형성 후 플래시 에칭 과정에서 측면으로의 에칭되는 폭을 감소시키기 위함이다. 전극 시드층을 형성하기 위한 무전해 도금 용액은 금속염으로 20 내지 50g/L 농도의 황산구리, 염화구리, 시안화구리, 피로인산 구리 등을 이용할 수 있고, 착화제로서 구리염 농도의 1 내지 2배의 KCN, EDTA, EDA, 및 개미산, 피로인산 등의 유기산을 이용할 수 있고, pH 조절제로는 KOH, NaOH, KCO3, NaCO3 등을 이용하여 pH를 10 내지 12의 범위로 조절할 수 있으며, 기능성 첨가제로서 계면활성제나 다가 알코올의 침전방지제를 이용할 수 있다.
도 2a는 도 1에 도시된 원소재의 구리 시드층 위에 전극을 형성하는 과정을 순차적으로 나타낸 것이다. 도 2a의 (가)를 참조하면, 이형필름(101), 전극 보호층(102) 및 전극 시드층(103)로 이루어진 원소재를 준비한다. 이어서 도 2a의 (나)를 참조하면, 전극 시드층(103) 위에 포토리지스트 패턴(104)을 형성한다. 포토리지스트 패턴(104)은 광경화성 수지를 코팅하거나 광경화성 필름을 라미네이팅하고, 소정의 패턴을 가지는 마스크로 일부 영역에만 광을 조사하고, 현상액을 이용하여 경화되거나 경화되지 않은 포토리지스트를 선택적으로 제거함으로써 형성할 수 있다. 이어서 도 2a의 (다)를 참조하면, 전기도금법을 이용하여 전극 시드층(103) 위에 전극(105)을 형성한다. 전극(105)은 포토리지스트 패턴이 형성되지 않은 영역에서만 형성되고, 전기도금 조건을 조절하여 포토리지스트 패턴의 높이 일부까지만 형성한다. 이어서 도 2a의 (라)를 참조하면, 특정 용매나 용액을 이용하여 포토리지스트 패턴(105)을 제거한다. 포토리지스트 패턴을 제거하는데 이용되는 용액은 노출된 알루미늄층에 데미지를 주지 않는 조성을 가지는 것이 바람직하다. 상기 조건이 가능한 용액으로 테트라메틸암모니움 하이드록사이드(tetramethylammonium hydroxide, TMAH) 3~5중량%, 트리에탄올아민(triethanolamine, TEA) 2~3중량%, 소듐 벤조에이트(sodium benzoate) 1~2중량%, 계면활성제 1~2중량%를 포함하는 수용액이 이용될 수 있다.
도 2b는 도 2a에 이어서 전극 하부의 전극 시드층 및 전극 보호층을 식각하는 과정을 순차적으로 나타낸 것이다. 도 2b의 (나)를 참조하면, 외부로 노출된 전극 시드층(103)을 에칭한다. 전극 시드층(103)의 에칭은 전극 보호층(102)이 노출되도록 플래시 에칭에 의하여 진행된다. 이때, 전극 시드층(103)의 두께가 얇으므로 전극(105) 하부에 있는 전극 시드층(103)의 측면방향 에칭은 미미하다. 구리전극 시드층의 에칭에 이용되는 용액으로는 하이드로젠 페록사이드(Hydrogen peroxide) 3~5중량%, 설퓨릭 에시드(Sulfuric Acid) 2~3중량%, 벤조트리아졸(Benzotriazole) 0.5~1중량%, 계면활성제 0.1~0.3중량%를 포함하는 수용액이 이용될 수 있다.
이어서 도 2b의 (다)를 참조하면, 외부로 노출된 전극 보호층(102)을 에칭한다. 전극 보호층(102)의 두께도 얇으므로 측면 방향의 에칭은 미미하며, 하부의 이형필름(101) 상부가 노출되면서 전극들은 전기적으로 분리된 상태가 된다. 알루미늄으로 이루어진 전극 보호층을 에칭하는 용액으로는 하이드로클로릭 에시드(hydrochloric Acid) 20~30중량%, 포스포릭 에시드(Phosphoric Acid) 15~20중량%, 톨리트리아졸(Tolyltriazole) 1~2중량%, 계면활성제 0.5~1중량%를 포함하는 수용액이 이용될 수 있다.
도 2c는 도 2b에 이어서 전극 패턴을 레진 기판에 전사하는 과정을 순차적으로 나타낸 것이다. 도 2c의 (나)를 참조하면, 전극이 형성된 원소재를 레진 기판(110)에 결합시킨다. 이때 전극(105), 전극 시드층(103) 및 전극 보호층(102)은 레진 기판에 침투되어 측면은 레진 기판에 파묻히게 된다. 상기 공정에는 열압착에 의하여 전극 등이 일부 용융된 레진에 삽입되도록 가열된 롤 프레스 공정 등이 이용될 수 있다. 이어서 도 2c의 (다)를 참조하면, 이형필름(101)을 제거한다. 이형필름이 제거되면 전극 보호층(102)의 상부를 제외한 부분은 레진 기판에 묻혀 외부로 노출되지 않고, 전극 보호층(102)은 하부의 전극 시드층(103) 및 전극(105)이 외부로 노출되지 않도록 보호한다.
본 발명의 전사형 전극 패턴 형성방법은 다양한 구조를 가지는 원소재에 따라 변형이 가능하다. 도 3 내지 도 4에서는 다른 형태의 원소재를 적용한 경우에 관하여 설명한다.
도 3은 본 발명의 다른 구현예에 따라 전사형 전극 패턴 형성방법에 이용되는 원소재의 층 구성을 나타낸 것이다. 도 3을 참조하면, 원소재는 고분자 필름(201), 알루미늄 포일(202), 이형층(203), 전극 보호층(204) 및 전극 시드층(205)으로 이루어진다. 고분자 필름(201)은 폴리 에틸렌 테레플탈레이트(poly ethylene terephthalate, PET)로 이루어질 수 있고, 두께는 롤-투-롤 핸들링이 가능하도록 23 내지 100㎛인 것이 바람직하다. 알루미늄 포일(202)은 고분자 필름과 결합되어 있고, 그 결합력은 이형층(203)과 전극 보호층(204)간의 결합력보다 높은 것이 바람직하며, 알루미늄 포일의 두께는 1 내지 30㎛인 것이 바람직하다. 이형층(203)의 접착강도는 공정 안정성과 이형의 용이성을 고려하여 0.1 내지 10gf/cm 이하인 것이 바람직하다. 전극 보호층(204)은 알루미늄, 주석 또는 주석-은, 주석-은-구리와 같은 합금으로 이루어질 수 있고, 레진기판에 전사된 구리의 노출된 표면을 산화나 스트레치로부터 보호하는 기능을 한다. 전극 보호층(102)은 압연 금속 포일을 이형층(203)에 접합하거나 스퍼터링으로 이형층(203) 표면에 코팅하는 방법으로 형성할 수 있고, 두께는 1 내지 4㎛인 것이 바람직하다. 전극 시드층(205)은 이후 공정에서 구리 전극을 도금하는 시드층 역할을 하며, 무전해 동도금이나 구리 스터터링에 의하여 형성할 수 있다. 전극 시드층(205)의 두께는 0.01 내지 1㎛인 것이 바람직한데, 이는 구리전극 형성 후 플래시 에칭 과정에서 측면으로의 에칭되는 폭을 감소시키기 위함이다.
도 4a는 도 3에 도시된 원소재의 구리 시드층 위에 전극을 형성하는 과정을 순차적으로 나타낸 것이다. 도 4a의 (가)를 참조하면, 고분자 필름(201), 알루미늄 포일(202), 이형층(203), 전극 보호층(204) 및 전극 시드층(205)으로 이루어진 원소재를 준비한다. 이어서 도 4a의 (나)를 참조하면, 전극 시드층(205) 위에 포토리지스트 패턴(206)을 형성한다. 포토리지스트 패턴(206)은 광경화성 수지를 코팅하거나 광경화성 필름을 라미네이팅하고, 소정의 패턴을 가지는 마스크로 일부 영역에만 광을 조사하고, 현상액을 이용하여 경화되거나 경화되지 않은 포토리지스트를 선택적으로 제거함으로써 형성할 수 있다. 이어서 도 4a의 (다)를 참조하면, 전기도금법을 이용하여 전극 시드층(205) 위에 전극(207)을 형성한다. 전극(207)은 포토리지스트 패턴이 형성되지 않은 영역에서만 형성되고, 전기도금 조건을 조절하여 포토리지스트 패턴의 높이 일부까지만 형성한다. 이어서 도 4a의 (라)를 참조하면, 특정 용매나 용액을 이용하여 포토리지스트 패턴(206)을 제거한다.
도 4b는 도 4a에 이어서 전극 하부의 전극 시드층 및 전극 보호층을 식각하는 과정을 순차적으로 나타낸 것이다. 도 4b의 (나)를 참조하면, 외부로 노출된 전극 시드층(205)을 에칭한다. 전극 시드층(205)의 에칭은 하부의 전극 보호층(204)이 노출되도록 플래시 에칭에 의하여 진행된다. 이때, 전극 시드층(205)의 두께가 얇으므로 전극(105) 하부에 있는 전극 시드층(103)의 측면 방향 에칭은 미미하다. 이어서 도 4b의 (다)를 참조하면, 외부로 노출된 전극 보호층(204)을 에칭한다. 전극 보호층(204)의 두께도 얇으므로 측면 방향의 에칭은 미미하며, 하부의 이형층(203) 상부가 노출되면서 전극들은 전기적으로 분리된 상태가 된다.
도 4c는 도 4b에 이어서 전극 패턴을 레진 기판에 전사하는 과정을 순차적으로 나타낸 것이다. 도 4c의 (나)를 참조하면, 전극이 형성된 원소재를 레진 기판(210)에 결합시킨다. 이때 전극(207), 전극 시드층(205) 및 전극 보호층(204)은 레진 기판에 침투되어 측면은 레진 기판에 파묻히게 된다. 상기 공정에는 열압착에 의하여 전극 등이 일부 용융된 레진에 삽입되도록 가열된 롤 프레스 공정 등이 이용될 수 있다. 이어서 도 4c의 (다)를 참조하면, 이형층(203)을 전극 보호층(204)으로부터 분리하여 고분자 필름(201), 알루미늄 포일(202) 및 이형층(203)이 결합된 필름을 제거한다. 상기 필름이 제거되면 전극 보호층(204)의 상부를 제외한 부분은 레진 기판에 묻혀 외부로 노출되지 않고, 전극 보호층(204)은 하부의 전극 시드층(205) 및 전극(207)이 외부로 노출되지 않도록 보호한다.
종래의 전사형 전극 패턴 형성방법은 레진 기판에 전극을 형성한 후에 전기 도금에 의하여 전극 보호층을 형성한다. 이와 같은 종래의 기술에서는 전기 도금과정에서 전극 보호층이 전극의 상부뿐 아니라 측부 방향으로도 성장하므로 전극 패턴간의 간격이 좁아지게 되고, 이는 전극 간 단락 문제를 일으킬 수 있다. 이러한 전극간 단락의 문제가 발생하는 것을 방지하기 위해서는 전극 패턴간의 간격을 일정 수준 이하로 설계하는 것이 어려워지게 된다. 그러나 본 발명의 전사형 전극 패턴 형성방법에 의하여 제조된 회로기판은 원소재에서 전극 보호층을 형성한 후에 이를 레진 기판에 전사시키는 방식을 적용하므로 전극 패턴간의 간격을 미세하게 조절하는 것이 가능하다.
도 5는 종래의 전극 보호층 구조를 나타낸 것이다. 도 5를 참조하면, 종래의 회로기판은 레진 기판(310)의 내부에 일정 깊이로 전극(301) 및 전극 시드층(302)이 결합되고, 전극 시드층(302) 및 레진 기판(310) 상부의 일부 영역에 전극 보호층(303, 304)이 형성되어 있다. 이러한 구조는 전사 방식에 의하여 전극 및 전극 시드층을 레진 기판에 형성한 후에 전기도금에 의하여 전극 보호층을 형성하기 때문에 피할 수 없는 구조이다. 즉, 전기 도금법을 이용하여 전극 보호층(303, 304)을 형성하는 과정에서 전극 보호층(303, 304)이 전극의 상부 방향으로도 성장하지만, 일부는 측면 방향으로도 성장하게 된다. 따라서, 전사된 전극 사이의 간격인 X가 전극 보호층 사이의 간격인 Y로 짧아지게 되므로 단락 방지를 위하여 패턴간 거리를 일정 수준 이상으로 유지하여야 하는 문제점을 가지고 있다.
도 6는 본 발명의 전극 보호층 구조를 나타낸 것이다. 도 6을 참조하면, 본 발명의 전사형 전극 패턴 형성방법에 의하여 제조된 회로기판은 레진 기판(210)에 전극(207), 전극 시드층(205) 및 전극 보호층(204)가 순차적으로 박혀서 배열된다. 이때, 구리로 이루어진 전극(207)과 전극 시드층(205)은 레진 기판(210)의 내부에 존재하여 외부에 노출되지 않고, 전극 보호층(204)만이 외부로 노출된다. 전극 보호층은 전극이 산화되거나 물리적 충격에 의하여 파손되는 것을 방지하는 기능을 한다. 전극 패턴 사이의 간격은 상부의 전극 보호층(204) 사이의 거리인 X가 된다. 전극 패턴 사이의 간격은 원소재에 형성된 포토리지스트 패턴에 의하여 결정되므로, 포토리지스트의 패터닝 정밀도가 그대로 회로기판에서도 구현될 수 있다.
이하에서 실시예를 이용하여 본 발명을 보다 구체적으로 설명한다.
실시예 1(이형필름/전극 보호층/전극 시드층의 구조를 가지는 원소재 이용)
(1) 원소재의 제조
두께 50㎛의 이형 PET 필름 위에 두께 4㎛의 알루미늄 포일을 롤 투 롤 드라이라미네이션 방법을 이용하여 결합하였다. 이때 PET 필름의 이형력은 30gf/cm로서 패턴 전사 공정 전까지 롤 투 롤 작업성을 높이고 패턴들이 안정적으로 PET 필름 상에 고정시키는 역할을 한다. 이어서 무전해 도금법에 의하여 알루미늄 포일 위에 구리막을 형성하였다. 무전해 도금용액은 20g/L 농도의 황산구리, 25g/L 농도의 개미산, pH 조절제인 KOH(pH 11.5로 조절), 계면활성제, 침전방지제 등을 포함하고, 도금 조건은 40℃의 온도에서 10분간 도금하여 약 1.0㎛의 무전해 시드층을 형성하였다.
(2) 구리 전극의 형성
원소재 위에 드라이 필름을 결합하고, 마스크를 이용한 광경화 및 현상과정을 통하여 15㎛ 선폭과 선 간격을 가지는 포토리지스트 패턴을 형성하였다. 이어서, 전기 동도금법을 이용하여 높이 10㎛의 전극을 형성하였다. 전기동도금은 80g/L의 황산구리, 150g/L 황산, 50ppm 염산, 기타 기능성 첨가제가 혼합된 조성이며, 이 용액을 이용하여 초기 0.2ASD의 전류밀도로 10분간 도금하고 이어서 2.5ASD의 전류밀도로 20분간 도금하여 패턴높이 10㎛의 패턴을 형성하였다. 이어서, TMAH 5g/L, TEA 5g/L, 소듐밴조트레이트 2g/L와 계면활성제가 조합된 용액을 이용하여 50℃의 온도에서 1분간 침적하여 포토리지스트를 제거하였다. 이어서 과산화수소 5g/L, 황산 3g/L, 벤조트리아졸 0.3g/L와 계면활성제로 구성된 구리 시드 에칭용액으로 상온에서 30초 동안 에칭을 수행하여 구리 시드층을 플래시 에칭하였다. 이어서, 황산 20g/L, 인산 15g/L, 톨리트리아졸 1g/L로 조성된 알루미늄 시드 에칭용액으로 30℃의 온도에서 4분 동안 에칭을 수행하여 알루미늄 보호층을 제거하였다.
(3) 전극 패턴의 전사
상기와 같이 이형 PET 필름상에 형성된 패턴들은 두께 100㎛의 프리플레그에 전사하였다. 전사 조건은 190℃의 온도와 30kgf의 압력으로 약 90분간 진행되었으며, 이어서 이형 PET 필름을 이형하여 최종 제품을 제작하였다.
실시예 2(고분자 필름/알루미늄층/이형층/전극 보호층/전극 시드층의 구조를 가지는 원소재 이용)
(1) 원소재의 제조
두께 50㎛의 PET 필름 위에 두께 12㎛의 알루미늄 포일을 롤 투 롤 드라이라미네이션 방법을 이용하여 접착 결합하였다. 알루미늄 상에 코발드-니켈 화합물로 구성된 이형층을 두께 약 10nm로 형성한 후 무전해 도금법을 이용하여 Sn 보호층을 형성하였다. 무전해주석도금액은 제이주석염 100g/L와 착화제로 KCN 100g/L, pH 조정제로 NaOH 5g/L를 혼합한 pH 12의 도금액으로 40℃의 온도에서 10분간 도금하여 두께 0.5㎛의 주석 보호층을 형성하였다. 이어서, 주석보호층 상에 스퍼터링을 이용하여 두께 0.1㎛의 구리 시드층을 형성하였다.
(2) 구리 전극의 형성
원소재 위에 드라이 필름을 결합하고, 마스크를 이용한 광경화 및 현상과정을 통하여 15㎛ 선폭과 선 간격을 가지는 포토리지스트 패턴을 형성하였다. 이어서, 전기 동도금법을 이용하여 높이 10㎛의 전극을 형성하였다. 전기동도금은 80g/L의 황산구리, 150g/L 황산, 50ppm 염산, 기타 기능성 첨가제가 혼합된 조성이며, 이 용액을 이용하여 초기 0.2ASD의 전류밀도로 10분간 도금하고 이어서 2.5ASD의 전류밀도로 20분간 도금하여 패턴높이 10㎛의 패턴을 형성하였다. 이어서, TMAH 5g/L, TEA 5g/L, 소듐밴조트레이트 2g/L와 계면활성제가 조합된 용액을 이용하여 50℃의 온도에서 1분간 침적하여 포토리지스트를 제거하였다. 이어서 과산화수소 5g/L, 황산 3g/L, 벤조트리아졸 0.3g/L와 계면활성제로 구성된 구리 시드 에칭용액으로 상온에서 30초 동안 에칭을 수행하여 구리 시드층을 플래시 에칭하였다. 이어서, 황산 20g/L, 인산 15g/L, 톨리트리아졸 1g/L로 조성된 주석 시드 에칭용액으로 30℃의 온도에서 30초 동안 에칭을 수행하여 주석 보호층을 제거하였다.
(3) 전극 패턴의 전사
상기와 같이 이형층 상에 형성된 패턴들은 두께 100㎛의 프리플레그에 전사하였다. 전사 조건은 190℃의 온도와 30kgf의 압력으로 약 90분간 진행되었으며, 이어서 PET 필름과 알루미늄으로 구성된 케리어를 이형하여 최종 제품을 제작하였다.
평가예 1
실시예 1에 따라 제조된 제품에 대하여 와이어 본딩 테스트를 수행하였다. 최종 보호층이 알루미늄으로 구성된 제품은 와이어본딩 전용으로 사용하며 아래와 같이 패턴 패드와 칩 본딩 패드간에 두께 1mil의 금 와이어를 이용한 와이어 본딩 결과를 아래의 표 1에 나타내었다. 이때 알루미늄 보호층의 두께는 4㎛, 이하 동 패턴의 두께는 10㎛ 이었으며 이들 패턴들은 100㎛ 두께의 프리프레그에 전사되어졌다. 와이어 본딩 파워는 145w로 고정하였고 본딩 포스만 변경하여 시험을 실시하였다. 표 1을 참조하면, 실시예 1에 따라 제조된 제품은 우수한 와이어 본딩 특성을 보이는 것을 알 수 있다(표 1에서 "0"으로 표시된 부분은 와이어 본딩이 이루어지지 않은 결과를 나타낸 것이다).
본딩포스
(g) 		10 20 30 40 50 60
1차 0 6.324 6.948 4.001 7.792 2.600
2차 0 3.327 0 4.408 5.200 1.621
3차 0 0 0 3.198 3.113 0
4차 0 0 0 4.110 4.096 0
5차 0 0 0 4.215 4.651 0
평균 0 1.930 1.3896 3.986 4.970 0.844
평가예 2
실시예 1에 따라 제조된 제품에 대하여 항온항습 테스트를 수행하였다.
최종 보호층이 주석으로 구성된 제품은 솔더링 전용으로 사용하며 아래와 같이 패턴 패드와 칩 본딩 패드간에 Sn-Ag-Cu로 구성된 무연솔더를 사용하여 솔더 젓음성을 평가하였다. 이때 주석 보호층의 두께는 0.5㎛, 이하 동 패턴의 두께는 10㎛이었으며 이들 패턴들은 100㎛ 두께의 프리프레그에 전사되어졌다. 무연솔더의 온도는 240℃로 고정하였으며 5초간 침적 후 공기 중에 응고시켜서 전체 주석보호층 면적 대비 무연솔더가 묻어있는 면적을 관찰하여 솔더 젓음성을 평가하였으며, 이후 솔더링된 제품들은 항온항습 시험을 통하여 솔더가 벗겨진 부분이 있는지 여부를 x200 배율의 실시간 현미경을 사용하여 관찰하였다. 구체적인 항온항습 시험 조건은 스팀 에이징(steam aging)은 5℃에서 8시간이고, 플럭스(flux)는 ROL 1- 타입이며, 솔더(solder)는 Sn 96.5%/Ag 3.0%/Cu 0.5%이고, 테스트 온도는 245±5℃, 이멀전 깊이(immersion depth)는 0.5~0.7mm, 드웰 시간(dwell time)은 5초, 테스트 M/C는 무연 솔더링 테스터였다.
도 7은 평가예 2에 관한 실험 결과를 나타낸 것이다. 도 7을 참고하면, 시험결과 무연솔더를 사용한 솔더 젓음성은 모든 부분에 있어서 95% 이상을 만족시켰으며, 항온항습 시험 후 솔더 벗겨짐 부분은 관찰되지 않았다.
이상의 설명은 본 발명의 기술 사상을 일 구현예를 이용하여 설명한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 갖는 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에서 설명된 구현 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이런 구현예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.
101: 이형필름 102: 전극 보호층
103: 전극 시드층 104: 포토리지스트 패턴
105: 전극 110: 레진 기판
201: 고분자 필름 202: 알루미늄 포일
203: 이형층 204: 전극 보호층
205: 전극 시드층 206: 포토리지스트 패턴
207: 전극 210: 레진 기판
301: 전극 302: 전극 시드층
303: 제1전극보호층 304: 제2전극보호층
310: 레진 기판

Claims (6)

  1. 이형필름 위에 전극 보호층을 형성하는 단계;
    상기 전극 보호층 위에 전극 시드층을 형성하는 단계;
    상기 전극 시드층에 소정의 형상의 포토리지스트 패턴을 형성하는 단계;
    전기도금법을 이용하여 상기 포토리지스트 패턴 사이의 전극 시드층 위에 전극을 형성하는 단계;
    상기 포토리지스트 패턴을 제거하는 단계;
    상기 포토리지스트 패턴 하부 영역의 전극 시드층을 제거하여 전극 시드층을 패터닝하는 단계;
    상기 포토리지스트 패턴 하부 영역의 전극 보호층을 제거하여 전극 보호층을 패터닝하는 단계;
    상기 전극, 패터닝된 전극 시드층 및 패터닝된 전극 보호층을 레진 기판에 전사하는 단계; 및
    상기 이형필름을 제거하는 단계;를 포함하는 전사형 전극 패턴 형성방법.
  2. 제1항에 있어서,
    상기 전극, 패터닝된 전극 시드층 및 패터닝된 전극 보호층은 레진 기판에 소정의 깊이를 가지고 침투하여 전사되는 것을 특징으로 하는 전사형 전극 패턴 형성방법.
  3. 제1항에 있어서,
    상기 전극 보호층은 알루미늄으로 이루어지고, 상기 전극 시드층 및 전극은 구리로 이루어진 것을 특징으로 하는 전사형 전극 패턴 형성방법.
  4. 제3항에 있어서,
    상기 이형필름은 이형층이 도포된 고분자수지 필름으로 이루어진 것을 특징으로 하는 전사형 전극 패턴 형성방법.
  5. 제1항에 있어서,
    상기 전극 보호층은 주석, 주석-은의 합금, 주석-은-구리의 합금 중 어느 하나로 이루어지고, 상기 전극 시드층 및 전극은 구리로 이루어진 것을 특징으로 하는 전사형 전극 패턴 형성방법.
  6. 제5항에 있어서,
    상기 이형필름은 고분자수지 필름, 알루미늄 포일 및 이형층이 순차적으로 적층되어 이루어진 것을 특징으로 하는 전사형 전극 패턴 형성방법.
KR1020160138197A 2016-10-24 2016-10-24 전사형 전극 패턴 형성방법 KR20170093058A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160138197A KR20170093058A (ko) 2016-10-24 2016-10-24 전사형 전극 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160138197A KR20170093058A (ko) 2016-10-24 2016-10-24 전사형 전극 패턴 형성방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160013674 Division 2016-02-03

Publications (1)

Publication Number Publication Date
KR20170093058A true KR20170093058A (ko) 2017-08-14

Family

ID=60142285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160138197A KR20170093058A (ko) 2016-10-24 2016-10-24 전사형 전극 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20170093058A (ko)

Similar Documents

Publication Publication Date Title
JP4794458B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
TWI271136B (en) Flexible multi-layered wiring substrate and its manufacturing method
KR100495184B1 (ko) 테이프기판 및 그의 주석도금방법
US8234781B2 (en) Printed circuit board and method of fabricating the same
JP2006032947A (ja) 高密度基板の製造方法
US20120055698A1 (en) Single layer printed circuit board and method for manufacturning the same
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
KR100463442B1 (ko) 볼 그리드 어레이 기판 및 이의 제조방법
US6472609B2 (en) Printed-wiring substrate and method for fabricating the printed-wiring substrate
JP2002343931A (ja) 配線基板およびその製造方法、マルチチップモジュールおよびその製造方法並びにマルチチップモジュール実装構造体
US20070256297A1 (en) Method of manufacturing printed wiring board with component mounting pin
KR101886647B1 (ko) 전사형 전극 패턴 형성방법
EP2820596B1 (en) Printed circuit board for memory card
US20120324723A1 (en) Method of manufacturing coreless substrate
KR20170093058A (ko) 전사형 전극 패턴 형성방법
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP6457881B2 (ja) 配線基板及びその製造方法
JP2006245518A (ja) 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法
KR100374075B1 (ko) 전자부품 실장용 필름캐리어 테이프 및 그 제조방법
KR101817930B1 (ko) 연속반복 치환에 의한 후층 주석 도금 방법
KR101006887B1 (ko) 인쇄 회로 기판의 제조 방법
KR100511965B1 (ko) 테이프기판의 주석도금방법
KR101924458B1 (ko) 전자 칩이 내장된 회로기판의 제조 방법
KR101008422B1 (ko) 인쇄회로기판 제조방법
JP2001345538A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent