KR20080004303A - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR20080004303A
KR20080004303A KR1020060063138A KR20060063138A KR20080004303A KR 20080004303 A KR20080004303 A KR 20080004303A KR 1020060063138 A KR1020060063138 A KR 1020060063138A KR 20060063138 A KR20060063138 A KR 20060063138A KR 20080004303 A KR20080004303 A KR 20080004303A
Authority
KR
South Korea
Prior art keywords
forming
metal film
barrier metal
trench
film
Prior art date
Application number
KR1020060063138A
Other languages
English (en)
Inventor
홍승희
김정근
정철모
김은수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060063138A priority Critical patent/KR20080004303A/ko
Publication of KR20080004303A publication Critical patent/KR20080004303A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 반도체 기판 상부에 트렌치 구조를 갖는 절연막을 형성한 후 전체 구조 상부에 IMP(Ionized Metal Plasma)-Ti를 형성하고, 급속 열처리 공정을 실시하여 IMP-Ti 상부에 티타늄 질화막(TiN)을 형성한 후 트렌치가 매립되도록 전체 구조 상부에 금속막을 형성함으로써 트렌치 내에서 금속 물질이 차지하는 비중을 증가시켜 다마신(damascene) 구조에서 발생하는 저항 증가 현상을 방지할 수 있다.
다마신 공정, ＩＭＰ Ｔｉ, Ｎ₂열처리, RTA, 금속 배선

Description

반도체 소자의 금속 배선 형성방법{Method of forming a metal wire in a semiconductor device}
도 1a 내지 도 1c는 본 발명의 실시 예에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 절연막
104 : 트렌치 106 : 제1 베리어 메탈막
108 : 제2 베리어 메탈막 110 : 금속막
본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 특히, 좁은 선 폭 안에서 금속 물질이 차지하는 비중을 증가시켜 다마신(damascene) 구조에서 발생하는 저항 증가 현상을 방지하기 위한 반도체 소자의 금속 배선 형성방법에 관한 것이다.
반도체 소자의 고집적화로 인해 선 폭이 미세화되어감에 따라 다마신 공정을 이용하여 금속 배선을 형성하고 있다. 다마신 공정으로 금속 배선을 형성하게 되면 다음과 같은 장점이 있다.
첫째, 공정이 단순화되고, 원가가 절감된다.
둘째, 베리어 메탈막 간에 브리지(bridge)가 발생하여 임계치수(Critical Dimension; CD)가 불량해 지는 것을 방지한다.
셋째, 금속 배선 간에 절연막의 갭필(gap fill)이 잘된다.
그러나, 다마신 공정으로 금속 배선을 형성하게 되면 금속 물질인 텅스텐을 증착하기 전에 베리어 메탈막이 트렌치의 바텀(bottom) 영역뿐만 아니라 측면 영역에도 증착되게 된다. 또한, 70nm 또는 60nm의 플래시 메모리 소자의 경우 베리어 메탈막으로 IMP(Ionized Metal Plasma) Ti을 증착한 후 스텝 커버리지(step coverage)를 고려하여 MOCVD(Metal Organic Chemical Vapor Deposition) 방법으로 티타늄 질화막(TiN)을 증착하고, 오믹 콘택(ohmic contact) 형성을 위해 열처리 공정을 실시한 후 베리어 메탈막으로 MOCVD 방법을 이용하여 티타늄 질화막(TiN)을 증착하고 있다. 선 폭이 점점 줄어들면서 상기 공정으로 베리어 메탈막을 형성하게 되면 텅스텐막의 폭과 텅스텐막 사이의 절연막의 폭 비율을 1:1로 유지한다고 해도 베리어 메탈막의 폭이 두꺼워지기 때문에 베리어 메탈막의 폭만큼 금속 배선의 저항이 증가하게 된다. 이로 인하여 RC 딜레이(delay) 문제가 발생하여 소자 구동에 영향을 미치게 된다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 좁은 선 폭 안에서 금속 물질이 차지하는 비중을 증가시켜 다마신 구조에서 발생하는 저항 증가 현상을 방지하기 위한 반도체 소자의 금속 배선 형성방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 반도체 소자의 금속 배선 형성방법은, 반도체 기판 상부에 트렌치 구조를 갖는 절연막을 형성하는 단계와, 전체 구조 상부에 제1 베리어 메탈막을 형성한 후 급속 열처리 공정을 실시하여 상기 제1 베리어 메탈막 상부에 제2 베리어 메탈막을 형성하는 단계와, 상기 트렌치가 매립되도록 전체 구조 상부에 금속막을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
도 1a 내지 도 1d는 본 발명의 실시 예에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 게이트, 소스 콘택 등 소정의 구조가 형성된 반도체 기판(100) 상부에 절연막(102)을 형성한 후 다마신 공정으로 절연막(102)을 식각하여 트렌치(104)를 형성한다. 전체 구조 상부에 제1 베리어 메탈막(106)을 형성한다. 이때, 제1 베리어 메탈막(106)은 IMP-Ti를 이용하여 10Å 내지 200Å의 두께로 형성한다. IMP-Ti는 트렌치(104)의 상부와 바텀(bottom) 영역에는 증착이 잘 되나, 트렌치(104) 측면에는 증착이 잘 되지 않아 얇게 형성된다.
도 1b를 참조하면, 급속 열처리(Rapid Thermal Anneal; RTA) 공정을 실시하여 전체 구조 상부에 제2 베리어 메탈막(108)을 형성한다. 이때, 제2 베리어 메탈막(108)은 급속 열처리 공정을 통해 반응 가스인 N2 가스와 제1 베리어 메탈막(106)인 티타늄(Ti)과 반응하여 제1 베리어 메탈막(106) 상부에 티타늄 질화막(TiN)으로 형성되고, 급속 열처리 공정은 650℃ 내지 700℃의 온도에서 실시된다. 급속 열처리 공정에 의해 제2 베리어 메탈막(108)인 티타늄 질화막(TiN)이 형성되는 동시에 제1 베리어 메탈막(106)과 절연막(102) 간 오믹(ohmic) 접촉을 가능하게 하는 티타늄 실리사이드(TiSi4)가 제1 베리어 메탈막(106) 하부 영역에 생성된다. 여기서, 급속 열처리 공정을 통해 티타늄 질화막(TiN)을 형성함으로써 후속 공정 단계에서 사용되는 WF6의 F와 티타늄(Ti)이 반응하는 것을 억제한다.
도 1c를 참조하면, 트렌치(104)가 매립되도록 전체 구조 상부에 금속막(110)을 형성한다. 이때, 금속막(110)은 텅스텐으로 한다.
도면에는 도시되어있지 않지만, 절연막(102) 상부가 노출될 때까지 연마 공정을 실시하여 금속 배선을 형성한다.
상기와 같이, 트렌치 측면에는 잘 증착되지 않는 IMP-Ti를 형성하고, 베리어 메탈막인 티타늄 질화막(TiN)과 글루 티타늄 질화막(glue TiN) 형성 공정을 실시하 지 않음으로써 트렌치 내에 금속 물질이 차지하는 비중을 증가시켜 다마신 구조에서 발생하는 저항 증가 현상을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명은 다음과 같은 효과가 있다.
첫째, 급속 열처리 공정을 실시함으로써 IMP-Ti 상부에 TiN이 형성되는 동시에 오믹 콘택을 형성하는 TiSix를 생성할 수 있다.
둘째, 트렌치 측면에는 잘 증착되지 않는 IMP-Ti를 형성하고, 베리어 메탈막인 티타늄 질화막(TiN)과 글루 티타늄 질화막(glue TiN) 형성 공정을 실시하지 않음으로써 트렌치 내에 차지하는 금속 물질의 비중을 증가시켜 다마신 구조에서 발생하는 저항 증가 현상을 방지할 수 있다.

Claims (6)

  1. 반도체 기판 상부에 트렌치 구조를 갖는 절연막을 형성하는 단계;
    전체 구조 상부에 제1 베리어 메탈막을 형성한 후 급속 열처리 공정을 실시하여 상기 제1 베리어 메탈막 상부에 제2 베리어 메탈막을 형성하는 단계; 및
    상기 트렌치가 매립되도록 전체 구조 상부에 금속막을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성방법.
  2. 제1항에 있어서, 상기 제1 베리어 메탈막은 IMP-Ti를 이용하여 10Å 내지 200Å의 두께로 형성하는 반도체 소자의 금속 배선 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 IMP-Ti는 상기 트렌치의 상부와 바텀 영역에는 증착이 잘 되나, 상기 트렌치 측면에는 증착이 잘 되지 않아 얇게 형성되는 반도체 소자의 금속 배선 형성방법.
  4. 제1항에 있어서, 상기 제2 베리어 메탈막은 상기 급속 열처리 공정을 통해 반응 가스인 N2 가스와 상기 제1 베리어 메탈막과 반응하여 티타늄 질화막을 형성하는 반도체 소자의 금속 배선 형성방법.
  5. 제1항에 있어서, 상기 급속 열처리 공정에 의해 상기 제2 베리어 메탈막이 형성되는 동시에 제1 베리어 메탈막 하부에 티타늄 실리사이드가 생성되는 반도체 소자의 금속 배선 형성방법.
  6. 제1항에 있어서, 상기 급속 열처리 공정은 650℃ 내지 700℃의 온도에서 실시하는 반도체 소자의 금속 배선 형성방법.
KR1020060063138A 2006-07-05 2006-07-05 반도체 소자의 금속 배선 형성방법 KR20080004303A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060063138A KR20080004303A (ko) 2006-07-05 2006-07-05 반도체 소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060063138A KR20080004303A (ko) 2006-07-05 2006-07-05 반도체 소자의 금속 배선 형성방법

Publications (1)

Publication Number Publication Date
KR20080004303A true KR20080004303A (ko) 2008-01-09

Family

ID=39215175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060063138A KR20080004303A (ko) 2006-07-05 2006-07-05 반도체 소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR20080004303A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US10269713B2 (en) 2014-08-07 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US10756017B2 (en) 2014-08-07 2020-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming

Similar Documents

Publication Publication Date Title
JP2007324560A (ja) 半導体素子の配線形成方法
US7344974B2 (en) Metallization method of semiconductor device
US20090200672A1 (en) Method for manufacturing semiconductor device
KR100784099B1 (ko) 반도체 소자의 배선 형성방법
KR20080004303A (ko) 반도체 소자의 금속 배선 형성방법
KR100914975B1 (ko) 반도체 소자의 금속배선 형성방법
US7524749B2 (en) Metallization method of semiconductor device
JP4457884B2 (ja) 半導体装置
KR100606544B1 (ko) 반도체 소자의 구리 배선 방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100891519B1 (ko) 반도체 소자의 금속배선 형성방법
KR100691935B1 (ko) 반도체 소자의 금속배선 형성방법
KR100593125B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100617048B1 (ko) 반도체 소자의 콘택 형성방법
KR0156126B1 (ko) 반도체장치의 콘택형성방법
KR100313417B1 (ko) 반도체 소자에서 금속 배선 형성 방법
KR100741269B1 (ko) 반도체 소자의 금속배선 형성 방법
KR20090078109A (ko) 반도체 소자의 제조 방법
KR100617049B1 (ko) 반도체 소자의 콘택 형성방법
KR100741271B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100702780B1 (ko) 반도체 장치의 배선 형성방법
KR20060011396A (ko) 반도체 소자의 다층 금속배선 형성방법
KR100895811B1 (ko) 반도체 소자의 금속배선 형성방법
KR100790248B1 (ko) 반도체 소자 제조 방법
KR20070063805A (ko) 반도체 소자의 비트라인 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination