KR20080003870A - 질화물 반도체 소자의 제법 - Google Patents

질화물 반도체 소자의 제법 Download PDF

Info

Publication number
KR20080003870A
KR20080003870A KR1020077025880A KR20077025880A KR20080003870A KR 20080003870 A KR20080003870 A KR 20080003870A KR 1020077025880 A KR1020077025880 A KR 1020077025880A KR 20077025880 A KR20077025880 A KR 20077025880A KR 20080003870 A KR20080003870 A KR 20080003870A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
layer
manufacturing
laser
semiconductor element
Prior art date
Application number
KR1020077025880A
Other languages
English (en)
Inventor
켄 나카하라
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20080003870A publication Critical patent/KR20080003870A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

고온의 어닐 처리를 장시간에 걸쳐서 행하는 것에 의해 발생하는 질소 빈구멍(空孔)의 형성이라고 하는 문제를 생기게 하지 않고, 억셉터의 활성화를 행하여, 캐리어 농도가 높은(저저항의) p형의 질화물 반도체층을 갖는 질화물 반도체 소자의 제법을 제공한다.
기판(1)상에 질화물 반도체로 이루어진 반도체 적층부(6)를 형성하고, 그 반도체 적층부의 표면측으로부터, λ=hㆍc/E 이하(E는 Mg과 H의 결합을 분리할 수 있는 에너지)의 파장 λ의 레이저 광을 조사한다. 그 후에, 300 ~ 400℃ 의 열 처리를 행한다. 그리고, 통상의 질화물 반도체 LED의 제조 공정과 동양으로 투광성 도전층(7)을 마련하고, 반도체 적층부의 일부를 에칭에 의해 제거하여 노출하는 n형층(3)에 n측 전극(9)을, 투광성 도전층의 표면에 p측 전극(8)을 형성한다.

Description

질화물 반도체 소자의 제법{METHOD OF PRODUCING NITRIDE SEMICONDUCTOR ELEMENT}
본 발명은 질화물 반도체를 이용한 발광 다이오드(LED)나 레이저 다이오드 등의 발광 소자, HEMT 등의 트랜지스터 소자 등, p형의 질화물 반도체 결정층을 이용한 반도체 소자의 제법에 관한 것이다. 보다 상세하게, p형 질화물 반도체층에 있어서 억셉터(acceptor)의 활성화를 위해, 고온에서 열 처리를 행하여 질소 누락이라고 하는 폐해를 초래하지 않고, 억셉터의 활성화를 확실하게 행하여 저(低)저항의 p형층으로 하는 질화물 반도체 소자의 제법에 관한 것이다.
최근, 질화물 반도체를 이용한 청색계 발광 다이오드(LED)나 레이저 다이오드 등의 질화물 반도체 발광 소자가 실용화되고 있다. 이 질화물 반도체를 이용한 청색계의 빛을 발광하는 반도체 발광 소자는, 예를 들어 사파이어 기판상에, MOCVD법에 의해 GaN 등으로 이루어진 저온 버퍼층, GaN 등으로 이루어진 n형층, 밴드갭 에너지가 n형층의 것보다 작게 발광 파장을 정하는 재료, 예를 들어 InGaN계(In과 Ga의 비율이 여러 가지로 변할 수 있다는 것을 의미함, 이하 동일) 화합물 반도체로 이루어진 활성층(발광층), GaN 등으로 이루어진 p형층이 차례로 적층되고, 그 표면에 투광성 도전층을 개재시켜 p측 전극이 마련되고, 적층된 반도체 적층부의 일부가 에칭되어 노출한 n형층의 표면에 n측 전극이 마련되는 것에 의해 형성되어 있다. 또한, n형층 및 p형층은 캐리어의 갇힘 효과를 향상시키기 위해, 활성층측에 AlGaN계(Al과 Ga의 비율이 여러 가지로 변할 수 있다는 것을 의미함, 이하 동일) 화합물 등의 밴드갭 에너지가 더욱 큰 반도체층이 이용되는 일이 있다.
이 질화물 반도체층을 MOCVD법에 의해 적층하면, 원료 가스에 알킬기의 수소를 함유하고 있는 것, 캐리어 가스가 수소인 것, 질소의 원료 가스인 NH3의 수소가 있는 것 등의 이유로, p형층의 억셉터로서 도입하는 Mg이 H와 결합하기 쉽기 때문에 수소와 결합하여, Mg-H 의 형태로 질화물 반도체층에 받아들여지게 된다. 이와 같이, Mg과 H가 결합하여 질화물 반도체층안에 존재하면, Mg이 불활성화하여 억셉터로서 기능하지 않게 된다. 이 때문에, 종래는 400℃ 이상의 수소를 포함하지 않은 분위기에서의 어닐(anneal) 처리가 일반적으로 행해지고, 온도에 의해 Mg과 H의 결합을 분리하고, H를 질화물 반도체층으로부터 방출하여, 억셉터인 Mg을 활성화하고 있다(예를 들어 특허 문헌 1 참조).
또, 이 어닐 처리를 레이저 광의 조사에 의해 행하는 레이저 어닐이라고 하는 방법도 이용되고 있다(예를 들어 특허 문헌 2 참조). 이 레이저 어닐 방법에 의해 행하는 것에 의해, 반도체 적층부 전체의 온도를 상승시키지 않아도, p형층 근방만의 온도 상승을 할 수 있기 때문에, 활성층 등으로의 도펀트의 확산을 방지하기 쉽다고 하는 잇점은 있다. 그러나, 질화물 반도체층의 온도를 올릴 필요가 있으므로, 단파장의 레이저 광을 이용할 필요가 있으나, GaN은 직접 천이(遷移) 반도체 이기 때문에, 밴드갭 에너지 Eg 이상에 상당한 단파장에서는 흡수 계수가 크고, 질화물 반도체층으로의 레이저 광의 침입 깊이가 얕아져서, 두꺼운 p형 질화물 반도체층을 활성화하는 것이 어려워진다.
특허 문헌 1 : 일본 특개평 8-51235호 공보
특허 문헌 2 : 일본 특개 2002-289550호 공보
상술한 바와 같이, MOCVD법에 의해 성장한 p형 질화물 반도체층은 400℃ 이상의 고온에서 어닐 처리를 하지 않으면, 억셉터로서 도핑한 Mg이 활성화되지 않아서 억셉터로서 기능하지 않는다. 그러나, 이 Mg과 H의 결합을 분리하고 방출하기 위해, 400℃ 이상의 고온에서 어닐 처리를 행하면, 질화물 반도체층의 표면의 질소도 방출되기 쉽고, 질소 누락이라고 하는 현상이 생긴다. 질소 누락이 생기면, 질소 빈구멍(空孔)이 형성되고, 그 질소 빈구멍은 도너(donor)로서 작용하므로, 홀 농도를 내리게 되어, 결국 높은 캐리어 농도의 p형층을 얻을 수 없다고 하는 문제가 있다.
본 발명은 이와 같은 문제를 해결하기 위해 이루어진 것으로, 고온의 어닐 처리를 장시간에 걸쳐서 행하는 것에 의해 발생하는 질소 빈구멍의 형성이라고 하는 문제를 일으키게 하지 않고, 억셉터의 활성화를 행하여 캐리어 농도가 높은(저저항의) p형 질화물 반도체층을 갖는 질화물 반도체 소자의 제법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은, 질화물 반도체와 격자 정합(格子 整合)하지 않은 기판에 질화물 반도체층을 적층하는 경우에도, 결정 결함이 적은 질화물 반도체층을 성장하여, p형층을 한층 더 저저항으로 할 수 있는 질화물 반도체 소자의 제법을 제공하는 것이다.
본 발명에 의한 질화물 반도체 소자의 제법은, 기판상에 MOCVD법에 의해 질화물 반도체층을 성장시켜 적어도 표면측에 p형 질화물 반도체층을 갖는 질화물 반도체 소자의 제법으로서, 상기 p형층으로 하기 위해 억셉터가 도핑된 질화물 반도체층에, 상기 질화물 반도체층의 억셉터인 Mg과 H의 결합 에너지보다 큰 에너지를 갖는 레이저 광을 조사하는 것에 의해 상기 Mg과 H의 결합을 분리하고, 계속해서 300 ~ 400℃ 의 열 처리를 하는 것에 의해 상기 분리된 H를 상기 질화물 반도체층으로부터 방출하여, 상기 억셉터를 활성화하는 것을 특징으로 한다.
여기서, 질화물 반도체는 III족 원소인 Ga과 V족 원소인 N의 화합물 또는 III족 원소인 Ga의 일부 또는 전부가 Al, In 등의 다른 III족 원소와 치환한 것 및/또는 V족 원소인 N의 일부가 P, As 등의 다른 V족 원소와 치환한 화합물(질화물)로 이루어진 반도체를 말한다.
구체적으로는, 기판상에 질화물 반도체로 이루어진 n형층, 활성층 및 p형층을 이 순서로 MOCVD법에 의해 에피택셜 성장시켜 발광층을 형성하도록 반도체 적층부를 형성하고, 상기 반도체 적층부의 표면측으로부터
λ=hㆍc/E
(단, λ은 레이저 광의 발진 파장, h는 플랑크(planck) 정수, c는 광속, E는 Mg과 H의 결합을 분리할 수 있는 에너지를 각각 나타냄)
이하의 파장의 레이저 광을 조사하고, 그 후에 300 ~ 400℃ 의 열 처리를 행하는 것에 의해 질화물 반도체 발광 소자를 얻을 수 있다.
본 발명에 의한 질화물 반도체 소자의 제법은, 또 상기 구성 이외에, 질화물 반도체와 격자 정합하지 않은 기판의 표면에 PLD(Plasma　Laser　Deposition)법을 이용하여 AlxGayIn1 -x- yN (0
Figure 112007079984716-PCT00001
x
Figure 112007079984716-PCT00002
1, 0
Figure 112007079984716-PCT00003
y
Figure 112007079984716-PCT00004
1, 0
Figure 112007079984716-PCT00005
x+y
Figure 112007079984716-PCT00006
1) 로 이루어지며, 상기 AlxGayIn1 -x- yN 의 a 축 및 c 축이 정렬한 단결정의 완충층을 성장시키고, 상기 단결정의 완충층상에 질화물 반도체 결정층을 MOCVD법에 의해 성장시키는 것에 의해 결정 결함이 적어지게 되고, 질소 빈구멍 형성의 억제와 아울러, 한층 더 캐리어 농도가 큰(저저항의) p형층을 갖는 질화물 반도체 소자가 얻어진다.
이 때에, 질화물 반도체와 격자 정합하지 않은 기판은 (질화물 반도체와 기판의 a 축 방향 격자 정수의 차의 절대값)/(질화물 반도체의 a 축 방향 격자 정수)
Figure 112007079984716-PCT00007
0.5% 의 관계로 되는 기판을 의미한다.
본 발명에 의하면, 레이저 광선을 조사하는 것에 의해 질화물 반도체층에 도핑되어 있는 억셉터인, 예를 들어 Mg과 H의 결합을 해리(解離)하고, 그것에 더하여 300 ~ 400℃ 라고 하는 낮은 온도로 열 처리를 하고 있기 때문에, 해리한 H를 간단하게 질화물 반도체층으로부터 방출할 수 있다. 그 결과, 어닐 처리만으로 억셉터의 활성화를 도모할 수 있도록, 높은 온도로 장시간에 걸쳐서 처리를 행할 필요가 없기 때문에, 질화물 반도체층 표면으로부터 질소가 해리하여 질소 빈구멍을 형성하는 일이 없다. 이 때문에, 질소 빈구멍에 의한 홀 농도의 하락을 수반하지 않고, 억셉터인, 예를 들어 Mg의 활성화를 확실하게 행할 수 있고, 매우 캐리어 농도가 크고 비저항이 작은 p형층을 얻을 수 있고, 고성능 반도체 발광 소자 등의 질화물 반도체 소자를 얻을 수 있다.
도 1은 본 발명에 의한 질화물 반도체 소자의 제법의 일 실시 형태인 발광 소자의 제조 공정을 나타내는 단면 설명도이다.
도 2는 도 1의 제법으로 얻어지는 질화물 반도체 발광 소자 칩의 사시 설명도이다.
도 3은 본 발명에 의한 질화물 반도체 소자의 제법의 다른 실시 형태로 제조되는 발광 소자 칩의 사시 설명도이다.
도 4는 질화물 반도체 발광 소자의 다른 구조예를 나타내는 단면 설명도이다.
도 5는 본 발명에 의해 형성한 트랜지스터의 구성 단면 설명도이다.
<부호의 설명>
1 기판
2 저온 버퍼층
3 n형층
4 활성층
5 p형층
6 반도체 적층부
7 투광성 도전층
8 p측 전극
9 n측 전극
10 단결정 완충층
다음에, 도면을 참조하여 본 발명의 질화물 반도체 소자의 제법에 대해 설명을 한다. 본 발명에 의한 질화물 반도체 소자의 제법은 기판상에 MOCVD법에 의해 질화물 반도체층을 성장시켜 적어도 표면측에 p형 질화물 반도체층을 갖는 질화물 반도체 소자를 형성하는 경우에, p형층으로 하기 위한 억셉터가 도핑된 질화물 반도체층에, 억셉터인 Mg과 H의 결합을 분리하는 에너지를 갖는 레이저 광을 조사하여, 억셉터인 Mg과 H의 결합을 분리하고, 계속해서 300 ~ 400℃ 의 열 처리를 하는 것에 의해, 분리된 H를 그 질화물 반도체층으로부터 방출할 수 있고, 억셉터를 활성화하는 것이다.
구체적으로는, 도 1에 그 일 실시 형태인 질화물 반도체 발광 소자(LED)의 제조 공정 설명도가, 도 2에 그 칩의 사시 설명도가 각각 나타내는 바와 같이, 기판(1)상에 질화물 반도체로 이루어진 n형층(3), 활성층(4) 및 p형층(5)을 이 순서로 MOCVD법에 의해 에피택셜 성장시켜 발광층을 형성하도록 반도체 적층부(6)를 형성하고(도 1(a) 참조), 그 반도체 적층부(6)의 표면측으로부터, 예를 들어 λ=hㆍc/E (단, λ는 레이저 광의 발진 파장, h는 플랑크 정수, c는 광속, E는 Mg과 H의 결합을 분리할 수 있는 에너지를 각각 나타냄) 이하의 파장 λ의 레이저 광을 조사 한다(도 1(b) 참조). 그리고, 300 ~ 400℃ 의 열 처리를 행한다(도 1(c) 참조). 그 후는 통상의 질화물 반도체 LED의 제조 공정과 동일하지만, 반도체 적층부(6)의 표면에 ZnO나 ITO 등의 투광성 도전층(7)을 마련하고(도 1(d) 참조), 반도체 적층부(6)의 일부를 에칭에 의해 제거하여 노출하는 n형층(3)에 n측 전극(9)을, 투광성 도전층(7)의 표면에 p측 전극(8)을 각각 형성하고(도 1(e) 참조), 칩화하는 것에 의해, 도 2에 나타난 바와 같이, 질화물 반도체 발광 소자 칩이 얻어진다.
레이저 광의 조사는 p형층(5)안에 도핑된 억셉터인 Mg이 반도체층의 성장중에 원료 가스의 유기 금속이나 암모니아, 나아가서는 캐리어 가스에 포함되는 H와 결합하여 존재하기 때문에, 그 결합을 분리하기 위한 것이다. 즉, 본 발명자가 주의 깊게 검토를 거듭한 결과, 이 Mg과 H의 결합을 분리하려면, 0.067eV 이상의 에너지 E를 갖는 레이저 광을 조사하는 것에 의해, Mg과 H의 결합을 분리할 수 있다는 것을 발견하였다. 즉, 이 에너지 E를 얻기 위한 레이저 광은 그 파장을 λ로 하면, λ=hㆍc/E=18㎛ 로 된다. 여기서 h는 플랑크 정수, c는 광속이다. 이보다 파장이 짧아지면, 그 에너지는 커지기 때문에, 결국 파장 λ가 18㎛ 이하인 레이저 광을 조사하면 Mg과 H의 결합을 해리할 수 있다. 그 결과, GaN의 밴드갭 에너지 3.39eV 이하에 상당하는 파장 365㎚ 이상의 레이저 광의 조사이면 되고, 질화물 반도체층을 가열하는 것이 아니라, 레이저 광의 에너지에 의해 Mg-H 의 결합을 절단할 수 있다.
즉, 레이저 어닐 처리에 의해 억셉터의 활성화를 도모하려고 하면, 질화물 반도체에서 그 레이저 광의 에너지를 흡수하여 열로 바꿀 필요가 있기 때문에, 예 를 들어 GaN의 밴드갭 에너지는 3.39eV 이고, 365㎚ 상당하는 것이므로, 그것보다 파장이 짧은 248㎚ 로 발진하는 KrF 레이저나, 193㎚ 로 발진하는 ArF 레이저 등을 이용할 필요가 있고, 반도체층의 전체를 가열하게 되어 있었으나, 본 발명에서는 Mg과 H의 결합을 분리하는 에너지가 있으면 되기 때문에, 예를 들어 파장이 1.064㎛ 인 YAG 레이저(Nd 첨가의 이트륨ㆍ알루미늄ㆍ가넷), 파장이 10.5㎛ 인 CO2 레이저, 파장이 0.8㎛ 인 반도체 레이저 등을 이용할 수 있고, 질화물 반도체층을 가열하는 일 없이 Mg과 H를 해리할 수 있다.
또한, 레이저 광을 조사할 때에, 레이저 광의 조사 면적내에 웨이퍼 1 매가 다 들어가지 않은 경우에는 레이저 광을 스캔한다. 그 경우, 0.05w/㎠ 정도 이상의 레이저 조사를 행한다. 또, 어블레이션(ablation) 장치와 같이 조사 레이저를 집광하면 GaN층이 승화하여 질소 빈구멍을 생성하기 쉽기 때문에, 레이저 광은 집광시키지 않고 이용하는 것이 바람직하다.
이어서 행하는 열 처리는 상술한 레이저 광 조사에 의해 Mg-H 의 결합을 분리하여 생성되는 H를 질화물 반도체층으로부터 방출시키기 위해 행해진다. 즉, 상술한 바와 같이, 레이저 광 조사는 Mg과 H의 결합을 분리할 목적으로 행하고 있고, 반도체층의 온도는 상승하고 있지 않기 때문에, 레이저 광의 조사에 의해 H가 분리되더라도, 그대로 질화물 반도체층내에 잔존하고 있다. 그대로 방치해 두면, Mg는 H와 매우 결합하기 쉽기 때문에, 또 결합하여 Mg의 활성화가 저하한다. 이 때문에, 분리된 H를 질화물 반도체층으로부터 몰아내기 위해 열 처리를 행하지만, 이미 Mg 과의 결합이 끊어져 있는 H를 몰아내는 것만이 목적이기 때문에, 예를 들어 질소 분위기 등 수소가 존재하지 않은 분위기에서, 비교적 낮은 300 ~ 400℃ 정도의 온도에서 1 ~ 10분 정도의 열 처리를 행하는 것에 의해, 이미 Mg로부터 분리되어 있는 H를 간단하게 몰아낼 수 있다. 이 때문에, 종래의 어닐 처리에 의해 Mg-H 의 결합을 분리하여 H를 몰아내기 위한 400℃ 이상에서, 20분 이상인 장시간의 열 처리를 행할 필요가 없고, 반도체 적층부에서의 도펀트 이동이나 반도체 적층부 표면으로부터 질소가 유리(遊離)하여 질소 빈구멍을 형성한다고 하는 폐해를 초래하는 일은 없다. 또한, 다른 반도체층의 성장 등은 통상의 제조 공정과 동양(同樣)이다.
다음에, 구체적인 예로 본 발명의 질화물 반도체 발광 소자의 제법에 대해, 도 1을 참조하여 보다 상세하게 설명을 한다. 기판(1)으로서는, 예를 들어 사파이어, SiC, GaN계 화합물(질화물 반도체를 의미함), ZnO계 화합물(Zn를 포함하는 산화물을 의미함), Si, GaAs 등으로 이루어진 각종 기판을 이용할 수 있다. 예를 들어 사파이어로 이루어진 기판(1) 을 MOCVD 장치에 넣고, 수소 가스를 흐르게 하면서, 1050℃ 정도까지 온도를 올리고, 기판(1)을 서멀 클리닝(thermal cleaning)한다. 그 후, 온도를 400 ~ 600℃ 정도까지 내리고, 예를 들어 GaN으로 이루어진 저온 버퍼층(2)을 0.005 ~ 0.1㎛ 정도 성막(成膜)한 후, 온도를 600 ~ 1200℃ 정도, 예를 들어 1000℃ 정도의 고온으로 올리고, Si를 도핑한 GaN으로 이루어진 컨택트층과 InGaN계 화합물/GaN 으로 이루어진 초격자층(超格子層)을 성장하는 것에 의해, n형층(3)을 1 ~ 10㎛ 정도 적층한다. 다음에, 성장 온도를 400 ~ 600℃ 정도의 저온으로 내리고, 언도핑의 InGaN계 화합물/GaN-MQW (예를 들어 1 ~ 3㎚의 In0.17Ga0.83N 으로 이루어진 웰층과 10 ~ 20㎚ 의 InzGa1 - zN (0
Figure 112007079984716-PCT00008
z
Figure 112007079984716-PCT00009
0.05) 으로 이루어진 배리어층이 3 ~ 8쌍 적층되는 다중 양자 우물 구조) 의 활성층(4)이 0.05 ~ 0.3㎛ 정도 적층한다. 계속해서, 성장 장치내의 온도를 600 ~ 1200℃ 정도, 예를 들어 1000℃ 정도로 올리고, Mg을 도핑한 GaN으로 이루어진 p형층(5)을 0.01 ~ 0.5㎛ 정도 성장시킨다.
또한, 상술한 각 반도체층을 성장시키는 경우, 캐리어 가스의 H2와 함께 트리메틸 갈륨(TMG), 암모니아(NH3), 트리메틸 알루미늄(TMA), 트리메틸 인듐(TMIn) 등의 반응 가스 및 n형으로 하는 경우의 도펀트 가스로서의 SiH4, p형으로 하는 경우 도펀트 가스로서의 시클로 펜타디에닐 마그네슘(Cp2Mg) 등이 필요한 가스를 공급하고, 원하는 조성으로 원하는 도전형의 반도체층을 원하는 두께로 형성할 수 있다.
그 후, 보다 바람직하게는, 도 1(b)에 나타나는 바와 같이, 반도체 적층부(6)의 표면에 CVD법 등에 의해 SiO2 등의 보호막(12)을 0.1 ~ 1㎛ 정도 마련하고, 상술한 바와 같이 레이저 광을 조사한다(도면에서 화살표는 레이저 광의 조사를 나타냄). 이 보호막(12)이 설치되는 것에 의해, 질화물 반도체층의 N의 누락을 방지할 수 있기 때문에 바람직하지만, 상술한 바와 같이, 레이저 광의 조사에 의해도 질화물 반도체층의 온도는 그다지 상승하지 않기 때문에, 보호막(12)은 없어도 상관없다. 이 레이저 광의 조사는 상술한 바와 같이, 집광시키지 않고 행하는 동시 에, 한 번에 웨이퍼 전(全)면을 조사할 수 있으면 15분 정도의 조사에 의해, 한 번에 웨이퍼 전면을 조사할 수 없는 경우에는 스캔하고, 또 동일한 장소에는 상술한 시간 정도 조사되도록 행한다.
그 후, 도 1(c)의 개념도에 나타나는 바와 같이, 예를 들어 MOCVD 장치(13) 등의 가열 장치내의 시료대(14)에 웨이퍼(11)를 싣고, 질소 가스를 흐르게 하면서, 히터(15)를 온(on)하는 것에 의해 웨이퍼(11)의 온도를 300 ~ 400℃ 정도로 하고, 1 ~ 10분 정도의 열 처리를 행한다. 도 1(c)에서, EXH.는 가스의 배출구를 의미하고 있다. 또한, 이 예에서는 레이저 조사와 열 처리를 연속하여 행하고 있으나, 가열 장치내에서 직접 레이저 조사를 할 수 있도록 가열 장치를 구성하면, 레이저 조사와 가열 처리를 동시에 행할 수 있고, 레이저 조사에 의해 분리된 H를 즉시 질화물 반도체로부터 방출할 수 있다.
그 후, 도 1(d)에 나타나는 바와 같이, 보호막(12)을 제거하고, 반도체 적층부(6)의 표면에, 예를 들어 ZnO 등으로 이루어지며, p형 반도체층(5)과 오믹 컨택트를 취할 수 있는 투광성 도전층(7)을 0.01 ~ 5㎛ 정도 마련한다. 이 투광성 도전층(7)은 ZnO에 한정되는 것이 아니라, ITO나 Ni와 Au의 2 ~ 100㎚ 정도의 얇은 합금층이어도 빛을 투과시키면서 전류를 칩 전체로 확산시킬 수 있다.
그리고, 도 1(e)에 나타나는 바와 같이, n측 전극을 형성하기 위해, 투광성 도전층(7) 및 반도체 적층부의 일부를 드라이 에칭에 의해 제거하여 n형층(3)을 노출시키고, 투광성 도전층(7)상의 일부에 리프트 오프법 등에 의해 Ti와 Au의 적층 구조인 p측 전극(8)을, 노출한 n형층(3)에 오믹 컨택트용의 n측 전극(9)을 Ti-Al 합금 등에 의해 형성한다. 그 후, 각 칩에 분할하는 것에 의해, 도 2에 나타나는 바와 같은 LED 칩이 얻어진다.
또한, 상술한 예에서는, p형층(5)으로서 GaN의 단층으로 형성하는 예이었으나, 예를 들어 활성층측에 AlGaN계 화합물과 같은 밴드갭이 큰 층을 형성하는 것도 가능하다. 이 경우도 상술한 바와 동양인 파장의 레이저를 이용하여 Mg과 H의 결합을 분리할 수 있다. 또, n형층(3)도 이와 같은 2종 이상의 복층으로 할 수도 있다. 또한, 이 예에서는 n형층(14)과 p형층(16)에서 활성층(15)이 끼워진 더블 헤테로 접합 구조이지만, n형층과 p형층이 직접 접합하는 pn 접합 구조의 것이어도 된다. 또한, 상술한 예에서는 LED의 예이었으나, 스트라이프(stripe) 형상의 발광 영역을 형성하여 레이저 다이오드를 동양으로 형성하는 것도 가능하다.
이와 같이 하여 형성된 질화물 반도체 발광 소자는 상술한 바와 같이, p형층의 활성화를 행하는데, 레이저 광에 의한 억셉터의 Mg과 H 등의 결합을 해리하고, 그 후에 해리한 H를 열 처리에 의해 방출하고 있기 때문에, 열 처리는 그 온도가 매우 낮고 단시간에 끝나, 확실하게 p형층의 활성화를 도모하고, 또 반도체 적층부 표면으로부터의 질소의 해리를 억제할 수 있고, 질소 빈구멍의 생성을 억제할 수 있는 동시에, 온도가 높은 열 처리를 필요로 하지 않기 때문에, 적층된 반도체층 사이에서 도펀트 등의 이동을 억제할 수 있고, 매우 안정된 고(高)특성의 LED나 반도체 레이저 등의 반도체 발광 소자가 얻어진다.
상술한 예에서는, 사파이어 기판상에 직접 GaN 등의 저온 버퍼층을 형성하고, 그 위에 n형층 등을 적층하였으나, 사파이어는 GaN 등의 질화물 반도체층과는 격자 정수가 18% 정도 다른 격자 부정합 기판으로 된다. 이와 같은 격자 정합하지 않은 기판상에 질화물 반도체층을 적층하면, 전위(轉位) 등의 결정 결함을 일으키기 쉽고, 이러한 전위는 적층되는 반도체 적층부의 윗쪽에 관통 전위로 되어 결정 결함이 늘어나기 때문에, 애써 저온 열 처리에 의한 질소 빈구멍 등의 폐해를 없애도, 완전하게는 캐리어 농도를 향상시킬 수 없는 경우가 있다. 이와 같은 격자 정합하지 않은 기판상에 질화물 반도체층을 적층하는 경우에도, 질화물 반도체층의 결정 결함을 억제하여 p형층의 비저항을 더욱 작게 할 수 있는 방법이 도 3에 나타나 있다.
즉, 질화물 반도체와 격자 정합하지 않은, 예를 들어 사파이어 기판(1)을 우선 PLD 장치에 넣어, 600 ~ 800℃ 정도에서 사파이어 기판(1)을 서멀 클리닝한다. 그리고, 예를 들어 GaN 타겟을 KrF 레이저로 어블레이트하여, GaN 단결정 완충층(10)을 사파이어 기판(1)상에 성장시킨다. 그리고, 웨이퍼를 MOCVD 장치에 바꾸어 넣고, 상술한 도 1에 나타나는 예와 동양으로, n형층(3) 등의 반도체 적층부(6)를 순차적으로 성장시킨다. 그 후, 상술한 예와 동양으로, 레이저 광에 의해 억셉터의 Mg과 H 등의 결합을 분리하고, 그 후 300 ~ 400℃ 정도의 열 처리에 의해 분리한 H를 질화물 반도체층으로부터 방출하는 것에 의해, 매우 캐리어 농도가 크고 비저항이 작은 p형층이 얻어지고, 고특성의 반도체 발광 소자가 얻어진다. 반도체 레이저로 해도, 문턱값 전류가 작은 반도체 레이저가 얻어지는 동시에, 수명을 길게 할 수 있다.
사파이어 기판(1)상에 이와 같은 GaN의 a 축 및 c 축이 배향한 단결정층이 형성되는 것은 본 발명자에 의해 별도로 발견되어 일본 특허 출원 2005-19522호에서 개시되어 있는 것으로, PLD법으로는 승화한 비산물(飛散物)이 자유롭게 비산하면서 기판 표면에 부착하고, 예를 들어 기판 온도를 비산한 원자가 자유롭게 움직일 수 있도록 500 ~ 1000℃ 정도로 상승시켜 두는 것에 의해, c 축뿐만 아니라, a 축도 갖춰진 단결정층이 성장한다고 하는 성질을 가지고 있는 것에 기초하고 있다. 즉, PLD법은 스퍼터링(sputtering)법보다 타겟 조성과 박막 조성의 편차가 작고, 또 스퍼터링법과 달리, 자기(自己) 바이어스에 의한 높은 에너지를 갖는 입자가 발생하지 않기 때문에, 결정 박막을 성장시킬 수 있다고 하는 성질을 가지고 있다. 또한, PLD법은 물리 증착에 가까운 방법이며, 승화 재료 중에 GaN 분자도 존재하기 때문에, 사파이어 기판과 같은 GaN에 있어서 습윤성이 나쁜 재료라도 용이하게 성막할 수 있고, 장치를 고(高)진공으로 유지한 채로의 성장도 가능하기 때문에, 질화물 반도체와 격자 정합하지 않은 기판 표면에 저온 버퍼층을 형성하지 않고, 직접 질화물 반도체층을 단결정 성장시킬 수 있다.
또한, 단결정 완충층(10)의 조성은 상술한 GaN에 한정되는 것이 아니라, 일반적으로 AlxGayIn1 -x- yN (0
Figure 112007079984716-PCT00010
x
Figure 112007079984716-PCT00011
1, 0
Figure 112007079984716-PCT00012
y
Figure 112007079984716-PCT00013
1, 0
Figure 112007079984716-PCT00014
x+y
Figure 112007079984716-PCT00015
1) 으로 나타나는 화합물을 타겟으로 이용하는 것에 의해, 그 조성의 단결정 완충층(10)을 형성할 수 있다. 이 때문에, 그 위에 적층하는 질화물 반도체층의 조성에 따라, 원하는 조성의 단결정 완충층(10)을 형성하는 것이 바람직하다.
또한, 상술한 각 예에서는, 기판으로서 절연성 기판인 사파이어 기판의 예이 었기 때문에, n측 전극(9)을 형성하는데, 반도체 적층부(6)의 일부를 에칭하여 n형층(3)을 노출시켰으나, 기판이 SiC와 같은 반도체 기판인 경우에도, 동양으로 반도체 적층부(6)의 표면측으로부터 레이저 광을 조사하여 300 ~ 400℃ 정도에서 열 처리를 하는 것에 의해 매우 저저항인 p형층을 얻을 수 있다. 그 예가 도 4에 나타나 있다. 이 예에서는 기판이 절연성 기판이 아니라 반도체이기 때문에, 반도체 적층부의 일부를 에칭에 의해 제거하여 노출하는 n형층(3)에 전극을 형성하는 것이 아니라, 반도체로 이루어진 기판(1)의 이면에 n측 전극(9)이 형성되어 있을 뿐이며, 이후는 상술한 예와 동일하다.
즉, SiC로 이루어진 기판(1)상에, 고온의 AlGaN계 화합물 버퍼층(2a)을 성장시키고, 그 후에는 상술한 바와 동양으로 n형층(3), 활성층(4), p형층(5)으로 이루어진 반도체 적층부(6)가 형성되고, p형층(5)의 활성화한 후에 그 표면에 투광성 도전층(7)이 형성되어 있다. 이 경우, p측 전극(8)은 칩의 거의 중앙부의 표면에 상술한 재료로 형성되고, n측 전극(9)은 SiC로 이루어진 기판(1) 이면의 전면에, 예를 들어 Ni막을 성막하는 것에 의해 형성된다. 물론, 이 경우도 SiC 기판과 질화물 반도체층은 격자 정합하지 않기 때문에, 상술한 도 3에 나타나는 바와 같이, SiC 기판상에 우선 AlxGayIn1 -x- yN 으로 이루어진 단결정 완충층을 PLD법에 의해 성장시키고, 그 위에 MOCVD법에 의해 각 질화물 반도체층을 적층하는 것에 의해 보다 결정성이 뛰어나고 저저항인 p형층을 얻을 수 있다.
도 5는 상술한 방법에 의해 형성되는 p형층을 이용하여 트랜지스터를 구성한 단면 설명도이다. 발광 소자의 경우와 동양으로, 기판(1)을 MOCVD 장치에 넣고, 상술한 바와 동양으로 필요한 유기 금속 가스를 도입하여, GaN 버퍼층(2), 언도핑의 GaN층(23)을 4㎛ 정도, p형의 GaN 전자 주행층(24)을 10㎚ 정도 순차적으로 성장시키고, 레이저 광을 조사하여 억셉터와 H 등의 결합을 해리하고 300 ~ 400℃ 정도로 열 처리를 하는 것에 의해 그 해리한 H를 방출시킴으로써, 저저항의 p형 GaN 전자 주행층(동작층)(24)을 얻을 수 있다. 그 후, n형의 GaN층(25)을 5㎚ 정도 성장시켜 게이트 길이로 하는 1.5㎛ 정도의 소정 간격이 마련되도록 n형의 GaN층(25)의 일부를 에칭 제거하여 전자 주행층(24)을 노출시킨다. 그리고, AlN 또는 SiN으로 이루어진 절연막(29)을 10㎚ 정도 성막하고, n형 GaN층(25)의 일부를 에칭에 의해 노출시킨다. 그 후, 노출한 n형 GaN층(25)상에 소스 전극(26)과 드레인 전극(27)을, 예를 들어 Ti막과 Au막으로 형성하고, 그 사이의 절연막(29)의 표면에, 예를 들어 Pt막과 Au막의 적층에 의해 게이트 전극(28)을 형성하는 것에 의해 n 채널의 트랜지스터를 구성할 수 있다. 이 경우도, 기판 표면에 단결정의 완충층을 형성할 수 있고, 그 위에 GaN층을 성장시키는 것에 의해 매우 결정성이 뛰어난 질화물 반도체층이 얻어지고, 누설 전류가 작고 내압이 뛰어난 고속의 트랜지스터(HEMT)가 얻어진다.
질화물 반도체를 이용한 LED나 레이저 다이오드 등의 발광 소자, HEMT 등의 트랜지스터 소자 등의 특성을 향상시킬 수 있고, 이들 반도체 소자를 이용하는 각종 전자 기기에 이용할 수 있다.

Claims (11)

  1. 기판상에 MOCVD법에 의해 질화물 반도체층을 성장시켜 적어도 표면측에 p형 질화물 반도체층을 갖는 질화물 반도체 소자의 제법으로서,
    상기 p형층으로 하기 위해 억셉터(acceptor)가 도핑된 질화물 반도체층에, 상기 질화물 반도체층의 억셉터인 Mg과 H의 결합 에너지보다 큰 에너지를 갖는 레이저 광을 조사하는 것에 의해 상기 Mg과 H의 결합을 분리하고, 계속해서 300 ~ 400℃ 의 열 처리를 하는 것에 의해 상기 분리된 H를 상기 질화물 반도체층으로부터 방출하고, 상기 억셉터를 활성화하는 것을 특징으로 하는 질화물 반도체 소자의 제법.
  2. 청구항 1에 있어서,
    상기 레이저 광이,
    λ=hㆍc/E
    (단, λ는 레이저 광의 발진 파장, h는 플랑크(planck) 정수, c는 광속, E는 Mg과 H의 결합을 분리할 수 있는 에너지를 각각 나타냄)
    이하의 파장을 갖는 레이저 광인 질화물 반도체 소자의 제법.
  3. 청구항 2에 있어서,
    상기 레이저 광이 0.067eV 이상이고 3.39eV 이하인 에너지를 갖는 레이저 광 인 질화물 반도체 소자의 제법.
  4. 청구항 2에 있어서,
    상기 레이저 광이 18㎛ 이하 365㎚ 이상인 파장의 레이저 광인 질화물 반도체 소자의 제법.
  5. 청구항 2에 있어서,
    상기 레이저 광이 Nd 첨가의 YAG 레이저, CO2 레이저 및 파장이 0.8㎛ 인 반도체 레이저 중 어느 하나인 질화물 반도체 소자의 제법.
  6. 청구항 1에 있어서,
    상기 레이저 광을 집광시키지 않고 직접 상기 반도체층에 조사하는 질화물 반도체 소자의 제법.
  7. 청구항 1에 있어서,
    상기 열 처리를 1 ~ 10분 행하는 질화물 반도체 소자의 제법.
  8. 청구항 1에 있어서,
    상기 레이저 조사와 가열 처리를 동시에 행하는 질화물 반도체 소자의 제법.
  9. 청구항 1에 있어서,
    기판상에 질화물 반도체로 이루어진 n형층, 활성층 및 p형층을 이 순서로 MOCVD법에 의해 에피택셜 성장시켜 발광층을 형성하도록 반도체 적층부를 형성하는 것에 의해 발광 소자를 형성하는 질화물 반도체 소자의 제법.
  10. 청구항 1에 있어서,
    상기 질화물 반도체층을, p형층이 동작층으로 되는 트랜지스터를 구성하도록 성장시키는 질화물 반도체 소자의 제법.
  11. 청구항 1에 있어서,
    질화물 반도체와 격자 정합(格子 整合)하지 않은 기판의 표면에 PLD법을 이용하여 AlxGayIn1 -x- yN (0
    Figure 112007079984716-PCT00016
    x
    Figure 112007079984716-PCT00017
    1, 0
    Figure 112007079984716-PCT00018
    y
    Figure 112007079984716-PCT00019
    1, 0
    Figure 112007079984716-PCT00020
    x+y
    Figure 112007079984716-PCT00021
    1) 으로 이루어지고, 상기 AlxGayIn1 -x- yN 의 a 축 및 c 축이 정렬된 단결정의 완충층을 성장시키고, 상기 단결정의 완충층상에 질화물 반도체 결정층을 MOCVD법에 의해 성장시키는 질화물 반도체 소자의 제법.
KR1020077025880A 2005-05-09 2006-05-08 질화물 반도체 소자의 제법 KR20080003870A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005136179A JP4451811B2 (ja) 2005-05-09 2005-05-09 窒化物半導体素子の製法
JPJP-P-2005-00136179 2005-05-09

Publications (1)

Publication Number Publication Date
KR20080003870A true KR20080003870A (ko) 2008-01-08

Family

ID=37396507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077025880A KR20080003870A (ko) 2005-05-09 2006-05-08 질화물 반도체 소자의 제법

Country Status (7)

Country Link
US (1) US7718450B2 (ko)
EP (1) EP1881536A1 (ko)
JP (1) JP4451811B2 (ko)
KR (1) KR20080003870A (ko)
CN (1) CN101176213A (ko)
TW (1) TW200705717A (ko)
WO (1) WO2006120999A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101491528B1 (ko) * 2010-03-05 2015-02-09 나미키 세이미쓰 하우세키 가부시키가이샤 단결정 기판, 단결정 기판의 제조 방법, 다층막이 형성된 단결정 기판의 제조 방법 및 소자 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101405693B1 (ko) 2007-11-26 2014-06-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP4644754B2 (ja) * 2008-03-13 2011-03-02 昭和電工株式会社 Ｉｉｉ族窒化物半導体素子及びｉｉｉ族窒化物半導体発光素子
JP4805299B2 (ja) * 2008-03-28 2011-11-02 古河電気工業株式会社 電界効果トランジスタの製造方法
JP5874173B2 (ja) * 2011-02-25 2016-03-02 富士通株式会社 化合物半導体装置及びその製造方法
US8399367B2 (en) * 2011-06-28 2013-03-19 Nitride Solutions, Inc. Process for high-pressure nitrogen annealing of metal nitrides
CN103021844B (zh) * 2011-09-26 2015-09-30 比亚迪股份有限公司 一种外延片退火方法
CN103390552B (zh) * 2012-05-08 2017-11-14 中国科学院微电子研究所 一种退火系统
WO2015114711A1 (ja) * 2014-01-29 2015-08-06 パナソニックＩｐマネジメント株式会社 半導体発光素子およびその駆動回路
JP6292104B2 (ja) * 2014-11-17 2018-03-14 三菱電機株式会社 窒化物半導体装置の製造方法
CN105355730B (zh) * 2015-12-10 2017-11-28 厦门乾照光电股份有限公司 一种提高深紫外发光二极管p型激活效率的方法
CN105513951B (zh) * 2015-12-25 2018-06-19 中国科学院半导体研究所 低电阻率p型氮化镓材料及其制备方法
JP6728960B2 (ja) * 2016-05-18 2020-07-22 富士電機株式会社 処理装置および半導体装置の製造方法
EP3533088B1 (en) * 2016-10-28 2021-08-25 Lumileds LLC Methods for growing light emitting devices under ultra-violet illumination
CN109148658B (zh) * 2018-07-12 2020-07-31 河源市众拓光电科技有限公司 PLD结合MOCVD法在Si衬底上生长AlGaN基的紫外LED结构及制备方法
CN112640046A (zh) * 2018-09-07 2021-04-09 住友重机械工业株式会社 半导体制造方法及半导体制造装置
WO2023149433A1 (ja) * 2022-02-01 2023-08-10 公立大学法人大阪 発光素子の製造方法及び発光素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851235A (ja) 1994-08-09 1996-02-20 Rohm Co Ltd 半導体発光素子の製法
JP3425357B2 (ja) * 1998-03-19 2003-07-14 株式会社東芝 ｐ型窒化ガリウム系化合物半導体層の製造方法
JP2000058919A (ja) * 1998-08-13 2000-02-25 Toshiba Corp 半導体素子及びその製造方法
JP3820424B2 (ja) 2001-03-27 2006-09-13 独立行政法人産業技術総合研究所 不純物イオン注入層の活性化法
US6881261B2 (en) * 2001-11-13 2005-04-19 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101491528B1 (ko) * 2010-03-05 2015-02-09 나미키 세이미쓰 하우세키 가부시키가이샤 단결정 기판, 단결정 기판의 제조 방법, 다층막이 형성된 단결정 기판의 제조 방법 및 소자 제조 방법

Also Published As

Publication number Publication date
US7718450B2 (en) 2010-05-18
WO2006120999A1 (ja) 2006-11-16
CN101176213A (zh) 2008-05-07
US20090068779A1 (en) 2009-03-12
JP2006313844A (ja) 2006-11-16
TW200705717A (en) 2007-02-01
EP1881536A1 (en) 2008-01-23
JP4451811B2 (ja) 2010-04-14

Similar Documents

Publication Publication Date Title
KR20080003870A (ko) 질화물 반도체 소자의 제법
TWI345315B (ko)
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
TWI420687B (zh) 偏光反向之三族氮化物發光裝置
US9991414B2 (en) Method of forming a composite substrate
TWI415287B (zh) 發光裝置結構
JP6260145B2 (ja) 半導体装置の製造方法
US20090261372A1 (en) Semiconductor light emitting device and method for fabricating the same
US10685835B2 (en) III-nitride tunnel junction with modified P-N interface
KR20070095364A (ko) 질화물 반도체 소자, 질화물 반도체 결정층의 성장 방법 및 질화물 반도체 발광 소자의 제법
KR20140021715A (ko) 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
JP2009506969A (ja) 半導体ウェハの横方向に分断する方法およびオプトエレクトロニクス構成素子
US20070066037A1 (en) Method of manufacturing nitride semicondctor device
Wuu et al. GaN/mirror/Si light-emitting diodes for vertical current injection by laser lift-off and wafer bonding techniques
KR20080046743A (ko) 질화물 반도체 소자 및 그 제법
US20150228848A1 (en) Nitride semiconductor light-emitting element and method for producing same
JP4901115B2 (ja) 窒化ガリウム系半導体素子
JP2007180142A (ja) 窒化物系半導体素子及びその製造方法
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
JP6323782B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
CN110168752B (zh) 用于在紫外照射下生长发光器件的方法
JPWO2008117788A1 (ja) 発光素子
Khan et al. Strain energy band engineering approach to AlN/GaN/InN heterojunction devices
JP2022110973A (ja) 発光素子の製造方法、及び発光素子の水素の抜き出し方法
Cabalu et al. Visible light-emitting diodes grown by plasma assisted molecular beam epitaxy on hydride vapor-phase epitaxy GaN templates and the development of dichromatic (Phosphorless) white LEDs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application