JP2006313844A - 窒化物半導体素子の製法 - Google Patents

窒化物半導体素子の製法 Download PDF

Info

Publication number
JP2006313844A
JP2006313844A JP2005136179A JP2005136179A JP2006313844A JP 2006313844 A JP2006313844 A JP 2006313844A JP 2005136179 A JP2005136179 A JP 2005136179A JP 2005136179 A JP2005136179 A JP 2005136179A JP 2006313844 A JP2006313844 A JP 2006313844A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
type
substrate
acceptor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005136179A
Other languages
English (en)
Other versions
JP4451811B2 (ja
Inventor
Takeshi Nakahara
健 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005136179A priority Critical patent/JP4451811B2/ja
Priority to TW095115621A priority patent/TW200705717A/zh
Priority to PCT/JP2006/309241 priority patent/WO2006120999A1/ja
Priority to US11/920,043 priority patent/US7718450B2/en
Priority to EP06746072A priority patent/EP1881536A1/en
Priority to CNA2006800160663A priority patent/CN101176213A/zh
Priority to KR1020077025880A priority patent/KR20080003870A/ko
Publication of JP2006313844A publication Critical patent/JP2006313844A/ja
Application granted granted Critical
Publication of JP4451811B2 publication Critical patent/JP4451811B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 高温のアニール処理を長時間に亘って行うことにより発生する窒素空孔の形成という問題を生じさせることなく、アクセプタの活性化を行い、キャリア濃度の高い（低抵抗の）ｐ形の窒化物半導体層を有する窒化物半導体素子の製法を提供する。
【解決手段】 基板１上に窒化物半導体からなる半導体積層部６を形成し、その半導体積層部６の表面側から、λ＝ｈ・ｃ／Ｅ以下（ＥはＭｇとＨとの結合を切り離し得るエネルギー）の波長λのレーザ光を照射する。その後に、３００〜４００℃の熱処理を行う。そして、通常の窒化物半導体ＬＥＤの製造工程と同様に透光性導電層７を設け、半導体積層部６の一部をエッチングにより除去して露出するｎ形層３にｎ側電極９を、透光性導電層７の表面にｐ側電極８を形成する。
【選択図】 図１

Description

本発明は窒化物半導体を用いた発光ダイオード（ＬＥＤ）やレーザダイオードなどの発光素子、ＨＥＭＴなどのトランジスタ素子など、ｐ形の窒化物半導体結晶層を用いた半導体素子の製法に関する。さらに詳しくは、ｐ形窒化物半導体層におけるアクセプタの活性化のために、高温で熱処理を行って窒素抜けという弊害を招くことなく、アクセプタの活性化を確実に行って低抵抗のｐ形層とする窒化物半導体素子の製法に関する。
近年、窒化物半導体を用いた青色系発光ダイオード（ＬＥＤ）やレーザダイオードなどの窒化物半導体発光素子が実用化されている。この窒化物半導体を用いた青色系の光を発光する半導体発光素子は、たとえばサファイア基板上に、ＭＯＣＶＤ法により、ＧａＮなどからなる低温バッファ層、ＧａＮなどからなるｎ形層、バンドギャップエネルギーがｎ形層のそれよりも小さく発光波長を定める材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種々変り得ることを意味する、以下同じ）化合物半導体からなる活性層（発光層）、ＧａＮなどからなるｐ形層が順次積層され、その表面に透光性導電層を介して、ｐ側電極が設けられ、積層された半導体積層部の一部がエッチングされて露出したｎ形層の表面にｎ側電極が設けられることにより形成されている。なお、ｎ形層およびｐ形層はキャリアの閉じ込め効果を向上させるため、活性層側にＡｌＧａＮ系（ＡｌとＧａの比率が種々変り得ることを意味する、以下同じ）化合物などのさらにバンドギャップエネルギーの大きい半導体層が用いられることがある。
この窒化物半導体層をＭＯＣＶＤ法により積層すると、原料ガスにアルキル基の水素を含有していること、キャリアガスが水素であること、窒素の原料ガスであるＮＨ3の水素があることなどのため、ｐ形層のアクセプタとして導入するＭｇがＨと結合しやすいことから水素と結合して、Ｍｇ-Ｈの形で窒化物半導体層に取り込まれることになる。このように、ＭｇとＨとが結合して窒化物半導体層中に存在すると、Ｍｇが不活性化し、アクセプタとして機能しなくなる。そのため、従来は４００℃以上の水素を含まない雰囲気でのアニール処理が一般に行われ、温度によりＭｇとＨとの結合を切り離して、Ｈを窒化物半導体層から放出し、アクセプタであるＭｇを活性化している（たとえば特許文献１参照）。
また、このアニール処理を、レーザ光の照射により行うレーザアニールという方法も用いられている（たとえば特許文献２参照）。このレーザアニールの方法により行うことにより、半導体積層部の全体の温度を上昇しなくても、ｐ形層近傍のみの温度上昇を行うことができるため、活性層などへのドーパントの拡散を防止しやすいという利点はある。しかし、窒化物半導体層の温度を上げる必要があることから、短波長のレーザ光を使う必要があるが、ＧａＮは直接遷移半導体のため、バンドギャップエネルギーＥｇ以上相当の短波長では吸収係数が大きく、窒化物半導体層へのレーザ光の侵入深さが浅くなり、厚いｐ形窒化物半導体層を活性化するのが難しくなる。
特開平８−５１２３５号公報 特開２００２−２８９５５０号公報
前述のように、ＭＯＣＶＤ法により成長したｐ形窒化物半導体層は、４００℃以上の高温でアニール処理をしないと、アクセプタとしてドーピングしたＭｇが活性化されず、アクセプタとして機能しない。しかし、このＭｇとＨとの結合を切り離して放出するために４００℃以上の高温でアニール処理を行うと、窒化物半導体層の表面の窒素も放出されやすく、窒素抜けという現象が生じる。窒素抜けが生じると、窒素空孔が形成され、その窒素空孔はドナーとして働くので、ホール濃度を下げてしまい、結局高いキャリア濃度のｐ形層を得ることができないという問題がある。
本発明はこのような問題を解決するためになされたもので、高温のアニール処理を長時間に亘って行うことにより発生する窒素空孔の形成という問題を生じさせることなく、アクセプタの活性化を行い、キャリア濃度の高い（低抵抗の）ｐ形窒化物半導体層を有する窒化物半導体素子の製法を提供することを目的とする。
本発明の他の目的は、窒化物半導体と格子整合しない基板に窒化物半導体層を積層する場合でも、結晶欠陥の少ない窒化物半導体層を成長し、ｐ形層をより一層低抵抗にすることができる窒化物半導体素子の製法を提供することにある。
本発明による窒化物半導体素子の製法は、基板上にＭＯＣＶＤ法により窒化物半導体層を成長して少なくとも表面側にｐ形窒化物半導体層を有する窒化物半導体素子の製法であって、前記ｐ形層とするためアクセプタがドーピングされた窒化物半導体層に、該窒化物半導体層のアクセプタであるＭｇとＨとの結合エネルギーより大きいエネルギーを有するレーザ光を照射することにより前記ＭｇとＨとの結合を切り離し、引き続き３００〜４００℃の熱処理をすることにより前記切り離されたＨを前記窒化物半導体層から放出し、前記アクセプタを活性化することを特徴とする。
ここに窒化物半導体とは、III族元素のＧａとＶ族元素のＮとの化合物またはIII族元素のＧａの一部または全部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物(窒化物)からなる半導体をいう。
具体的には、基板上に窒化物半導体からなるｎ形層、活性層およびｐ形層をこの順でＭＯＣＶＤ法によりエピタキシャル成長して発光層を形成するように半導体積層部を形成し、該半導体積層部の表面側から
λ＝ｈ・ｃ／Ｅ
ただし、λはレーザ光の発振波長、ｈはプランク定数、ｃは光速、ＥはＭｇとＨとの結合を切り離し得るエネルギーをそれぞれ示す
以下の波長のレーザ光を照射し、その後に３００〜４００℃の熱処理を行うことにより、窒化物半導体発光素子を得ることができる。
本発明による窒化物半導体素子の製法は、また、上記構成の他に、窒化物半導体と格子整合しない基板の表面にＰＬＤ法を用いてＡｌxＧａyＩｎ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）からなり、該ＡｌxＧａyＩｎ1-x-yＮのａ軸およびc軸が整列した単結晶の緩衝層を成長し、該単結晶の緩衝層上に窒化物半導体結晶層をＭＯＣＶＤ法により成長することにより、結晶欠陥が少なくなり、窒素空孔形成の抑制と相俟って、より一層キャリア濃度の大きい（低抵抗の）ｐ形層を有する窒化物半導体素子が得られる。
ここに窒化物半導体と格子整合しない基板とは、（窒化物半導体と基板とのａ軸方向の格子定数の差の絶対値）／（窒化物半導体のａ軸方向格子定数）≦０.５％の関係となる基板を意味する。
本発明によれば、レーザ光線を照射することにより窒化物半導体層にドーピングされているアクセプタである、たとえばＭｇとＨとの結合を解離し、その上で３００〜４００℃という低い温度で熱処理をしているため、解離したＨを簡単に窒化物半導体層から放出することができる。その結果、アニール処理だけでアクセプタの活性化を図るべく高い温度で長時間に亘るアニール処理を行う必要がないため、窒化物半導体層表面から窒素が解離して窒素空孔を形成することがない。そのため、窒素空孔によるホール濃度の下げを伴うことなく、アクセプタである、たとえばＭｇの活性化を確実に行うことができ、非常にキャリア濃度が大きく、比抵抗の小さいｐ形層を得ることができ、高性能な半導体発光素子などの窒化物半導体素子を得ることができる。
つぎに、図面を参照しながら本発明の窒化物半導体素子の製法について説明をする。本発明による窒化物半導体素子の製法は、基板上にＭＯＣＶＤ法により窒化物半導体層を成長して少なくとも表面側にｐ形窒化物半導体層を有する窒化物半導体素子を形成する場合に、ｐ形層とするためアクセプタがドーピングされた窒化物半導体層に、アクセプタであるＭｇとＨとの結合を切り離すエネルギーを有するレーザ光を照射して、アクセプタであるＭｇとＨとの結合を切り離し、引き続き３００〜４００℃の熱処理をすることにより、切り離されたＨをその窒化物半導体層から放出することができ、アクセプタを活性化するものである。
具体的には、図１にその一実施形態である窒化物半導体発光素子（ＬＥＤ）の製造工程説明図が、図２にそのチップの斜視説明図がそれぞれ示されるように、基板１上に窒化物半導体からなるｎ形層３、活性層４およびｐ形層５をこの順でＭＯＣＶＤ法によりエピタキシャル成長して発光層を形成するように半導体積層部６を形成し（図１（ａ）参照）、その半導体積層部６の表面側から、たとえばλ＝ｈ・ｃ／Ｅ（ただし、λはレーザ光の発振波長、ｈはプランク定数、ｃは光速、ＥはＭｇとＨとの結合を切り離し得るエネルギーをそれぞれ示す）以下の波長λのレーザ光を照射する（図１（ｂ）参照）。そして、３００〜４００℃の熱処理を行う（図１（ｃ）参照）。その後は、通常の窒化物半導体ＬＥＤの製造工程と同じであるが、半導体積層部６の表面にＺｎＯやＩＴＯなどの透光性導電層７を設け（図１（ｄ）参照）、半導体積層部６の一部をエッチングにより除去して露出するｎ形層３にｎ側電極９を、透光性導電層７の表面にｐ側電極８をそれぞれ形成し（図１（ｅ）参照）、チップ化することにより、図２に示されるような窒化物半導体発光素子チップが得られる。
レーザ光の照射は、ｐ形層５中にドーピングされたアクセプタであるＭｇが半導体層の成長中に原料ガスの有機金属やアンモニア、さらにはキャリアガスに含まれるＨと結合して存在するため、その結合を切り離すためである。すなわち、本発明者が鋭意検討を重ねた結果、このＭｇとＨとの結合を切り離すには、０.０６７ｅＶ以上のエネルギーＥを有するレーザ光を照射することにより、ＭｇとＨの結合を切り離すことができることを見出した。すなわち、このエネルギーＥを得るためのレーザ光は、その波長をλとすると、λ＝ｈ・ｃ／Ｅ＝１８μｍとなる。ここでｈはプランク定数、ｃは光速である。これより波長が短くなれば、そのエネルギーは大きくなるため、結局波長λが１８μｍ以下のレーザ光を照射すればＭｇとＨの結合を解離することができる。その結果、窒化物半導体層を加熱するのではなく、レーザ光のエネルギーによりＭｇ-Ｈの結合を切断することができる。
すなわち、レーザアニール処理により、アクセプタの活性化を図ろうとすると、窒化物半導体でそのレーザ光のエネルギーを吸収して熱に変える必要があるため、たとえばＧａＮのバンドギャップエネルギーは３.３９ｅＶで、３６５ｎｍ相当なので、それより波長の短い２４８ｎｍで発振するＫｒＦレーザや、１９３ｎｍで発振するＡｒＦレーザなどを用いる必要があり、半導体層の全体を加熱することになっていたが、本発明では、ＭｇとＨとの結合を切り離すエネルギーがあればよいため、たとえば波長が１.０６４μｍのＹＡＧレーザ（Ｎｄ添加のイットリウム・アルミニウム・ガーネット）、波長が１０.５μｍのＣＯ2レーザ、波長が０.８μｍの半導体レーザなどを用いることができ、窒化物半導体層を加熱することなくＭｇとＨを解離することができる。
なお、レーザ光を照射する際に、レーザ光の照射面積内にウェハ１枚が入りきらない場合には、レーザ光をスキャンする。その場合、０.０５ｗ／ｃｍ2程度以上のレーザ照射を行う。また、アブレーション装置のように照射レーザを集光するとＧａＮ層が昇華して窒素空孔を生成しやすいので、レーザ光は集光させないで使用することが好ましい。
続いて行う熱処理は、前述のレーザ光照射によりＭｇ-Ｈの結合を分離して生成されるＨを窒化物半導体層から放出させるために行われる。すなわち、前述のように、レーザ光照射は、ＭｇとＨとの結合を切り離す目的で行っており、半導体層の温度は上昇していないため、レーザ光の照射によりＨが分離されても、そのまま窒化物半導体層内に残存している。そのまま放置しておくと、Ｍｇは非常にＨと結合しやすいため、また結合してＭｇの活性化が低下する。そのため、分離されたＨを窒化物半導体層から追い出すために熱処理を行うが、すでにＭｇとの結合は切れているＨを追い出すだけが目的であるため、たとえば窒素雰囲気など水素の存在しない雰囲気で、比較的低い３００〜４００℃程度の温度で、１〜１０分程度の熱処理を行うことにより、すでにＭｇから切り離されているＨを簡単に追い出すことができる。そのため、従来のアニール処理によりＭｇ-Ｈの結合を分離してＨを追い出すための４００℃以上で、２０分以上の長時間の熱処理行う必要がなく、半導体積層部でのドーパントの移動や半導体積層部表面から窒素が遊離して窒素空孔を形成するという弊害を招くことはない。なお、他の半導体層の成長などは通常の製造工程と同様である。
つぎに、具体例で本発明の窒化物半導体発光素子の製法について、図１を参照しながら、さらに詳細に説明をする。基板１としては、たとえばサファイア、ＳｉＣ、ＧａＮ系化合物（窒化物半導体を意味する）、ＺｎＯ系化合物（Ｚｎを含む酸化物を意味する）、Ｓｉ、ＧａＡｓなどからなる各種の基板を用いることができる。たとえばサファイアからなる基板１をＭＯＣＶＤ装置に入れて、水素ガスを流しながら、１０５０℃程度まで温度を上げて、基板１をサーマルクリーニングする。その後、温度を４００〜６００℃程度まで下げて、たとえばＧａＮからなる低温バッファ層２を０.００５〜０.１μｍ程度成膜した後、温度を６００〜１２００℃程度、たとえば１０００℃程度の高温に上げて、ＳｉをドープしたＧａＮからなるコンタクト層とＩｎＧａＮ系化合物／ＧａＮからなる超格子層を成長することにより、ｎ形層３を１〜１０μｍ程度積層する。つぎに、成長温度を４００〜６００℃程度の低温に下げて、アンドープのＩｎＧａＮ系化合物／ＧａＮ−ＭＱＷ（たとえば１〜３ｎｍのＩｎ0.17Ｇａ0.83Ｎからなるウェル層と１０〜２０ｎｍのＩｎzＧａ1-zＮ（０≦ｚ≦０.０５）からなるバリア層とが３〜８ペア積層される多重量子井戸 構造）の活性層４が０.０５〜０.３μｍ程度積層する。ついで、成長装置内の温度を６００〜１２００℃程度、たとえば１０００℃程度に上げて、ＭｇをドープしたＧａＮからなるｐ形層５を０.０１〜０.５μｍ程度成長する。
なお、前述の各半導体層を成長する場合、キャリアガスのＨ2 と共にトリメチリガリウム（ＴＭＧ）、アンモニア（ＮＨ3）、トリメチルアルミニウム(ＴＭＡ)、トリメチルインジウム（ＴＭＩｎ）などの反応ガスおよびｎ形にする場合のドーパントガスとしてのＳｉＨ4 、ｐ形にする場合のドーパントガスとしてのシクロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）などの必要なガスを供給して、所望の組成で、所望の導電形の半導体層を所望の厚さに形成することができる。
その後、より望ましくは、図１（ｂ）に示されるように、半導体積層部６の表面にＣＶＤ法などによりＳｉＯ2などの保護膜１２を０.１〜１μｍ程度設けて、前述のようにレーザ光を照射する。この保護膜１２が設けられることにより、窒化物半導体層のＮの抜けを防止することができるため好ましいが、前述のように、レーザ光の照射によっても窒化物半導体層の温度はあまり上昇しないため、保護膜１２はなくても構わない。このレーザ光の照射は、前述のように集光させないで行うと共に、一度にウェハ全面を照射することができれば、１５分程度の照射により、一度にウェハ全面を照射することができない場合には、スキャンしながら、同じ場所には前述の時間程度照射されるように行う。
その後、図１（ｃ）概念図で示されるように、たとえばＭＯＣＶＤ装置１３などの加熱装置内の試料台１４にウェハ１１を載せて、窒素ガスを流しながら、ヒータ１５をオンすることによりウェハ１１の温度を３００〜４００℃程度にして、１〜１０分程度の熱処理を行う。
その後、図１（ｄ）に示されるように、保護膜１２を除去し、半導体積層部６の表面に、たとえばＺｎＯなどからなり、ｐ形半導体層５とオーミックコンタクトをとることができる透光性導電層７を０.０１〜５μｍ程度設ける。この透光性導電層７は、ＺｎＯに限定されるものではなく、ＩＴＯやＮｉとＡｕとの２〜１００ｎｍ程度の薄い合金層でも、光を透過させながら、電流をチップ全体に拡散することができる。
そして、図１（ｅ）に示されるように、ｎ側電極を形成するため、透光性導電層７および半導体積層部の一部をドライエッチングにより除去してｎ形層３を露出させ、透光性導電層７上の一部に、リフトオフ法などによりＴｉとＡｕとの積層構造であるｐ側電極８を、露出したｎ形層３にオーミックコンタクト用のｎ側電極９を、Ｔｉ-Ａｌ合金などにより形成する。その後、各チップに分割することにより、図２に示されるようなＬＥＤチップが得られる。
なお、前述の例では、ｐ形層５としてＧａＮの単層で形成する例であったが、たとえば活性層側にＡｌＧａＮ系化合物のようなバンドギャップの大きい層を形成することもできる。この場合も前述と同様の波長のレーザを用いてＭｇとＨとの結合を分離することができる。また、ｎ形層３もこのような２種以上の複層にすることもできる。さらに、この例では、ｎ形層１４とｐ形層１６とで活性層１５が挟持されたダブルヘテロ接合構造であるが、ｎ形層とｐ形層とが直接接合するｐｎ接合構造のものでもよい。さらに、前述の例では、ＬＥＤの例であったが、ストライプ状の発光領域を形成してレーザダイオードを同様に形成することもできる。
このようにして形成された窒化物半導体発光素子は、前述のように、ｐ形層の活性化を行うのに、レーザ光によるアクセプタのＭｇとＨなどとの結合を解離し、その後に解離したＨを熱処理により放出しているため、熱処理はその温度が非常に低くて短時間ですみ、確実にｐ形層の活性化を図りながら、半導体積層部表面からの窒素の解離を抑制することができ、窒素空孔の生成を抑制することができると共に、温度の高い熱処理を必要としないため、積層された半導体層間で、ドーパントなどの移動を抑制することができ、非常に安定した高特性のＬＥＤや半導体レーザなどの半導体発光素子が得られる。
前述の例では、サファイア基板上に直接ＧａＮなどの低温バッファ層を形成し、その上にｎ形層などを積層したが、サファイア基板はＧａＮなどの窒化物半導体層とは格子定数が１８％程度異なる格子不整合基板となる。このような格子整合しない基板上に窒化物半導体層を積層すると、転位などの結晶欠陥を生じやすく、そのような転位は積層される半導体積層部の上方に貫通転位となって結晶欠陥が延びるため、せっかく低温熱処理による窒素空孔などの弊害を取り除いても、完全にはキャリア濃度を向上させることができない場合がある。このような格子整合しない基板上に窒化物半導体層を積層する場合でも、窒化物半導体層の結晶欠陥を抑制してｐ形層の比抵抗をさらに小さくし得る方法が図３に示されている。
すなわち、窒化物半導体と格子整合しない、たとえばサファイア基板１を、まずＰＬＤ（Plasma Laser Deposition）装置に入れて、６００〜８００℃程度でサファイア基板１をサーマルクリーニングする。そして、たとえばＧａＮターゲットをＫｒＦレーザでアブレートして、ＧａＮ単結晶緩衝層１０をサファイア基板１上に成長する。そして、ウェハをＭＯＣＶＤ装置に入れ替え、前述の図１に示される例と同様に、低温バッファ層２、ｎ形層３などの半導体積層部６を順次成長する。その後、前述の例と同様に、レーザ光によりアクセプタのＭｇとＨなどとの結合を分離し、その後３００〜４００℃程度の熱処理により分離したＨを窒化物半導体層から放出することにより、非常にキャリア濃度が大きく、比抵抗の小さいｐ形層が得られ、高特性の半導体発光素子が得られる。半導体レーザにしても、しきい値電流の小さい半導体レーザが得られると共に、寿命を長くすることができる。
サファイア基板１上にこのようなＧａＮのａ軸およびｃ軸が配向した単結晶層が形成されるのは、本発明者によって別途見出され、特願２００５−１９５２２号で開示されているもので、ＰＬＤ法では、昇華した飛散物が自由に飛散しながら基板表面に付着し、たとえば基板温度を飛散してきた原子が自由に動き得るように５００〜１０００℃程度に上昇させておくことにより、ｃ軸のみならず、ａ軸も揃った単結晶層が成長するという性質をもっていることに基づいている。すなわち、ＰＬＤ法は、スパッタリング法よりもターゲット組成と薄膜組成のズレが小さく、しかもスパッタリング法と異なり、自己バイアスによる高いエネルギーをもった粒子が発生しないため、結晶薄膜を成長できるという性質を有している。さらに、ＰＬＤ法は、物理蒸着に近い方法であり、昇華材料の中にＧａＮ分子も存在するため、サファイア基板のような、ＧａＮにとって濡れ性の悪い材料でも容易に成膜することができるし、装置を高真空に保ったままの成長もできるため、窒化物半導体と格子整合しない基板表面に、低温バッファ層を形成することなく、直接窒化物半導体層を単結晶成長することができる。
なお、単結晶緩衝層１０の組成は、前述のＧａＮに限定されるものではなく、一般的には、ＡｌxＧａyＩｎ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表される化合物をターゲットとして用いることにより、その組成の単結晶緩衝層１０を形成することができる。そのため、その上に積層する窒化物半導体層の組成に応じて、所望の組成の単結晶緩衝層１０を形成するのが望ましい。
さらに、前述の各例では、基板として絶縁性基板であるサファイア基板の例であったため、ｎ側電極９を形成するのに、半導体積層部６の一部をエッチングしてｎ形層３を露出させたが、基板がＳｉＣのような半導体基板の場合でも、同様に半導体積層部６の表面側からレーザ光を照射して３００〜４００℃程度で熱処理をすることにより、非常に低抵抗のｐ形層を得ることができる。その例が、図４に示されている。この例では、基板が絶縁性基板ではなく、半導体であるため、半導体積層部の一部をエッチングにより除去して露出するｎ形層３に電極を形成するのではなく、半導体からなる基板１の裏面にｎ側電極９が形成されているだけで、後は前述の例と同じである。
すなわち、ＳｉＣからなる基板１上に、高温のＡｌＧａＮ系化合物バッファ層２ａを成長し、その後は前述と同様に、ｎ形層３、活性層４、ｐ形層５、からなる半導体積層部６が形成され、ｐ形層５の活性化後にその表面に透光性導電層７が形成されている。この場合、ｐ側電極８はチップのほぼ中央部の表面に前述の材料で形成され、ｎ側電極９は、ＳｉＣからなる基板１裏面の全面に、たとえばＮｉ膜を成膜することにより形成される。もちろん、この場合もＳｉＣ基板と窒化物半導体層とは格子整合しないため、前述の図３に示されるように、ＳｉＣ基板上にまずＡｌxＧａyＩｎ1-x-yＮからなる単結晶緩衝層をＰＬＤ法により成長し、その上にＭＯＣＶＤ法により各窒化物半導体層を積層することにより、より結晶性が優れ、低抵抗のｐ形層を得ることができる。
図５は、前述の方法により形成されるｐ形層を用いて、トランジスタを構成した断面説明図である。発光素子の場合と同様に、基板１をＭＯＣＶＤ装置に入れ、前述と同様に必要な有機金属ガスを導入して、ＧａＮバッファ層２、アンドープのＧａＮ層２３を４μｍ程度、ｐ形のＧａＮ電子走行層２４を１０ｎｍ程度、順次成長し、レーザ光を照射してアクセプタとＨなどとの結合を解離し、３００〜４００℃程度で熱処理をすることによりその解離したＨを放出させることにより、低抵抗のｐ形ＧａＮ電子走行層２４を得ることができる。その後、ｎ形のＧａＮ層２５を５ｎｍ程度成長しゲート長とする１.５μｍ程度の所定の間隔が設けられるようにｎ形のＧａＮ層２５の一部をエッチング除去して電子走行層２４を露出させる。そして、ＡｌＮまたはＳｉＮからなる絶縁膜２９を１０ｎｍ程度成膜し、ｎ形ＧａＮ層２５の一部をエッチングにより露出させる。その後、露出したｎ形ＧａＮ層２５上にソース電極２６とドレイン電極２７を、たとえばＴｉ膜とＡｕ膜とで形成し、その間の絶縁膜２９の表面に、たとえばＰｔ膜とＡｕ膜との積層によりゲート電極２８を形成することにより、ｎチャネルのトランジスタを構成することができる。この場合も、基板表面に単結晶の緩衝層を形成することができ、その上にＧａＮ層を成長させることにより、非常に結晶性の優れた窒化物半導体層が得られ、リーク電流が小さく、耐圧の優れた高速のトランジスタ（ＨＥＭＴ）が得られる。
本発明による窒化物半導体素子の製法の一実施形態である発光素子の製造工程を示す断面説明図である。 図１の製法で得られる窒化物半導体発光素子チップの斜視説明図である。 本発明による窒化物半導体素子の製法の他の実施形態で製造される発光素子チップの斜視説明図である。 窒化物半導体発光素子の他の構造例を示す断面説明図である。 本発明により形成したトランジスタの構成断面説明図である。
符号の説明
１ 基板
２ 低温バッファ層
３ ｎ形層
４ 活性層
５ ｐ形層
６ 半導体積層部
７ 透光性導電層
８ ｐ側電極
９ ｎ側電極
１０ 単結晶緩衝層

Claims (3)

  1. 基板上にＭＯＣＶＤ法により窒化物半導体層を成長して少なくとも表面側にｐ形窒化物半導体層を有する窒化物半導体素子の製法であって、前記ｐ形層とするためアクセプタがドーピングされた窒化物半導体層に、該窒化物半導体層のアクセプタであるＭｇとＨとの結合エネルギーより大きいエネルギーを有するレーザ光を照射することにより前記ＭｇとＨとの結合を切り離し、引き続き３００〜４００℃の熱処理をすることにより前記切り離されたＨを前記窒化物半導体層から放出し、前記アクセプタを活性化することを特徴とする窒化物半導体素子の製法。
  2. 基板上に窒化物半導体からなるｎ形層、活性層およびｐ形層をこの順でＭＯＣＶＤ法によりエピタキシャル成長して発光層を形成するように半導体積層部を形成し、該半導体積層部の表面側から
    λ＝ｈ・ｃ／Ｅ
    ただし、λはレーザ光の発振波長、ｈはプランク定数、ｃは光速、ＥはＭｇとＨとの結合を切り離し得るエネルギーをそれぞれ示す
    以下の波長のレーザ光を照射し、その後に３００〜４００℃の熱処理を行うことにより発光素子を形成することを特徴とする窒化物半導体素子の製法。
  3. 窒化物半導体と格子整合しない基板の表面にＰＬＤ法を用いてＡｌxＧａyＩｎ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）からなり、該ＡｌxＧａyＩｎ1-x-yＮのａ軸およびc軸が整列した単結晶の緩衝層を成長し、該単結晶の緩衝層上に窒化物半導体結晶層をＭＯＣＶＤ法により成長する請求項１または２記載の窒化物半導体素子の製法。
JP2005136179A 2005-05-09 2005-05-09 窒化物半導体素子の製法 Expired - Fee Related JP4451811B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005136179A JP4451811B2 (ja) 2005-05-09 2005-05-09 窒化物半導体素子の製法
TW095115621A TW200705717A (en) 2005-05-09 2006-05-02 Process for fabricating nitride semiconductor element
US11/920,043 US7718450B2 (en) 2005-05-09 2006-05-08 Method for manufacturing nitride semiconductor device
EP06746072A EP1881536A1 (en) 2005-05-09 2006-05-08 Method of producing nitride semiconductor element
PCT/JP2006/309241 WO2006120999A1 (ja) 2005-05-09 2006-05-08 窒化物半導体素子の製法
CNA2006800160663A CN101176213A (zh) 2005-05-09 2006-05-08 氮化物半导体元件的制造方法
KR1020077025880A KR20080003870A (ko) 2005-05-09 2006-05-08 질화물 반도체 소자의 제법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005136179A JP4451811B2 (ja) 2005-05-09 2005-05-09 窒化物半導体素子の製法

Publications (2)

Publication Number Publication Date
JP2006313844A true JP2006313844A (ja) 2006-11-16
JP4451811B2 JP4451811B2 (ja) 2010-04-14

Family

ID=37396507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005136179A Expired - Fee Related JP4451811B2 (ja) 2005-05-09 2005-05-09 窒化物半導体素子の製法

Country Status (7)

Country Link
US (1) US7718450B2 (ja)
EP (1) EP1881536A1 (ja)
JP (1) JP4451811B2 (ja)
KR (1) KR20080003870A (ja)
CN (1) CN101176213A (ja)
TW (1) TW200705717A (ja)
WO (1) WO2006120999A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246034A (ja) * 2008-03-28 2009-10-22 Furukawa Electric Co Ltd:The 電界効果トランジスタの製造方法
CN103021844A (zh) * 2011-09-26 2013-04-03 比亚迪股份有限公司 一种外延片退火方法
KR101405693B1 (ko) 2007-11-26 2014-06-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
WO2015114711A1 (ja) * 2014-01-29 2015-08-06 パナソニックＩｐマネジメント株式会社 半導体発光素子およびその駆動回路
JP2020501345A (ja) * 2016-10-28 2020-01-16 ルミレッズ リミテッド ライアビリティ カンパニー 紫外線照射下で発光デバイスを成長させる方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101159995B1 (ko) * 2008-03-13 2012-06-25 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
JP5732684B2 (ja) * 2010-03-05 2015-06-10 並木精密宝石株式会社 単結晶基板、単結晶基板の製造方法、多層膜付き単結晶基板の製造方法および素子製造方法
JP5874173B2 (ja) * 2011-02-25 2016-03-02 富士通株式会社 化合物半導体装置及びその製造方法
US8399367B2 (en) * 2011-06-28 2013-03-19 Nitride Solutions, Inc. Process for high-pressure nitrogen annealing of metal nitrides
CN103390552B (zh) * 2012-05-08 2017-11-14 中国科学院微电子研究所 一种退火系统
JP6292104B2 (ja) * 2014-11-17 2018-03-14 三菱電機株式会社 窒化物半導体装置の製造方法
CN105355730B (zh) * 2015-12-10 2017-11-28 厦门乾照光电股份有限公司 一种提高深紫外发光二极管p型激活效率的方法
CN105513951B (zh) * 2015-12-25 2018-06-19 中国科学院半导体研究所 低电阻率p型氮化镓材料及其制备方法
JP6728960B2 (ja) * 2016-05-18 2020-07-22 富士電機株式会社 処理装置および半導体装置の製造方法
CN109148658B (zh) * 2018-07-12 2020-07-31 河源市众拓光电科技有限公司 PLD结合MOCVD法在Si衬底上生长AlGaN基的紫外LED结构及制备方法
JP7374907B2 (ja) * 2018-09-07 2023-11-07 住友重機械工業株式会社 半導体製造方法及び半導体製造装置
WO2023149433A1 (ja) * 2022-02-01 2023-08-10 公立大学法人大阪 発光素子の製造方法及び発光素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851235A (ja) 1994-08-09 1996-02-20 Rohm Co Ltd 半導体発光素子の製法
JP3425357B2 (ja) 1998-03-19 2003-07-14 株式会社東芝 ｐ型窒化ガリウム系化合物半導体層の製造方法
JP2000058919A (ja) * 1998-08-13 2000-02-25 Toshiba Corp 半導体素子及びその製造方法
JP3820424B2 (ja) 2001-03-27 2006-09-13 独立行政法人産業技術総合研究所 不純物イオン注入層の活性化法
US6881261B2 (en) * 2001-11-13 2005-04-19 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101405693B1 (ko) 2007-11-26 2014-06-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2009246034A (ja) * 2008-03-28 2009-10-22 Furukawa Electric Co Ltd:The 電界効果トランジスタの製造方法
CN103021844A (zh) * 2011-09-26 2013-04-03 比亚迪股份有限公司 一种外延片退火方法
WO2015114711A1 (ja) * 2014-01-29 2015-08-06 パナソニックＩｐマネジメント株式会社 半導体発光素子およびその駆動回路
JPWO2015114711A1 (ja) * 2014-01-29 2017-03-23 パナソニックＩｐマネジメント株式会社 半導体発光素子およびその駆動回路
JP2020501345A (ja) * 2016-10-28 2020-01-16 ルミレッズ リミテッド ライアビリティ カンパニー 紫外線照射下で発光デバイスを成長させる方法
JP7050060B2 (ja) 2016-10-28 2022-04-07 ルミレッズ リミテッド ライアビリティ カンパニー 紫外線照射下で発光デバイスを成長させる方法

Also Published As

Publication number Publication date
US7718450B2 (en) 2010-05-18
KR20080003870A (ko) 2008-01-08
CN101176213A (zh) 2008-05-07
TW200705717A (en) 2007-02-01
US20090068779A1 (en) 2009-03-12
JP4451811B2 (ja) 2010-04-14
EP1881536A1 (en) 2008-01-23
WO2006120999A1 (ja) 2006-11-16

Similar Documents

Publication Publication Date Title
JP4451811B2 (ja) 窒化物半導体素子の製法
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
JP3924303B2 (ja) 窒化物半導体素子およびその製法
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
JP4895587B2 (ja) 窒化物半導体発光素子
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
JP2003218470A (ja) 半導体装置及びその製造方法
KR20140021715A (ko) 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
JP2007184353A (ja) 窒化物系化合物半導体素子の製造方法、および、窒化物系化合物半導体素子
JP2008288397A (ja) 半導体発光装置
JPH104210A (ja) ３族窒化物化合物半導体発光素子
JP2007115887A (ja) 窒化物半導体素子およびその製法
US7041519B2 (en) Method for producing p-type group III nitride compound semiconductor
JP4827706B2 (ja) 窒化物半導体発光素子
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
JP4720519B2 (ja) ｐ型窒化物半導体の製造方法
JP2007042944A (ja) 窒化物半導体素子の製法
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP2007013191A (ja) 半導体装置及びその製造方法
JP2007142345A (ja) 窒化物半導体発光素子
JP2015040136A (ja) Ｉｉｉ族窒化物膜の製造方法およびｉｉｉ族窒化物半導体デバイスの製造方法
JPH11274557A (ja) ｐ型窒化ガリウム系化合物半導体層の製造方法
JP2007019526A (ja) 窒化物半導体素子の製法
JP2007019526A5 (ja)
JP2000101140A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070330

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070420

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100128

R150 Certificate of patent or registration of utility model

Ref document number: 4451811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees