KR20080001737A - 반도체 소자의 메인 증폭기 드라이버 - Google Patents

반도체 소자의 메인 증폭기 드라이버 Download PDF

Info

Publication number
KR20080001737A
KR20080001737A KR1020060060053A KR20060060053A KR20080001737A KR 20080001737 A KR20080001737 A KR 20080001737A KR 1020060060053 A KR1020060060053 A KR 1020060060053A KR 20060060053 A KR20060060053 A KR 20060060053A KR 20080001737 A KR20080001737 A KR 20080001737A
Authority
KR
South Korea
Prior art keywords
signal
output
driver
enable signal
main amplifier
Prior art date
Application number
KR1020060060053A
Other languages
English (en)
Inventor
김승봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060060053A priority Critical patent/KR20080001737A/ko
Publication of KR20080001737A publication Critical patent/KR20080001737A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Abstract

본 발명은 글로벌 입출력 라인의 신호 레벨을 제어하기 위한 제1 및 제2 노드와, 메인 데이타 출력 드라이버 인에이블신호에 응답하여 메인증폭기의 출력신호를 상기 제1 및 제2 노드로 출력하기 위한 제어수단과, 상기 메인 데이타 출력 드라이버 인에이블 신호보다 타이밍 딜레이가 소정시간 적은 프리드라이브 인에이블신호를 생성하는 프리드라이버 인에이블신호 생성수단과, 상기 프리드라이브 인에이블 신호에 응답하여 상기 제1 및 제2 노드를 상기 소정시간동안 접지전압 및 공급전압으로 프리드라이빙하는 프리드라이버수단, 및 상기 제1 노드 및 제2 노드의 신호에 제어되어 상기 글로벌 입출력 라인을 구동하기 위한 출력드라이버수단을 구비하는 반도체 소자의 메인 증폭기 드라이버를 제공한다.
메인 증폭기 드라이버, 프리 드라이버, 글로벌 입출력 라인

Description

반도체 소자의 메인 증폭기 드라이버{MAIN AMPLIFIER DRIVER OF SEMICONDUCTOR DEVICE}
도 1은 종래 기술에 따른 메인 증폭기 드라이버를 설명하기 위한 회로도.
도 2는 도 1의 메인 증폭기 드라이버의 동작을 설명하기 위한 타이밍도.
도 3은 본 발명에 따른 메인 증폭기 드라이버를 설명하기 위한 회로도.
도 4는 도 3의 메인 증폭기 드라이버의 동작을 설명하기 위한 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 메인증폭기 110 : 제어부
120 : 출력드라이버 130 : 래치부
200 : 프리드라이버 210 : 제1 프리드라이버
220 : 제2 프리드라이버
300 : 프리드라이버 인에이블신호 생성부
INV1, INV2 : 인버터
본 발명은 반도체 소자에 관한 것으로, 특히 메인 증폭기 드라이버에 관한 것이다.
일반적으로, DRAM의 읽기(Read) 동작시 로컬 입출력 라인(Local Input Output line: 이하 LIO)의 데이타(data)가 글로벌 입출력 라인(Global Input Output line: 이하 GIO)으로 전달되기 위해서는 메인 증폭기 드라이버(Main Amplifier Driver)가 필요하다.
도 1은 종래 기술에 따른 메인 증폭기 드라이버를 설명하기 위한 회로도이다.
도 1을 참조하면, 메인 증폭기 드라이버는 메인 데이타 출력 드라이버 인에이블신호(MAEN)에 응답하여, 로컬입출력라인(LIO, LIOB)의 신호를 따라 증폭된 출력신호(MAODB, MAOB)를 출력하는 메인증폭기(100)와, 테스트모드신호(TM) - 노멀 모드(nomal mode)시 논리'로우'(low)를 갖고, 테스트 모드(test mode)시 논리'하이'(high)를 갖음 - 와 메인증폭기(100)의 출력신호(MAODB, MAOB)를 논리조합하여 제1 및 제2 노드(MO_PU, MO_PD)를 제어하는 제어부(110)와, 제1 및 제2 노드(MO_PU, MO_PD)에 제어되어 글로벌 입출력 라인(GIO)을 구동하기 위한 출력드라이버(120), 및 글로벌 입출력 라인(GIO)의 신호를 래치(latch)하기 위한 래치부(130)로 구성된다.
도 1과 같은 구성은 로컬 입출력 라인(LIO)의 신호가 반대 위상으로 글로벌 입출력라인(GIO)에 전달되는 구성이다. 즉, 로컬 입출력 라인(LIO)의 신호가 논리'하이'일 경우 글로벌 입출력 라인(GIO)에 전달되는 신호는 논리'로우'가 되고, 반대로 로컬 입출력 라인(LIO)의 신호가 논리'로우'일 경우 글로벌 입출력 라인(GIO)에 전달되는 신호는 논리'하이'가 된다. 이것은 회로의 구성에 따라 달라질 수 있다.
도 2는 도 1의 메인 증폭기 드라이버의 동작을 설명하기 위한 타이밍도이다.
도 1과 도 2를 참조하여 동작을 살펴보면, 로컬입출력라인(LIO, LIOB)의 신호에 따라 정 로컬 입출력 라인(LIO)과 부 로컬 입출력 라인(LIOB)에 전위차가 발생하게 된다. 이 전위차가 원하는 정도 차이가 나게 되면, 메인 데이타 출력 드라이버 인에이블신호(MAEN)가 논리'하이'가 된다. 메인증폭기(100)는 데이타 출력 드라이버 인에이블신호(MAEN)에 응답하여 출력신호(MAODB, MAOB)를 천이시킨다. 예컨데, 정 로컬입출력라인(LIO)의 신호가 부 로컬입출력라인(LIOB)의 신호보다 높을 경우, 'MAOB'인 출력신호는 논리'하이'에서 논리'로우'로 천이하고, 'MAODB'인 출력신호는 논리'로우'를 유지한다. 그리고, 부 로컬입출력라인(LIOB)의 신호가 정 로컬입출력라인(LIO)의 신호보다 높을 경우, 'MAODB'인 출력신호는 논리'로우'에서 논리'하이'로 천이하고, 'MAOB'인 출력신호는 논리'하이'를 유지한다. 이 출력신호(MAOB, MAODB)는 제어부(120)에 입력되어 제1 노드(MO_PU)를 논리'로우'로 천이시키거나, 제2 노드(MO_PD)를 논리'하이'로 천이시킨다. 출력드라이버(120)는 제1 및 제2 노드(MO_PU, MO_PD)에 따라 제1 노드(MO_PU)가 논리'로우'가 되는 경우 글로벌 입출력 라인(GIO)의 신호를 논리'하이'로 만들어주고, 제2 노드(MO_PD)가 논 리'하이'가 되는 경우 글로벌 입출력 라인(GIO)의 신호를 논리'로우'로 만들어준다.
상술한 바와 같이, 종래 기술에 따른 메인 증폭기 드라이버는 로컬 입출력 라인(LIO, LIOB)의 신호를 증폭하여 글로벌 입출력 라인(GIO)으로 드라이빙하는 역할을 한다. 하지만 반도체 기술이 발달함에 따라, 글로벌 입출력 라인(GIO)에 부하가 늘어나게 되었고, 로컬 입출력 라인(LIO, LIOB)의 신호가 글로벌 입출력 라인(GIO)으로 빠르게 전달되는 것이 어려워졌다. 결국, 반도체 소자에 있어서 신호 전달 속도가 저하되는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 로컬 입출력 라인에서 글로벌 입출력 라인으로 빠른 신호 전달을 위해서, 출력드라이버를 프리드라이빙(predriving)하는 반도체 소자의 메인 증폭기 드라이버를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 글로벌 입출력 라인의 신호 레벨을 제어하기 위한 제1 및 제2 노드; 메인 데이타 출력 드라이버 인에이블신호에 응답하여 메인증폭기의 출력신호를 상기 제1 및 제2 노드로 출력하기 위한 제어수단; 상기 메인 데이타 출력 드라이버 인에이블 신호보다 타이밍 딜레이가 소정시간 적 은 프리드라이브 인에이블신호를 생성하는 프리드라이버 인에이블신호 생성수단; 상기 프리드라이브 인에이블신호에 응답하여 상기 제1 및 제2 노드를 상기 소정시간동안 접지전압 및 공급전압으로 프리드라이빙하는 프리드라이버수단; 및 상기 제1 노드 및 제2 노드의 신호에 제어되어 상기 글로벌 입출력 라인을 구동하기 위한 출력드라이버수단을 구비하는 반도체 소자의 메인 증폭기 드라이버가 제공된다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명에 따른 메인 증폭기 드라이버를 설명하기 위한 회로도이다.
여기서, 메인증폭기(100), 제어부(110), 출력드라이버(120), 및 래치부(130)의 기술적 구현은 종래기술과 실질적으로 동일하여 본 발명에 속하는 기술분야에서 종사하는 자에게 자명하므로, 구체적인 설명은 생략하기로 한다. 이하, 본 발명에 추가된 프리드라이버(200) 및 프리드라이버 인에이블신호 생성부(300)를 자세하게 설명하도록 한다.
도 3을 참조하면, 본 발명은 로컬 입출력 라인(LIO, LIB)의 신호를 입력받아 메인 데이타 출력 드라이버 인에이블신호(MAEN)에 응답하여 증폭된 출력신호(MAOB, MAODB)를 출력하는 메인증폭기(100)와, 메인증폭기(100)의 출력신호(MAOB, MAODB)를 테스트모드신호(TM) - 노멀 모드(nomal mode)시 논리'로우'(low)를 갖고, 테스트 모드(test mode)시 논리'하이'(high)를 갖음 - 와 논리조합하여, 제1 및 제2 노 드(MO_PU, MO_PD)로 제어하는 제어부(110)와, 제1 및 제2 노드(MO_PU, MO_PD)에 제어되어 글로벌 입출력 라인(GIO)을 구동하기 위한 출력드라이버(120)와, 글로벌 입출력 라인(GIO)의 신호를 래치(latch)하기 위한 래치부(130)와, 제1 및 제2 노드(MO_PU, MO_PD)를 프리드라이빙 하기위한 프리드라이버부(200), 및 메인 데이타 출력드라이버 인에이블 신호(MAEN)보다 타이밍 딜레이가 소정시간 적은 프리드라이브 인에이블신호(MOEN)를 생성하는 프리드라이버 인에이블신호 생성부(300)를 구비한다.
프리드라이버부(200)는 제1 노드(MO_PU)를 접지전압(VSS)으로 프리드라이빙하기 위한 제1 프리드라이버(210)와, 제2 노드(MO_PD)를 공급전압(VDD)으로 프리드라이빙하기 위한 제2 프리드라이버(220), 및 글로벌 입출력 라인(GIO)의 신호를 반전하는 제1 인버터(INV1)를 구비한다.
여기서, 제1 프리드라이버(210)는 메인증폭기(100)의 출력신호(MAOB)를 게이트입력 받는 제1 NMOS 트랜지스터(NM1)와, 제1 NMOS 트랜지스터(NM1)와 제1 노드(MO_PU)사이에 형성되고, 프리드라이브 인에이블신호(MOEN)를 게이트 입력받는 제2 NMOS 트랜지스터(NM2), 및 제1 NMOS 트랜지스터(NM1)와 접지전압단 사이에 형성되고, 제1 인버터(INV1)의 출력신호를 게이트 입력받는 제3 NMOS 트랜지스터(NM3)를 구비한다.
또한, 제2 프리드라이버(220)는 메인증폭기의 출력신호(MAODB)를 게이트 입력받는 제1 PMOS 트랜지스터(PM1)와, 프리드라이브 인에이블신호(MOEN)를 반전하는 제2 인버터(INV2)와, 제1 PMOS 트랜지스터와 제2 노드(MO_PD) 사이에 형성되고, 제 2 인버터(INV2)의 출력신호를 게이트 입력받는 제2 PMOS 트랜지스터(PM2), 및 제1 PMOS 트랜지스터(PM1)와 공급전압단 사이에 형성되고, 제1 인버터(INV1)의 출력신호를 게이트 입력받는 제3 PMOS 트랜지스터(PM3)를 구비한다.
한편, 프리드라이버 인에이블 신호생성부(300)는 메인 데이타 출력드라이버 인에이블 신호(MAEN)보다 타이밍 딜레이가 소정시간 적은 프리드라이브 인에이블신호(MOEN)를 생성하여, 제1 및 제2 프리드라이버(210, 220)를 인에이블시킨다. 즉, 제1 및 제2 노드(MO_PU, MO_PD)는 메인증폭기(100)가 동작하기 전에 소정시간 동안 제1 및 제2 프리드라이버(210, 220)에 의해 접지전압(VSS) 및 공급전압(VDD)으로 프리드라이빙 된다.
도 3과 같은 구성은 종래와 마찬가지로 로컬입출력라인(LIO)의 신호가 반대위상으로 글로벌입출력라인(GIO)에 전달되는 구성이다.
도 4는 도 3의 메인 증폭기 드라이버의 동작을 설명하기 위한 타이밍도이다.
동작을 살펴 보기 전에, 테스트모드신호(TM)가 논리'로우'이고, 글로벌입출력라인(GIO)의 신호가 논리'하이'를 유지하고 있는 상태에서 로컬 입출력 라인(LIO)의 신호가 논리'하이'라고 가정하자.
도 3과 도 4를 참조하여 동작을 살펴보면, 메인증폭기(100)는 메인 데이타 출력 드라이버 인에이블신호(MAEN)가 인에이블 되기 전에 일정한 출력신호 - MAOB는 논리'하이', MAODB는 논리'로우' - 를 출력하기 때문에, 프리드라이버(200)의 제1 NMOS 및 PMOS를 턴 온(turn on)시킨다. 그리고, 테스트모드신호(TM)와 논리조합에 의해 제1 노드(MO_PU)는 논리'하이'가 되고, 제2 노드(MO_PD)는 논리'로우'가 된다.
또한, 상기 글로벌입출력라인(GIO)의 신호가 논리'하이'를 유지하고 있다고 가정했기 때문에, 제3 PMOS 트랜지스터(PM3)가 턴 온된다.
그리고, 프리드라이버 인에이블신호 생성부(200)는 메인 데이타 출력 드라이버 인에이블신호(MAEN)보다 소정시간(t1) 전에 드라이브 인에이블 신호(MOEN)을 논리'하이'로 천이시킨다. 드라이브 인에이블 신호(MOEN)는 프리드라이버(200)의 제2 NMOS 및 PMOS를 턴 온(turn on)시킨다.
결국, 제1, 제2, 제3 PMOS 트랜지스터(PM1, PM2, PM3)가 턴 온되어 제2 노드(MO_PD)는 공급전압(VDD)으로 소정시간(t1)동안 프리드라이빙 된다. 때문에, 글로벌 입출력 라인(GIO)의 신호는 종래보다 't2' 빠르게 논리'로우'쪽을 향하게 된다. 이후, 로컬 입출력 라인(LIO, LIOB)의 신호에 따라 정 로컬입출력라인(LIO)과 부 로컬입출력라인(LIOB)에 전위차가 발생하게 된다. 이 전위차가 원하는 정도의 차이가 나게 되면, 메인 데이타 출력 드라이버 인에이블신호(MAEN)가 논리'하이'가 되고, 메인 데이타 출력 드라이버 인에이블신호(MAEN)에 응답하여 매인증폭기(100)의 'MAOB'인 출력신호는 논리'로우'로 천이된다. 매인증폭기(100)의 출력신호(MAOB, MAODB)를 입력받은 제어부(110)는 제2 노드를 더 빠르게 논리'하이'로 만들고, 출력드라이버(120)가 구동하여 글로벌 입출력 라인(GIO)의 신호를 종래보다 't2'만큼 빠르게 논리'로우'로 만들어 준다.
이후, 메인 데이타 출력 드라이버 인에이블신호(MAEN)와 드라이브 인에이블 신호(MOEN)가 순차적으로 디스에이블(disable)되고, 메인증폭기(100)의 출력신 호(MAOB, MAODB)는 논리'하이' 및 논리'로우'가 된다.
여기서, 글로벌 입출력 라인(GIO)의 논리'로우'신호는 제1 프리드라이버(210)를 선택하게 되고, 상기와 유사한 방법으로 소정시간(t1) 동안 제1 노드(MO_PU)를 접지전압(VSS)으로 프리드라이빙한다. 마찬가지로, 글로벌 입출력 라인(GIO)은 종래보다 't2'시간 먼저 논리'하이'쪽을 향하게 된다.
상술한 바와 같이, 글로벌 입출력 라인(GIO)의 신호는 그 신호와 반대 위상으로 드라이빙 하기 위한 제1 또는 제2 프리드라이버(210 또는 220)를 선택하고, 선택된 제1 또는 제2 프리드라이버(210 또는 220)는 메인 데이타 출력 드라이버 인에이블신호(MAEN)보다 소정시간(t1) 전에 인에이블되는 드라이브 인에이블 신호(MOEN)에 응답하여 제1 또는 제2 노드(MO_PU 또는 MO_PD)가 프리드라이빙 한다. 때문에, 글로벌 입출력 라인(GIO)은 종래보다 't2'시간 먼저 논리'하이' 또는 논리'로우'쪽을 향하게 된다.
이때, 프리드라이빙 방향(VDD 또는 VSS)이 글로벌 입출력 라인(GIO)에 전달될 신호와 같은 방향이라면, 제어부(110)의 출력신호에 의해 더 가속되어 출력드라이버(120)가 동작하게 된다. 결국, 도 4에 볼 수 있듯이, 로컬 입출력 라인(LIO, LIOB)의 신호가 글로벌 입출력 라인(GIO)으로 종래보다 't2' 만큼 빨리 전달되는 것을 볼 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 로컬 입출력 라인의 신호를 글로벌 입출력 라인으로 빠르게 전달할 수 있고, 이것은 반도체 소자에 있어서 신호 전달 속도를 증가시키는 효과를 얻을 수 있다.

Claims (9)

  1. 글로벌 입출력 라인의 신호 레벨을 제어하기 위한 제1 및 제2 노드;
    메인 데이타 출력 드라이버 인에이블신호에 응답하여 메인증폭기의 출력신호를 상기 제1 및 제2 노드로 출력하기 위한 제어수단;
    상기 메인 데이타 출력 드라이버 인에이블신호보다 타이밍 딜레이가 소정시간 적은 프리드라이브 인에이블신호를 생성하는 프리드라이버 인에이블신호 생성수단;
    상기 프리드라이브 인에이블 신호에 응답하여 상기 제1 및 제2 노드를 상기 소정시간 동안 접지전압 및 공급전압으로 프리드라이빙하는 프리드라이버수단; 및
    상기 제1 노드 및 제2 노드의 신호에 제어되어 상기 글로벌 입출력 라인을 구동하기 위한 출력드라이버수단
    을 구비하는 반도체 소자의 메인 증폭기 드라이버.
  2. 제1 항에 있어서,
    상기 글로벌 입출력 라인의 신호를 래치하는 래치부를 더 포함하는 것을 특징으로 하는 반도체 소자의 메인 증폭기 드라이버.
  3. 제1 항 또는 제2 항에 있어서,
    상기 프리드라이버수단은,
    상기 글로벌 입출력 라인의 신호를 입력받아 선택신호로 출력하는 선택부;
    상기 메인증폭기의 제1 출력신호와, 상기 프리드라이브 인에이블신호, 및 상기 선택신호에 응답하여 상기 제1 노드를 상기 접지전압으로 프리드라이빙하기 위한 제1 프리드라이버; 및
    상기 메인증폭기의 제2 출력신호와, 상기 프리드라이브 인에이블신호, 및 상기 선택신호에 응답하여 상기 제2 노드를 상기 공급전압으로 프리드라이빙하기 위한 제2 프리드라이버
    를 구비하는 반도체 소자의 메인 증폭기 드라이버.
  4. 제3 항에 있어서,
    상기 선택부는,
    상기 글로벌 입출력 라인의 신호를 입력받아 반전하여 상기 선택신호로서 출력하는 인버터인 것을 특징으로 하는 반도체 소자의 메인 증폭기 드라이버.
  5. 제3 항에 있어서,
    상기 제1 프리드라이버는,
    상기 제1 출력신호를 게이트 입력받는 제1 NMOS 트랜지스터;
    상기 제1 NMOS 트랜지스터와 상기 제1 노드 사이에 형성되고, 상기 프리드라이브 인에이블신호를 게이트 입력받는 제2 NMOS 트랜지스터; 및
    상기 제1 NMOS 트랜지스터와 접지전압단 사이에 형성되고, 상기 선택신호를 게이트 입력받는 제3 NMOS 트랜지스터
    를 구비하는 것을 특징으로 하는 반도체 소자의 메인 증폭기 드라이버.
  6. 제3 항에 있어서,
    상기 제2 프리드라이버는,
    상기 제2 출력신호를 게이트 입력받는 제1 PMOS 트랜지스터;
    상기 프리드라이브 인에이블신호를 반전하는 인버터;
    상기 제1 PMOS 트랜지스터와 상기 제2 노드 사이에 형성되고, 상기 인버터의 출력신호를 게이트 입력받는 제2 PMOS 트랜지스터; 및
    상기 제1 PMOS 트랜지스터와 공급전압단 사이에 형성되고, 상기 선택신호를 게이트 입력받는 제3 PMOS 트랜지스터
    를 구비하는 것을 특징으로 하는 반도체 소자의 메인 증폭기 드라이버.
  7. 제3 항에 있어서,
    상기 메인증폭기는 상기 메인 테이타 출력 인에이블신호에 응답하여, 입력되는 로컬 입출력 라인의 신호에 따라 제1 및 제2 출력신호중 어느 하나를 천이하는 것을 특징으로 하는 반도체 소자의 메인 증폭기 드라이버.
  8. 제7 항에 있어서,
    상기 제1 및 제2 프리드라이버는 상기 제1 및 제2 출력신호에 의해 디스에이블되는 것을 특징으로 하는 반도체 소자의 메인 증폭기 드라이버.
  9. 제8 항에 있어서,
    상기 로컬 입출력 라인의 신호와 상기 글로벌 입출력 라인의 신호는 위상이 반대되는 것을 특징으로 하는 반도체 소자의 메인 증폭기 드라이버.
KR1020060060053A 2006-06-30 2006-06-30 반도체 소자의 메인 증폭기 드라이버 KR20080001737A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060060053A KR20080001737A (ko) 2006-06-30 2006-06-30 반도체 소자의 메인 증폭기 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060053A KR20080001737A (ko) 2006-06-30 2006-06-30 반도체 소자의 메인 증폭기 드라이버

Publications (1)

Publication Number Publication Date
KR20080001737A true KR20080001737A (ko) 2008-01-04

Family

ID=39213647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060060053A KR20080001737A (ko) 2006-06-30 2006-06-30 반도체 소자의 메인 증폭기 드라이버

Country Status (1)

Country Link
KR (1) KR20080001737A (ko)

Similar Documents

Publication Publication Date Title
JP2868990B2 (ja) データ出力バッファー
KR100670682B1 (ko) 반도체 기억 소자에서의 데이터 출력 회로 및 방법
JP2003078406A (ja) データバッファ回路およびデータ出力バッファ
JPH11203869A (ja) 半導体装置のモードレジスターセット回路及び動作モードの設定方法
KR100298182B1 (ko) 반도체메모리소자의출력버퍼
KR100541158B1 (ko) 출력 회로
JP2007095254A (ja) 半導体メモリ装置
KR100313603B1 (ko) 반도체 메모리의 센스앰프 제어회로
US7573755B2 (en) Data amplifying circuit for semiconductor integrated circuit
KR100558477B1 (ko) 반도체 장치의 내부 전압 발생회로
KR19980052695A (ko) 반도체 메모리 장치의 데이터 출력버퍼 제어회로
KR20220051669A (ko) 입출력 장치, 그의 동작 방법, 및 이를 포함하는 데이터 처리 시스템
KR20080001737A (ko) 반도체 소자의 메인 증폭기 드라이버
KR100568545B1 (ko) 신호 구동회로
KR100826645B1 (ko) 반도체 소자의 컬럼경로 제어신호 생성회로 및 컬럼경로제어신호 생성방법
KR100780769B1 (ko) 듀얼 패스 레벨 시프터회로
KR101103259B1 (ko) 반도체 메모리 장치의 센스앰프를 제어하는 회로 및 방법
JP3639050B2 (ja) 入力回路及び半導体装置
KR100532971B1 (ko) 메모리 장치용 데이타 출력 장치
US5831450A (en) System for improved response time output buffer unit having individual stages for signal generation and buffering and output stage applying signal determined by input signal
KR100885488B1 (ko) 반도체 소자
KR960001790B1 (ko) 데이타 출력버퍼
KR20040078256A (ko) 반도체 메모리 장치의 메인 데이타 출력 드라이버
KR100604658B1 (ko) 전압레벨 쉬프터
KR100280444B1 (ko) 데이터출력버퍼

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination